CN100479120C - 金属氧化物半导体晶体管及其制造方法 - Google Patents

Abstract

本发明公开了一种金属氧化物半导体晶体管的制造方法，在该方法中先提供衬底。然后，在衬底上形成栅极结构材料层。而后，通入含碳前驱气体以及反应气体，以在栅极结构材料层上形成含碳掩模材料层。接着，将含碳掩模材料层与栅极结构材料层图形化，以形成含碳硬掩模层与栅极结构。之后，在栅极结构与含碳硬掩模层的侧壁上形成间隙壁。随后，在衬底上形成保护层。接着，移除部分保护层，而暴露出部分衬底表面。然后，在暴露的衬底上形成掺杂外延层。

Description

金属氧化物半导体晶体管及其制造方法

技术领域

本发明涉及一种半导体元件及其制造方法，特别涉及一种金属氧化物半导体晶体管及其制造方法。

背景技术

金属氧化物半导体晶体管是目前超大规模集成电路(VLSI circuit)中极为重要的元件，其应用的范围非常广泛，诸如微处理器、半导体存储元件、功率元件等等，都可以金属氧化物半导体晶体管作为基本的构成单元。

在一般的纳米级工艺中，为了增加金属氧化物半导体晶体管的元件效能，会先在栅极结构两侧的衬底中形成沟槽，然后利用外延工艺将会产生应变的半导体材料(如SiGe、SiC)填入沟槽中以作为源/漏极区，用来提高电子或空穴在沟道中的迁移率(mobility)。

目前应用应变硅技术来制作金属氧化物半导体晶体管的方法是先在衬底上形成上有硬掩模层的栅极结构。形成硬掩模层的目的是为了保护栅极结构，以免其在后续工艺中暴露出来。接着，在栅极结构两侧形成间隙壁。之后，进行光刻工艺与蚀刻工艺，在栅极结构与间隙壁二侧的衬底中形成沟槽。然后，进行预清洁工艺，以去除沟槽中的原生氧化层与蚀刻后残留的杂质。而后，在沟槽中形成掺杂外延层以及进行离子注入工艺，以在衬底中形成源/漏极区。

然而，在进行形成间隙壁、沟槽的蚀刻工艺中、移除光刻工艺中的图形化光刻胶层以及预清洁工艺的同时，都会移除掉覆盖在栅极结构上的部分硬掩模层，使得栅极结构表面容易被暴露出来。因此，在后续以外延工艺在沟槽中形成掺杂外延层时，会在暴露出的栅极结构表面形成外延层，也就是所谓的多晶硅凸块(poly bump)，而严重影响工艺的可靠性以及元件效能。

发明内容

鉴于这些问题，本发明的目的就是在提供一种金属氧化物半导体晶体管的制造方法，其能够有效地避免栅极结构在工艺步骤中被暴露出来。

本发明的另一目的就是在提供一种金属氧化物半导体晶体管，其栅极结构上的硬掩模层可以有效地保护栅极结构。

本发明的再一目的就是在提供一种金属氧化物半导体晶体管的制造方法，其能够更有效地避免栅极结构在工艺步骤中被暴露出来。

本发明的又一目的就是在提供一种金属氧化物半导体晶体管，其栅极结构上的硬掩模层可以更有效地保护栅极结构。

本发明提出一种金属氧化物半导体晶体管的制造方法，此方法是先提供衬底。然后，在衬底上形成栅极结构材料层。而后，通入含碳前驱气体以及反应气体，以在栅极结构材料层上形成含碳掩模材料层。接着，将含碳掩模材料层与栅极结构材料层图形化，以形成含碳硬掩模层与栅极结构。之后，在栅极结构与含碳硬掩模层的侧壁上形成间隙壁。随后，在衬底上形成保护层。接着，移除部分保护层，暴露出部分衬底。然后，在暴露的衬底上形成掺杂外延层。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳前驱气体例如是双(叔丁基胺基)硅烷(Bis(tert-butylamino)silane，BTBAS)、硅酸四乙酯(tetra-ethyl-ortho-silicate，TEOS)、三乙氧基硅烷(triethoxysilane，TRIES)或六甲基二硅氧烷(hexamethyldisiloxane，HMDS)。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳前驱气体的流量为定值。在另一实施例中，含碳前驱气体的流量随时间而改变。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳前驱气体为双(叔丁基胺基)硅烷，且含碳前驱气体的流量例如介于100sccm～235sccm之间。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳前驱气体为硅酸四乙酯，且含碳前驱气体的流量例如介于100sccm～1000sccm之间。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳前驱气体为三乙氧基硅烷，且含碳前驱气体的流量例如介于100sccm～1000sccm之间。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳前驱气体为六甲基二硅氧烷，且含碳前驱气体的流量例如介于100sccm～500sccm之间。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳掩模材料层的材料例如是含碳氧化物、含碳氮氧化物或含碳氮化物。其中，当含碳掩模材料层的材料为含碳氧化物或含碳氮氧化物时，反应气体例如为氧气、臭氧、一氧化氮或一氧化二氮。另外，当含碳掩模材料层的材料为含碳氮化物时，反应气体例如为氮气或氨气。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳掩模材料层的形成方法例如是常压化学气相沉积法、低压化学气相沉积法、等离子体增强化学气相沉积法、高密度等离子体化学气相沉积法、自由基增强化学气相沉积法(radical-enhanced CVD)、原子层沉积法(atomic layerdeposition，ALD)、原子层化学气相沉积法(atomic layer CVD)或其它适合方法。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，上述间隙壁包括形成在该栅极结构与该含碳硬掩模层的侧壁上的第一间隙壁及形成在第一间隙壁的侧壁上的第二间隙壁。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，第一间隙壁与第二间隙壁的材料各自例如是氧化硅、氮化硅或氮氧化硅，且第一间隙壁的材料与第二间隙壁的材料不同。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，在部分保护层移除之后、掺杂外延层形成之前，还包括移除部分暴露的衬底以形成沟槽，而掺杂外延层至少填满此沟槽。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，在形成掺杂外延层之后，还可在衬底上形成应力层。另外，在掺杂外延层形成之后、应力层形成之前，还可以移除部分的间隙壁。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，在形成掺杂外延层之后，还可以移除保护层。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，而掺杂外延层的材料例如是硅锗合金。在另一实施例中，金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，而掺杂外延层的材料例如是硅碳合金。

本发明提出一种金属氧化物半导体晶体管，包括衬底、栅极结构、含碳硬掩模层、间隙壁与掺杂外延层。其中，栅极结构配置在衬底上。含碳硬掩模层配置在栅极结构上。间隙壁配置在栅极结构与含碳硬掩模层的侧壁上。掺杂外延层配置在间隙壁远离栅极结构的一侧的区域。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，含碳硬掩模层中的碳含量为定值。在另一实施例中，含碳硬掩模层中的碳含量为不定值。其中，含碳硬掩模层中的碳含量例如是呈梯度分布。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，含碳硬掩模层的材料例如是含碳氧化物、含碳氮化物或含碳氮氧化物。另外，间隙壁的材料例如是氧化硅、氮化硅或氮氧化硅。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，上述的区域为衬底表面。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，上述的区域为衬底中的沟槽，且掺杂外延层至少填满此沟槽。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，还可包括配置在衬底上的应力层，其材料例如是氮化硅。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，上述间隙壁可为复合间隙壁，其包括配置在栅极结构与含碳硬掩模层的侧壁上的第一间隙壁及配置在第一间隙壁的侧壁上的第二间隙壁。其中，第一间隙壁与第二间隙壁各自的材料例如是氧化硅、氮化硅或氮氧化硅，且第二间隙壁的材料与第一间隙壁不同。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，衬底例如是体硅(bulk-Si)衬底或绝缘层上硅(silicon-on-insulator，SOI)衬底。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，栅极结构包括位于衬底上的栅极以及位于栅极与衬底之间的栅介电层，栅介电层的材料例如是氧化硅、氮化硅、氮氧化硅或高介电常数(K＞4)材料。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，还可包括配置在掺杂外延层上的金属硅化物层，金属硅化物层的材料例如是硅化钛、硅化钴、硅化镍、硅化钯、硅化铂或硅化钼。

本发明提出另一种金属氧化物半导体晶体管的制造方法，包括先提供衬底。然后，在衬底上形成栅极结构材料层。而后，在栅极结构材料层上形成复合掩模材料层，其中复合掩模材料层至少包括一层含碳层，此含碳层是通过通入含碳前驱气体以及反应气体所形成。接着，将复合掩模材料层与栅极结构材料层图形化，以形成复合硬掩模层与栅极结构。之后，在栅极结构与复合硬掩模层的侧壁上形成间隙壁。随后，在衬底上形成保护层。接着，移除部分保护层，暴露出部分衬底。然后，在暴露的衬底上形成掺杂外延层。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳前驱气体例如是双(叔丁基胺基)硅烷、硅酸四乙酯、三乙氧基硅烷或六甲基二硅氧烷。

根据本发明的一实施例所述的金属氧化物半导体晶体管的制造方法中，含碳层的材料例如是含碳氧化物、含碳氮氧化物或含碳氮化物。其中，当含碳层的材料为含碳氧化物或含碳氮氧化物时，反应气体例如为氧气、臭氧、一氧化氮或一氧化二氮。当含碳层的材料为含碳氮化物时，反应气体例如为氮气或氨气。

根据本发明一实施例所述的金属氧化物半导体晶体管制造方法，复合掩模材料层的形成方法例如是常压化学气相沉积法、低压化学气相沉积法、等离子体增强化学气相沉积法、高密度等离子体化学气相沉积法、自由基增强化学气相沉积法、原子层沉积法、原子层化学气相沉积法或其它适合方法。

本发明提出另一种金属氧化物半导体晶体管，包括衬底、栅极结构、复合硬掩模层、间隙壁与掺杂外延层。其中，栅极结构配置在衬底上。复合硬掩模层配置在栅极结构上，且包括至少一层含碳层。间隙壁配置在栅极结构与复合硬掩模层的侧壁上。掺杂外延层配置在间隙壁远离栅极结构的一侧的区域。

根据本发明的一实施例所述的金属氧化物半导体晶体管中，含碳层中的碳含量为定值。在另一实施例中，含碳层中的碳含量为不定值，其中碳含量例如是呈梯度分布。

本发明利用含碳前驱气体来形成栅极结构的硬掩模层，由于碳-硅键结强度大于氧(氮)-硅键结强度，使得含有碳的硬掩模层与一般的硬掩模层相比具有较低的蚀刻速率，因此可以避免在蚀刻工艺、预清洁工艺或移除光刻胶的过程中对硬掩模层造成损害，而将栅极结构暴露出来，导致在后续的外延工艺中在栅极结构的顶部形成多晶硅凸块，进而提升了工艺的可靠性以及元件效能。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下。

附图说明

图1A至图1F为根据本发明的一实施例所绘制的金属氧化物半导体晶体管的制造方法。

图2为根据本发明的另一实施例所绘制的金属氧化物半导体晶体管的制造方法。

图3为根据本发明的再一实施例所绘制的金属氧化物半导体晶体管的剖面示意图。

附图标记说明

100、300：衬底                102、302：浅沟槽隔离结构

104：栅介电层材料层           106：栅极材料层

110：栅极结构材料层           112、312：栅介电层

114、314：栅极                118、318：栅极结构

120：含碳掩模材料层           122：含碳硬掩模层

124、128、332、336：间隙壁    126、334：源/漏极延伸区

130：保护层                   131：图形化光刻胶层

132、340：沟槽                134、142、342：掺杂外延层

135、343：金属硅化物层        136、344：掺杂区(源/漏极的一部分)

138、144、346：金属氧化物半导体晶体管   140：应力层

320：复合掩模材料层           322、324：含碳层

330：复合硬掩模层

具体实施方式

图1A至图1F为根据本发明的一实施例所绘制的金属氧化物半导体晶体管的制造方法。

首先，请参照图1A，提供已形成了浅沟槽隔离结构102的衬底100。衬底100例如是体硅衬底。在另一实施例中，衬底100还可以是绝缘层上硅衬底。然后，在衬底100上形成栅极结构材料层110，栅极结构材料层110包括栅介电材料层104与栅极材料层106。栅介电材料层104的材料例如是氧化硅、氮化硅、氮氧化硅或高介电常数(K＞4)材料。栅极材料层106的材料例如是掺杂多晶硅。栅介电材料层104的形成方法例如是热氧化法，栅极材料层106的形成方法例如是化学气相沉积法。

接着，请继续参照图1A，在栅极结构材料层110上形成含碳掩模材料层120。含碳掩模材料层120的材料例如是含碳氧化物、含碳氮化物或含碳氮氧化物，其形成方法例如是常压化学气相沉积法、低压化学气相沉积法、等离子体增强化学气相沉积法、高密度等离子体化学气相沉积法、自由基增强化学气相沉积法、原子层沉积法、原子层化学气相沉积法或其它适合方法。值得要提的是，由于碳与硅之间键结的强度大于氧(氮)与硅之间键结的强度，使得含碳掩模材料层120与一般的硬掩模层相比具有较低的被蚀刻速率。因此，在栅极结构材料层110上形成含碳掩模材料层120，可以避免在后续工艺中发生栅极结构被暴露的情形。

更详细地说，本实施例中的含碳掩模材料层120是在反应室内通入含碳前驱气体以及反应气体，并利用化学反应的方式而沉积在栅极结构材料层110上。举例来说，当含碳掩模材料层120的材料为含碳氧化物时，所通入的气体包括含碳前驱气体与氧源反应气体。含碳前驱气体例如是含有碳原子的硅源反应气体，如双(叔丁基胺基)硅烷、硅酸四乙酯、三乙氧基硅烷或六甲基二硅氧烷。氧源反应气体则例如是氧气或臭氧。当含碳前驱气体为双(叔丁基胺基)硅烷时，其流量例如介于100sccm～235sccm之间。当含碳前驱气体为硅酸四乙酯时，其流量例如介于100sccm～1000sccm之间。当含碳前驱气体为三乙氧基硅烷时，其流量例如介于100sccm～1000sccm之间。当含碳前驱气体为六甲基二硅氧烷时，其流量例如介于100sccm～500sccm之间。此外，当含碳掩模材料层120的材料为含碳氮氧化物时，所通入的气体包括含碳前驱气体与氮氧源反应气体。含碳前驱气体与上述相同，而氮氧源反应气体则例如是一氧化氮或一氧化二氮。另外，当含碳掩模材料层120的材料为含碳氮化物时，所通入的气体包括含碳前驱气体与氮源反应气体。含碳前驱气体与上述相同，而氮源反应气体则例如是氮气或氨气。

此外，通过调整含碳前驱气体的流量，可以控制含碳掩模材料层120中的碳含量，以增加含碳掩模材料层120的抗蚀刻性。举例来说，当形成含碳掩模材料层120时，所通入的含碳前驱气体的流量为定值，则所形成的含碳掩模材料层120中的碳含量为定值。当形成含碳掩模材料层120时，所通入的含碳前驱气体的流量随着时间而递增，则所形成的含碳掩模材料层120中的碳含量由底部往顶部递增，即表示抗蚀刻性由底部往顶部递增。当含碳前驱气体的流量随着时间而递减，则所形成的含碳掩模材料层120中的碳含量由底部往顶部递减，即表示抗蚀刻性由顶部往底部递增。再者，含碳前驱气体的流量也可以是不规则变化，因此所形成的含碳掩模材料层120中的碳含量呈不规则变化。

接着，请参照图1B，将含碳掩模材料层120与栅极结构材料层110图形化，以形成含碳硬掩模层122与栅极结构118。将含碳掩模材料层120与栅极结构材料层110图形化的方法例如是先在含碳掩模材料层120上形成图形化光刻胶层(未示出)。接着，以图形化光刻胶层为掩模进行蚀刻工艺，移除部分含碳掩模材料层120，以形成含碳硬掩模层122。而后，移除图形化光刻胶层。接着，再以含碳硬掩模层122为掩模进行蚀刻工艺，移除暴露的栅极结构材料层110，以形成由栅介电层112与栅极114组成的栅极结构118。

之后，请继续参照图1B，在栅极结构118与含碳硬掩模层122的侧壁上形成间隙壁124。间隙壁124的材料例如是氧化硅、氮化硅或氮氧化硅，其形成方法例如是先在衬底100上形成大致形状相同的间隙壁材料层(未示出)，再以非等向性蚀刻移除部分间隙壁材料层。特别要提的是，由于含碳硬掩模层122中碳与硅之间的键结强度较大，因此含碳硬掩模层122可以避免在蚀刻过程中受到损害而暴露出栅极结构118。随后，在栅极结构118与间隙壁124两侧的衬底100中形成源/漏极延伸区126。源/漏极延伸区126的形成方法例如是以栅极结构118与间隙壁124为掩模，进行离子注入工艺。

之后，请继续参照图1B，选择性地在间隙壁124的侧壁上形成间隙壁128，而间隙壁128与间隙壁124组成复合间隙壁。间隙壁128的材料例如是氧化硅、氮化硅或氮氧化硅，且间隙壁128的材料与间隙壁124不同。间隙壁128的形成方法例如是先于衬底100上形成大致形状相同的间隙壁材料层(未示出)，再以非等向性蚀刻工艺移除部分间隙壁材料层。同样地，由于碳与硅之间的键结强度较大，因此含碳硬掩模层122可以避免在蚀刻过程中受到损害而暴露出栅极结构118。此外，间隙壁128与间隙壁124的材料不能相同，以避免后续移除间隙壁128时，也会移除相同材料的间隙壁124。

之后，请参照图1C，在衬底100上形成保护层130。保护层130的材料例如是氧化硅，其形成方法例如是化学气相沉积法。接着，将保护层130图形化，暴露出有源区内的部分衬底100，此时仍有部分保护层130残留在间隙壁128的侧壁上。重要的是，由于含碳硬掩模层122的高抗蚀刻性，因此在保护层130图形化的过程中不会使含碳硬掩模层122受到损害。形成保护层130的目的是保护衬底100上其它元件区中的元件，使被保护层130所覆盖区域中的元件不受后续工艺影响。然后，在保护层130上形成图形化光刻胶层131，此图形化光刻胶层131暴露保护层130所暴露的部分衬底100，即后续工艺中将形成沟槽的区域。

接着，请参照图1D，以图形化光刻胶层131为掩模进行蚀刻工艺，移除未被图形化光刻胶层131覆盖的部分衬底100，以形成沟槽132。同样地，由于含碳硬掩模层122的高抗蚀刻性，因此在形成沟槽132的过程中不会使含碳硬掩模层122受到损害。接着，移除图形化光刻胶层131。此外，在移除图形化光刻胶层131之后，一般会进行清洗步骤，以将衬底100上的光刻胶残渣完全去除。特别要提的是，由于含碳硬掩模层122中碳与硅之间的键结强度较大，故移除图形化光刻胶层131时以及去除光刻胶残渣时，含碳硬掩模层122可以有效保护栅极结构118，而不会使后者受到损害。

另外，一般在形成沟槽132之后，还会对沟槽132中的衬底100表面进行预清洁工艺，以清除沟槽132底部所产生的原生氧化层或其它杂质，以使后续形成的掺杂外延层中不存在杂质。同样地，由于本发明的栅极结构118上覆盖有含碳硬掩模层122，而此含碳硬掩模层122中碳与硅之间的键结强度较大，因此在进行预清洁工艺的同时，含碳硬掩模层122可以有效地保护栅极结构118，而不会使后者受到损害。

然后，请参照图1E，在沟槽132中形成掺杂外延层134，且掺杂外延层134至少填满沟槽132。在本实施例中，掺杂外延层134的表面高于衬底100的表面。在另一实施例中，掺杂外延层134的表面也可以与衬底100的表面高度相同。掺杂外延层134的形成方法例如是进行选择性外延生长(selectiveepitaxial growth，SEG)工艺及后续的离子注入工艺，或是进行原位(in-situ)掺杂的SEG工艺。此外，当本发明的金属氧化物半导体晶体管为P型金属氧化物半导体晶体管时，掺杂外延层134的材料例如是硅锗合金，其中掺杂的杂质例如是硼；当本发明的金属氧化物半导体晶体管为N型金属氧化物半导体晶体管时，则掺杂外延层134的材料例如是硅碳合金，其中掺杂的杂质例如是磷或砷。特别要提的是，由于衬底100上其它元件区已被保护层130覆盖，因此掺杂外延层134只会形成在沟槽132中。

之后，请继续参照图1E，移除保护层130，其方法例如是蚀刻工艺。特别要提的是，由于含碳硬掩模层122的高抗蚀刻性，因此可以避免含碳硬掩模层122在蚀刻过程中受到损害而暴露出栅极结构118。接着，在掺杂外延层134旁下方的衬底100中形成掺杂区136，其与掺杂外延层134共同构成源/漏极，且其形成方法例如是以栅极结构118、间隙壁124与间隙壁128为掩模，进行离子注入工艺。在另一实施例中，形成掺杂区136的步骤也可以是在形成沟槽之前进行，而后续所形成的沟槽132的深度必须比掺杂区136的深度浅。在又一实施例中，形成掺杂区136的步骤还可以是在沟槽132形成之后、掺杂外延层134形成之前进行。

接着，请继续参照图1E，选择性地在掺杂外延层134上形成金属硅化物层135。金属硅化物层135的材料例如是硅化钛、硅化钴、硅化镍、硅化钯、硅化铂或硅化钼，形成方法例如是自对准金属硅化物(salicide)工艺。栅极结构118、含碳硬掩模层122、间隙壁124、源/漏极延伸区126、间隙壁128、掺杂外延层134、掺杂区136与金属硅化物层135组成金属氧化物半导体晶体管138。

随后，请参照图1F，选择性地在衬底100上形成应力层140，应力层140的材料例如是氮化硅，其形成方法例如是化学气相沉积法。当金属氧化物半导体晶体管138为P型金属氧化物半导体晶体管时，应力层140为压应力层。当金属氧化物半导体晶体管138为N型金属氧化物半导体晶体管时，应力层140则为张应力层。

特别要提的是，由于应力层140与沟道区越接近，沟道区所接受的应力越大。因此，为了提高应力层140施加给金属氧化物半导体晶体管138的沟道区的应力，可在形成应力层140之前，先以蚀刻工艺选择性地移除部分的复合间隙壁，一般来说，会将部分或整个间隙壁128移除。

以下将使用图1F来对本发明的金属氧化物半导体晶体管的结构做说明。结构中所有构件的材料，已在图1A至图1F所述的制造流程中说明，在此不再赘述。

请参照图1F，衬底100上的浅沟槽隔离结构102之间配置有金属氧化物半导体晶体管138。金属氧化物半导体晶体管138包括栅极结构118、含碳硬掩模层122、间隙壁124、源/漏极延伸区126、间隙壁128、掺杂外延层134、金属硅化物层135与掺杂区136。栅极结构118配置在衬底100上，包括栅介电层112与栅极114。含碳硬掩模层122配置在栅极结构118上。间隙壁124配置在栅极结构118与含碳硬掩模层122的侧壁上。源/漏极延伸区126配置在栅极结构118与间隙壁124两侧的衬底100中。间隙壁128选择性地配置在间隙壁124的侧壁上，而与间隙壁124组成复合间隙壁。掺杂外延层134配置在间隙壁128远离栅极结构118的一侧的区域中。在此实施例中上述的区域为沟槽132，且掺杂外延层134的表面高于衬底100的表面。在另一实施例中，掺杂外延层134的表面也可以与衬底100的表面的高度相同。另外，金属硅化物层135则配置在掺杂外延层134上。

值得要提的是，由于碳与硅之间键结的强度大于氧(氮)与硅之间键结的强度，使得位于栅极结构118上的含碳硬掩模层122与一般的硬掩模层相比具有较低的蚀刻速率。因此，含碳硬掩模层122可以有效地保护栅极结构118，避免栅极结构118在工艺中被暴露出来。

此外，通过控制含碳硬掩模层122中的碳含量，可以增加含碳硬掩模层122的抗蚀刻性。其中，含碳硬掩模层122的碳含量可以是定值。另外，含碳硬掩模层122中的碳含量也可以是由底部往顶部递增或递减。再者，含碳硬掩模层122中的碳含量还可以是呈不规则变化。

请继续参照图1F，衬底100上还可以配置有应力层140，且应力层140覆盖整个金属氧化物半导体晶体管138，以提高金属氧化物半导体晶体管138的效能。当金属氧化物半导体晶体管138为P型金属氧化物半导体晶体管，则应力层140为压应力层。当金属氧化物半导体晶体管138为N型金属氧化物半导体晶体管，则应力层140为张应力层。

另外，由于间隙壁128与掺杂外延层134间所暴露的衬底100可直接接触的应力层140与金属氧化物半导体晶体管138的沟道区越接近，应力层140施加给沟道区的应力越大。因此，在其它实施例中，间隙壁128的宽度可视需求而改变。

图2为根据本发明的另一实施例所绘制的金属氧化物半导体晶体管的剖面示意图。请参照图2，本实施例中的金属氧化物半导体晶体管144与图1F中的金属氧化物半导体晶体管138的差异在于：掺杂外延层142所配置的区域。在此实施例中，金属氧化物半导体晶体管144中的衬底100不具有沟槽，而掺杂外延层142是配置在间隙壁128远离栅极结构118的一侧的衬底100上。

因此，此实施例的金属氧化物半导体晶体管144的制造方法与图1F的金属氧化物半导体晶体管138的制造方法的不同在于：在图1C中将保护层130图形化之后，直接在经图形化的保护层130所暴露的衬底100上形成掺杂外延层142。

本发明再提出一种金属氧化物半导体晶体管，在此金属氧化物半导体晶体管中，是以在栅极结构上配置复合硬掩模层来取代前述的含碳硬掩模层，且复合硬掩模层中至少包括一层含碳层。

图3为根据本发明的再一实施例所绘制的金属氧化物半导体晶体管的剖面示意图。请参照图3，衬底300上的浅沟槽隔离结构302之间配置有金属氧化物半导体晶体管346。金属氧化物半导体晶体管346包括栅极结构318、复合硬掩模层330、间隙壁332、源/漏极延伸区334、间隙壁336、掺杂外延层342、掺杂区344与金属硅化物层343。其中，栅极结构318配置在衬底300上，且栅极结构318包括栅介电层312与栅极314。复合硬掩模层330配置在栅极结构318上，其包括含碳层322与含碳层324。间隙壁332配置在栅极结构318与复合硬掩模层330的侧壁上。源/漏极延伸区334配置在栅极结构318与间隙壁332两侧的衬底300中。间隙壁336选择性地配置在间隙壁332的侧壁上，而与间隙壁332组成复合间隙壁。掺杂外延层342配置在间隙壁336远离栅极结构318的一侧的区域中。在此实施例中上述的区域即为沟槽340，且掺杂外延层342的表面高于衬底300的表面。在另一实施例中，掺杂外延层342的表面也可以与衬底300的表面的高度相同。另外，掺杂外延层342与掺杂区344共同构成源/漏极，而金属硅化物层343配置在掺杂外延层342上。

特别要提的是，复合硬掩模层330中各层的材料应与间隙壁的材料互相搭配。举例来说，当含碳层324的材料为含碳氮化物时，间隙壁332的材料应为氧化硅或氮氧化硅，以避免在形成间隙壁332时，会一并移除含碳层324。。因此，将含碳层的材料与间隙壁的材料互相搭配，可避免复合硬掩模层在形成间隙壁时被破坏而暴露出栅极结构，进而避免在栅极结构上形成多晶硅凸块的情形。

此外，复合硬掩模层330也可以是由一层含碳层与一层非含碳层所组成，且含碳层中的碳含量可以例如是定值或不定值。

图3F中除了复合硬掩模层330之外的所有构件的材料与形成方法，与图1A至图1F中相对应的构件相同，故在此不再赘述。以下，将利用图1A对复合硬掩模层330的形成方法作说明。

在图1A所述的步骤中，在形成栅极结构材料层110之后，在栅极结构材料层110上形成一层含碳材料层。接着，再在此含碳材料层上形成另一层含碳材料层。上述两层含碳材料层的形成方法例如是分别与含碳掩模材料层120相同，故在此不再赘述。然后，将栅极结构材料层110以及上述两层含碳材料层图形化，以形成图3中的栅极结构318以及含碳层322与含碳层324，其中含碳层322与含碳层324组成复合硬掩模层330。

在又一实施例中，掺杂外延层配置在衬底上，即，将图2中含碳硬掩模层122替换为图3的复合硬掩模层330。

综上所述，本发明利用含碳前驱气体，在栅极结构上形成含碳硬掩模层或具有含碳层的复合硬掩模层。由于碳-硅键结强度大于氧(氮)-硅键结强度，使得本发明中的硬掩模层与一般的硬掩模层相比具有较高的抗蚀刻性。因此，可以避免在蚀刻工艺、预清洁工艺或移除光刻胶的过程中，有效地保护栅极结构，而避免栅极结构暴露出来。这样，可以避免在后续外延工艺在栅极结构顶部形成多晶硅凸块，进而提升工艺的可靠性以及元件效能。

虽然已经通过优选实施例如上所述地揭露了本发明，但这些优选实施例并非用于限定本发明，本领域技术人员，在不脱离本发明的精神和范围的情况下，应可作细微的更动与润饰，因此本发明的保护范围应由权利要求书所界定者的范围为准。

Claims (74)

1.一种金属氧化物半导体晶体管的制造方法，包括：

提供衬底；

在所述衬底上形成栅极结构材料层；

通入含碳前驱气体以及反应气体，以在所述栅极结构材料层上形成含碳掩模材料层；

将所述含碳掩模材料层与所述栅极结构材料层图形化，以形成含碳硬掩模层与栅极结构；

在所述栅极结构与所述含碳硬掩模层的侧壁上形成间隙壁；

在所述衬底上形成保护层；

移除部分所述保护层，暴露出部分所述衬底；以及

在暴露的部分所述衬底上形成掺杂外延层。

2.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体包括双(叔丁基胺基)硅烷、硅酸四乙酯、三乙氧基硅烷或六甲基二硅氧烷。

3.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体的流量为定值。

4.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体的流量随时间而改变。

5.如权利要求2所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为双(叔丁基胺基)硅烷，且所述含碳前驱气体的流量介于100sccm～235sccm之间。

6.如权利要求2所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为硅酸四乙酯，且所述含碳前驱气体的流量介于100sccm～1000sccm之间。

7.如权利要求2所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为三乙氧基硅烷，且所述含碳前驱气体的流量介于100sccm～1000sccm之间。

8.如权利要求2所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为六甲基二硅氧烷，且所述含碳前驱气体的流量介于100sccm～500sccm之间。

9.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述含碳掩模材料层的材料包括含碳氧化物、含碳氮氧化物或含碳氮化物。

10.如权利要求9所述的金属氧化物半导体晶体管的制造方法，其中所述含碳掩模材料层的材料为含碳氧化物或含碳氮氧化物，且所述反应气体包括氧气、臭氧、一氧化氮或一氧化二氮。

11.如权利要求9所述的金属氧化物半导体晶体管的制造方法，其中所述含碳掩模材料层的材料为含碳氮化物，所述反应气体包括氮气或氨气。

12.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述含碳掩模材料层的形成方法包括常压化学气相沉积法、低压化学气相沉积法、等离子体增强化学气相沉积法、高密度等离子体化学气相沉积法、自由基增强化学气相沉积法或原子层化学气相沉积法。

13.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述间隙壁包括形成在所述栅极结构与所述含碳硬掩模层的侧壁上的第一间隙壁，以及形成在所述第一间隙壁的侧壁上的第二间隙壁。

14.如权利要求13所述的金属氧化物半导体晶体管的制造方法，其中所述第一间隙壁与所述第二间隙壁各自的材料包括氧化硅、氮化硅或氮氧化硅，且所述第一间隙壁的材料与所述第二间隙壁的材料不同。

15.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中在部分所述保护层移除之后、所述掺杂外延层形成之前，还包括移除部分暴露的所述衬底以形成沟槽，且所述掺杂外延层至少填满所述沟槽。

16.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中在形成所述掺杂外延层之后，还包括在所述衬底上形成应力层。

17.如权利要求16所述的金属氧化物半导体晶体管的制造方法，其中在形成所述掺杂外延层之后，以及在形成所述应力层之前，还包括移除部分的所述间隙壁。

18.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其在所述掺杂外延层形成后，还包括移除所述保护层。

19.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，而所述掺杂外延层的材料包括硅锗合金。

20.如权利要求1所述的金属氧化物半导体晶体管的制造方法，其中所述金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，而所述掺杂外延层的材料包括硅碳合金。

21.一种金属氧化物半导体晶体管，包括：

衬底；

栅极结构，配置在所述衬底上；

含碳硬掩模层，配置在所述栅极结构上；

间隙壁，配置在所述栅极结构与所述含碳掩模层的侧壁上；以及

掺杂外延层，配置在所述间隙壁远离所述栅极结构的一侧的区域。

22.如权利要求21所述的金属氧化物半导体晶体管，其中所述含碳硬掩模层中的碳含量为定值。

23.如权利要求21所述的金属氧化物半导体晶体管，其中所述含碳硬掩模层中的碳含量为不定值。

24.如权利要求23所述的金属氧化物半导体晶体管，其中所述含碳硬掩模层中的碳含量呈梯度分布。

25.如权利要求21所述的金属氧化物半导体晶体管，其中所述含碳硬掩模层的材料包括含碳氧化物、含碳氮化物或含碳氮氧化物。

26.如权利要求21所述的金属氧化物半导体晶体管，其中所述间隙壁的材料包括氧化硅、氮化硅或氮氧化硅。

27.如权利要求21所述的金属氧化物半导体晶体管，其中所述区域为所述衬底的表面。

28.如权利要求21所述的金属氧化物半导体晶体管，其中所述区域为所述衬底中的沟槽，且所述掺杂外延层至少填满所述沟槽。

29.如权利要求21所述的金属氧化物半导体晶体管，其中所述金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，而所述掺杂外延层的材料包括硅锗合金。

30.如权利要求21所述的金属氧化物半导体晶体管，其中所述金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，而所述掺杂外延层的材料包括硅碳合金。

31.如权利要求21所述的金属氧化物半导体晶体管，还包括应力层，配置在所述衬底上。

32.如权利要求31所述的金属氧化物半导体晶体管，其中所述应力层的材料包括氮化硅。

33.如权利要求21所述的金属氧化物半导体晶体管，其中所述间隙壁为复合间隙壁，包括配置在所述栅极结构与所述含碳硬掩模层的侧壁上的第一间隙壁，以及配置在所述第一间隙壁的侧壁上的第二间隙壁。

34.如权利要求33所述的金属氧化物半导体晶体管，其中所述第一间隙壁与所述第二间隙壁各自的材料包括氧化硅、氮化硅或氮氧化硅，且所述第二间隙壁的材料与所述第一间隙壁的材料不同。

35.如权利要求21所述的金属氧化物半导体晶体管，其中所述衬底包括体硅衬底或绝缘层上硅衬底。

36.如权利要求21所述的金属氧化物半导体晶体管，其中所述栅极结构包括位于所述衬底上的栅极以及位于所述栅极与所述衬底之间的栅介电层，所述栅介电层的材料包括氧化硅、氮化硅、氮氧化硅或高介电常数材料。

37.如权利要求21所述的金属氧化物半导体晶体管，还包括金属硅化物层，配置在所述掺杂外延层上，所述金属硅化物层的材料包括硅化钛、硅化钴、硅化镍、硅化钯、硅化铂或硅化钼。

38.一种金属氧化物半导体晶体管的制造方法，包括：

提供衬底；

在所述衬底上形成栅极结构材料层；

在所述栅极结构材料层上形成复合掩模材料层，其中所述复合掩模材料层包括至少含碳层，所述含碳层是通过通入含碳前驱气体和反应气体形成；

将所述复合掩模材料层与所述栅极结构材料层图形化，以形成复合硬掩模层与栅极结构；

在所述栅极结构与所述复合硬掩模层的侧壁上形成间隙壁；

在所述衬底上形成保护层；

移除部分所述保护层，以暴露出部分所述衬底；以及

在暴露的部分所述衬底上形成掺杂外延层。

39.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体包括双(叔丁基胺基)硅烷、硅酸四乙酯、三乙氧基硅烷或六甲基二硅氧烷。

40.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体的流量为定值。

41.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体的流量随时间而改变。

42.如权利要求39所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为双(叔丁基胺基)硅烷，且所述含碳前驱气体的流量介于100sccm～235sccm之间。

43.如权利要求39所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为硅酸四乙酯，且所述含碳前驱气体的流量介于100sccm～1000sccm之间。

44.如权利要求39所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为三乙氧基硅烷，且所述含碳前驱气体的流量介于100sccm～1000sccm之间。

45.如权利要求39所述的金属氧化物半导体晶体管的制造方法，其中所述含碳前驱气体为六甲基二硅氧烷，且所述含碳前驱气体的流量介于100sccm～500sccm之间。

46.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述含碳层的材料包括含碳氧化物、含碳氮氧化物或含碳氮化物。

47.如权利要求46所述的金属氧化物半导体晶体管的制造方法，其中所述含碳层的材料为含碳氧化物或含碳氮氧化物，且所述反应气体包括氧气、臭氧、一氧化氮或一氧化二氮。

48.如权利要求46所述的金属氧化物半导体晶体管的制造方法，其中所述含碳层的材料为含碳氮化物，且所述反应气体包括氮气或氨气。

49.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述复合掩模材料层的形成方法包括常压化学气相沉积法、低压化学气相沉积法、等离子体增强化学气相沉积法、高密度等离子体化学气相沉积法、自由基增强化学气相沉积法或原子层化学气相沉积法。

50.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述间隙壁包括形成在所述栅极结构与所述复合硬掩模层的侧壁上的第一间隙壁，以及形成在所述第一间隙壁的侧壁上的第二间隙壁。

51.如权利要求50所述的金属氧化物半导体晶体管的制造方法，其中所述第一间隙壁与所述第二间隙壁各自的材料包括氧化硅、氮化硅或氮氧化硅，且所述第一间隙壁的材料与所述第二间隙壁的材料不同。

52.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中在部分所述保护层移除之后、所述掺杂外延层形成之前，还包括移除部分暴露的所述衬底以形成沟槽，而所述掺杂外延层至少填满所述沟槽。

53.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中在形成所述掺杂外延层之后，还包括在所述衬底上形成应力层。

54.如权利要求53所述的金属氧化物半导体晶体管的制造方法，在所述掺杂外延层形成之后、所述应力层形成之前，还包括移除部分的所述间隙壁。

55.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中在形成所述掺杂外延层之后，还包括移除所述保护层。

56.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，而所述掺杂外延层的材料包括硅锗合金。

57.如权利要求38所述的金属氧化物半导体晶体管的制造方法，其中所述金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，而所述掺杂外延层的材料包括硅碳合金。

58.一种金属氧化物半导体晶体管，包括：

衬底；

栅极结构，配置在所述衬底上；

复合硬掩模层，配置在所述栅极结构上，所述复合硬掩模层包括至少含碳层；

间隙壁，配置在所述栅极结构与所述复合硬掩模层的侧壁上；以及

掺杂外延层，配置在所述间隙壁远离所述栅极结构的一侧的区域。

59.如权利要求58所述的金属氧化物半导体晶体管，其中所述含碳层中的碳含量为定值。

60.如权利要求58所述的金属氧化物半导体晶体管，其中所述含碳层中的碳含量为不定值。

61.如权利要求60所述的金属氧化物半导体晶体管，其中所述含碳层中的碳含量呈梯度分布。

62.如权利要求58所述的金属氧化物半导体晶体管，其中所述含碳层的材料包括含碳氧化物、含碳氮化物或含碳氮氧化物。

63.如权利要求58所述的金属氧化物半导体晶体管，其中所述间隙壁的材料包括氧化硅、氮化硅或氮氧化硅。

64.如权利要求58所述的金属氧化物半导体晶体管，其中所述区域为所述衬底的表面。

65.如权利要求58所述的金属氧化物半导体晶体管，其中所述区域为所述衬底中的沟槽，且所述掺杂外延层至少填满所述沟槽。

66.如权利要求58所述的金属氧化物半导体晶体管，其中所述金属氧化物半导体晶体管为P型金属氧化物半导体晶体管，且所述掺杂外延层的材料包括硅锗合金。

67.如权利要求58所述的金属氧化物半导体晶体管，其中所述金属氧化物半导体晶体管为N型金属氧化物半导体晶体管，且所述掺杂外延层的材料包括硅碳合金。

68.如权利要求58所述的金属氧化物半导体晶体管，还包括应力层，配置在所述衬底上。

69.如权利要求68所述的金属氧化物半导体晶体管，其中所述应力层的材料包括氮化硅。

70.如权利要求58所述的金属氧化物半导体晶体管，其中所述间隙壁为复合间隙壁，包括配置在所述栅极结构与所述复合硬掩模层的侧壁上的第一间隙壁，以及配置在所述第一间隙壁的侧壁上的第二间隙壁。

71.如权利要求70所述的金属氧化物半导体晶体管，所述第一间隙壁与所述第二间隙壁各自的材料包括氧化硅、氮化硅或氮氧化硅，且所述第二间隙壁的材料与所述第一间隙壁的材料不同。

72.如权利要求58所述的金属氧化物半导体晶体管，其中所述衬底包括体硅衬底或绝缘层上硅衬底。

73.如权利要求58所述的金属氧化物半导体晶体管，其中所述栅极结构包括位于所述衬底上的栅极以及位于所述栅极与所述衬底之间的栅介电层，所述栅介电层的材料包括氧化硅、氮化硅、氮氧化硅或高介电常数材料。

74.如权利要求58所述的金属氧化物半导体晶体管，还包括金属硅化物层，配置在所述掺杂外延层上，所述金属硅化物层的材料包括硅化钛、硅化钴、硅化镍、硅化钯、硅化铂或硅化钼。

Images