CN103000499A - 一种锗硅硼外延层生长方法 - Google Patents

Abstract

本发明公开了一种锗硅硼外延层生长方法，在选择性外延生长的SiGeB外延层或当SiGe种子层存在时选择性外延生长SiGe种子层之前，先选择性外延生长SiGe基础层，然后对所生长的SiGe基础层采用干法刻蚀后，刻蚀掉沟槽底部的SiGe基础层，留下沟槽侧壁的SiGe基础层，然后再在此结构上，按照现有工艺进行选择性外延生长的SiGeB外延层的生长过程。这样，提高了所生长的锗硅外延层性能。

Description

一种锗硅硼外延层生长方法

技术领域

本发明涉及半导体器件的制作技术，特别涉及一种锗硅硼外延层生长方法。

背景技术

目前，半导体制造工业主要在硅衬底的晶片(wafer)器件面上生长器件，例如，金属氧化物半导体场效应晶体管(Metal-Oxide Semiconductor FieldEffect Transistor，MOSFET)器件结构包括有源区、源极、漏极和栅极，其中，所述有源区位于半导体硅衬底中，所述栅极位于有源区上方，所述栅极两侧的有源区中进行离子注入形成源极和漏极，栅极下方具有导电沟道，所述栅极和导电沟道之间有栅极电介质层。根据离子注入的不同类型，空穴型金属氧化物半导体场效应晶体管(PMOS)和电子型金属氧化物半导体场效应晶体管(NMOS)。

多年以来，沿着摩尔定律提供的途径，人们一直采用对MOSFET进行等比例微缩来增加器件速度，然而随着MOSFET尺寸的缩小，常规的等比例微缩方法遇到了以短沟道效应为核心的一系列问题。例如，电源电压的等比例缩小在降低动态功耗的同时如何增大驱动电流(Idsat)密度的问题，因此如何提高载流子迁移率成为保持MOSFET性能的关键。

由于无应变的硅衬底中空穴的平均迁移率比电子低三倍，所以提高PMOS导电沟道内的空穴迁移率成为关注的焦点。

近年来，应变工程技术(strain engineering)被认为是一个将摩尔定律延伸的关键技术之一。所谓应变技术，即通过引入局部单向拉伸或压缩型应力到MOSFET的导电沟道，提升MOSFET的导电沟道内载流子迁移率，从而在栅极电介质层厚度变薄或保持不变的情况下使驱动电流大幅增长，最终提高MOSFET的器件性能。对硅衬底中的导电沟道而言，能够产生局部单向应变的可用结构有SiGeB和Si_yC_1-yB，必须针对PMOS和NMOS分别设计局部单向应变的结构。其中，对PMOS引入压缩型应力增加空穴的迁移率称为局部单向压缩型应变，而对NMOS引入拉伸型应力提高电子的迁移率称为局部单向拉伸性应变。

目前得到应用的应变工程技术主要有：沉积拉伸或压缩型应力的氮化硅(SiN)覆盖层；在浅沟槽隔离(STI)和金属化前电介质(PMD)结构中增加拉伸或压缩型应力的氧化物层，以及锗硅硼(SiGeB)外延层填充刻蚀或升高的源、漏极区域。

SiGeB外延层填充刻蚀的源、漏极区域(Recessed SiGe S/D)是一种被广泛应用的应变工程技术，该方法先部分刻蚀去除PMOS器件结构中栅极两侧的源、漏极，再通过选择性外延生长的方法在刻蚀后的源、漏极上方生长SiGeB外延层，由SiGeB外延层导入的压缩型应力被传导至MOSFET的导电沟道，最终提高PMOS中空穴的迁移率。

在PMOS的源、漏极区域选择性外延生长SiGeB外延层具有以下几个优点：第一，如上文所述，SiGeB的晶格常数不同于Si从而使硅衬底中的导电沟道产生应变，用于提高空穴载流子的迁移率；第二，SiGeB具有比Si更小的禁带宽度，这样在半导体和硅化物(Silicide)之间的势垒降低；第三，锗增加了掺杂B元素(dopant)在Si中的溶入从而减小了源、漏极区域的电阻以及扩散电阻。正是这三个因素，提升了MOSFET的驱动电流，增加了器件速度。

现有技术中在PMOS的源、漏极区域选择性外延生长SiGeB外延层工艺包括以下3个步骤，结合图2～4说明现有技术中外延生长SiGeB外延层的工艺流程：

步骤100、根据半导体工艺需要对晶片进行选择性外延生长的预处理；

本步骤中，对晶片的预处理包括去除硅衬底表面的氧化层以及杂质，对于重掺杂的硅衬底必须考虑是否需要背封(backseal)以减少后续选择性外延生长过程中的自掺杂现象。一般都需要通入氢气(H2)并烘烤(bake)的步骤，其目的在于原位(in-situ)去除硅衬底表面的氧化层和其他杂质，为后续的外延沉积准备洁净的硅衬底表面。

步骤101、硅衬底200表面的源、漏极区域刻蚀凹槽201后，在凹槽201表面生长SiGe种子层204，形成如图2所示的剖面结构示意图；

本步骤中，如图2所示，有源区之间是STI207隔离，有源区中的源极和漏极位于栅极203和栅极203下方的栅氧化层202两侧的硅衬底200中，在源、漏极区域的硅衬底200中刻蚀形成凹槽201；凹槽201表面生长的SiGe种子层204，其中的Ge含量低于后续步骤102中形成的SiGeB外延层中的Ge含量，Ge含量较小的SiGe种子层204的晶格常数更接近硅衬底200中硅的晶格常数，作为选择性外延生长Ge含量较大的SiGeB外延层过程中的缓冲层，有利于得到高质量的SiGeB外延层，生长SiGe种子层204的方法和后续步骤102相同，都采用选择性外延生长工艺，具体步骤为现有技术，不再赘述。需要注意的是，本步骤并不是进行选择性外延生长SiGeB外延层之前的必要步骤，也可以省略该步骤。

步骤102、在SiGe种子层204表面选择性外延生长锗硅硼外延层306，填充硅衬底200的凹槽，形成如图3所示的剖面结构示意图；

外延生长设备一般为反应腔，将晶片放入反应腔后，向反应腔中通入反应气体305并加热，使反应气体在硅衬底200的凹槽201中生长需要的晶体结构，本实施例中，SiGe层填充凹槽201，其上表面与硅衬底200表面齐平，低于栅氧化层202的高度。在PMOS的源、漏极区域生长SiGeB外延层306通常用选择性外延工艺。所谓选择性外延工艺是指SiGeB外延层306仅沉积在凹槽201中露出的硅衬底200表面，或者步骤101中外延生长的SiGe种子层204表面)，而在有源区周围的隔离区，例如STI207和栅极203表面没有形核或生长。由于晶片上会同时制作成百上千个器件，为了每个MOSFET能够独立于其他器件工作，由同样位于硅衬底200中的隔离区(PN结隔离、局部氧化隔离或STI)将有源区分立出来，使MOSFET之间互不干扰。对于选择性外延生长SiGeB外延层306，反应气体305包括沉积气体和刻蚀气体两部分，通过调节作为沉积气体的硅烷(SiH₄)和锗烷(GeH₄)混合气体与作为刻蚀气体的氯化氢气体(HCl)的流量比例，实现对局部单向应变的精确控制，使得最终在隔离区上的刻蚀速率大于沉积速率，SiGeB外延层306在凹槽201中的沉积速率尽可能最大化，从而实现了低压化学气相沉积工艺的选择性。在100秒之内将反应腔中的晶片加热到1100℃以上，利用先进的温度探测装置能将工艺温度误差控制在几度以内，反应气体的流量则可通过质量流量计(MFC)精准控制。

在选择性外延生长SiGeB外延层306时，采用原位B掺杂形成SiGeB外延层。

步骤103、SiGeB外延层306上生长盖层408，形成如图4所示的剖面结构示意图；

本步骤中，SiGeB外延层306上生长的盖层408材料是SiGe或Si，最终形成盖层408的高度大于栅氧化层202的高度。盖层408的作用是为后续在源、漏极区域上方形成金属硅化物提供高质量的硅晶体结构，金属硅化物的作用是降低源、漏极电阻。

但是，对于PMOS的源、漏极区域上方选择性外延生长的SiGeB外延层306或当SiGe种子层204存在时选择性外延生长SiGe种子层204时，由于凹槽201的侧壁及底部的硅晶向不同，侧壁的晶向为Si(110)，底部的硅晶向为Si(100)，所以侧壁的SiGeB外延层306或SiGe种子层204的生长速度要小于底部的，使得SiGeB外延层306的侧壁和底部形成速率不同，导致最终得到的SiGeB外延层306不均匀，使得SiGeB外延层中的B容易通过侧壁扩散到沟道区，会引起漏电流增大，从而使得PMOS性能降低。

发明内容

有鉴于此，本发明提供一种锗硅外延层生长方法，该方法能够提高所生长的锗硅外延层性能。

本发明的技术方案是这样实现的：

一种锗硅硼外延层生长方法，该方法包括：

对提供的晶片进行选择性外延生长的预处理；

在所述晶片的硅衬底表面的源、漏极区域刻蚀凹槽后，在凹槽表面生长锗硅SiGe基础层；

采用干法刻蚀在凹槽表面生长SiGe基础层，使得凹槽201底部的SiGe基础层被刻蚀掉，凹槽侧壁的SiGe基础层留下；

在沟槽内选择性生长锗硅硼外延层，填充硅衬底的凹槽；

在锗硅硼外延层上生长盖层。

所述锗硅SiGe基础层中锗的含量为5％～30％。

所述凹槽侧壁的SiGe基础层留下的厚度为5埃到50埃。

所述锗硅外延层的锗的含量为5％～35％。

所述锗硅硼外延层采用原位B掺杂形成SiGeB外延层，B的浓度为1E19到1E23原子每立方厘米。

所述在沟槽内选择性生长锗硅外延层之前，还包括：

在凹槽内生长SiGe种子层；

所述沟槽内选择性生长锗硅外延层是在凹槽内的SiGe种子层表面生长的。

从上述方案可以看出，本发明提供的方法在选择性外延生长的SiGeB外延层或当SiGe种子层存在时选择性外延生长SiGe种子层之前，先选择性外延生长SiGe基础层，然后对所生长的SiGe基础层采用干法刻蚀后，刻蚀掉沟槽底部的SiGe基础层，留下沟槽侧壁的SiGe基础层，然后再在此结构上，按照现有工艺进行选择性外延生长的SiGeB外延层的生长过程。这样，即使在后续选择性外延生长SiGeB外延层过程中沟槽侧壁的生长速度小于底部的，由于侧壁已经留下了SiGe基础层，所以可以阻止SiGeB外延层中B通过侧壁向沟道区扩散，不会引起漏电流增大，从而提高了PMOS的性能。

附图说明

图1为现有技术外延生长SiGeB外延层的工艺流程；

图2～图4为现有技术外延生长SiGeB外延层的剖面结构示意图；

图5为本发明提供的锗硅外延层生长方法流程图；

图6～图10为本发明提供的锗硅外延层生长方法剖面流程图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。

从背景技术可以看出，原位生长的SiGeB外延层能够提高PMOS的性能，然而如果SiGeB外延层中的B扩散到沟道区就会引起漏电流增大，从而使得PMOS性能降低。

为了解决这个问题，本发明提供的方法在选择性外延生长的SiGeB外延层或当SiGe种子层存在时选择性外延生长SiGe种子层之前，先选择性外延生长SiGe基础层，然后对所生长的SiGe基础层采用干法刻蚀后，刻蚀掉沟槽底部的SiGe基础层，留下沟槽侧壁的SiGe基础层，然后再在此结构上，再按照现有工艺进行选择性外延生长的SiGeB外延层的生长过程。这样，即使在后续选择性外延生长SiGeB外延层过程中沟槽侧壁的生长速度小于底部的，由于侧壁已经留下了SiGe基础层起到一个阻挡层的作用，所以也不会导致SiGeB外延层中B扩散至沟道区域，这样，提高了所生长的锗硅外延层性能，从而提高PMOS的性能。

图5为本发明提供的锗硅外延层生长方法流程图，结合图6～图10所示的本发明提供的锗硅外延层生长方法剖面流程图，对本发明进行详细说明：

步骤500、根据半导体工艺需要对晶片进行选择性外延生长的预处理；

本步骤中，对晶片的预处理包括去除硅衬底表面的氧化层以及杂质，对于重掺杂的硅衬底则必须考虑是否需要backseal以减少后续选择性外延生长过程中的自掺杂现象。一般都需要通入H2并bake的步骤，其目的在于原位in-situ去除硅衬底表面的氧化层和其他杂质，为后续的外延沉积准备洁净的硅衬底表面。

步骤501、硅衬底200表面的源、漏极区域刻蚀凹槽201后，在凹槽201表面生长SiGe基础层601，如图6所示；

在本步骤中，有源区之间是STI207隔离，有源区中的源极和漏极位于栅极203和栅极203下方的栅氧化层202两侧的硅衬底200中，在源、漏极区域的硅衬底200中刻蚀形成凹槽201；凹槽201表面生长的SiGe基础层601，采用选择性外延生长工艺，具体步骤为现有技术，不再赘述；

在本步骤中，所述SiGe基础层601中锗的含量为5％～30％。

步骤502、采用干法刻蚀在凹槽201表面生长SiGe基础层601，使得凹槽201底部的SiGe基础层601被刻蚀掉，而凹槽201侧壁的SiGe基础层601留下，如图7所示；

在这个步骤中，经过干法刻蚀后，在凹槽201侧壁的SiGe基础层601厚度为5埃到50埃。

步骤503、在凹槽201内生长SiGe种子层204，形成如图8所示的剖面结构示意图；

本步骤中，如图8所示，凹槽201表面生长的SiGe种子层204，其中的Ge含量低于后续步骤102中形成的SiGeB外延层中的Ge含量，Ge含量较小的SiGe种子层204的晶格常数更接近硅衬底200中硅的晶格常数，作为选择性外延生长Ge含量较大的SiGeB外延层过程中的缓冲层，有利于得到高质量的SiGeB外延层采用选择性外延生长工艺。

需要注意的是，本步骤并不是进行选择性外延生长SiGeB外延层之前的必要步骤，也可以省略该步骤。

步骤504、在SiGe种子层204表面选择性外延生长锗硅外延层306，填充硅衬底200的凹槽，形成如图9所示的剖面结构示意图；

外延生长设备一般为反应腔，将晶片放入反应腔后，向反应腔中通入反应气体305并加热，使反应气体在硅衬底200的凹槽201中生长需要的晶体结构，本实施例中，SiGe层填充凹槽201，其上表面与硅衬底200表面齐平，低于栅氧化层202的高度。在PMOS的源、漏极区域生长SiGeB外延层306通常用选择性外延工艺。

所谓选择性外延工艺是指SiGeB外延层306仅沉积在凹槽201中露出的硅衬底200表面，或者步骤101中外延生长的SiGe种子层204表面，而在有源区周围的隔离区，例如STI207和栅极203表面没有形核或生长。由于晶片上会同时制作成百上千个器件，为了每个MOSFET能够独立于其他器件工作，由同样位于硅衬底200中的隔离区(PN结隔离、局部氧化隔离或STI)将有源区分立出来，使MOSFET之间互不干扰。对于选择性外延生长SiGeB外延层306，反应气体305包括沉积气体和刻蚀气体两部分，通过调节作为沉积气体的硅烷(SiH₄)和锗烷(GeH₄)混合气体与作为刻蚀气体的氯化氢气体(HCl)的流量比例，实现对局部单向应变的精确控制，使得最终在隔离区上的刻蚀速率大于沉积速率，SiGe层306在凹槽201中的沉积速率尽可能最大化，从而实现了低压化学气相沉积工艺的选择性。在100秒之内将反应腔中的晶片加热到1100℃以上，利用先进的温度探测装置能将工艺温度误差控制在几度以内，反应气体的流量则可通过质量流量计(MFC)精准控制。

在本步骤中，所述SiGe基础层601中锗的含量为5％～35％。

在选择性外延生长SiGeB外延层306过程中，采用离子注入的方式注入硼(B)，形成锗硅硼(SiGeB)外延层，所述的硼离子注入的剂量为1E14到5E15原子每立方厘米；

在本步骤中，SiGeB外延层也可以为SiGeB外延层，采用原位B掺杂形成SiGeB外延层，B的浓度为1E19到1E23原子每立方厘米。

步骤505、SiGeB外延层306上生长盖层408，形成如图10所示的剖面结构示意图；

本步骤中，SiGeB外延层306上生长的盖层408材料是SiGe或Si，最终形成盖层408的高度大于栅氧化层202的高度。盖层408的作用是为后续在源、漏极区域上方形成金属硅化物提供高质量的硅晶体结构，金属硅化物的作用是降低源、漏极电阻。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (6)

1.一种锗硅硼外延层生长方法，该方法包括：

对提供的晶片进行选择性外延生长的预处理；

在所述晶片的硅衬底表面的源、漏极区域刻蚀凹槽后，在凹槽表面生长锗硅SiGe基础层；

采用干法刻蚀在凹槽表面生长SiGe基础层，使得凹槽201底部的SiGe基础层被刻蚀掉，凹槽侧壁的SiGe基础层留下；

在沟槽内选择性生长锗硅硼外延层，填充硅衬底的凹槽；

在锗硅硼外延层上生长盖层。

2.如权利要求1所述的方法，其特征在于，所述锗硅SiGe基础层中锗的含量为5％～30％。

3.如权利要求1所述的方法，其特征在于，所述凹槽侧壁的SiGe基础层留下的厚度为5埃到50埃。

4.如权利要求1所述的方法，其特征在于，所述锗硅外延层的锗的含量为5％～35％。

5.如权利要求1～4任一所述的方法，其特征在于，所述锗硅硼外延层采用原位B掺杂形成SiGeB外延层，B的浓度为1E19到1E23原子每立方厘米。

6.如权利要求1所述的方法，其特征在于，所述在沟槽内选择性生长锗硅外延层之前，还包括：

在凹槽内生长SiGe种子层；

所述沟槽内选择性生长锗硅外延层是在凹槽内的SiGe种子层表面生长的。

Images