CN102403227A - 台阶状硅锗源/漏结构的制造方法 - Google Patents

台阶状硅锗源/漏结构的制造方法 Download PDF

Info

Publication number
CN102403227A
CN102403227A CN2010102856973A CN201010285697A CN102403227A CN 102403227 A CN102403227 A CN 102403227A CN 2010102856973 A CN2010102856973 A CN 2010102856973A CN 201010285697 A CN201010285697 A CN 201010285697A CN 102403227 A CN102403227 A CN 102403227A
Authority
CN
China
Prior art keywords
silicon
ion implantation
implantation technology
silicon germanium
germanium source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010102856973A
Other languages
English (en)
Other versions
CN102403227B (zh
Inventor
李凤莲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010285697 priority Critical patent/CN102403227B/zh
Publication of CN102403227A publication Critical patent/CN102403227A/zh
Application granted granted Critical
Publication of CN102403227B publication Critical patent/CN102403227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明提供了一种台阶状硅锗源/漏结构的制造方法，包括：提供硅衬底，所述硅衬底上形成有栅极结构、位于栅极结构两侧的第一间隙壁、以及位于第一间隙壁两侧的第二间隙壁；执行多次离子注入工艺，所述多次离子注入工艺的注入方向及注入深度各不相同，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，并在第二间隙壁下方的硅衬底中形成至少一个第二非晶态区域；去除所述第二间隙壁；去除所述第一非晶态区域和第二非晶态区域，以形成台阶状凹陷部；在所述台阶状凹陷部内形成掺杂的台阶状硅锗源/漏结构。与现有技术相比，本发明可减少刻蚀步骤，并可降低刻蚀工艺的控制难度。

Description

台阶状硅锗源/漏结构的制造方法
技术领域
本发明涉及集成电路制造领域，特别涉及一种台阶状硅锗源/漏结构的制造方法。
背景技术
目前，业界通常将硅锗的选择性外延生长工艺应用在半导体工艺上，以增加载流子的迁移率(carrier mobility)和成本效益。埋置硅锗(Embedded SiGe)技术对于生产基于硅的高性能晶体管来说已经成为一种有前景的技术。由于锗原子的半径比硅原子的半径大，所以当锗原子取代部分的硅原子，进入硅的晶格(lattice)中时，整个晶格会因此而扭曲。在载流子的电荷密度相同时，晶格扭曲的硅或硅锗合金与单晶硅比起来，其电子和空穴的移动性都大幅增加，分别增加5和10倍左右，如此一来便能够降低元件的阻值。
现在已知在紧邻PMOS晶体管沟道的硅衬底中埋置硅锗会在沟道上产生压应力(compressive stress)，从而提高空穴迁移率，提高PMOS晶体管的性能。但如何能更进一步提高沟道的应力且不会降低延伸结特性则需要在技术上有进一步的开拓研究。因此，业界又提出了台阶状的硅锗结构，通过形成台阶状硅锗结构，使得晶体管的沟道可产生更大的应力且不会降低延伸结特性，因此可进一步提高空穴迁移率，从而提高晶体管的性能。
在下述论文中提出了一种台阶状硅锗源/漏结构的制造方法：“AHighPerformance PMOSFET with Two-step Recessed SiGe-S/D Structure for 32nm nodeand Beyond”，N.Yasutake et al.，2006IEEE，Page：77～80。在该论文中公开了利用两步刻蚀工艺来形成台阶状凹陷部，进而形成台阶状硅锗源/漏结构的方法，该方法具体包括以下步骤：首先，在硅衬底上形成栅极结构；然后，进行晕圈注入(halo implant)工艺；之后，形成偏置间隙壁(offset spacer)；其后，进行第一次刻蚀工艺，以在硅衬底中形成第一凹陷部；随后，在偏置间隙壁的两侧形成牺牲间隙壁(dummy spacer)；接着，进行第二次刻蚀工艺，以在硅衬底中形成第二凹陷部，所述第二凹陷部的深度大于第一凹陷部的深度，所述第一凹陷部紧邻栅极结构；接下来，去除所述牺牲间隙壁，并在第一凹陷部和第二凹陷部内形成硼掺杂的硅锗结构，所述硅锗结构呈台阶状。所述台阶状的硅锗结构能进一步的提高沟道的应力，且不会降低延伸结(extensionjunction)特性，可改善短沟道效应(short channel effect)。
另外，在申请号为US200602311826的美国专利申请中也公开了一种“用于增强PFET迁移率的埋有台阶的SiGe结构”，在该专利申请中，该台阶状的SiGe结构也是通过两步刻蚀工艺形成的，即先利用一刻蚀工艺中形成浅凹陷，之后再利用另一刻蚀工艺形成相对较深的凹陷，从而在硅本体中限定出台阶区，最后在台阶区上外延生长SiGe层，从而形成台阶状的SiGe结构。
然而，在上述的台阶状硅锗源/漏结构的制造方法中，均是通过多步刻蚀工艺才形成台阶状的凹陷区，即先利用一刻蚀工艺形成一凹陷部，再利用另一刻蚀工艺形成另一凹陷部，工艺步骤较为复杂；并且，在进行上述多次刻蚀步骤时，均是对晶态的硅本体进行刻蚀，刻蚀选择比较差，不易控制形成的凹陷的深度和形貌，刻蚀工艺的控制难度较大。
发明内容
本发明提供一种台阶状硅锗源/漏结构的制造方法，该方法在一次刻蚀工艺中形成台阶状的凹陷，减少了刻蚀工艺步骤，并可降低刻蚀工艺的控制难度。
为解决上述技术问题，本发明提供一种台阶状硅锗源/漏结构的制造方法，包括：提供硅衬底，所述硅衬底上形成有栅极结构、位于栅极结构两侧的第一间隙壁、以及位于第一间隙壁两侧的第二间隙壁；执行多次离子注入工艺，所述多次离子注入工艺的注入方向及注入深度各不相同，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，并在第二间隙壁下方的硅衬底中形成至少一个第二非晶态区域；去除所述第二间隙壁；去除所述第一非晶态区域和第二非晶态区域，以形成台阶状凹陷部；在所述台阶状凹陷部内形成掺杂的台阶状硅锗源/漏结构。
可选的，所述离子注入工艺的次数为两次，第一次离子注入工艺的注入方向与硅衬底表面的夹角为直角，第二次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，第一次离子注入工艺的注入深度大于第二次离子注入工艺的注入深度。第二次离子注入工艺的注入方向与硅衬底表面的夹角为30度～60度。
可选的，所述离子注入工艺的次数为两次，第一次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，第二次离子注入工艺的注入方向与硅衬底表面的夹角为直角，第一次离子注入工艺的注入深度小于第二次离子注入工艺的注入深度。第一次离子注入工艺的注入方向与硅衬底表面的夹角为30度～60度。
可选的，所述离子注入工艺的次数大于两次，以在第二间隙壁两侧的硅衬底中形成一个第一非晶态区域，并在第二间隙壁下方的硅衬底中形成多个第二非晶态区域。
可选的，所述离子注入工艺注入的离子为硅离子、锗离子或氩离子。
可选的，所述第一非晶态区域和第二非晶态区域是利用干法刻蚀工艺去除的。所述干法刻蚀工艺所使用的刻蚀气体为溴化氢、氧气以及氯气的混合气体。
可选的，所述第一非晶态区域和第二非晶态区域是利用湿法刻蚀工艺去除的。所述湿法刻蚀工艺所使用的刻蚀液体为pH值大于10的碱性液体。
可选的，所述第一间隙壁的材质为氧化硅、氮化硅中的一种或其组合。所述第二间隙壁的材质为氧化硅、氮化硅或无定形碳中的一种或其组合。
可选的，所述第二间隙壁是利用干法刻蚀或湿法刻蚀工艺去除的。
可选的，所述栅极结构包括栅极介电层以及覆盖所述栅极介电层的栅极电极。所述栅极结构包括还包括覆盖所述栅极电极的盖层。所述盖层的材质为氧化硅、氮化硅中的一种或其组合。所述掺杂的台阶状硅锗源/漏结构是利用外延生长原位掺杂工艺形成的。
由于采用了以上技术方案，与现有技术相比，本发明具有以下优点：
本发明先执行多次离子注入工艺，所述多次离子注入工艺的注入方向及深度各不相同，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，并在第二间隙壁下方的硅衬底中形成至少一个第二非晶态区域；之后，再利用非晶态硅与晶态硅具有较高的刻蚀选择比的特点，在一步刻蚀工艺中同时去除所述第一非晶态区域和第二非晶态区域，从而形成台阶状凹陷部，进而形成台阶状的硅锗结构，减少了刻蚀步骤。并且，由于非晶态硅与晶态硅的刻蚀选择比较高，有利于控制形成的台阶状凹陷部的深度和形貌，可降低刻蚀工艺的控制难度。
附图说明
图1为本发明实施例所提供的台阶状硅锗源/漏结构的制造方法的流程图；
图2A～2F为本发明实施例一所提供的台阶状硅锗源/漏结构的制造方法的各步骤相应结构的剖面示意图；
图3A～3G为本发明实施例二所提供的台阶状硅锗源/漏结构的制造方法的各步骤相应结构的剖面示意图。
具体实施方式
根据背景技术所述，在现有的硅锗结构制造方法中，均是通过多步刻蚀工艺才形成台阶状的凹陷区，工艺较为复杂，并且不易控制形成的凹陷的深度。因此，本发明提供一种台阶状硅锗源/漏结构的制造方法，该方法执行多次离子注入工艺，并且，所述多次离子注入工艺的注入方向及注入深度各不相同，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，并在第二间隙壁下方的硅衬底中形成至少一个第二非晶态区域，之后再利用非晶态硅与晶态硅具有较高的刻蚀选择比的特点，在一步刻蚀工艺中同时去除所述第一非晶态区域和第二非晶态区域，从而形成台阶状凹陷部，进而形成台阶状的硅锗结构，减少了刻蚀步骤；并且，由于非晶态硅与晶态硅的刻蚀选择比较高，有利于控制形成的台阶状凹陷部的深度和形貌，可降低刻蚀工艺的控制难度。
请参考图1，其为本发明实施例所提供的台阶状硅锗源/漏结构的制造方法的流程图，结合该图1，该方法包括以下步骤：
步骤S101，提供硅衬底，所述硅衬底上形成有栅极结构、位于栅极结构两侧的第一间隙壁、以及位于第一间隙壁两侧的第二间隙壁；
步骤S102，执行多次离子注入工艺，其中，所述多次离子注入工艺的注入方向及深度各不相同，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，并在第二间隙壁下方的硅衬底中形成至少一个第二非晶态区域；
可选的，当所述离子注入工艺的次数为两次时，可使第一次离子注入工艺的注入方向与硅衬底表面的夹角为直角，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，再使第二次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，以在第二间隙壁下方的硅衬底中形成一个第二非晶态区域，并且，第一次离子注入工艺的注入深度大于第二次离子注入工艺的注入深度；
可选的，当所述离子注入工艺的次数为两次时，也可使第一次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，以在第二间隙壁下方的硅衬底中形成一个第二非晶态区域，再使第二次离子注入工艺的注入方向与硅衬底表面的夹角为直角，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，并且，第一次离子注入工艺的注入深度小于第二次离子注入工艺的注入深度；
可选的，所述离子注入工艺的次数也可大于两次，以在第二间隙壁两侧的硅衬底中形成一个第一非晶态区域，并在第二间隙壁下方的硅衬底中形成多个第二非晶态区域，并且，每次离子注入工艺的注入方向及注入深度均不相同；
步骤S103，去除所述第二间隙壁；
步骤S104，去除第一非晶态区域和第二非晶态区域，以形成台阶状凹陷部；
步骤S 105，在所述台阶状凹陷部内形成掺杂的台阶状硅锗源/漏结构。
下面将结合剖面示意图对本发明的台阶状硅锗源/漏结构的制造方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
实施例一
如图2A所示，并结合步骤S101，首先，提供硅衬底100，并在所述硅衬底100上形成栅极结构110，之后在所述栅极结构110两侧形成第一间隙壁114，再在所述第一间隙壁114两侧形成第二间隙壁115。
其中，硅衬底100中可以形成有隔离结构101，所述隔离结构101例如是浅沟槽隔离结构。所述栅极结构110包括栅极介电层111以及覆盖所述栅极介电层111的栅极电极112。所述栅极介电层111的材料可以是氧化硅，所述栅极电极112的材料可以是掺杂多晶硅、金属、金属硅化物或其它导体。优选的，所述栅极结构110还包括覆盖所述栅极电极112的盖层113，所述盖层113的材质可以为氧化硅或氮化硅中的一种或其任意组合，所述盖层113可用于在后续的工艺中保护栅极电极112不受损伤。
其中，第一间隙壁114和第二间隙壁115的材质可以相同，可在一步工艺中同时形成第一间隙壁114和第二间隙壁115，方便加工制作。当然，所述第一间隙壁114和第二间隙壁115的材质也可以不相同，优选的，所述第二间隙壁115的材质是容易去除的材质，便于在后续工艺中快速去除且确保不损伤第一间隙壁114。例如，所述第一间隙壁114可为单层的绝缘材料如氧化硅、氮化硅，或者是多层的绝缘材料；所述第二间隙壁115也可为单层的绝缘材料如无定形碳、氧化硅或氮化硅，或是多层的绝缘材料。可根据第二间隙壁115的宽度来调整后续形成的第一非晶态区域的宽度，所述第二间隙壁115的底部宽度例如是1nm～30nm。
在本实施例中，共执行两次离子注入工艺，其中，第一次离子注入工艺的注入方向与硅衬底100表面(与栅极结构110相接触的表面)的夹角为直角，以在第二间隙壁115两侧的硅衬底中形成第一非晶态区域，第二次离子注入工艺的注入方向与硅衬底100表面的夹角为锐角，以在第二间隙壁115下方的硅衬底中形成一个第二非晶态区域，并且，第一次离子注入工艺与第二次离子注入工艺的注入深度不同。需要说明的是，在本文中所提及的注入深度均是指垂直于硅衬底表面方向的深度。
具体请参考图2B，首先，执行第一次离子注入工艺，所述第一次离子注入工艺的注入方向与硅衬底100表面垂直，以在第二间隙壁115两侧的硅衬底中形成一个第一非晶态区域102。所述第一次离子注入工艺的目的是利用原子在硅衬底100中产生预定的非晶态区域，具体的说，所述第一次离子注入工艺的作用是破坏硅衬底的特定区域的晶体结构，从而定义出一个较深的、非晶形注入的、包含无定形非晶态硅的第一非晶态区域102。
所述第一次离子注入工艺中注入的离子可以为硅离子、锗离子或氩离子，当然，还可以为其它能将硅打成无定型非晶态的掺杂物。以注入硅离子为例，若所述第一非晶态区域102的深度为450埃至800埃，注入剂量可以在1015/cm2至1016/cm2之间，注入能量x(单位为KeV)可通过下述公式计算获得：y＝13.642x+32.296，其中，y为注入深度(单位为埃)。当然，上述数值并不用于限定本发明，所述第一非晶态区域102的深度可根据实际的器件要求作相应的调整，所述第一次离子注入工艺的注入剂量和注入能量也可相应调整。
接着，如图2C所示，执行第二次离子注入工艺，所述第二次离子注入工艺的注入方向与硅衬底100表面的夹角为锐角，且所述第二次离子注入工艺与第一次离子注入工艺的注入深度不相同，以在第二间隙壁115下方的硅衬底中形成一个第二非晶态区域103。
由于所述第二次离子注入工艺的注入方向与硅衬底100表面的夹角为锐角，即第二次离子注入工艺为倾斜离子注入工艺，因此，第二次离子注入工艺所定义出的第二非晶态区域103更接近于栅极结构110；并且，由于所述第二次离子注入工艺与第一次离子注入工艺的注入深度不相同，可使第二非晶态区域103的深度小于第一非晶态区域102的深度。可以得知，完成第一次离子注入工艺和第二离子注入工艺后，形成的第一非晶态区域102和第二非晶态区域103共同构成了一个台阶状的非晶态区域。
其中，第二次离子注入工艺中注入的离子可以为硅离子、锗离子或氩离子，当然，还可以为其它能将硅打成无定型非晶态的掺杂物。以注入硅离子为例，若使形成的第二非晶态区域103的深度为100～250埃，可使第二次离子注入工艺的注入方向与硅衬底表面的夹角在30度至60度之间，注入剂量可在1015/cm2至1016/cm2之间，注入能量可相应的调整，本领域技术人员可通过实验获知。当然，上述数值不用于限定本发明，本领域技术人员可根据实际要获得的第二非晶态区域形状，相应的调节注入角度，并选择合适的注入能量和注入剂量。
需要说明的是，在本发明其它实施例中，也可使第一次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，以在第二间隙壁下方的硅衬底中形成一个第二非晶态区域；之后，再使第二次离子注入工艺的注入方向与硅衬底表面的夹角为直角，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域。
如图2D所示，并结合步骤S103，接下来，去除第二间隙壁115。所述第二间隙壁115可利用干法刻蚀或湿法刻蚀工艺去除。例如，若所述第一间隙壁114的材质为氧化硅，第二间隙壁115的材质为氮化硅，则可利用湿法刻蚀工艺去除第二间隙壁115，采用的刻蚀液体优选为热磷酸溶液，该热磷酸溶液对氧化硅和氮化硅的刻蚀选择比较高，可确保不会损伤第一间隙壁114和栅极结构110。若第二间隙壁115的材质为无定性碳，则可利用干法刻蚀工艺去除所述第二间隙壁115，采用的刻蚀气体优选为氧气，该干法刻蚀工艺也可确保快速的去除第二间隙壁115，且不会损伤第一间隙壁114和栅极结构110。
如图2E所示，并结合步骤S104，接着，利用刻蚀工艺去除第一非晶态区域102和第二非晶态区域103，以形成台阶状凹陷部。经本申请的发明人长期研究发现，由于非晶态的硅与晶态硅的结构差异，导致其在刻蚀工艺中刻蚀速率相差较大，因此，本发明利用非晶态硅与晶态硅具有较高的刻蚀选择比的特点，在一步刻蚀工艺中同时去除掉第一非晶态区域102和第二非晶态区域103，从而形成台阶状凹陷部，与现有技术相比减少了刻蚀步骤；并且由于非晶态硅与晶态硅的刻蚀选择比较高，而第一非晶态区域102和第二非晶态区域103下方的晶态硅则几乎不被刻蚀，有利于控制形成的台阶状凹陷的深度和形貌，可降低刻蚀工艺的控制难度。
在本实施例中，第一非晶态区域102和第二非晶态区域103是利用干法刻蚀工艺去除的，所述干法刻蚀工艺使用的刻蚀气体为溴化氢(HBr)、氧气(O2)以及氯气(Cl2)的混合气体，该刻蚀气体对非晶硅的刻蚀速率远大于对晶态硅的刻蚀速率，可更为精确的控制形成的台阶状凹陷的形貌。当然，所述干法刻蚀工艺还可以采用其它对非晶硅和晶态硅的刻蚀选择比较高的刻蚀气体。
此外，在本发明其它实施例中，也可以利用湿法刻蚀工艺去除所述第一非晶态区域102和第二非晶态区域103，所述湿法刻蚀工艺所使用的刻蚀液体可以为pH值大于10的碱性液体，例如，氢氧化钾(KOH)、氢氧化钠(NaOH)或氢氧化铵(NH4OH)溶液。当然，所述湿法刻蚀工艺所使用的刻蚀液体还可以是pH值接近于10的碱性液体。
详细的，如图2E所示，在本实施例中，所述台阶状凹陷部包括：第一台阶状凹陷部104a以及第二台阶状凹陷部104b，所述第一台阶状凹陷部104a是由第一非晶态区域102定义出来的，所述第二台阶状凹陷部104b则是由第二非晶态区域103定义出来的，相应的，所述第一台阶状凹陷部104a紧邻第二台阶状凹陷部104b，所述第一台阶状凹陷部104a的深度大于第二台阶状凹陷部104b的深度，并且，所述第二台阶状凹陷部104b相较于所述第一台阶状凹陷部104a更接近于所述第一间隙壁114。
如图2F所示，并结合步骤S106，最后，在所述台阶状凹陷部104内形成掺杂的台阶状硅锗源/漏结构120。由于所述台阶状凹陷部104的形状，使得所述台阶状的硅锗结构120本身形成具有上台阶和下台阶的形状。
具体的说，所述台阶状的硅锗结构120包括第一深度硅锗结构120a和第二深度硅锗结构120b，所述第一深度硅锗结构120a的深度大于第二深度硅锗结构120b的深度，所述第二深度硅锗结构120a紧挨所述第一深度硅锗结构120b，所述第二深度硅锗结构120b相较于所述第一深度硅锗结构120a更加靠近所述栅极结构110。由于硅锗层越靠近沟道越会提高沟道的应力，因此本发明的硅锗结构中，通过形成台阶状的硅锗结构使得晶体管的沟道可产生更大的应力且不会降低延伸结特性，也不会增加硅锗层的晶格缺陷，并可进一步提高空穴迁移率，提高晶体管的性能。
在本实施例中，所述掺杂的台阶状硅锗源/漏结构120是利用外延生长原位(in suit)掺杂工艺形成的，即在生长硅锗层的同时掺入杂质离子，以提高效率。当然，在本发明的其它实施例中，也可以先生长硅锗层，然后再对该硅锗层进行掺杂以调整其电学和化学属性，掺杂可使用各种掺杂剂并采用各种掺杂技术来进行，例如可采用P型杂质如硼对硅锗层进行掺杂，以形成PMOS晶体管。
实施例二
如图3A所示，提供硅衬底200，并在所述硅衬底200上形成栅极结构210，之后在所述栅极结构210两侧形成第一间隙壁214，再在所述第一间隙壁214两侧形成第二间隙壁215，所述硅衬底200中可以形成有隔离结构201。
本实施例与实施例一不同之处在于，在本实施例中，共执行三次离子注入工艺，其中，第一次离子注入工艺的注入方向与硅衬底200表面的夹角为直角，以在第二间隙壁215两侧的硅衬底中形成第一非晶态区域，之后再执行第二次离子注入工艺和第三次离子注入工艺，所述第二次离子注入工艺和第三次离子注入工艺的注入方向与硅衬底200表面的夹角均为锐角，并且，第二次离子注入工艺和第三次离子注入工艺的注入方向和注入深度不相同，以在第二间隙壁215下方的硅衬底中形成两个深度不同第二非晶态区域。
首先，请参考图3B，执行第一次离子注入工艺，所述第一次离子注入工艺的注入方向与硅衬底200表面(与栅极结构210接触的表面)垂直，以在第二间隙壁215两侧的硅衬底中形成一个第一非晶态区域202。
接着，请参考图3C，执行第二次离子注入工艺，所述第二次离子注入工艺的注入方向与硅衬底200表面的夹角为锐角，以在第二间隙壁215下方的硅衬底中形成第二非晶态区域203a。
接下来，请参考图3D，执行第三次离子注入工艺，所述第三次离子注入工艺的注入方向与硅衬底200表面的夹角仍然为锐角，以在第二间隙壁215下方的硅衬底中形成第二非晶态区域203b。
其中，第三次离子注入工艺与第二次离子注入工艺的注入角度和注入深度均不同，以确保第二次离子注入和第三次离子注入工艺所形成的非晶态区域的深度不同，并使第二非晶态区域203a和第二非晶态区域203b与栅极结构210的横向(平行于硅衬底200的方向)距离也不相同。例如，第二次离子注入工艺的注入角度可以为20度～45度，第三次离子注入工艺的注入角度可以为45度～80度。当然，本发明并不局限于上述注入角度，可根据实际要形成的非晶态区域的形状不同而相应的调整注入角度。
可以理解的是，在本发明其它实施例中，也可先使第一离子注入工艺的注入方向与硅衬底表面的夹角为锐角；之后，执行第二次和第三次离子注入工艺，并使第二次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，再使第三次离子注入工艺的注入方向与硅衬底表面的夹角为直角。或者，使第二次离子注入工艺的注入方向与硅衬底表面的夹角为直角，再使第三次离子注入工艺的注入方向与硅衬底表面的夹角为锐角。
如图3E所示，接下来，去除第二间隙壁215，所述第二间隙壁215可利用干法刻蚀或湿法刻蚀工艺去除。
如图3F所示，再接着，利用刻蚀工艺去除第一非晶态区域202、第二非晶态区域203a以及第二非晶态区域203b，以形成台阶状凹陷部。由于本实施例利用三次离子注入工艺定义出三个非晶态区域，因此构成了三个台阶，并且三个台阶的深度不相同，所述三个台阶与栅极结构210的横向距离也不相同。
具体的说，在本实施例中，所述台阶状凹陷部包括：第一台阶状凹陷部204a、第二台阶状凹陷部204b以及第二台阶状凹陷部204c，所述第一台阶状凹陷部204a是由第一非晶态区域202定义出来的，所述第二台阶状凹陷部204b是由第二非晶态区域203a定义出来的，所述第三台阶状凹陷部204c则是由第二非晶态区域203b定义出来的，所述第一台阶状凹陷部204a、第二台阶状凹陷部204b以及第三台阶状凹陷部204c的深度均不相同，相应的，所述第一台阶状凹陷部204a的深度最大，所述第二台阶状凹陷部204b的深度最小，所述第三台阶状凹陷部204c的深度居中，并且，所述第二台阶状凹陷部204b更接近于所述栅极结构210。
如图3G所示，最后，在所述台阶状凹陷部内形成掺杂的台阶状硅锗源/漏结构220。由于所述台阶状凹陷部本身的形状，使得所述台阶状的硅锗结构220本身形成具有三个台阶的形状。以确保在不降低延伸结特性的前提下，使晶体管的沟道可产生更大的应力，提高空穴迁移率，进而提高晶体管的性能。
需要说明的是，尽管本发明实施例一和实施例二介绍了形成两个台阶和三个台阶的情况，然而应当认识到，如果需要使用多于三个台阶时，通过增加离子注入工艺的次数，本发明也可以形成四个、五个或者更多台阶，每一个台阶与前一个台阶相比更深入硅衬底并更远离栅极结构和/或沟道，以确保在不降低延伸结特性的前提下，使晶体管的沟道可产生更大的应力，进一步提高空穴迁移率，从而提高晶体管的性能。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种台阶状硅锗源/漏结构的制造方法，包括：
提供硅衬底，所述硅衬底上形成有栅极结构、位于栅极结构两侧的第一间隙壁、以及位于第一间隙壁两侧的第二间隙壁；
执行多次离子注入工艺，所述多次离子注入工艺的注入方向及注入深度各不相同，以在第二间隙壁两侧的硅衬底中形成第一非晶态区域，并在第二间隙壁下方的硅衬底中形成至少一个第二非晶态区域；
去除所述第二间隙壁；
去除所述第一非晶态区域和第二非晶态区域，以形成台阶状凹陷部；
在所述台阶状凹陷部内形成掺杂的台阶状硅锗源/漏结构。
2.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述离子注入工艺的次数为两次，其中，第一次离子注入工艺的注入方向与硅衬底表面的夹角为直角，第二次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，第一次离子注入工艺的注入深度大于第二次离子注入工艺的注入深度。
3.如权利要求2所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述第二次离子注入工艺的注入方向与硅衬底表面的夹角为30度～60度。
4.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述离子注入工艺的次数为两次，其中，第一次离子注入工艺的注入方向与硅衬底表面的夹角为锐角，第二次离子注入工艺的注入方向与硅衬底表面的夹角为直角，第一次离子注入工艺的注入深度小于第二次离子注入工艺的注入深度。
5.如权利要求4所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述第一次离子注入工艺的注入方向与硅衬底表面的夹角为30度～60度。
6.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述离子注入工艺的次数大于两次，以在第二间隙壁两侧的硅衬底中形成一个第一非晶态区域，并在第二间隙壁下方的硅衬底中形成多个第二非晶态区域。
7.如权利要求2或4或6所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述离子注入工艺注入的离子为硅离子、锗离子或氩离子。
8.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述第一非晶态区域和第二非晶态区域是利用干法刻蚀工艺去除的。
9.如权利要求8所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述干法刻蚀工艺所使用的刻蚀气体为溴化氢、氧气以及氯气的混合气体。
10.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述第一非晶态区域和第二非晶态区域是利用湿法刻蚀工艺去除的。
11.如权利要求10所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述湿法刻蚀工艺所使用的刻蚀液体为pH值大于10的碱性液体。
12.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述第一间隙壁的材质为氧化硅、氮化硅中的一种或其组合。
13.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述第二间隙壁的材质为氧化硅、氮化硅或无定形碳中的一种或其组合。
14.如权利要求13所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述第二间隙壁是利用干法刻蚀或湿法刻蚀工艺去除的。
15.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述栅极结构包括栅极介电层以及覆盖所述栅极介电层的栅极电极。
16.如权利要求15所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述栅极结构包括还包括覆盖所述栅极电极的盖层。
17.如权利要求16所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述盖层的材质为氧化硅、氮化硅中的一种或其组合。
18.如权利要求1所述的台阶状硅锗源/漏结构的制造方法，其特征在于，所述掺杂的台阶状硅锗源/漏结构是利用外延生长原位掺杂工艺形成的。
CN 201010285697 2010-09-17 2010-09-17 台阶状硅锗源/漏结构的制造方法 Active CN102403227B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010285697 CN102403227B (zh) 2010-09-17 2010-09-17 台阶状硅锗源/漏结构的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010285697 CN102403227B (zh) 2010-09-17 2010-09-17 台阶状硅锗源/漏结构的制造方法

Publications (2)

Publication Number Publication Date
CN102403227A true CN102403227A (zh) 2012-04-04
CN102403227B CN102403227B (zh) 2013-10-23

Family

ID=45885304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010285697 Active CN102403227B (zh) 2010-09-17 2010-09-17 台阶状硅锗源/漏结构的制造方法

Country Status (1)

Country Link
CN (1) CN102403227B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103177942A (zh) * 2013-03-01 2013-06-26 溧阳市虹翔机械制造有限公司 一种pmos管的掺杂方法
CN103367129A (zh) * 2012-04-10 2013-10-23 中芯国际集成电路制造(上海)有限公司 具有硅锗掺杂区的半导体器件的制作方法
CN103383961A (zh) * 2012-05-03 2013-11-06 中芯国际集成电路制造(上海)有限公司 FinFET结构及其制造方法
CN103545366A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法
CN104022028A (zh) * 2014-06-11 2014-09-03 上海华力微电子有限公司 栅极结构及其制造方法
CN104576728A (zh) * 2013-10-10 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105092137A (zh) * 2014-05-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems压力传感器及其制备方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104900520B (zh) * 2014-03-04 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN103943508B (zh) * 2014-03-27 2017-12-15 上海华力微电子有限公司 Pmos器件的制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215228A (zh) * 1997-10-17 1999-04-28 冲电气工业株式会社 半导体器件的制造方法
US6734109B2 (en) * 2001-08-08 2004-05-11 International Business Machines Corporation Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
CN101133482A (zh) * 2005-01-06 2008-02-27 英特尔公司 具有台阶型源/漏区的器件
CN101179027A (zh) * 2006-11-08 2008-05-14 联华电子股份有限公司 制作金属氧化物半导体晶体管的方法
US20100012975A1 (en) * 2008-07-21 2010-01-21 Advanced Micro Devices, Inc. Transistor device having asymmetric embedded strain elements and related manufacturing method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1215228A (zh) * 1997-10-17 1999-04-28 冲电气工业株式会社 半导体器件的制造方法
US6734109B2 (en) * 2001-08-08 2004-05-11 International Business Machines Corporation Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
CN101133482A (zh) * 2005-01-06 2008-02-27 英特尔公司 具有台阶型源/漏区的器件
CN101179027A (zh) * 2006-11-08 2008-05-14 联华电子股份有限公司 制作金属氧化物半导体晶体管的方法
US20100012975A1 (en) * 2008-07-21 2010-01-21 Advanced Micro Devices, Inc. Transistor device having asymmetric embedded strain elements and related manufacturing method

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367129A (zh) * 2012-04-10 2013-10-23 中芯国际集成电路制造(上海)有限公司 具有硅锗掺杂区的半导体器件的制作方法
CN103367129B (zh) * 2012-04-10 2016-03-23 中芯国际集成电路制造(上海)有限公司 具有硅锗掺杂区的半导体器件的制作方法
CN103383961A (zh) * 2012-05-03 2013-11-06 中芯国际集成电路制造(上海)有限公司 FinFET结构及其制造方法
CN103545366A (zh) * 2012-07-16 2014-01-29 中国科学院微电子研究所 半导体器件及其制造方法
CN103545366B (zh) * 2012-07-16 2018-02-13 中国科学院微电子研究所 半导体器件及其制造方法
CN103177942A (zh) * 2013-03-01 2013-06-26 溧阳市虹翔机械制造有限公司 一种pmos管的掺杂方法
CN103177942B (zh) * 2013-03-01 2015-07-15 溧阳市虹翔机械制造有限公司 一种pmos管的掺杂方法
CN104576728A (zh) * 2013-10-10 2015-04-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN104576728B (zh) * 2013-10-10 2018-09-21 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
CN105092137A (zh) * 2014-05-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种mems压力传感器及其制备方法
CN104022028A (zh) * 2014-06-11 2014-09-03 上海华力微电子有限公司 栅极结构及其制造方法

Also Published As

Publication number Publication date
CN102403227B (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
CN102403227B (zh) 台阶状硅锗源/漏结构的制造方法
US9263549B2 (en) Fin-FET transistor with punchthrough barrier and leakage protection regions
KR101637694B1 (ko) 스트레인 유도 기법을 포함하는 트랜지스터 및 그 형성방법
CN101281926B (zh) 半导体结构
KR101811796B1 (ko) 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법
US9755051B2 (en) Embedded shape sige for strained channel transistors
CN101743621B (zh) 具有不同掺杂的有应变的电流电极区域的晶体管
US9034741B2 (en) Halo region formation by epitaxial growth
US20080048217A1 (en) Semiconductor device and method of fabricating the same
CN103383962B (zh) 半导体结构及其制造方法
US9257327B2 (en) Methods of forming a Field Effect Transistor, including forming a region providing enhanced oxidation
CN104037083A (zh) 一种半导体器件的制造方法
KR102509925B1 (ko) 반도체 소자의 제조 방법
CN103681502B (zh) Cmos晶体管的形成方法
CN104752216B (zh) 晶体管的形成方法
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
CN105226021A (zh) 半导体结构及其形成方法
CN103000499B (zh) 一种锗硅硼外延层生长方法
US9263345B2 (en) SOI transistors with improved source/drain structures with enhanced strain
CN105529268A (zh) 晶体管及其形成方法
CN101728267B (zh) 半导体装置的制作方法
CN102403229B (zh) 台阶状硅锗源/漏结构的制造方法
CN103426766B (zh) Pmos晶体管及其形成方法
CN103187269A (zh) 晶体管的形成方法
TWI485783B (zh) 具有封裝的壓力源區域的半導體裝置及製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA

Effective date: 20130614

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Free format text: FORMER OWNER: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHAI) CORPORATION

Effective date: 20130614

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201203 PUDONG NEW AREA, SHANGHAI TO: 100176 DAXING, BEIJING

TA01 Transfer of patent application right

Effective date of registration: 20130614

Address after: 100176 No. 18 Wenchang Avenue, Beijing economic and Technological Development Zone

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Address before: 201203 No. 18 Zhangjiang Road, Shanghai

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant