CN104022028A - 栅极结构及其制造方法 - Google Patents

栅极结构及其制造方法 Download PDF

Info

Publication number
CN104022028A
CN104022028A CN201410258527.4A CN201410258527A CN104022028A CN 104022028 A CN104022028 A CN 104022028A CN 201410258527 A CN201410258527 A CN 201410258527A CN 104022028 A CN104022028 A CN 104022028A
Authority
CN
China
Prior art keywords
dielectric layer
grid
thickness
stepped
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410258527.4A
Other languages
English (en)
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410258527.4A priority Critical patent/CN104022028A/zh
Publication of CN104022028A publication Critical patent/CN104022028A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种栅极结构及其制造方法，通过形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层，通过改变横向上栅极介质层的厚度来改变阈值电压，从而可以解决由于栅极尺寸减小而带来的短沟道效应等一系列问题，同时避免了现有技术中直接向栅极横向的不同部分注入了离子时带来的栅极介质层的损伤，从而避免了栅极介质层损伤带来的漏电流等问题，提高了器件性能。

Description

栅极结构及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种栅极结构及其制造方法。
背景技术
当栅极的长度减小到与沟道的深度在一个数量级的时候，就会产生短沟道效应(short channel effect)。阈值电压漂移，漏电流增大。研究表明采用双栅极(dual gate)结构，可以屏蔽漏极电压，从而有效的克服短沟道效应。所谓双栅极结构，就是用具有不同功函数的材料作为栅极，在接近源极和漏极的沟道上得到不同的阈值电压(Vth)。
请参考图1所示，现有技术中的一种具有横向调制栅极功函数的后栅极制造工艺，利用层间介质(ILD dielectric)作为硬掩膜层(hard mask)，用倾斜角度的离子注入在栅极的不同部分产生不同的功函数，形成一种双栅极结构，从而改变阈值电压(Vth)。具体制造过程包括：
首先，提供一半导体基底10，在半导体基底10的上方形成虚拟栅极(未图示)，在虚拟栅极相对两侧的半导体基底10中进行一离子植入工序，以形成一源极掺杂区22和一漏极掺杂区24。
接着，形成覆盖源极掺杂区22、漏极掺杂区24的层间介质层30，移除虚拟栅极，并在虚拟栅极的位置形成一金属栅极12，金属栅极12可以利用银、铝、铜、铬、镍、碳、锗、钴、铂、或钨等金属来制作，金属栅极12包含钛。金属栅极12具有一第一侧壁14和一第二侧壁16，所述第一侧壁14和第二侧壁16相对，在金属栅极12金属栅极12可以分为一靠所述源极掺杂区22的源极侧26以及一靠所述漏极掺杂区24的漏极侧28。
然后，以层间介质层30为掩膜层进行一植入工序，将氮植入金属栅极12中，植入氮之后，金属栅极12的源极侧26具有一第一氮浓度C1；金属栅极12的漏极侧28具有一第二氮浓度C2，第一氮浓度C1较第二氮浓度C2高，由此金属栅极12具有适合的横向调制功函数。
上述栅极工艺形成的栅极结构虽然在栅极的不同部分产生了不同的功函数，但是由于氮离子注入工艺很容易对栅极底部的栅极介质层(gate dielectric，未图示)造成损伤，有可能增大漏电流，影响器件的性能。
因此，需要一种新的栅极结构及其制造方法，以避免部分上述缺陷。
发明内容
本发明的目的在于提供一种栅极结构及其制造方法，能够避免损伤栅极介质层的损伤。
为解决上述问题，本发明提出一种栅极结构的制造方法，包括：
提供一半导体衬底，在所述半导体衬底上形成虚拟栅极结构以及围绕在所述虚拟栅极结构侧壁的侧墙，所述虚拟栅极结构包括虚拟栅极以及虚拟栅极与半导体衬底之间的栅极介质层；
形成覆盖于所述半导体衬底未被虚拟栅极结构和侧墙覆盖表面的层间介质层，移除所述虚拟栅极以形成暴露栅极介质层的沟槽；
刻蚀所述栅极介质层以形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层；
在所述沟槽中依次填充高K介质层和金属栅极。
进一步的，刻蚀所述栅极介质层以形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层的步骤包括：
对所述栅极介质层进行倾斜角度离子注入，在所述栅极介质层横向上的不同部分掺杂不同浓度的离子；
对所述栅极介质层进行湿法腐蚀，形成不同厚度的阶梯状栅极介质层。
进一步的，所述倾斜角度离子注入的注入离子为Ar，能量1KeV～10KeV。
进一步的，所述倾斜角度离子注入在所述栅极介质层的单侧进行，通过单次、单角度或多次、多角度方法调节栅极介质层横向上的不同部分的离子掺杂浓度。
进一步的，所述倾斜角度离子注入在所述栅极介质层的双侧进行，通过多次、多角度方法调节栅极介质层横向上的不同部分的离子掺杂浓度。
进一步的，所述阶梯状栅极介质层的两侧阶梯呈轴对称或者非轴对称，阶梯均匀分布或不均匀分布，阶梯厚度相等或不相等。
本发明还提供一种栅极结构，包括：不同厚度的阶梯呈横向延伸的阶梯状栅极介质层，覆盖在所述阶梯状栅极介质层上方的高K介质层和金属栅极层。
进一步的，所述阶梯状栅极介质层的两侧阶梯呈轴对称或者非轴对称，阶梯均匀分布或不均匀分布，阶梯厚度相等或不相等。
进一步的，所述阶梯状栅极介质层的阶梯厚度递增或递减。
进一步的，所述阶梯状栅极介质层中心轴两侧的阶梯，单侧阶梯厚度均递增或递减，中心轴处的阶梯为最大厚度或最小厚度。
与现有技术相比，本发明提供的栅极结构及其制造方法，通过形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层，通过改变横向上栅极介质层的厚度来改变阈值电压，从而可以解决由于栅极尺寸减小而带来的短沟道效应等一系列问题，同时避免了现有技术中直接向栅极横向的不同部分注入了离子而带来的栅极介质层的损伤，从而避免了栅极介质层损伤带来的漏电流等问题，提高了器件性能。
附图说明
图1是现有技术中的一种双栅极结构的剖面结构示意图；
图2是本发明具体实施例的栅极结构制造方法流程图；
图3A至3D是图2所示的方法流程中的器件结构剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应认为只是局限在所述的实施例。
请参考图2，本发明提出一种栅极结构的制造方法，包括：
S1，提供一半导体衬底，在所述半导体衬底上形成虚拟栅极结构以及围绕在所述虚拟栅极结构侧壁的侧墙，所述虚拟栅极结构包括虚拟栅极以及虚拟栅极与半导体衬底之间的栅极介质层；
S2，形成覆盖于所述半导体衬底未被虚拟栅极结构和侧墙覆盖表面的层间介质层，移除所述虚拟栅极以形成暴露栅极介质层的沟槽；
S3，刻蚀所述栅极介质层以形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层；
S4，在所述沟槽中依次填充高K介质层和金属栅极。
请参考图3A，在步骤S1中，提供一半导体衬底100，在所述半导体衬底100上依次沉积二氧化硅和多晶硅层，光刻、刻蚀所述二氧化硅层和多晶硅层，形成由二氧化硅做栅极介质层、多晶硅做栅极的虚拟栅极结构，所述虚拟栅极结构包括虚拟栅极102以及虚拟栅极102与半导体衬底100之间的栅极介质层101；接着，在形成虚拟栅极结构的器件表面沉积侧墙介质，刻蚀所述侧墙介质以形成围绕在所述虚拟栅极结构侧壁的侧墙103。
请参考图3B，在步骤S2中，首先，在形成侧墙的器件表面沉积层间介质层，化学机械平坦化所述中间介质层直至暴露出虚拟栅极102的顶部，所述层间介质层包括依次沉积的氮化硅层104和氧化硅层105，在本发明的其他实施例中，所述中间介质层包括依次沉积的氧化硅层(O)、氮化硅层(N)和氧化硅层(O)。然后，通过干法刻蚀或者湿法腐蚀工艺移除虚拟栅极，暴露出底部的栅极介质层101，形成沟槽。
请参考图3B、3C，在步骤S3中，刻蚀所述栅极介质层101以形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层101a，具体过程包括：
首先，以层间介质层为掩膜，对所述栅极介质层101进行倾斜角度离子106注入(ion-bombardment-enhanced etching，IBEE))，在所述栅极介质层101横向上的不同部分掺杂不同浓度的离子，本实施例中，在所述栅极介质层101的单侧进行了两次倾斜角度离子注入，注入离子为Ar，能量1KeV-10KeV；
接着，采用HF/HCl腐蚀液对所述栅极介质层101进行湿法腐蚀，由于栅极介质层101横向上的不同部分掺杂不同浓度的离子，所以栅极介质层101横向上的湿法腐蚀速率不同，由此可以形成不同厚度的阶梯状栅极介质层101a，本实施例中，所述阶梯状栅极介质层的阶梯厚度递增，阶梯厚度不相等。
在本发明的其他实施例中，还可以改变IBEE的角度、能量和次数来调节每一部分栅极介电层的厚度，形成同时具有n(n>＝2)种厚度的对称或不对称的阶梯状栅极介质层，离子注入的角度、能量和次数根据器件阈值电压Vth的要求而定，不限制沟道方向的阶梯状栅极介质层的各阶梯厚度的大小，且两侧阶梯厚度可对称或不对称，离子注入可单侧进行，通过单次、单角度或多次、多角度方法调节栅极介电层厚度，或者离子注入可双侧进行，通过多次、多角度方法调节栅极介电层厚度。即所述倾斜角度离子注入可以仅在所述栅极介质层的单侧进行，通过单次、单角度或多次、多角度方法调节栅极介质层横向上的不同部分的离子掺杂浓度；所述倾斜角度离子注入还可以在所述栅极介质层的双侧进行，通过多次、多角度方法调节栅极介质层横向上的不同部分的离子掺杂浓度。
在本发明的其他实施例中，所述阶梯状栅极介质层的两侧阶梯可以呈轴对称或者非轴对称，阶梯可以均匀分布或不均匀分布，阶梯厚度可以相等或不相等。例如，所述阶梯状栅极介质层中心轴两侧的阶梯，单侧阶梯厚度均递增或递减，中心轴处的阶梯为最大厚度或最小厚度。
在步骤S3中，由于没有引入现有技术中的氮离子，同时通过湿法腐蚀去除了掺杂部分的栅极介质层，因此形成的阶梯状栅极介质层无损伤，从而避免了栅极介质层损伤带来的漏电流等问题。
请参考图3D，在步骤S4中，在所述沟槽中依次填充高K介质层107和金属栅极108。所述金属栅极108可以利用银、铝、铜、铬、镍、碳、锗、钴、铂、钛或钨等金属来制作。在栅极的不同部分受阶梯状栅极介质层的厚度影响而具有不同的厚度，从而产生不同的功函数，改变阈值电压(Vth)。请参考图3D，本发明还提供一种栅极结构，包括：不同厚度的阶梯呈横向延伸的阶梯状栅极介质层101a，覆盖在所述阶梯状栅极介质层101a上方的高K介质层107和金属栅极层108。
其中，所述阶梯状栅极介质层的两侧阶梯呈轴对称或者非轴对称，阶梯均匀分布或不均匀分布，阶梯厚度相等或不相等。例如，所述阶梯状栅极介质层的阶梯厚度递增或递减，或者所述阶梯状栅极介质层中心轴两侧的阶梯，单侧阶梯厚度均递增或递减，中心轴处的阶梯为最大厚度或最小厚度。
综上所述，本发明提供的栅极结构及其制造方法，通过形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层，通过改变横向上栅极介质层的厚度来改变阈值电压，从而可以解决由于栅极尺寸减小而带来的短沟道效应等一系列问题，同时避免了现有技术中直接向栅极横向的不同部分注入了离子而带来的栅极介质层的损伤，从而避免了栅极介质层损伤带来的漏电流等问题，提高了器件性能。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种栅极结构的制造方法，其特征在于，包括：
提供一半导体衬底，在所述半导体衬底上形成虚拟栅极结构以及围绕在所述虚拟栅极结构侧壁的侧墙，所述虚拟栅极结构包括虚拟栅极以及虚拟栅极与半导体衬底之间的栅极介质层；
形成覆盖于所述半导体衬底未被虚拟栅极结构和侧墙覆盖表面的层间介质层，移除所述虚拟栅极以形成暴露栅极介质层的沟槽；
刻蚀所述栅极介质层以形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层；
在所述沟槽中依次填充高K介质层和金属栅极。
2.如权利要求1所述的栅极结构的制造方法，其特征在于，刻蚀所述栅极介质层以形成不同厚度的阶梯呈横向延伸的阶梯状栅极介质层的步骤包括：
对所述栅极介质层进行倾斜角度离子注入，在所述栅极介质层横向上的不同部分掺杂不同浓度的离子；
对所述栅极介质层进行湿法腐蚀，形成不同厚度的阶梯状栅极介质层。
3.如权利要求2所述的栅极结构的制造方法，其特征在于，所述倾斜角度离子注入的注入离子为Ar，能量1KeV～10KeV。
4.如权利要求1至3中任一项所述的栅极结构的制造方法，其特征在于，所述倾斜角度离子注入在所述栅极介质层的单侧进行，通过单次、单角度或多次、多角度方法调节栅极介质层横向上的不同部分的离子掺杂浓度。
5.如权利要求1至3中任一项所述的栅极结构的制造方法，其特征在于，所述倾斜角度离子注入在所述栅极介质层的双侧进行，通过多次、多角度方法调节栅极介质层横向上的不同部分的离子掺杂浓度。
6.如权利要求5所述的栅极结构的制造方法，其特征在于，所述阶梯状栅极介质层的中心轴两侧的阶梯呈轴对称或者非轴对称，阶梯均匀分布或不均匀分布，阶梯厚度相等或不相等。
7.一种栅极结构，其特征在于，包括：不同厚度的阶梯呈横向延伸的阶梯状栅极介质层，覆盖在所述阶梯状栅极介质层上方的高K介质层和金属栅极层。
8.如权利要求7所述的栅极结构，其特征在于，所述阶梯状栅极介质层的两侧阶梯呈轴对称或者非轴对称，阶梯均匀分布或不均匀分布，阶梯厚度相等或不相等。
9.如权利要求8所述的栅极结构，其特征在于，所述阶梯状栅极介质层的阶梯厚度递增或递减。
10.如权利要求8所述的栅极结构，其特征在于，所述阶梯状栅极介质层中心轴两侧的阶梯，单侧阶梯厚度均递增或递减，中心轴处的阶梯为最大厚度或最小厚度。
CN201410258527.4A 2014-06-11 2014-06-11 栅极结构及其制造方法 Pending CN104022028A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410258527.4A CN104022028A (zh) 2014-06-11 2014-06-11 栅极结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410258527.4A CN104022028A (zh) 2014-06-11 2014-06-11 栅极结构及其制造方法

Publications (1)

Publication Number Publication Date
CN104022028A true CN104022028A (zh) 2014-09-03

Family

ID=51438725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410258527.4A Pending CN104022028A (zh) 2014-06-11 2014-06-11 栅极结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104022028A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524799A (zh) * 2020-04-01 2020-08-11 华虹半导体(无锡)有限公司 台阶栅氧化层的制备方法和台阶栅氧化层

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145172A1 (en) * 2001-03-12 2002-10-10 Naoto Fujishima High withstand voltage semiconductor device
CN101055891A (zh) * 2006-04-10 2007-10-17 茂德科技股份有限公司 嵌壁式栅极结构及其制备方法
CN101673687A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN102013399A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN102403227A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 台阶状硅锗源/漏结构的制造方法
CN102593180A (zh) * 2012-03-14 2012-07-18 清华大学 具有异质栅介质的隧穿晶体管及其形成方法
US20120264279A1 (en) * 2011-04-13 2012-10-18 United Microelectronics Corp. Method for fabricating semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020145172A1 (en) * 2001-03-12 2002-10-10 Naoto Fujishima High withstand voltage semiconductor device
CN101055891A (zh) * 2006-04-10 2007-10-17 茂德科技股份有限公司 嵌壁式栅极结构及其制备方法
CN102013399A (zh) * 2009-09-07 2011-04-13 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN101673687A (zh) * 2009-09-22 2010-03-17 上海宏力半导体制造有限公司 场效应晶体管制造方法
CN102403227A (zh) * 2010-09-17 2012-04-04 中芯国际集成电路制造(上海)有限公司 台阶状硅锗源/漏结构的制造方法
US20120264279A1 (en) * 2011-04-13 2012-10-18 United Microelectronics Corp. Method for fabricating semiconductor device
CN102593180A (zh) * 2012-03-14 2012-07-18 清华大学 具有异质栅介质的隧穿晶体管及其形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111524799A (zh) * 2020-04-01 2020-08-11 华虹半导体(无锡)有限公司 台阶栅氧化层的制备方法和台阶栅氧化层

Similar Documents

Publication Publication Date Title
KR101813820B1 (ko) 스플릿-게이트 비-휘발성 메모리 셀 용 자체-정렬 소스의 형성
US9508853B2 (en) Channel cladding last process flow for forming a channel region on a FinFET device having a reduced size fin in the channel region
US8889500B1 (en) Methods of forming stressed fin channel structures for FinFET semiconductor devices
CN104752214B (zh) 鳍式场效应管的形成方法
CN103956338B (zh) 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法
TW201917794A (zh) 在電晶體裝置上形成取代閘極結構之方法
TW201639165A (zh) 半導體結構及其製作方法
CN104022028A (zh) 栅极结构及其制造方法
US9166045B1 (en) High-k dielectric device and process
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
US9117930B2 (en) Methods of forming stressed fin channel structures for FinFET semiconductor devices
US10014207B2 (en) Method of manufacturing dielectric layers of semiconductor structure
CN105742353B (zh) Mos晶体管及其形成方法
CN104282569A (zh) Rfldmos的制作工艺方法
CN104409352A (zh) 嵌入式锗硅器件的制作方法
CN103579077B (zh) 一种半导体结构及其形成方法
TWI504557B (zh) 調整奈米線結構之方法
KR100764439B1 (ko) 반도체 소자의 형성 방법
CN103928339A (zh) SiGe PMOS半导体器件的制作方法
CN108630543A (zh) 半导体结构及其形成方法
KR20060009487A (ko) 반도체 소자의 제조방법
CN108010968B (zh) 鳍式场效应晶体管及其制作方法
CN103165453A (zh) 高介电金属栅mos及其制造方法
KR100855273B1 (ko) 반도체 소자의 제조방법
CN105336785A (zh) 一种耗尽型vdmos器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20140903

RJ01 Rejection of invention patent application after publication