CN105336785A - 一种耗尽型vdmos器件及其制作方法 - Google Patents

Abstract

本发明公开了一种耗尽型VDMOS器件及其制作方法，通过在第一导电类型外延层上生成第二导电类型体区后，在所述第一导电类型外延层上生成第一氧化层；在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀；将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区，简化了掺杂沟道区的制备工艺，制作成的沟槽耗尽型VDMOS器件，能够在低压场合下应用，解决了现有技术中存在的大多平面型耗尽MOS管并不适合在低压场合下应用的技术问题。

Description

一种耗尽型VDMOS器件及其制作方法

技术领域

本发明涉及半导体器件领域，尤其涉及一种耗尽型VDMOS器件及其制作方法。

背景技术

VDMOS(VerticalDouble-diffusionMetal-Oxide-Semiconductor，垂直双扩散场效应晶体管)器件可根据沟道与电压的关系，分为增强型VDMOS和耗尽型VDMOS。增强型VDMOS的栅极电压为0V时不会在漏极/源极间有电流流动，而耗尽型VDMOS器件的栅极电压VGS为0V时，在漏极/源极间会有电流流动，这是因为耗尽型VDMOS器件的衬底表层中通过低浓度掺杂形成的沟道区能够感应出与衬底掺杂类型相反地多数载流子，相当于沟道区将源极和漏极短接在一起，即使VGS为0V，漏极一旦施加偏压，漏极/源极间就会有电流通过。

N型晶体管中的沟道区是N型掺杂的，而P型晶体管中的沟道区是P掺杂的。对于N型掺杂的耗尽型VDMOS，当栅极电压为正值的情况下，在低浓度N型杂质区中进一步感应电子，会有更多的电流流动，产生漏极电流；当栅极电压为负值的情况下，当栅极电压为负值，会在沟道区内感应出大量空穴，沟道开始耗尽，随着耗尽层展宽，最终整个沟道全部耗尽，近而反型，此时VDMOS会关断，此时的栅极电压被称作耗尽型VDMOS的阈值电压。

耗尽型VDMOS晶体管的上述常导通特性使其在半导体集成电路中作为恒流源加以利用，而且器件的精度对模拟电路的高性能化或整个电路的低成本化有着很大的影响。目前的耗尽型VDMOS管多为平面型耗尽VDMOS管，但是大多平面型耗尽VDMOS管并不适合在低压场合下应用。

综上，现有技术中存在着耗尽型VDMOS管多为平面型耗尽VDMOS管，而大多平面型耗尽VDMOS管并不适合在低压场合下应用的技术问题。

发明内容

本发明提供一种耗尽型VDMOS器件及其制作方法，用以解决现有技术中存在的耗尽型VDMOS管多为平面型耗尽VDMOS管，而大多平面型耗尽MOS管并不适合在低压场合下应用的技术问题。

本发明方法包括：

本发明实施例提供的一种耗尽型垂直双扩散场效应晶体管VDMOS器件的制作方法，包括：

在第一导电类型外延层上生成第二导电类型体区后，在所述第一导电类型外延层上生成第一氧化层；

在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀；

将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；

对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区；

去除所述第一氧化层，依次制作栅氧化层、多晶硅层，将所述多晶硅层刻蚀后制作第一导电类型源区；

在所述栅氧化层和多晶硅层的表面生成介质层，制作接触孔和金属层。

该方法将VDMOS器件制作成沟槽耗尽型VDMOS器件，由于沟槽器件沟槽底部电场分布的特殊性，沟槽器件集成度高，单位面积内电流大，使得沟槽型器件更适合在低压场合下应用。

进一步地，所述将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽，具体包括：

在所述未被刻蚀的第一氧化层的掩膜下，在所述第一导电类型外延层上刻蚀出沟槽侧壁均与水平夹角呈70°至80°的沟槽。

该方法没有将沟槽制作成竖直的沟槽，而是将沟槽制作成倾斜的沟槽，与常规的沟槽器件相比，倾斜的沟槽使得在进行杂质离子的注入形成掺杂沟道区时不必倾斜一定角度进行离子注入，也不需要旋转衬底，从而降低了器件制作对设备及工艺的要求，而且使掺杂沟道区的离子浓度和器件的稳定性得以提高。

进一步地，采用零角度注入的方式对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区。

采用零角度注入的方式相比现有技术中的竖直沟槽的倾斜注入的方式来说，更加简单有效，使掺杂沟道区的离子浓度更加均匀稳定。

进一步地，对所述倾斜沟槽的内部侧壁进行离子掺杂生成第一导电类型掺杂沟道区时，进行掺杂的离子为磷离子、砷离子或磷离子。

进一步地，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。

本发明实施例提供一种耗尽型垂直双扩散场效应晶体管VDMOS器件，包括：在第一导电类型外延层上生成的第二导电类型体区和第一导电类型源区，在所述第一导电类型外延层上制作的栅氧化层、多晶硅层，在所述栅氧化层和多晶硅层的表面生成的介质层，以及接触孔和金属层，

还包括：倾斜沟槽，以及对所述倾斜沟槽的内部侧壁进行离子掺杂而生成的第一导电类型掺杂沟道区；

其中，所述倾斜沟槽是在所述第一导电类型外延层上生成第一氧化层后，在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀后，将未被刻蚀的第一氧化层作为掩膜刻蚀而成的沟槽；所述栅氧化层是去除所述第一氧化层后在所述第一导电类型外延层上生成的；所述第一导电类型源区是在所述多晶硅层生成之后制作成的。

进一步地，所述倾斜沟槽为沟槽侧壁均与水平夹角呈70°至80°的沟槽。

进一步地，所述第一导电类型掺杂沟道是采用零角度注入的方式对所述倾斜沟槽的内部侧壁进行离子掺杂而形成的。

进一步地，所述第一导电类型掺杂沟道区中所掺杂的离子为磷离子、砷离子或磷离子。

进一步地，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。

本发明实施例提供的一种尽型VDMOS器件及其制作方法，通过将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区，经后续步骤制备成了具有倾斜沟槽的耗尽型VDMOS器件，由于沟槽器件沟槽底部电场分布的特殊性，使得沟槽型器件更适合在低压场合下应用，虽然沟槽器件的击穿电压很难做到平面型那么高，但沟槽器件集成度高，单位面积内电流大，更适合应用于低压场合。此外，本方法没有将沟槽制作成竖直的沟槽，而是将沟槽制作成倾斜的沟槽，与常规的沟槽器件相比，倾斜的沟槽使得在进行杂质离子的注入形成掺杂沟道区时不必倾斜一定角度进行离子注入，也不需要旋转衬底，从而降低了器件制作对设备及工艺的要求，而且使掺杂沟道区的离子浓度和器件的稳定性得以提高。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例1提供的一种耗尽型VDMOS器件的制作方法流程图；

图2至图9为采用实施例1所提供的方法进行VDMOS器件制作时各个步骤的结构示意图；

图10为本发明实施例2提供的一种耗尽型VDMOS器件的结构示意图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

如图1所示的本发明实施例提供的一种耗尽型VDMOS器件的制作方法，该方法包括以下步骤：

步骤101，在第一导电类型外延层上生成第二导电类型体区后，在第一导电类型外延层上生成第一氧化层；

步骤102，在第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对第一氧化层进行刻蚀；

步骤103，将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；

步骤104，对倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道；

步骤105，去除第一氧化层，依次制作栅氧化层、多晶硅层，将多晶硅层刻蚀后制作第一导电类型源区；

步骤106，在栅氧化层和多晶硅层的表面生成介质层，制作接触孔和金属层。

完成步骤101之后，制作的VDMOS器件的结构示意图如图2所示，包括第一导电类型衬底、第一导电类型外延层、第二导电类型体区以及第一氧化层。

步骤101中，在第一导电类型外延层上生成第二导电类型体区时，注入能量一般为80KeV-120KeV，注入的剂量一般是数量级为13次方的剂量(比如1E13-5E13)，离子的驱入温度通常为1050℃-1150℃，驱入时间通常为100min-60min，通常驱入温度越高，驱入时间越短。若第二导电类型体区为P型体区，则注入的离子是硼离子，若第二导电类型体区为N型体区，则注入的离子是磷离子或砷离子。

在第一导电类型外延层上生成的第一氧化层为氧化硅，根据不同的产品设计，第一氧化层可以采用氧化法在高温炉管中生长，也可以采用淀积法生长，如LPCVD(低压化学气相淀积法)。通常，第一氧化层的生长温度为600-700℃，生长的厚度为300nm-800nm，但是，在具体实施中，可根据不同的器件，如沟槽深度的不同，第一氧化层的厚度也不同，沟槽越深，第一氧化层的厚度就会越厚。

步骤102中，在第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对第一氧化层进行刻蚀，具体步骤为：先在第一氧化层上面覆盖设定图形的光刻胶，然后光刻出用于刻蚀沟槽的掩膜图形，再根据掩膜图形保留第一氧化层上的掩盖区域，刻蚀第一氧化层上的开放区域，刻蚀第一氧化层后的VDMOS器件的结构示意图如图3所示。

较佳地，步骤103中，在未被刻蚀的第一氧化层的掩膜下，在第一导电类型外延层上刻蚀出沟槽侧壁均与水平夹角呈70°至80°的倾斜沟槽。步骤103中刻蚀出的倾斜沟槽如图4所示，本步骤中，倾斜的侧壁有利于步骤104的N型沟道的注入，如果刻蚀出的沟槽的侧壁是竖直的，在步骤104中注入掺杂离子时就需要采用倾斜注入，同时还需旋转衬底，这对设备及工艺要求很高。本实施例中将沟槽侧壁制作成斜的，在步骤104中仅需采用零度注入掺杂离子的方式形成第一导电类型掺杂沟道区即可，对设备和工艺要求较低。而且沟槽制作成倾斜的侧壁还有利于多晶硅层的制作。

如图4所示，步骤103将VDMOS器件制作成沟槽耗尽型VDMOS器件，由于沟槽器件沟槽底部电场分布的特殊性，沟槽器件集成度高，单位面积内电流大，使得沟槽型器件更适合在低压场合下应用。另外，将沟槽制作成倾斜的沟槽，与常规的沟槽器件相比，倾斜的沟槽使得在进行杂质离子的注入形成掺杂沟道区时不必倾斜一定角度进行离子注入，也不需要旋转衬底，从而降低了器件制作对设备及工艺的要求，而且使掺杂沟道区的离子浓度和器件的稳定性得以提高。

较佳地，步骤104中，采用零角度注入的方式对倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区。零角度注入的方式是指沿垂直于衬底的方向进行掺杂离子的注入，如图5所示。步骤104生成的第一导电类型掺杂沟道区如图5所示。

如图5所示的沟槽耗尽型VDMOS器件，采用零角度注入的方式相比现有技术中的竖直沟槽的倾斜注入的方式来说，更加简单有效，使掺杂沟道区的离子浓度更加均匀稳定。

较佳地，步骤104对倾斜沟槽的内部侧壁进行离子掺杂生成第一导电类型掺杂沟道区时，进行掺杂的离子为磷离子、砷离子或硼离子。若要形成P型的掺杂沟道区，则注入的掺杂离子是硼离子，若要形成N型的掺杂沟道区，则注入的掺杂离子是磷离子或砷离子。离子的注入剂量根据不同产品设计而不同，通常离子的注入剂量的数量级为15次方，比如1E15-5E15。

步骤105中，先去除第一氧化层，然后在第一导电类型衬底上依次制作栅氧化层，栅氧化层的生长温度为900℃-1050℃，其厚度根据不同的产品设计确定，通常为20nm-120nm；然后在栅氧化层表面制作多晶硅层，多晶硅层的生长温度通常为600-700℃，多晶硅层的厚度取决于沟槽的深度和宽度，最终需把沟槽填满即可，具体厚度根据不同的产品设计确定；最后将沟槽以外的多晶硅层刻蚀后制作第一导电类型源区。

本实例中若第一导电类型为N型，则第一导电类型源区为N型源区，若第一导电类型为P型，则第一导电类型源区为P型源区。例如，第一导电类型源区为N型源区，则可以注入磷离子或砷离子(As)来制作第一导电类型源区，注入的离子剂量的数量级通常为15次方，如1E15-3E15，注入能量根据不同离子类型确定，注入磷离子时能量会低一些，注如砷离子时能量会高一些，同时注入能量还和注入之前表面氧化层是否去除有关。相应的，若第一导电类型源区为P型源区，则可以注入硼离子来制作第一导电类型源区。步骤105均采用现有技术手段，具体过程此处不再累述。步骤105之后形成的VDMOS器件的结构示意图如图6所示。

步骤106中，按照现有技术手段在栅氧化层和多晶硅层的表面生成介质层，并制作接触孔和金属层之后形成的VDMOS器件的结构示意图如图7所示。其中，金属层包括正面金属层和背面金属层，正面金属层通常为Al/Si/Cu，厚度为4μm，背面金属层通常为Ti/Ni/Ag，厚度通常为1-2μm。

较佳地，本实施例中的第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。

本实施例中，若第一导电类型为N型，第二导电类型为P型，则最终形成的耗尽型VDMOS器件的结构如图8所示，包括：N型衬底、N型外延层、P型体区、N型掺杂沟道区、栅氧化层、多晶硅层、N⁺源区、介质层、正面金属层、背面金属层。

本实施例中，若第一导电类型为P型，第二导电类型为N型，则形成的耗尽型VDMOS器件的结构如图9所示，包括：P型衬底、P型外延层、N型体区、P型掺杂沟道区、栅氧化层、多晶硅层、P型源区、介质层、正面金属层、背面金属层。

实施例2

下面针对上述方法流程，本发明实施例还提供一种耗尽型VDMOS器件，该器件的制作方法可执行上述方法实施例。

本发明实施例提供的一种耗尽型VDMOS器件如图10所示，具体包括：在第一导电类型外延层上生成的第二导电类型体区和第一导电类型源区，在第一导电类型外延层上制作的栅氧化层、多晶硅层，在栅氧化层和多晶硅层的表面生成的介质层，以及接触孔和金属层，

还包括：倾斜沟槽，以及对倾斜沟槽的内部侧壁进行离子掺杂而生成的第一导电类型掺杂沟道区；

其中，倾斜沟槽是在第一导电类型外延层上生成第一氧化层后，在第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对第一氧化层进行刻蚀后，将未被刻蚀的第一氧化层作为掩膜刻蚀而成的沟槽；栅氧化层是去除第一氧化层后在第一导电类型外延层上生成的；第一导电类型源区是在多晶硅层生成之后制作成的。

较佳地，倾斜沟槽为沟槽侧壁均与水平夹角呈70°至80°的沟槽。

较佳地，第一导电类型掺杂沟道区是采用零角度注入的方式对倾斜沟槽的内部侧壁进行离子掺杂而形成的。

较佳地，第一导电类型掺杂沟道区中所掺杂的离子为磷离子、砷离子或硼离子。

较佳地，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。

尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种耗尽型垂直双扩散场效应晶体管VDMOS器件的制作方法，其特征在于，包括：

在第一导电类型外延层上生成第二导电类型体区后，在所述第一导电类型外延层上生成第一氧化层；

在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀；

将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽；

对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区；

去除所述第一氧化层，依次制作栅氧化层、多晶硅层，将所述多晶硅层刻蚀后制作第一导电类型源区；

在所述栅氧化层和多晶硅层的表面生成介质层，制作接触孔和金属层。

2.如权利要求1所述的方法，其特征在于，所述将未被刻蚀的第一氧化层作为掩膜刻蚀倾斜沟槽，具体包括：

在所述未被刻蚀的第一氧化层的掩膜下，在所述第一导电类型外延层上刻蚀出沟槽侧壁均与水平夹角呈70°至80°的沟槽。

3.如权利要求1所述的方法，其特征在于，采用零角度注入的方式对所述倾斜沟槽的内部侧壁进行离子掺杂，生成第一导电类型掺杂沟道区。

4.如权利要求3所述的方法，其特征在于，对所述倾斜沟槽的内部侧壁进行离子掺杂生成第一导电类型掺杂沟道区时，进行掺杂的离子为磷离子、砷离子或磷离子。

5.如权利要求1-4任一所述的方法，其特征在于，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。

6.一种耗尽型垂直双扩散场效应晶体管VDMOS器件，其特征在于，包括：在第一导电类型外延层上生成的第二导电类型体区和第一导电类型源区，在所述第一导电类型外延层上制作的栅氧化层、多晶硅层，在所述栅氧化层和多晶硅层的表面生成的介质层，以及接触孔和金属层，

还包括：倾斜沟槽，以及对所述倾斜沟槽的内部侧壁进行离子掺杂而生成的第一导电类型掺杂沟道区；

其中，所述倾斜沟槽是在所述第一导电类型外延层上生成第一氧化层后，在所述第一氧化层上光刻出用于刻蚀沟槽的掩膜图形，并根据该掩膜图形对所述第一氧化层进行刻蚀后，将未被刻蚀的第一氧化层作为掩膜刻蚀而成的沟槽；所述栅氧化层是去除所述第一氧化层后在所述第一导电类型外延层上生成的；所述第一导电类型源区是在所述多晶硅层生成之后制作成的。

7.如权利要求6所述的器件，其特征在于，所述倾斜沟槽为沟槽侧壁均与水平夹角呈70°至80°的沟槽。

8.如权利要求6所述的器件，其特征在于，所述第一导电类型掺杂沟道是采用零角度注入的方式对所述倾斜沟槽的内部侧壁进行离子掺杂而形成的。

9.如权利要求8所述的器件，其特征在于，所述第一导电类型掺杂沟道区中所掺杂的离子为磷离子、砷离子或磷离子。

10.如权利要求6-9任一所述的器件，其特征在于，第一导电类型为N型，第二导电类型为P型；或第一导电类型为P型，第二导电类型为N型。