CN104779164B - 一种提高沟槽型vdmos栅氧层击穿电压的方法 - Google Patents

一种提高沟槽型vdmos栅氧层击穿电压的方法 Download PDF

Info

Publication number
CN104779164B
CN104779164B CN201410017931.2A CN201410017931A CN104779164B CN 104779164 B CN104779164 B CN 104779164B CN 201410017931 A CN201410017931 A CN 201410017931A CN 104779164 B CN104779164 B CN 104779164B
Authority
CN
China
Prior art keywords
layer
oxide layer
window
breakdown voltage
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410017931.2A
Other languages
English (en)
Other versions
CN104779164A (zh
Inventor
赵圣哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410017931.2A priority Critical patent/CN104779164B/zh
Publication of CN104779164A publication Critical patent/CN104779164A/zh
Application granted granted Critical
Publication of CN104779164B publication Critical patent/CN104779164B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种提高沟槽型VDMOS栅氧层击穿电压的方法，包括如下步骤：在具有外延层的衬底上形成初始氧化层；光刻、刻蚀，在初始氧化层上形成有源区窗口；注入离子，在有源区窗口下方的外延层上形成有源区；对光刻胶层下方的初始氧化层依次进行湿法刻蚀和干法刻蚀，形成环区窗口和栅极窗口；注入离子，在环区窗口下方的外延层上形成环区；除去所述光刻胶层，在外延层上形成牺牲氧化层；除去牺牲氧化层，在外延层上形成硬掩膜层；刻蚀硬掩膜层，形成沟槽；除去硬掩膜层，并在栅极窗口下方外延层的沟槽上形成栅氧层；在栅氧层上淀积多晶硅；通过在所述多晶硅和衬底两端施加电压，测定栅氧层的击穿电压。该方法能够提高栅氧层的质量和击穿电压。

Description

一种提高沟槽型VDMOS栅氧层击穿电压的方法
技术领域
本发明涉及一种提高沟槽型VDMOS栅氧层击穿电压的方法，属于半导体制造技术领域。
背景技术
垂直双扩散金属-氧化物半导体场效应晶体管（VDMOS）是由多个单胞并联而成的集成器件，其在高阻外延层上采用平面自对准双扩散工艺，利用两次扩散结深差，在水平方向形成MOS结构的多子导电沟道，这种结构可以实现较短的沟道，并且由于具有纵向漏极，因此可以提高漏源之间的击穿电压。
对于沟槽型VDMOS器件来说，栅氧层的击穿电压是非常重要的参数。如果栅氧层击穿电压偏低，将会导致IGSS（栅源间漏电）失效比例增大，严重时将会导致整片报废，尤其是在初始环区的制作工艺中，离子的注入以及刻蚀等对衬底外延层表面的损伤，都会导致在损伤部位生长出的栅氧质量下降，击穿电压变低，最终导致IGSS失效。
发明内容
本发明提供一种提高沟槽型VDMOS栅氧层击穿电压的方法，该方法通过在形成沟槽刻蚀硬掩膜之前形成一层牺牲氧化层，有效的除去了栅极窗口下方外延层表面受环区刻蚀和离子注入损伤的部分，从而大大提高了栅氧层的质量和击穿电压。
本发明提供了一种提高沟槽型VDMOS栅氧层击穿电压的方法，包括如下步骤：
在具有外延层的衬底上形成初始氧化层；
经光刻、刻蚀，在所述初始氧化层上形成有源区窗口；
注入离子，在所述有源区窗口下方的外延层上形成有源区；
在所述初始氧化层及所述有源区上方形成光刻胶层；
对所述光刻胶层下方的所述初始氧化层依次进行湿法刻蚀和干法刻蚀，形成环区窗口和栅极窗口；
注入离子，在所述环区窗口下方的外延层上形成环区；
除去所述光刻胶层，在所述初始氧化层、所述有源区以及所述环区窗口和所述栅极窗口下方的外延层上形成牺牲氧化层；
除去所述牺牲氧化层，在所述初始氧化层、所述有源区以及所述环区窗口和所述栅极窗口下方的外延层上形成硬掩膜层；
刻蚀所述硬掩膜层，形成沟槽；
除去所述硬掩膜层，并在所述栅极窗口下方外延层的沟槽上形成栅氧层；
在所述栅氧层上淀积多晶硅；
通过在所述多晶硅和衬底两端施加电压，测定所述栅氧层的击穿电压。
根据本发明提供的方法，所述牺牲氧化层采用湿法氧化法在800-1100℃下形成。利用该方法生长的牺牲氧化层速度快，而且该温度不高于有源区离子的注入以及环区驱入的温度，不会对结深产生影响。
根据本发明提供的方法，所述牺牲氧化层的厚度为4500-6000该厚度牺牲氧化层可以消耗掉2000-2500左右的外延层表面，可以有效除去栅极窗口下方外延层表面受环区刻蚀和离子注入损伤的部分，从而可以提高栅氧层的质量和击穿电压。
根据本发明提供的方法，对环区的刻蚀采用先湿法后干法的方式，本发明中的所述初始氧化层的厚度为8000～12000所述湿法刻蚀所刻蚀掉的初始氧化层的厚度为5000～7000所述干法刻蚀所刻蚀掉的初始氧化层的厚度为3000～5000利用该方法刻蚀环区可以更为准确的刻蚀环区。
本发明方法通过在形成沟槽刻蚀硬掩膜之前形成一层牺牲氧化层，有效的除去了栅极窗口下方外延层表面受环区刻蚀和离子注入损伤的部分，从而大大提高了栅氧层的质量和击穿电压。
附图说明
图1-图5为本发明沟槽型VDMOS器件形成的剖面结构示意图。
附图标记：
1：衬底；2：外延层；3：初始氧化层；4：有源区窗口；5：光刻胶层；6：环区窗口；7：栅极窗口；8：牺牲氧化层；9：硬掩膜层。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
本发明一种提高沟槽型VDMOS栅氧层击穿电压的方法，可以在制造沟槽型VDMOS器件的同时实现，其可以包括如下步骤：
步骤1、在具有外延层的衬底上形成初始氧化层；
具体地，所述具有外延层的衬底中的外延片可以是本领域常规的外延片，也可以采用本领域常规的方法在衬底上生长出外延层。
如图1所示，在具有外延层2的衬底1上形成厚度为8000-12000的初始氧化层3；在本实施例中，所形成的初始氧化层的厚度为10000
步骤2、经光刻、刻蚀，在所述初始氧化层上形成有源区窗口；
如图2所示，利用光刻及全湿法刻蚀，在所述初始氧化层3上形成有源区窗口4；
步骤3、注入离子，在所述有源区窗口下方的外延层上形成有源区；
如图2所示，向有源区窗口4下方的外延层中注入能量为60-80kev，注入剂量为1×1015-1.5×1015/cm2的P+离子（如注入能量75kev，注入剂量1015/cm2），再对注入的P+离子进行热处理，从而激活P+离子形成有源区。
步骤4、在所述初始氧化层及有源区上方形成光刻胶层；并对所述光刻胶层下方的初始氧化层依次进行湿法刻蚀和干法刻蚀，形成环区窗口和栅极窗口；
如图3所示，在所述初始氧化层3及有源区上方旋涂光刻胶形成光刻胶层5；并对所述光刻胶层5下方的初始氧化层3依次进行湿法刻蚀（如化学试剂刻蚀）和干法刻蚀（如等离子体刻蚀），形成环区窗口6和栅极窗口7；其中，所述初始氧化层3的厚度为8000-12000所述湿法刻蚀所刻蚀掉的初始氧化层3的厚度为5000-7000所述干法刻蚀所刻蚀掉的初始氧化层3的厚度为3000～5000
步骤5、注入离子，在所述环区窗口下方的外延层上形成环区；
如图3所示，注入离子，在所述环区窗口6下方的外延层上形成环区；
步骤6、除去所述光刻胶层，在所述初始氧化层、有源区以及环区窗口和栅极窗口下方的外延层上形成牺牲氧化层；
如图4所示，除去所述光刻胶层，采用湿法氧化法在800-1100℃下，在所述初始氧化层3、有源区以及环区窗口6和栅极窗口7下方的外延层上形成厚度为4500-6000牺牲氧化层8；在本实施例中，所述牺牲氧化层8的厚度为5000其用于去除外延层表面在进行刻蚀时所受到损伤的部分，从而提高后续在处延层表面所形成的栅氧化层的质量。
步骤7、除去所述牺牲氧化层，在所述初始氧化层、有源区以及环区窗口和栅极窗口下方的外延层上形成硬掩膜层；
如图5所示，可以采用化学试剂，如氢氟酸进行腐蚀，除去所述牺牲氧化层，在所述初始氧化层3、有源区以及环区窗口6和栅极窗口7下方的外延层上形成硬掩膜层9；其中，所述硬掩膜层9的结构为500的热氧化层（热垫）和3000的化学气相淀积的二氧化硅。
步骤8、刻蚀所述硬掩膜层，形成沟槽；除去所述硬掩膜层，并在所述栅极窗口下方的外延层上形成栅氧层；在所述栅氧层上淀积多晶硅。
采用干法刻蚀，如等离子体刻蚀，所述硬掩膜层9形成沟槽；除去所述硬掩膜层9，可以采用干法氧化在所述栅极窗口7下方的外延层的沟槽上形成厚度为800-1200的栅氧层；可以采用化学气相沉积在所述栅氧层上淀积厚度为6000-10000的多晶硅。在本实施例中，在栅极窗口7下方的外延层的沟槽上形成厚度为1000的栅氧层，在所述栅氧层上淀积6000的多晶硅。
步骤9、通过在所述多晶硅和衬底两端施加电压，测定所述栅氧层的击穿电压。
具体地，可以在所述多晶硅上施加正电，在衬底上施加负电，并逐步增大电压，直至栅氧层被击穿，以测得所述栅氧层的击穿电压。
经测试，本发明制造的沟槽型VDMOS器件的栅氧层的击穿电压在60V以上，有效的提高了栅氧层的质量和击穿电压。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (5)

1.一种提高沟槽型VDMOS栅氧层击穿电压的方法，其特征在于，包括如下步骤：
在具有外延层的衬底上形成初始氧化层；
经光刻、刻蚀，在所述初始氧化层上形成有源区窗口；
注入离子，在所述有源区窗口下方的外延层上形成有源区；
在所述初始氧化层及所述有源区上方形成光刻胶层；
对所述光刻胶层下方的所述初始氧化层依次进行湿法刻蚀和干法刻蚀，形成环区窗口和栅极窗口；
注入离子，在所述环区窗口下方的外延层上形成环区；
除去所述光刻胶层，在所述初始氧化层、所述有源区以及所述环区窗口和所述栅极窗口下方的外延层上形成牺牲氧化层；
除去所述牺牲氧化层，在所述初始氧化层、所述有源区以及所述环区窗口和所述栅极窗口下方的外延层上形成硬掩膜层；
刻蚀所述硬掩膜层，形成沟槽；
除去所述硬掩膜层，并在所述栅极窗口下方外延层的沟槽上形成栅氧层；
在所述栅氧层上淀积多晶硅；
通过在所述多晶硅和衬底两端施加电压，测定所述栅氧层的击穿电压。
2.根据权利要求1所述的提高沟槽型VDMOS栅氧层击穿电压的方法，其特征在于，所述牺牲氧化层采用湿法氧化法形成。
3.根据权利要求1或2所述的提高沟槽型VDMOS栅氧层击穿电压的方法，其特征在于，所述牺牲氧化层形成的温度为800-1100℃。
4.根据权利要求1或2所述的提高沟槽型VDMOS栅氧层击穿电压的方法，其特征在于，所述牺牲氧化层的厚度为4500-6000
5.根据权利要求1所述的提高沟槽型VDMOS栅氧层击穿电压的方法，其特征在于，所述初始氧化层的厚度为8000～12000所述湿法刻蚀所刻蚀掉的初始氧化层的厚度为5000～7000所述干法刻蚀所刻蚀掉的初始氧化层的厚度为3000～5000
CN201410017931.2A 2014-01-15 2014-01-15 一种提高沟槽型vdmos栅氧层击穿电压的方法 Active CN104779164B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410017931.2A CN104779164B (zh) 2014-01-15 2014-01-15 一种提高沟槽型vdmos栅氧层击穿电压的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410017931.2A CN104779164B (zh) 2014-01-15 2014-01-15 一种提高沟槽型vdmos栅氧层击穿电压的方法

Publications (2)

Publication Number Publication Date
CN104779164A CN104779164A (zh) 2015-07-15
CN104779164B true CN104779164B (zh) 2017-11-14

Family

ID=53620573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410017931.2A Active CN104779164B (zh) 2014-01-15 2014-01-15 一种提高沟槽型vdmos栅氧层击穿电压的方法

Country Status (1)

Country Link
CN (1) CN104779164B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810284A (zh) * 2014-01-23 2015-07-29 北大方正集团有限公司 场效应管的制造方法
CN111403272B (zh) * 2020-03-27 2022-08-02 中国电子科技集团公司第五十八研究所 一种抗辐射平面型vdmos提高阈值电压精度的工艺方法
CN113782589A (zh) * 2021-08-31 2021-12-10 上海华虹宏力半导体制造有限公司 沟槽型功率mosfet器件的工艺方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
CN101803030A (zh) * 2007-06-15 2010-08-11 李泰福 半导体功率装置的制造方法
CN101807543A (zh) * 2008-12-23 2010-08-18 英特赛尔美国股份有限公司 使用沟槽栅低压和ldmos高压mosfet的单管芯输出功率级、结构和方法
CN101924130A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 具有沟槽式接触孔的沟槽式mosfet及其制备方法
CN103021858A (zh) * 2011-09-27 2013-04-03 万国半导体股份有限公司 一种低导通电阻的功率mos晶体管器件及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020074585A1 (en) * 1988-05-17 2002-06-20 Advanced Power Technology, Inc., Delaware Corporation Self-aligned power MOSFET with enhanced base region

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283201A (en) * 1988-05-17 1994-02-01 Advanced Power Technology, Inc. High density power device fabrication process
CN101803030A (zh) * 2007-06-15 2010-08-11 李泰福 半导体功率装置的制造方法
CN101807543A (zh) * 2008-12-23 2010-08-18 英特赛尔美国股份有限公司 使用沟槽栅低压和ldmos高压mosfet的单管芯输出功率级、结构和方法
CN101924130A (zh) * 2009-06-09 2010-12-22 上海韦尔半导体股份有限公司 具有沟槽式接触孔的沟槽式mosfet及其制备方法
CN103021858A (zh) * 2011-09-27 2013-04-03 万国半导体股份有限公司 一种低导通电阻的功率mos晶体管器件及其制备方法

Also Published As

Publication number Publication date
CN104779164A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN108364870B (zh) 改善栅极氧化层质量的屏蔽栅沟槽mosfet制造方法
CN105097682B (zh) 半导体器件
CN103493208B (zh) 半导体装置及其制造方法
US10680067B2 (en) Silicon carbide MOSFET device and method for manufacturing the same
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN108649072B (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN112103186B (zh) 一种提高沟槽mosfet元胞密度的工艺方法及沟槽mosfet结构
CN104966720A (zh) Tft基板结构及其制作方法
CN104779164B (zh) 一种提高沟槽型vdmos栅氧层击穿电压的方法
CN105070663B (zh) 一种碳化硅mosfet沟道自对准工艺实现方法
CN104966697A (zh) Tft基板结构及其制作方法
CN105070722A (zh) Tft基板结构及其制作方法
CN112582477A (zh) 一种低损耗和漏电的沟槽mos功率器件和制备方法
CN101556967B (zh) 功率半导体器件及其制造方法
CN105355559A (zh) 一种制备半导体器件的方法
US20210287932A1 (en) Trench isolation structure and manufacturing method therefor
KR20110018510A (ko) 반도체 소자 및 그 제조 방법
CN104425243B (zh) 一种肖特基二极管的制造工艺方法
CN105448981A (zh) 一种vdmos器件及其漏极结构和制作方法
CN105097545A (zh) 一种沟槽型vdmos器件及其制造方法
CN104282550A (zh) 肖特基二极管的制造方法
CN104681444B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN104779162B (zh) 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法
CN113745338A (zh) 一种沟槽型碳化硅mosfet器件结构及其制备方法
CN103377898B (zh) 半导体器件的形成方法、鳍式场效应管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220727

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871, Beijing, Haidian District, Cheng Fu Road, No. 298, Zhongguancun Fangzheng building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.