CN105097545A - 一种沟槽型vdmos器件及其制造方法 - Google Patents
一种沟槽型vdmos器件及其制造方法 Download PDFInfo
- Publication number
- CN105097545A CN105097545A CN201410222980.XA CN201410222980A CN105097545A CN 105097545 A CN105097545 A CN 105097545A CN 201410222980 A CN201410222980 A CN 201410222980A CN 105097545 A CN105097545 A CN 105097545A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- layer
- silicon substrate
- silicon
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
本发明提供一种沟槽型VDMOS器件及其制造方法,该制造方法至少包括如下顺序进行的步骤:在具有沟槽的硅衬底表面形成氧化层;在所述氧化层表面形成不掺杂的第一多晶硅层;去除所述沟槽外部的第一多晶硅层和所述沟槽内部的部分第一多晶硅,在所述沟槽底部保留部分第一多晶硅;去除所述沟槽底部保留的部分第一多晶硅上方的氧化层;在所述硅衬底表面形成栅氧化层;在所述栅氧化层表面形成掺杂的第二多晶硅层。本发明提供的沟槽型VDMOS器件的制造方法通过对器件的栅极结构进行优化,在不影响器件其他性能参数的情况下即可有效降低器件的栅漏电容。
Description
技术领域
本发明属于半导体技术领域,具体涉及一种沟槽型VDMOS器件及其制造方法。
背景技术
垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)包括平面型VDMOS和沟槽型VDMOS。沟槽型VDMOS是一种用途非常广泛的功率器件,其漏源两极分别设置在器件两侧,电流在器件内部垂直流通,从而增加了电流密度,改善了额定电流,单位面积的导通电阻较小。
常规的沟槽型VDMOS器件的制造方法如图1至图7所示,其通常包括:1)在硅衬底1的外延层2表面形成初始氧化层10,通过光刻和刻蚀,在外延层2的内部形成沟槽11;2)在形成有沟槽的硅衬底表面依次形成栅氧化层3和掺杂的多晶硅层4,多晶硅层4同时填充在整个沟槽内部;3)刻蚀,去除沟槽外部的多晶硅层4后,进行离子注入,从而在外延层2的内部形成体区5;4)对形成有体区5的硅衬底进行光刻,在形成具有源区图形的光刻胶层12后,注入不同类型的离子,从而在外延层2内部的沟槽两侧形成源区6;5)形成介质层7、接触孔和金属层(包括正面金属层8和背面金属层9)。
沟槽型VDMOS器件的栅漏电容Cgd(即栅漏极之间的电容)主要是由沟槽底部的多晶硅/栅氧化层/外延层之间的寄生电容所形成(如图7所示),该电容会影响VDMOS器件的动态特性。为了降低该电容值,目前主要采取的方法是整体增加栅氧化层的厚度,但是该方法会影响VDMOS器件的其他性能参数(如阈值电压等)。
发明内容
本发明提供一种沟槽型VDMOS器件及其制造方法,该制造方法通过优化VDMOS器件的栅极结构,在不影响器件其他性能参数的情况下即可有效降低器件的栅漏电容;利用该制造方法制成的器件具有较低的栅漏电容。
本发明提供的一种沟槽型VDMOS器件的制造方法,至少包括如下顺序进行的步骤:
在具有沟槽的硅衬底表面形成氧化层;
在所述氧化层表面形成不掺杂的第一多晶硅层;
去除所述沟槽外部的第一多晶硅层和所述沟槽内部的部分第一多晶硅,在所述沟槽底部保留部分第一多晶硅;
去除所述沟槽底部保留的部分第一多晶硅上方的氧化层;
在所述硅衬底表面形成栅氧化层;
在所述栅氧化层表面形成掺杂的第二多晶硅层。
本发明所述的制造方法对沟槽型VDMOS器件的栅极结构进行优化,通过在沟槽内部的掺杂多晶硅(即第二多晶硅层)与沟槽底部之间形成不掺杂的多晶硅(即沟槽底部保留的部分第一多晶硅)作为屏蔽,从而有效地降低了器件的栅漏电容,并且对器件的其他性能参数不会产生不利影响。在本发明中,如无特殊说明,所述沟槽外部指的是沟槽开口上方的整个区域,所述沟槽内部指的是由沟槽内壁与沟槽开口所围成的区域。
本发明提供的沟槽型VDMOS器件的制造方法还包括在所述硅衬底上形成体区和源区的步骤,所述体区位于所述沟槽底部保留的部分第一多晶硅的上方(即所述体区的下表面高于所述沟槽底部保留的部分第一多晶硅的上表面)。可以理解的是,所述体区进一步位于所述沟槽底部保留的部分第一多晶硅表面的栅氧化层的上方。
在本发明中,对形成所述体区和源区的步骤的顺序并不严格限定,例如可以在形成所述第二多晶硅层并且在去除所述沟槽外部的第二多晶硅层后,再依次形成所述体区和源区。此外,在满足沟槽型VDMOS器件基本性能的前提下,本发明对所述体区的下表面高于所述沟槽底部保留的部分第一多晶硅的上表面的程度并无严格限定,例如所述体区的下表面可以略高于所述沟槽底部保留的部分第一多晶硅的上表面。
进一步地,所述氧化层的厚度可以为0.02~0.2um,所述栅氧化层的厚度可以为0.02~0.2um。所述氧化层和所述栅氧化层可以采用常规方法进行生长,生长温度可以为900~1100℃。
进一步地,所述第一多晶硅层的厚度可以为0.2~0.8um,所述第二多晶硅层的厚度可以为0.1~0.3um。所述第一多晶硅层和所述第二多晶硅层可以采用常规方法进行生长,生长温度可以为500~700℃。
本发明还提供一种制造沟槽型VDMOS器件的方法,包括如下顺序进行的步骤:
在硅衬底的外延层内部形成沟槽;
在形成有所述沟槽的硅衬底表面形成氧化层;
在所述氧化层表面形成不掺杂的第一多晶硅层;
去除所述沟槽外部的第一多晶硅层和所述沟槽内部的部分第一多晶硅,在所述沟槽底部保留部分第一多晶硅;
去除所述沟槽底部保留的部分第一多晶硅上方的氧化层;
在所述硅衬底表面形成栅氧化层;
在所述栅氧化层表面形成掺杂的第二多晶硅层;
去除所述沟槽外部的第二多晶硅层,并在所述硅衬底的外延层内部形成体区和源区;
在形成有所述体区和源区的硅衬底上形成介质层、接触孔和金属层。
在本发明所述方法中,所述沟槽可以采用常规方法形成。例如,可以在硅衬底的外延层表面形成初始氧化层,并对所述初始氧化层进行光刻和刻蚀,从而在初始氧化层上形成沟槽图形,然后利用该具有沟槽图形的初始氧化层作为掩膜对外延层进行刻蚀,从而在所述硅衬底的外延层内部形成沟槽;具体地,所述初始氧化层的生长温度可以为900~1100℃,厚度可以为0.02~0.2um。
进一步地,所述在形成有所述沟槽的硅衬底表面形成氧化层具体包括:在900~1100℃的温度下在形成有所述沟槽的硅衬底表面生长厚度为0.02~0.2um的氧化层。
进一步地,所述在所述氧化层表面形成不掺杂的第一多晶硅层具体包括:在500~700℃的温度下在所述氧化层表面生长厚度为0.2~0.8um的不掺杂的第一多晶硅层。
进一步地,所述在所述硅衬底表面形成栅氧化层具体包括:在900~1100℃的温度下在所述硅衬底表面生长厚度为0.02~0.2um的氧化层。
进一步地,所述在所述栅氧化层表面形成掺杂的第二多晶硅层具体包括:在500~700℃的温度下在所述栅氧化层表面生长厚度为0.1~0.3um的掺杂的第二多晶硅层。
进一步地,所述在所述硅衬底的外延层内部形成体区具体包括:向所述硅衬底注入P型离子并退火,在所述硅衬底的外延层内部形成体区,所述体区位于所述沟槽底部保留的部分第一多晶硅的上方;其中,所述P型离子的能量为80~120KeV,剂量为1013~1014/cm2,所述退火的温度为1100~1200℃,时间为50~200分钟。
进一步地,所述在所述硅衬底的外延层内部形成源区具体包括:向所述硅衬底注入N型离子,在所述硅衬底的外延层内部形成源区,所述N型离子的能量为100~150KeV,剂量为1015~1016/cm2。
进一步地,所述介质层包括不掺杂的硅玻璃和位于所述不掺杂的硅玻璃上的磷硅玻璃。所述不掺杂的硅玻璃的厚度可以为0.2um,所述磷硅玻璃的厚度可以为0.8um。
本发明还提供一种沟槽型VDMOS器件,包括硅衬底,在所述硅衬底上设有沟槽,其中在所述沟槽底部的内表面设有氧化层,在所述氧化层表面设有不掺杂的第一多晶硅层,在所述沟槽底部上方的内表面和所述第一多晶硅层表面设有栅氧化层,在所述栅氧化层表面设有掺杂的第二多晶硅层(即优化的栅极结构)。
进一步地,所述沟槽型VDMOS器件还包括介质层和金属层,所述介质层和金属层可以为常规结构。
本发明提供的沟槽型VDMOS器件的制造方法,通过优化VDMOS器件的栅极结构,可以有效降低器件的栅漏电容,并且不会对器件的其他性能参数产生不利影响,利用该方法制成的沟槽型VDMOS器件具有较低的栅漏电容。
附图说明
图1至图7为现有技术的沟槽型VDMOS器件制造方法的制造流程示意图;
图8至图17为本发明一实施方式的沟槽型VDMOS器件制造方法的制造流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图和实施例,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例
本发明的沟槽型VDMOS器件的制造方法,至少包括如下顺序进行的步骤:在具有沟槽的硅衬底表面形成氧化层;在氧化层表面形成不掺杂的第一多晶硅层;去除沟槽外部的第一多晶硅层和沟槽内部的部分第一多晶硅,在沟槽底部保留部分第一多晶硅;去除沟槽底部保留的部分第一多晶硅上方的氧化层;在硅衬底表面形成栅氧化层;在栅氧化层表面形成掺杂的第二多晶硅层。本发明的制造方法对沟槽型VDMOS器件的栅极结构进行优化,通过在沟槽内部的掺杂多晶硅与沟槽底部之间形成不掺杂的多晶硅作为屏蔽,从而既可以有效降低沟槽型VDMOS器件的栅漏电容,又不会对沟槽型VDMOS器件的其他性能参数产生不利影响。
进一步地,该制造方法还包括在硅衬底上形成体区和源区的步骤,体区位于沟槽底部保留的部分第一多晶硅的上方。其中,氧化层的厚度可以为0.02~0.2um;栅氧化层的厚度可以为0.02~0.2um;第一多晶硅层的厚度可以为0.2~0.8um;第二多晶硅层的厚度可以为0.1~0.3um。
具体地,本发明一实施方式的沟槽型VDMOS器件的制造方法具体包括如下顺序进行的步骤:
步骤1、在硅衬底的外延层内部形成沟槽;
具体地,硅衬底可以是本领域常规的具有外延层2的硅衬底1,例如外延片,也可以采用本领域常规的方法在硅衬底1上生长出外延层2;
如图1所示,形成沟槽的方法可以为:在硅衬底1的外延层2表面形成一层初始氧化层10,对初始氧化层10进行光刻和刻蚀,在初始氧化层10上形成沟槽图形,利用该具有沟槽图形的初始氧化层10作为掩膜对硅衬底1进行刻蚀,从而在外延层2的内部形成沟槽11,其中初始氧化层的生长温度可以为900~1100℃(例如1000℃),厚度可以为0.02~0.2um(例如0.1um)。
步骤2、在形成有沟槽的硅衬底表面形成氧化层;
具体地,如图8所示,可以对形成有沟槽的硅衬底1进行氧化,从而在外延层2表面以及沟槽内部表面形成氧化层13,氧化层13的生长温度可以为900~1100℃(例如1000℃),厚度可以为0.02~0.2um(例如0.1um)。
步骤3、在氧化层表面形成不掺杂的第一多晶硅层;
具体地,如图8所示,可以在氧化层13表面淀积多晶硅(不进行掺杂),从而在硅衬底1的氧化层13上形成不掺杂的第一多晶硅层14,此时沟槽内部表面的氧化层13上也填充有不掺杂的多晶硅;第一多晶硅层14的生长温度可以为500~700℃(例如600℃),厚度可以为0.2~0.8um(例如0.6um)。
步骤4、去除沟槽外部的第一多晶硅层和沟槽内部的部分第一多晶硅,在沟槽底部保留部分第一多晶硅;
具体地,如图9所示,可以通过刻蚀去除沟槽外部的第一多晶硅层和沟槽内部的部分第一多晶硅(即沟槽内部上方的部分第一多晶硅),在沟槽底部保留部分第一多晶硅,并且保留的部分第一多晶硅的上表面应低于后续形成的体区的下表面。
步骤5、去除沟槽底部保留的部分第一多晶硅上方的氧化层;
具体地,如图10所示,可以采用酸(如氢氟酸)对氧化层13进行腐蚀,以去除沟槽底部保留的部分第一多晶硅上方的氧化层,从而使沟槽底部保留的部分第一多晶硅周围的氧化层得以保留,此时仅在沟槽底部保留部分的第一多晶硅和氧化层,保留的第一多晶硅和氧化层的上表面可以平齐。
步骤6、在硅衬底表面形成栅氧化层;
具体地,如图11所示,对经步骤5处理后的硅衬底1进行氧化,从而在其表面生长栅氧化层15,栅氧化层15的生长温度可以为900~1100℃(例如1000℃),厚度可以为0.02~0.2um(例如0.1um),并且在生长栅氧化层15时,沟槽底部保留的部分第一多晶硅的表面同时也被氧化成二氧化硅,可以理解的是,沟槽底部保留的部分第一多晶硅表面生成的二氧化硅的上表面也应低于后续形成的体区的下表面。
步骤7、在栅氧化层表面形成掺杂的第二多晶硅层;
具体地,如图12所示,可以在栅氧化层15表面淀积多晶硅同时进行掺杂,从而在栅氧化层15表面形成掺杂的第二多晶硅层16,此时沟槽内部表面的栅氧化层15上填充有掺杂的多晶硅,第二多晶硅层16的生长温度可以为500~700℃(例如600℃),厚度可以为0.1~0.3um(例如0.2um)。
步骤8、去除沟槽外部的第二多晶硅层,并在硅衬底的外延层内部形成体区和源区;
具体地,如图13所示,对第二多晶硅层16进行刻蚀,从而去除沟槽外部的第二多晶硅层16,仅使沟槽内部具有第二多晶硅,其上表面可以与外延层2的上表面平齐;
如图14所示,向硅衬底注入P型离子(例如硼离子)并退火,从而在外延层2的内部形成体区5(P-体区),体区5位于沟槽底部保留的部分第一多晶硅的上方(例如体区5的下表面略高于沟槽底部栅氧化层15的上表面),其中P型离子的能量可以为80~120KeV,剂量可以为1013~1014/cm2,退火的温度可以为1100~1200℃,时间可以为50~200分钟;
如图15所示,可以对形成体区5的硅衬底1进行光刻,从而在硅衬底1表面形成具有源区图形的光刻胶层12,利用该光刻胶层12作为掩膜对硅衬底1注入N型离子(例如磷离子),从而在外延层2内部的沟槽两侧形成源区6(N+源区),其中N型离子的能量可以为100~150KeV,剂量可以为1015~1016/cm2。
步骤9、在形成有体区和源区的硅衬底上形成介质层、接触孔和金属层;
具体地,如图16所示,在形成有源区6的硅衬底表面形成介质层7,介质层7可以包括厚度为0.2um的不掺杂的硅玻璃和位于不掺杂的硅玻璃上的厚度为0.8um的磷硅玻璃;在形成介质层7后,对介质层7进行光刻和刻蚀,从而在介质层7上形成接触孔17;
如图17所示,在形成有接触孔17的硅衬底表面形成金属层,例如可以形成铝/硅/铜合金作为正面金属层8,并且可以形成钛、镍、银复合层作为背面金属层9。
进一步地,采用常规工艺完成沟槽型VDMOS器件的制作,例如继续对正面金属层8进行光刻和刻蚀,从而在硅衬底1上形成金属连线结构等,即制得沟槽型VDMOS器件。
本发明的沟槽型VDMOS器件包括硅衬底,在硅衬底上设有沟槽,该沟槽型VDMOS器件具有优化的栅极结构,即:在沟槽底部的内表面设有氧化层13,在氧化层12表面设有不掺杂的第一多晶硅层14,在沟槽底部上方的内表面和第一多晶硅层14表面设有栅氧化层15,在栅氧化层15表面设有掺杂的第二多晶硅层16。进一步地,该沟槽型VDMOS器件还包括介质层和金属层等常规结构。本发明的沟槽型VDMOS器件在沟槽内部的掺杂多晶硅(即第二多晶硅层16)与沟槽底部之间设有不掺杂的多晶硅(即沟槽底部保留的部分第一多晶硅),该不掺杂的多晶硅可以作为屏蔽,从而降低了沟槽型VDMOS器件的栅漏电容。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种沟槽型VDMOS器件的制造方法,其特征在于,至少包括如下顺序进行的步骤:
在具有沟槽的硅衬底表面形成氧化层;
在所述氧化层表面形成不掺杂的第一多晶硅层;
去除所述沟槽外部的第一多晶硅层和所述沟槽内部的部分第一多晶硅,在所述沟槽底部保留部分第一多晶硅;
去除所述沟槽底部保留的部分第一多晶硅上方的氧化层;
在所述硅衬底表面形成栅氧化层;
在所述栅氧化层表面形成掺杂的第二多晶硅层。
2.根据权利要求1所述的制造方法,其特征在于,还包括在所述硅衬底上形成体区和源区的步骤,所述体区位于所述沟槽底部保留的部分第一多晶硅的上方。
3.一种沟槽型VDMOS器件的制造方法,其特征在于,包括如下顺序进行的步骤:
在硅衬底的外延层内部形成沟槽;
在形成有所述沟槽的硅衬底表面形成氧化层;
在所述氧化层表面形成不掺杂的第一多晶硅层;
去除所述沟槽外部的第一多晶硅层和所述沟槽内部的部分第一多晶硅,在所述沟槽底部保留部分第一多晶硅;
去除所述沟槽底部保留的部分第一多晶硅上方的氧化层;
在所述硅衬底表面形成栅氧化层;
在所述栅氧化层表面形成掺杂的第二多晶硅层;
去除所述沟槽外部的第二多晶硅层,并在所述硅衬底的外延层内部形成体区和源区;
在形成有所述体区和源区的硅衬底上形成介质层、接触孔和金属层。
4.根据权利要求3所述的制造方法,其特征在于,所述在形成有所述沟槽的硅衬底表面形成氧化层,具体包括:在900~1100℃的温度下在形成有所述沟槽的硅衬底表面生长厚度为0.02~0.2um的氧化层。
5.根据权利要求3所述的制造方法,其特征在于,所述在所述氧化层表面形成不掺杂的第一多晶硅层,具体包括:在500~700℃的温度下在所述氧化层表面生长厚度为0.2~0.8um的不掺杂的第一多晶硅层。
6.根据权利要求3所述的制造方法,其特征在于,所述在所述硅衬底表面形成栅氧化层,具体包括:在900~1100℃的温度下在所述硅衬底表面生长厚度为0.02~0.2um的氧化层。
7.根据权利要求3所述的制造方法,其特征在于,所述在所述栅氧化层表面形成掺杂的第二多晶硅层,具体包括:在500~700℃的温度下在所述栅氧化层表面生长厚度为0.1~0.3um的掺杂的第二多晶硅层。
8.根据权利要求3至7任一所述的制造方法,其特征在于,所述在所述硅衬底的外延层内部形成体区,具体包括:向所述硅衬底注入P型离子并退火,在所述硅衬底的外延层内部形成体区,所述体区位于所述沟槽底部保留的部分第一多晶硅的上方;其中,所述P型离子的能量为80~120KeV,剂量为1013~1014/cm2,所述退火的温度为1100~1200℃,时间为50~200分钟。
9.根据权利要求3至7任一所述的制造方法,其特征在于,所述在所述硅衬底的外延层内部形成源区,具体包括:在所述硅衬底表面形成具有源区图形的掩膜并注入N型离子,在所述硅衬底的外延层内部形成源区,所述N型离子的能量为100~150KeV,剂量为1015~1016/cm2。
10.一种沟槽型VDMOS器件,其特征在于,包括硅衬底,在所述硅衬底上设有沟槽,其特征在于,在所述沟槽底部的内表面设有氧化层,在所述氧化层表面设有不掺杂的第一多晶硅层,在所述沟槽底部上方的内表面和所述第一多晶硅层表面设有栅氧化层,在所述栅氧化层表面设有掺杂的第二多晶硅层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410222980.XA CN105097545A (zh) | 2014-05-23 | 2014-05-23 | 一种沟槽型vdmos器件及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410222980.XA CN105097545A (zh) | 2014-05-23 | 2014-05-23 | 一种沟槽型vdmos器件及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105097545A true CN105097545A (zh) | 2015-11-25 |
Family
ID=54577697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410222980.XA Pending CN105097545A (zh) | 2014-05-23 | 2014-05-23 | 一种沟槽型vdmos器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105097545A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105845724A (zh) * | 2016-06-17 | 2016-08-10 | 电子科技大学 | 一种积累型垂直hemt器件 |
WO2018040866A1 (zh) * | 2016-08-31 | 2018-03-08 | 无锡华润上华科技有限公司 | Vdmos器件及其制造方法 |
CN109326647A (zh) * | 2018-09-19 | 2019-02-12 | 盛世瑶兰(深圳)科技有限公司 | 一种vdmos器件及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110260239A1 (en) * | 2010-04-22 | 2011-10-27 | Elpida Memory, Inc. | Semiconductor device and method of fabricating the same |
US20120098056A1 (en) * | 2009-02-24 | 2012-04-26 | Maxpower Semiconductor, Inc. | Trench device structure and fabrication |
US8482061B2 (en) * | 2010-06-10 | 2013-07-09 | Fuji Electric Co., Ltd. | Semiconductor device and the method of manufacturing the same |
-
2014
- 2014-05-23 CN CN201410222980.XA patent/CN105097545A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120098056A1 (en) * | 2009-02-24 | 2012-04-26 | Maxpower Semiconductor, Inc. | Trench device structure and fabrication |
US20110260239A1 (en) * | 2010-04-22 | 2011-10-27 | Elpida Memory, Inc. | Semiconductor device and method of fabricating the same |
US8482061B2 (en) * | 2010-06-10 | 2013-07-09 | Fuji Electric Co., Ltd. | Semiconductor device and the method of manufacturing the same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105845724A (zh) * | 2016-06-17 | 2016-08-10 | 电子科技大学 | 一种积累型垂直hemt器件 |
CN105845724B (zh) * | 2016-06-17 | 2019-03-29 | 电子科技大学 | 一种积累型垂直hemt器件 |
WO2018040866A1 (zh) * | 2016-08-31 | 2018-03-08 | 无锡华润上华科技有限公司 | Vdmos器件及其制造方法 |
US10854743B2 (en) | 2016-08-31 | 2020-12-01 | Csmc Technologies Fab2 Co., Ltd. | VDMOS device and manufacturing method therefor |
CN109326647A (zh) * | 2018-09-19 | 2019-02-12 | 盛世瑶兰(深圳)科技有限公司 | 一种vdmos器件及其制作方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107316899B (zh) | 半超结器件及其制造方法 | |
CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
CN108649072A (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
CN105140289A (zh) | N型ldmos器件及工艺方法 | |
CN108054211A (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
CN104217950A (zh) | 一种平面vdmos器件及其制造方法 | |
CN108110056B (zh) | 垂直双扩散场效应晶体管及其制作方法 | |
CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
US8421149B2 (en) | Trench power MOSFET structure with high switching speed and fabrication method thereof | |
CN102214603A (zh) | 具有肖特基二极管的功率半导体结构及其制造方法 | |
CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
CN112951715B (zh) | 沟槽栅结构及沟槽型场效应晶体管结构的制备方法 | |
CN207852683U (zh) | 一种低导通电阻的沟槽mosfet器件 | |
CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
TWI524524B (zh) | 功率半導體元件之製法及結構 | |
CN108133894B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
CN105336612A (zh) | 一种平面型vdmos器件及其制作方法 | |
CN109004030B (zh) | 一种沟槽型mos器件结构及其制造方法 | |
CN213878101U (zh) | 一种低损耗和漏电的沟槽mos功率器件 | |
CN108155239B (zh) | 垂直双扩散金属氧化物晶体管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |