CN105097543A - 一种沟槽型vdmos器件及其制造方法 - Google Patents
一种沟槽型vdmos器件及其制造方法 Download PDFInfo
- Publication number
- CN105097543A CN105097543A CN201410220684.6A CN201410220684A CN105097543A CN 105097543 A CN105097543 A CN 105097543A CN 201410220684 A CN201410220684 A CN 201410220684A CN 105097543 A CN105097543 A CN 105097543A
- Authority
- CN
- China
- Prior art keywords
- polysilicon
- silicon substrate
- groove
- gate oxide
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽型VDMOS器件及其制造方法，该制造方法至少包括如下步骤：在硅衬底的外延层内部形成体区；在硅衬底的外延层内部形成沟槽，并在形成有所述沟槽的硅衬底表面形成栅氧化层；在所述栅氧化层表面形成多晶硅层；去除所述沟槽外部的多晶硅层和所述沟槽内部的部分多晶硅，并使沟槽内部被保留的部分多晶硅的上表面高于所述体区的下表面。本发明所述的制造方法通过对沟槽内部的多晶硅进行刻蚀，从而有效降低器件的栅源电容，利用该制造方法制成的沟槽型VDMOS器件具有较低的栅源电容。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种沟槽型VDMOS器件及其制造方法。
背景技术
垂直双扩散金属-氧化物半导体场效应晶体管(VDMOS)包括平面型VDMOS和沟槽型VDMOS。沟槽型VDMOS是一种用途非常广泛的功率器件，其漏源两极分别设置在器件两侧，电流在器件内部垂直流通，从而增加了电流密度，改善了额定电流，单位面积的导通电阻较小。
常规的沟槽型VDMOS器件的制造方法如图1至图7所示，其通常包括：1)在硅衬底1的外延层2表面形成初始氧化层10，通过光刻和刻蚀，在外延层2的内部形成沟槽11；2)在形成有沟槽的硅衬底表面依次形成栅氧化层3和掺杂的多晶硅层4，多晶硅层4同时填充在整个沟槽内部；3)刻蚀，去除沟槽外部的多晶硅层4后，进行离子注入，从而在外延层2的内部形成体区5；4)对形成有体区5的硅衬底进行光刻，在形成具有源区图形的光刻胶层12后，注入不同类型的离子，从而在外延层2内部的沟槽两侧形成源区6；5)形成介质层7、接触孔和金属层(包括正面金属层8和背面金属层9)。
在沟槽型VDMOS器件中，栅源电容Cgs(即栅极与源极之间的电容)主要是由沟槽内的栅极多晶硅/栅氧化层/源区组成的寄生电容C1、栅极多晶硅/栅氧化层/体区组成的寄生电容C2以及栅极多晶硅/介质层/源极金属组成的寄生电容C3构成，即Cgs＝C1+C2+C3(如图7所示)。由于栅源电容Cgs过高会严重影响沟槽型VDMOS器件的开关频率，因此要求该电容越小越好。
发明内容
本发明提供一种沟槽型VDMOS器件及其制造方法，该制造方法能够有效降低器件的栅源电容，利用该制造方法制成的沟槽型VDMOS器件具有较低的栅源电容。
本发明提供的一种沟槽型VDMOS器件的制造方法，至少包括如下步骤：
在硅衬底的外延层内部形成体区；
在硅衬底的外延层内部形成沟槽，并在形成有所述沟槽的硅衬底表面形成栅氧化层；
在所述栅氧化层表面形成多晶硅层；
去除所述沟槽外部的多晶硅层和所述沟槽内部的部分多晶硅，并使沟槽内部被保留的部分多晶硅的上表面高于所述体区的下表面。
进一步地，本发明所述的沟槽型VDMOS器件的制造方法还包括：
在硅衬底的外延层内部形成源区；以及
在形成有所述源区的硅衬底上形成介质层、接触孔和金属层。
在本发明中，所述源区、介质层、接触孔和金属层可以按照常规方法制作；并且所述体区可以在形成沟槽之前进行制作，也可以在形成多晶硅层之后进行制作。在本发明中，若无特殊说明，所述沟槽外部指的是沟槽开口上方的整个区域，所述沟槽内部指的是由沟槽内壁(内表面)与沟槽开口所围成的区域。
本发明所述的制造方法通过对器件的制造工艺流程进行优化，在形成多晶硅层后，将沟槽内部上方的多晶硅刻蚀掉，从而在后续形成介质层和源极金属层时，使介质层部分位于沟槽内部，由此增大了栅极多晶硅与源极金属层之间的间距，从而降低栅极多晶硅/介质层/源极金属组成的寄生电容C3；此外，源区与栅极多晶硅的交叠面积相对减小，因此栅极多晶硅/栅氧化层/源区组成的寄生电容C1得以减小，沟槽型VDMOS器件的栅源电容Cgs得以降低。
在本发明中，在满足源区与沟槽内部被保留的多晶硅之间形成交叠(即源区的下表面低于所述沟槽内部被保留的多晶硅的上表面)的前提下，对沟槽内部上方的多晶硅的刻蚀量可以尽可能地大。在本发明一实施方式中，可以根据常规形成的源区的深度来对沟槽内部的多晶硅进行刻蚀，刻蚀的程度应使沟槽内部被保留的部分多晶硅的上表面高于所述体区的下表面(即使沟槽内部被保留的部分多晶硅与所述体区之间形成交叠)。
在本发明另一实施方式中，可以在工艺可实施范围内使对沟槽内部上方的多晶硅的刻蚀量尽可能地大，例如可以使经刻蚀而在沟槽内部被保留的多晶硅的上表面低于常规工艺所形成的源区的下表面，在此情况下，可以通过倾斜离子注入并退火来使源区与沟槽内部被保留的多晶硅之间形成交叠，具体包括：
在所述沟槽内部被保留部分多晶硅的硅衬底的栅氧化层上形成掩膜；
利用所述掩膜对硅衬底进行倾斜离子注入并退火，在所述沟槽两侧形成源区，所述源区的下表面低于所述沟槽内部被保留的多晶硅的上表面；
其中，所述倾斜离子注入的注入方向与垂直注入方向间的倾斜角度不大于30度。
进一步地，控制所述倾斜离子注入，使倾斜注入的离子同时经所述外延层表面的栅氧化层和所述沟槽内表面的栅氧化层注入到外延层内部。也就是说，在形成所述沟槽一侧的源区时，所述倾斜离子注入的注入方向与在形成所述沟槽另一侧源区时的注入方向相向。
在本发明一实施方式中，其具体可以包括：
在所述沟槽内部保留部分多晶硅的硅衬底的栅氧化层上形成掩膜；
利用所述掩膜对硅衬底进行倾斜离子注入并退火，在所述沟槽两侧形成源区，所述源区的下表面低于所述沟槽内部被保留的多晶硅的上表面；
其中，在形成所述沟槽一侧的源区时，倾斜离子注入方向为垂直注入的顺时针方向，在形成所述沟槽另一侧的源区时，倾斜离子注入方向为垂直注入的逆时针方向，并且倾斜离子注入的倾斜角度呈不大于30度的角度。
在本发明中，所述垂直注入指的是以与所述硅衬底表面垂直的方向进行注入(即倾斜角度为0度，如图4和图5所示)。
进一步地，所述掩膜可以为具有源区图形的光刻胶层。
进一步地，所述倾斜离子注入的离子能量为100～150KeV，离子剂量为1015～1016/cm2，所述退火的温度为800～1100℃，时间为20～60分钟。
进一步地，倾斜离子注入的倾斜角度呈不大于10度的角度，例如7度左右。
本发明还提供一种沟槽型VDMOS器件的制造方法，包括如下顺序进行的步骤：
在硅衬底的外延层内部形成体区；
在形成有所述体区的硅衬底的外延层内部形成沟槽；
在形成有所述沟槽的硅衬底表面形成栅氧化层；
在所述栅氧化层表面形成多晶硅层；
去除所述沟槽外部的多晶硅层和所述沟槽内部的部分多晶硅，并使沟槽内部被保留的部分多晶硅的上表面高于所述体区的下表面；
在所述沟槽内部被保留部分多晶硅的硅衬底的外延层内部形成源区；
在形成有所述源区的硅衬底上形成介质层、接触孔和金属层。
在本发明所述的制造方法中，所述沟槽可以采用常规方法形成。例如，可以在硅衬底的外延层表面形成初始氧化层，并对所述初始氧化层进行光刻和刻蚀，从而在初始氧化层上形成沟槽图形，然后利用该具有沟槽图形的初始氧化层作为掩膜对外延层进行刻蚀，从而在所述硅衬底的外延层内部形成沟槽；具体地，所述初始氧化层的生长温度可以为900～1100℃，厚度可以为0.05～0.2um。
进一步地，所述在硅衬底的外延层内部形成体区，具体包括：向所述硅衬底注入P型离子并退火，在所述硅衬底的外延层内部形成体区，所述P型离子的能量为80～120KeV，剂量为1013～1014/cm2，所述退火的温度为1100～1200℃，时间为50～200分钟。
进一步地，所述在形成有所述沟槽的硅衬底表面形成栅氧化层，具体包括：在900～1100℃的温度下在形成有所述沟槽的硅衬底表面生长厚度为0.02～0.2um的氧化层。
进一步地，所述在所述栅氧化层表面形成多晶硅层，具体包括：在500～700℃的温度下在所述栅氧化层表面生长厚度为0.1～0.3um的多晶硅层。
进一步地，所述在所述沟槽内部保留部分多晶硅的硅衬底的外延层内部形成源区，具体包括：
在所述沟槽内部被保留部分多晶硅的硅衬底的栅氧化层上形成掩膜；
利用所述掩膜对硅衬底进行倾斜离子注入并退火，在所述沟槽两侧形成源区，所述源区的下表面低于所述沟槽内部被保留的多晶硅的上表面；
其中，所述倾斜离子注入的注入方向与垂直注入方向间的倾斜角度不大于30度。
进一步地，所述倾斜离子注入的离子能量为100～150KeV，离子剂量为1015～1016/cm2，所述退火的温度为800～1100℃，时间为20～60分钟。
进一步地，所述在形成有所述源区的硅衬底上形成介质层，具体包括：
在形成有所述源区的硅衬底上形成不掺杂的硅玻璃；以及
在所述不掺杂的硅玻璃上形成磷硅玻璃。
进一步地，所述不掺杂的硅玻璃的厚度可以为0.2um，所述磷硅玻璃的厚度可以为0.8um。
本发明还提供一种沟槽型VDMOS器件，包括硅衬底，在所述硅衬底的外延层内部设有沟槽，在所述沟槽的内表面和所述外延层表面设有栅氧化层，在所述沟槽下部的栅氧化层上设有多晶硅，在所述沟槽上部的栅氧化层上设有T字形介质层，所述T字形介质层的底部位于所述多晶硅上，端部位于所述外延层表面的栅氧化层上。
进一步地，在所述硅衬底的外延层内部还设有体区和源区。
在本发明一实施方式中，所述体区和源区可以为常规结构。
在本发明另一实施方式中，所述源区可以通过所述倾斜离子注入并退火所形成。具体地，通过所述倾斜离子注入并退火所形成的源区可以呈类似L字形，其一端邻接所述外延层上表面，另一端邻接所述沟槽外壁(即设在外延层上表面与沟槽外壁形成的直角夹角处)。
进一步地，所述沟槽型VDMOS器件还包括金属层，所述金属层可以包括正面金属层和背面金属层，其均可以为常规结构。
本发明提供的沟槽型VDMOS器件的制造方法，通过对沟槽内部的多晶硅进行刻蚀，从而有效降低器件的栅源电容，利用该制造方法制成的沟槽型VDMOS器件具有较低的栅源电容。
附图说明
图1至图7为现有技术的沟槽型VDMOS器件制造方法的制造流程示意图；
图8至图15为本发明一实施方式的沟槽型VDMOS器件制造方法的制造流程示意图；
图16为本发明另一实施方式的沟槽型VDMOS器件的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例1
本实施例的沟槽型VDMOS器件的制造方法，至少包括如下步骤：在硅衬底的外延层内部形成体区；在硅衬底的外延层内部形成沟槽，并在形成有沟槽的硅衬底表面形成栅氧化层；在栅氧化层表面形成多晶硅层；去除沟槽外部的多晶硅层和沟槽内部的部分多晶硅，并使沟槽内部被保留的部分多晶硅的上表面高于体区的下表面。本发明的制造方法通过对沟槽内部的部分多晶硅进行刻蚀，从而降低了栅极多晶硅/介质层/源极金属组成的寄生电容C3以及栅极多晶硅/栅氧化层/源区组成的寄生电容C1，进而降低了沟槽型VDMOS器件的栅源电容Cgs。
并且，为了获得相对更低的寄生电容C3，本实施例对沟槽内部多晶硅的刻蚀量相对较大，为了使后续形成的源区与沟槽内部被保留的多晶硅之间形成交叠，本实施例采用倾斜离子注入并退火的方式形成体区，具体包括：在沟槽内部被保留部分多晶硅的硅衬底的栅氧化层上形成掩膜；利用掩膜对硅衬底进行倾斜离子注入并退火，在沟槽两侧形成源区，源区的下表面低于沟槽内部被保留的多晶硅的上表面；其中，倾斜离子注入的注入方向与垂直注入方向间的倾斜角度不大于30度，优选不大于10度。倾斜离子注入的离子能量可以为100～150KeV，离子剂量可以为1015～1016/cm2，退火的温度可以为800～1100℃，时间可以为20～60分钟。
本实施例的沟槽型VDMOS器件的制造方法具体包括如下顺序进行的步骤：
步骤1、在硅衬底的外延层内部形成体区；
具体地，可以采用本领域常规的具有外延层2的硅衬底1，例如外延片，也可以采用本领域常规的方法在硅衬底1上生长出外延层2；
如图8所示，可以先在硅衬底1的外延层2表面形成一层初始氧化层10，然后向硅衬底1注入P型离子(例如硼离子)并退火，从而在外延层2的内部形成体区5(P-体区)；
其中，初始氧化层10的生长温度可以为900～1100℃(例如1000℃)，厚度可以为0.05～0.2um(例如0.1um)；并且，P型离子的能量可以为80～120KeV，剂量可以为1013～1014/cm2，退火的温度可以为1100～1200℃，时间可以为50～200分钟。
步骤2、在形成有体区的硅衬底的外延层内部形成沟槽；
具体地，如图9所示，可以通过对初始氧化层10进行光刻和刻蚀，在初始氧化层10上形成沟槽图形，利用该具有沟槽图形的初始氧化层10作为掩膜对硅衬底1进行刻蚀，从而在外延层2的内部形成沟槽11。
步骤3、在形成有沟槽的硅衬底表面形成栅氧化层；
具体地，如图10所示，可以对形成有沟槽的硅衬底1进行氧化，从而在外延层2表面以及沟槽内壁(内表面)形成栅氧化层3，栅氧化层3的生长温度可以为900～1100℃(例如1000℃)，厚度可以为0.02～0.2um(例如0.1um)。
步骤4、在栅氧化层表面形成多晶硅层；
具体地，如图10所示，可以在栅氧化层3表面淀积多晶硅同时进行掺杂，从而在硅衬底1的栅氧化层3上形成掺杂的多晶硅层4，此时沟槽内部的栅氧化层3上也填充有掺杂的多晶硅；多晶硅层4的生长温度可以为500～700℃(例如600℃)，厚度可以为0.1～0.3um(例如0.2um)。
步骤5、去除沟槽外部的多晶硅层和沟槽内部的部分多晶硅，并使沟槽内部被保留的部分多晶硅的上表面高于体区的下表面；
具体地，如图11所示，可以通过刻蚀去除沟槽外部的多晶硅层和沟槽内部的部分多晶硅(即沟槽内部上方的部分多晶硅)，从而在沟槽内部保留部分第一多晶硅，并且沟槽内部被保留的多晶硅的上表面高于体区5的下表面，从而形成交叠。
步骤6、在沟槽内部被保留部分多晶硅的硅衬底的外延层内部形成源区；
具体地，如图12所示，可以对沟槽内部被保留的部分多晶硅的硅衬底1进行光刻，从而在栅氧化层3上形成具有源区图形的光刻胶层12(即掩膜)，源区图形暴露出源区区域以及沟槽；
利用光刻胶层12作为掩膜对硅衬底1进行倾斜离子注入并退火，在沟槽两侧分别形成第一源区61和第二源区62(第一源区61和第二源区62位于外延层2内部)，第一源区61和第二源区62的下表面均低于沟槽内部被保留的多晶硅的上表面，从而使源区与沟槽内部被保留的多晶硅之间形成交叠；
其中，在形成第一源区61时，倾斜离子注入方向可以为垂直注入的顺时针方向(如图12所示)，在形成第二源区62时，可以将硅衬底1旋转180度进行注入，即使倾斜离子注入方向为垂直注入的逆时针方向，并且倾斜离子注入的倾斜角度呈不大于10度的角度(例如7度左右)；倾斜离子注入的离子能量可以为100～150KeV，离子剂量可以为1015～1016/cm2，退火的温度可以为800～1100℃，时间可以为20～60分钟。
步骤7、在形成有源区的硅衬底上形成介质层、接触孔和金属层；
具体地，如图13和图14所示，可以在形成有源区6的硅衬底1表面形成厚度为0.2um的不掺杂的硅玻璃，并在不掺杂的硅玻璃上形成厚度为0.8um的磷硅玻璃，从而形成介质层7；对介质层7进行光刻和刻蚀，从而可以在介质层7上形成接触孔；
如图15所示，在形成有接触孔的硅衬底1表面形成金属层，例如可以形成铝/硅/铜合金作为正面金属层8(即源极金属层)，并且可以形成钛、镍、银复合层作为背面金属层(图中未示出)。
进一步地，采用常规工艺完成沟槽型VDMOS器件的制作，例如继续对正面金属层8进行光刻和刻蚀，从而在硅衬底1上形成金属连线结构等，即制得沟槽型VDMOS器件。
本实施例的沟槽型VDMOS器件包括硅衬底1，在硅衬底1的外延层2内部设有沟槽，在所述沟槽的内表面和所述外延层2表面设有栅氧化层3，在所述沟槽下部的栅氧化层3上设有多晶硅4，在所述沟槽上部的栅氧化层3上设有T字形介质层7，所述T字形介质层7的底部位于所述多晶硅4上，端部位于所述外延层2表面的栅氧化层3上。并且，在硅衬底1的外延层2内部还设有体区5和源区6，源区6通过上述倾斜离子注入并退火所形成，该源区6呈类似L字形，其一端邻接外延层2上表面，另一端邻接沟槽外壁。进一步地，该沟槽型VDMOS器件还包括金属层等常规结构。
本发明的沟槽型VDMOS器件，在沟槽内部下方具有多晶硅，在沟槽内部上方具有介质层，栅极多晶硅与位于介质层上的源极金属层之间的间距相对加大，源区与栅极多晶硅的交叠面积相对减小，因此寄生电容C3和C1相对减小，沟槽型VDMOS器件的栅源电容Cgs有所降低。
实施例2
本实施例的沟槽型VDMOS器件的制造方法，除步骤5和步骤6与实施例1略有不同外，其余工艺与实施例1相同。
本实施例的步骤5中，在去除沟槽内部的部分多晶硅时，对沟槽内部多晶硅的刻蚀量相对较小；本实施例的步骤6中，利用光刻胶层作为掩膜并对硅衬底进行常规的垂直离子注入(即倾斜角度为0度)并退火，从而在硅衬底的外延层内部形成源区，并且该源区与沟槽内部被保留的多晶硅之间形成交叠。
如图16所示，本实施例的沟槽型VDMOS器件包括硅衬底1，在硅衬底1的外延层2内部设有沟槽，在所述沟槽的内表面和所述外延层2表面设有栅氧化层3，在所述沟槽下部的栅氧化层3上设有多晶硅4，在所述沟槽上部的栅氧化层3上设有T字形介质层7，所述T字形介质层7的底部位于所述多晶硅4上，端部位于所述外延层2表面的栅氧化层3上。并且，在硅衬底1的外延层2内部还设有体区5和源区6，源区6通过常规的垂直离子注入并退火所形成，该源区6呈矩形。进一步地，该沟槽型VDMOS器件还包括金属层(如正面金属层8和背面金属层9)等常规结构。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种沟槽型VDMOS器件的制造方法，其特征在于，至少包括如下步骤：
在硅衬底的外延层内部形成体区；
在硅衬底的外延层内部形成沟槽，并在形成有所述沟槽的硅衬底表面形成栅氧化层；
在所述栅氧化层表面形成多晶硅层；
去除所述沟槽外部的多晶硅层和所述沟槽内部的部分多晶硅，并使沟槽内部被保留的部分多晶硅的上表面高于所述体区的下表面。
2.根据权利要求1所述的制造方法，其特征在于，还包括：
在所述沟槽内部被保留部分多晶硅的硅衬底的栅氧化层上形成掩膜；
利用所述掩膜对硅衬底进行倾斜离子注入并退火，在所述沟槽两侧形成源区，所述源区的下表面低于所述沟槽内部被保留的多晶硅的上表面；
其中，所述倾斜离子注入的注入方向与垂直注入方向间的倾斜角度不大于30度。
3.根据权利要求2所述的制造方法，其特征在于，所述倾斜离子注入的离子能量为100～150KeV，离子剂量为1015～1016/cm2，所述退火的温度为800～1100℃，时间为20～60分钟。
4.一种沟槽型VDMOS器件的制造方法，其特征在于，包括如下顺序进行的步骤：
在硅衬底的外延层内部形成体区；
在形成有所述体区的硅衬底的外延层内部形成沟槽；
在形成有所述沟槽的硅衬底表面形成栅氧化层；
在所述栅氧化层表面形成多晶硅层；
去除所述沟槽外部的多晶硅层和所述沟槽内部的部分多晶硅，并使沟槽内部被保留的部分多晶硅的上表面高于所述体区的下表面；
在所述沟槽内部被保留部分多晶硅的硅衬底的外延层内部形成源区；
在形成有所述源区的硅衬底上形成介质层、接触孔和金属层。
5.根据权利要求4所述的制造方法，其特征在于，所述在硅衬底的外延层内部形成体区，具体包括：向所述硅衬底注入P型离子并退火，在所述硅衬底的外延层内部形成体区，所述P型离子的能量为80～120KeV，剂量为1013～1014/cm2，所述退火的温度为1100～1200℃，时间为50～200分钟。
6.根据权利要求4所述的制造方法，其特征在于，所述在形成有所述沟槽的硅衬底表面形成栅氧化层，具体包括：在900～1100℃的温度下在形成有所述沟槽的硅衬底表面生长厚度为0.02～0.2um的氧化层。
7.根据权利要求4所述的制造方法，其特征在于，所述在所述栅氧化层表面形成多晶硅层，具体包括：在500～700℃的温度下在所述栅氧化层表面生长厚度为0.1～0.3um的多晶硅层。
8.根据权利要求4至7任一所述的制造方法，其特征在于，所述在所述沟槽内部被保留部分多晶硅的硅衬底的外延层内部形成源区，具体包括：
在所述沟槽内部被保留部分多晶硅的硅衬底的栅氧化层上形成掩膜；
利用所述掩膜对硅衬底进行倾斜离子注入并退火，在所述沟槽两侧形成源区，所述源区的下表面低于所述沟槽内部被保留的多晶硅的上表面；
其中，所述倾斜离子注入的注入方向与垂直注入方向间的倾斜角度不大于30度。
9.根据权利要求8所述的制造方法，其特征在于，所述倾斜离子注入的离子能量为100～150KeV，离子剂量为1015～1016/cm2，所述退火的温度为800～1100℃，时间为20～60分钟。
10.一种沟槽型VDMOS器件，其特征在于，包括硅衬底，在所述硅衬底的外延层内部设有沟槽，其特征在于，在所述沟槽的内表面和所述外延层表面设有栅氧化层，在所述沟槽下部的栅氧化层上设有多晶硅，在所述沟槽上部的栅氧化层上设有T字形介质层，所述T字形介质层的底部位于所述多晶硅上，端部位于所述外延层表面的栅氧化层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410220684.6A CN105097543A (zh) | 2014-05-23 | 2014-05-23 | 一种沟槽型vdmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410220684.6A CN105097543A (zh) | 2014-05-23 | 2014-05-23 | 一种沟槽型vdmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105097543A true CN105097543A (zh) | 2015-11-25 |
Family
ID=54577695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410220684.6A Pending CN105097543A (zh) | 2014-05-23 | 2014-05-23 | 一种沟槽型vdmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097543A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110581071A (zh) * | 2019-08-20 | 2019-12-17 | 深圳市锐骏半导体股份有限公司 | 一种降低沟槽型dmos生产成本的方法 |
| CN116779664A (zh) * | 2023-08-22 | 2023-09-19 | 深圳芯能半导体技术有限公司 | 一种具电极间电容结构的igbt芯片及其制作方法 |
| WO2024109118A1 (zh) * | 2022-11-22 | 2024-05-30 | 华润微电子（重庆）有限公司 | 一种沟道长度可控的自对准沟槽型功率器件及其制作方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001119023A (ja) * | 1999-10-20 | 2001-04-27 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| US6316806B1 (en) * | 1999-03-31 | 2001-11-13 | Fairfield Semiconductor Corporation | Trench transistor with a self-aligned source |
| US20020127831A1 (en) * | 2001-03-12 | 2002-09-12 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacturing |
| CN1447982A (zh) * | 2000-07-20 | 2003-10-08 | 快捷半导体有限公司 | 功率mosfet及利用自对准体注入制作其的方法 |
| CN101379610A (zh) * | 2006-02-10 | 2009-03-04 | 飞兆半导体公司 | 用于功率mosfet应用的低电阻栅极及其制造方法 |
| US20100013552A1 (en) * | 2008-07-15 | 2010-01-21 | Maxpower Semiconductor Inc. | MOSFET Switch with Embedded Electrostatic Charge |
| US20110193131A1 (en) * | 2009-09-21 | 2011-08-11 | Maxpower Semiconductor Inc. | Devices, Structures, and Methods Using Self-Aligned Resistive Source Extensions |
-
2014
- 2014-05-23 CN CN201410220684.6A patent/CN105097543A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316806B1 (en) * | 1999-03-31 | 2001-11-13 | Fairfield Semiconductor Corporation | Trench transistor with a self-aligned source |
| JP2001119023A (ja) * | 1999-10-20 | 2001-04-27 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| CN1447982A (zh) * | 2000-07-20 | 2003-10-08 | 快捷半导体有限公司 | 功率mosfet及利用自对准体注入制作其的方法 |
| US20020127831A1 (en) * | 2001-03-12 | 2002-09-12 | Semiconductor Components Industries, Llc | Semiconductor component and method of manufacturing |
| CN101379610A (zh) * | 2006-02-10 | 2009-03-04 | 飞兆半导体公司 | 用于功率mosfet应用的低电阻栅极及其制造方法 |
| US20100013552A1 (en) * | 2008-07-15 | 2010-01-21 | Maxpower Semiconductor Inc. | MOSFET Switch with Embedded Electrostatic Charge |
| US20110193131A1 (en) * | 2009-09-21 | 2011-08-11 | Maxpower Semiconductor Inc. | Devices, Structures, and Methods Using Self-Aligned Resistive Source Extensions |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110581071A (zh) * | 2019-08-20 | 2019-12-17 | 深圳市锐骏半导体股份有限公司 | 一种降低沟槽型dmos生产成本的方法 |
| WO2024109118A1 (zh) * | 2022-11-22 | 2024-05-30 | 华润微电子（重庆）有限公司 | 一种沟道长度可控的自对准沟槽型功率器件及其制作方法 |
| CN116779664A (zh) * | 2023-08-22 | 2023-09-19 | 深圳芯能半导体技术有限公司 | 一种具电极间电容结构的igbt芯片及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108649072B (zh) | 一种低导通电阻的沟槽mosfet器件及其制造方法 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| CN108172563A (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN114068680A (zh) | 一种分裂栅mos器件及其制备方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN108054211A (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN104900526A (zh) | Vdmos的制造方法和vdmos | |
| CN104217950A (zh) | 一种平面vdmos器件及其制造方法 | |
| CN114361242B (zh) | 一种可调节阈值电压的平面型碳化硅mosfet及其制备方法 | |
| CN111129108A (zh) | 晶体管终端结构及其制造方法 | |
| CN111816709B (zh) | 一种屏蔽闸沟槽式功率金属氧化物半导体场效晶体管 | |
| CN104465773A (zh) | 金属氧化物半导体场效应管的终端结构及其制造方法 | |
| CN101752311B (zh) | 功率mos晶体管与肖特基二极管的集成方法及结构 | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| CN110047831B (zh) | 一种半导体功率器件及其制备方法 | |
| CN113517350A (zh) | 一种低压屏蔽栅mosfet器件及其制作方法 | |
| CN207852683U (zh) | 一种低导通电阻的沟槽mosfet器件 | |
| CN206976352U (zh) | 一种降低导通电阻的功率半导体器件 | |
| CN104810289A (zh) | 一种vdmos管的制造方法和vdmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |
|
| RJ01 | Rejection of invention patent application after publication |