CN101752311B - 功率mos晶体管与肖特基二极管的集成方法及结构 - Google Patents
功率mos晶体管与肖特基二极管的集成方法及结构 Download PDFInfo
- Publication number
- CN101752311B CN101752311B CN2008100441263A CN200810044126A CN101752311B CN 101752311 B CN101752311 B CN 101752311B CN 2008100441263 A CN2008100441263 A CN 2008100441263A CN 200810044126 A CN200810044126 A CN 200810044126A CN 101752311 B CN101752311 B CN 101752311B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- mos transistor
- power mos
- schottky diode
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种功率MOS晶体管与肖特基二极管的集成方法，包括以下步骤：1)在硅片上形成栅极；2)在需要形成肖特基的区域采用形成阻挡层，进行体区注入，并在去除阻挡层之后进行推进；3)接着进行源区注入和推进；4)然后形成深槽接触孔5)进行第一次接触孔注入，在深槽接触孔侧壁形成欧姆接触，并进行快速热退火；6)进行第二次接触孔注入，在深槽接触孔底部形成肖特基接触；7)继续后续工艺形成MOS管。本发明还公开了一种肖特基二极管集成在功率MOS晶体管接触孔底部。利用本发明方法制备的集成电路不仅减少所占用的面积，更能够减少工艺步骤，降低成本。
Description
技术领域
本发明涉及半导体集成电路结构以及制造技术，特别涉及一种功率MOS晶体管与肖特基二极管的集成方法，以及根据上述方法形成的结构。
背景技术
功率MOS晶体管集成肖特基二极管，可以显著提高器件的交频特性。在半导体集成电路中，典型的功率MOS晶体管集成肖特基二极管的结构如图1所示，其左半部分形成功率MOS晶体管，右半部分形成肖特基二极管。
现有的将功率MOS晶体管集成肖特基二极管的方法有以下几大缺点：多一层光刻，成本增加；如图2所示，现有技术中两种器件相互分离，占用较大面积；工艺流程相对较复杂，成本增加。
可见传统的工艺方法虽然能把两种器件集成在一个芯片上，但是由于其存在以上三大缺点，限制了它的市场前景。
发明内容
本发明所要解决的技术问题是提供一种功率MOS晶体管与肖特基二极管的集成方法能够减小制造工艺的成本，使工艺流程简单化。同时本发明还提供一种功率MOS晶体管与肖特基二极管的集成结构，能够减少器件所占用的面积，降低器件成。
为解决上述技术问题，本发明功率MOS晶体管与肖特基二极管的集成方法的技术方案是，包括以下步骤：
在硅片上形成栅极；
2)在需要形成肖特基的区域采用形成阻挡层，进行体区注入，并在去除阻挡层之后进行推进；
3)接着进行源区注入和推进；
4)然后形成深槽接触孔；
5)进行第一次接触孔注入，在深槽接触孔侧壁形成欧姆接触，并进行快速热退火；所述第一次接触孔注入的注入杂质为BF2、倾斜40度～60度，所述第一次接触孔注入后快速热退火的温度为600摄氏度～1050摄氏度、时间为10秒～40秒；
6)进行第二次接触孔注入，在深槽接触孔底部形成肖特基接触；所述第二次接触孔注入的注入杂质为B、注入剂量为2E12CM-2～8E12CM-2；
7)继续后续工艺形成MOS管。
作为本发明功率MOS晶体管与肖特基二极管的集成方法的进一步改进是，步骤4)可以分为以下几个步骤：
a在硅衬底上依次形成硬质掩膜层和光刻胶作为保护层；
b进行接触孔的曝光，刻蚀到硅衬底表面；
c进行深槽接触孔刻蚀。
本发明功率MOS晶体管与肖特基二极管的集成结构的技术方案是，肖特基二极管集成在功率MOS晶体管接触孔底部。
本发明功率MOS晶体管与肖特基二极管的集成方法将肖特基二极管嵌套在MOS晶体管每个单元内，大大简化工艺流程，更重要的是节省一个光 刻层。并且利用本发明方法形成的结构缩小了芯片面积。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为已有技术中肖特基二极管和功率MOS器件集成结构示意图；
图2为现有肖特基二极管与功率MOS器件集成结构版图面积示意图；
图3为本发明方法流程示意图；
图4为本发明方法流程结构示意图；
图5为本发明肖特基二极管与功率MOS器件集成结构截面示意图；
图6为本发明版图面积示意图。
具体实施方式
如图3所示，采用本发明方法集成肖特基二极管和功率MOS晶体管集成包括以下步骤：
首先，采用常规的工艺步骤，在硅衬底上采用干法刻蚀形成功率MOS晶体管的沟槽型的栅极。
其次，如图4a所示，在后续工艺中需要形成接触孔的区域，也就是在需要形成肖特基的区域，形成阻挡层。该阻挡层可以避免在后续的体区注入影响到需要形成肖特基的区域。阻挡层可以采用光刻胶形成阻挡层。在形成阻挡层之后，在硅衬底上进行体区注入，此处采用B进行体区注入，注入能量为80-280KEV，接着去除阻挡层，在去除阻挡层之后进行体区推进，可以采用热处理方法进行推进，推进的时间为30-120分钟，温度为1000-1150摄氏度。
接着，如图4b所示，采用常规的工艺进行MOS管的源区注入和推进，其中源区注入的离子为As，注入能量为60-100kev，推进时工艺参数为温度为900-1000摄氏度，时间为10-40分钟。
然后，如图4c所示，首先，在硅衬底上依次形成硬质掩膜层和光刻胶作为保护层，然后进行接触孔的曝光，刻蚀到硅衬底表面。如图4d所示，进行深槽接触孔刻蚀，刻蚀深度为0.5-0.7μm。
如图4e所示，进行第一次接触孔注入，注入离子为BF2，倾斜40-60度，然后快速热退火的温度为600-1050摄氏度，时间为10-40秒，在深槽接触孔侧壁形成欧姆接触。形成欧姆接触可以在整个侧壁，也可以在上半部，只要离子保证不注到深槽接触孔底部就可以了。进行快速热退火时，退火的温度在600-1050摄氏度，时间控制在10-40S范围内。
如图4f所示，进行第二次接触孔注入，注入B，注入剂量为2E12CM-2～8E12CM-2，在深槽接触孔底部形成肖特基接触。
最后形成了集成在功率MOS晶体管内的肖特基二极管，其截面图如图5所示，肖特基二极管集成在功率MOS晶体管接触孔底部。如图6所示，采用本发明的肖特基二极管和功率MOS晶体管集成的器件，其版图面积仅仅为功率MOS晶体管的版图面积，而减少了肖特基二极管的版图面积，因此减少了器件的面积。
而且采用本发明方法不需要在功率MOS晶体管之外打开一块区域以形成肖特基图形，因此不仅仅缩小了芯片面积，而且节省了一套光刻版，简化了工艺流程。
Claims (6)
1.一种功率MOS晶体管与肖特基二极管的集成方法，其特征在于，包括以下步骤：
1)在硅片上形成沟槽栅极；
2)在需要形成肖特基的区域采用形成阻挡层，进行体区注入，并在去除阻挡层之后进行推进；
3)接着进行源区注入和推进；
4)然后形成深槽接触孔；
5)进行第一次接触孔注入，在深槽接触孔侧壁形成欧姆接触，并进行快速热退火；所述第一次接触孔注入的注入杂质为BF2、倾斜40度～60度，所述第一次接触孔注入后快速热退火的温度为600摄氏度～1050摄氏度、时间为10秒～40秒；
6)进行第二次接触孔注入，在深槽接触孔底部形成肖特基接触；所述第二次接触孔注入的注入杂质为B、注入剂量为2E12CM-2～8E12CM-2；
7)继续后续工艺形成MOS管。
2.根据权利要求1所述的功率MOS晶体管与肖特基二极管的集成方法，其特征在于，步骤2)中采用光刻胶做阻挡层。
3.根据权利要求1所述的功率MOS晶体管与肖特基二极管的集成方法，其特征在于，步骤2)中采用B进行体区注入，注入能量为80-280KEV。
4.根据权利要求1所述的功率MOS晶体管与肖特基二极管的集成方法，其特征在于，步骤2)中采用热处理方法进行推进，推进的时间为30-120分钟，温度为1000-1150摄氏度。
5.根据权利要求1所述的功率MOS晶体管与肖特基二极管的集成方法，其特征在于，步骤4)可以分为以下几个步骤：
a在硅衬底上依次形成硬质掩膜层和光刻胶作为保护层；
b进行接触孔的曝光，刻蚀到硅衬底表面；
c进行深槽接触孔刻蚀。
6.根据权利要求5所述的功率MOS晶体管与肖特基二极管的集成方法，其特征在于，步骤c中的深槽接触孔刻蚀深度为0.5-0.7μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100441263A CN101752311B (zh) | 2008-12-17 | 2008-12-17 | 功率mos晶体管与肖特基二极管的集成方法及结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100441263A CN101752311B (zh) | 2008-12-17 | 2008-12-17 | 功率mos晶体管与肖特基二极管的集成方法及结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101752311A CN101752311A (zh) | 2010-06-23 |
| CN101752311B true CN101752311B (zh) | 2012-04-18 |
Family
ID=42479039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100441263A Active CN101752311B (zh) | 2008-12-17 | 2008-12-17 | 功率mos晶体管与肖特基二极管的集成方法及结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101752311B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102569207A (zh) * | 2010-12-27 | 2012-07-11 | 上海华虹Nec电子有限公司 | 超级结mosfet中集成肖特基二极管的方法 |
| CN102610523B (zh) * | 2011-01-19 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 在超级结mosfet中集成肖特基二极管的方法 |
| CN103633088B (zh) * | 2012-08-15 | 2016-06-08 | 上海华虹宏力半导体制造有限公司 | 低正向压降快恢复时间的功率二极管的制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1468449A (zh) * | 2000-10-06 | 2004-01-14 | 通用半导体公司 | 内含沟道型肖特基整流器的沟道型dmos晶体管 |
| CN101051613A (zh) * | 2007-04-29 | 2007-10-10 | 济南晶恒有限责任公司 | 一种功率肖特基器件势垒方法 |
| US7436022B2 (en) * | 2005-02-11 | 2008-10-14 | Alpha & Omega Semiconductors, Ltd. | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
-
2008
- 2008-12-17 CN CN2008100441263A patent/CN101752311B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1468449A (zh) * | 2000-10-06 | 2004-01-14 | 通用半导体公司 | 内含沟道型肖特基整流器的沟道型dmos晶体管 |
| CN100334731C (zh) * | 2000-10-06 | 2007-08-29 | 通用半导体公司 | 内含沟道型肖特基整流器的沟道型dmos晶体管 |
| US7436022B2 (en) * | 2005-02-11 | 2008-10-14 | Alpha & Omega Semiconductors, Ltd. | Enhancing Schottky breakdown voltage (BV) without affecting an integrated MOSFET-Schottky device layout |
| CN101051613A (zh) * | 2007-04-29 | 2007-10-10 | 济南晶恒有限责任公司 | 一种功率肖特基器件势垒方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101752311A (zh) | 2010-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101055842B (zh) | 半导体装置的制造方法 | |
| CN106206735B (zh) | Mosfet及其制造方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN103890922A (zh) | 制造半导体器件的方法 | |
| JP2006114834A (ja) | 半導体装置 | |
| CN101752311B (zh) | 功率mos晶体管与肖特基二极管的集成方法及结构 | |
| CN102074478A (zh) | 一种沟槽式mos的制造工艺方法 | |
| CN102104068A (zh) | 功率mos晶体管的结构及其制备方法 | |
| CN104465391A (zh) | 半导体器件的制造方法 | |
| TW527730B (en) | Semiconductor memory device and manufacturing method thereof | |
| KR101530579B1 (ko) | 반도체 소자 및 이의 제조 방법 | |
| CN102110687B (zh) | 沟槽mos器件 | |
| JP4676708B2 (ja) | 半導体装置の製造方法 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| JP2011066158A (ja) | 半導体装置およびその製造方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN104810288A (zh) | 一种dmos器件的制造方法 | |
| KR100906557B1 (ko) | 반도체소자 및 그 제조방법 | |
| CN105655253B (zh) | 半导体结构及其形成方法 | |
| TWI529944B (zh) | 高介電金屬閘極技術中用於無嵌入式矽鍺之改進的矽化物形成而自ｐ型場效電晶體源極汲極區之通道矽鍺的移除 | |
| CN112038237A (zh) | 一种沟槽mosfet的制造方法 | |
| CN105845614A (zh) | 半导体器件及其制作方法 | |
| CN114068673B (zh) | 超结沟槽栅mosfet及制造方法 | |
| CN102110614B (zh) | 高k金属栅mos晶体管的制造方法 | |
| CN103187287B (zh) | 一种沟槽半导体分立器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI Effective date: 20131216 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20131216 Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge Patentee before: Shanghai Huahong NEC Electronics Co., Ltd. |