CN103633088B - 低正向压降快恢复时间的功率二极管的制造方法 - Google Patents

低正向压降快恢复时间的功率二极管的制造方法 Download PDF

Info

Publication number
CN103633088B
CN103633088B CN201210290623.8A CN201210290623A CN103633088B CN 103633088 B CN103633088 B CN 103633088B CN 201210290623 A CN201210290623 A CN 201210290623A CN 103633088 B CN103633088 B CN 103633088B
Authority
CN
China
Prior art keywords
contact hole
carries out
time
recovery
voltage drop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210290623.8A
Other languages
English (en)
Other versions
CN103633088A (zh
Inventor
罗清威
房宝青
左燕丽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210290623.8A priority Critical patent/CN103633088B/zh
Publication of CN103633088A publication Critical patent/CN103633088A/zh
Application granted granted Critical
Publication of CN103633088B publication Critical patent/CN103633088B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明公开了一种低正向压降快恢复时间的功率二极管的制造方法，包含：第1步，在重掺杂的N型硅衬底上的N型外延层中刻蚀出沟槽，制作栅氧化层，之后沟槽内淀积多晶硅栅极；第2步，进行体区的离子注入及扩散，形成器件的体区；第3步，在器件表面长一层硬掩膜并涂覆光刻胶并曝光显影，以打开硬掩膜的接触区，再去除光刻胶；第4步，硬掩膜打开之后，进行第一次接触孔刻蚀，然后进行一次杂质离子注入；接着再进行第二次沟接触孔刻蚀；第5步，去除硬掩膜，对硅表面进行缺陷的修复及清洗工艺；第6步，进行金属硅化物的淀积，进行接触孔内部的金属填充，然后整个器件的正面淀积一层铝作为器件的阳极，在器件的背面淀积金属作为器件的阴极。

Description

低正向压降快恢复时间的功率二极管的制造方法
技术领域
本发明涉及半导体领域，特别是指一种低正向压降快恢复时间的功率二极管，本发明还涉及所述低正向压降快恢复时间的功率二极管的制造方法。
背景技术
随着智能手机、平板电脑等便携式电子产品的普及程度的提高，这些产品的续航能力成了它们非常大的短板，为了提高这些便携式产品的续航能力，用到这些产品上的半导体元件必须具有低损耗、高效率等特性。
目前具有较低正向导通压降的整流二极管即超级势垒整流二极管，该结构利用MOSFET的低开启电压实现低的正向导通压降，但是该器件由于其体内寄生的PN结二极管的限制，导致其关断恢复时间比传统的二极管没有任何提高。因此，传统的超级势垒整流二极管是一种低损耗同时也是恢复时间较慢的整流器件。
发明内容
本发明所要解决的技术问题是提供一种低正向压降快恢复时间的功率二极管，其具有较低的正向压降的同时，具有关断快速恢复的特性。
本发明所要解决的另一技术问题是提供所述的低正向压降快恢复时间的功率二极管的制造方法。
为解决上述问题，本发明所述的低正向压降快恢复时间的功率二极管，其N型外延层具有正面金属及背面金属。
在所述N型外延层的背面淀积有金属作为低正向压降快恢复时间的功率二极管的阴极。
在N型外延层正面的上部具有沟槽，沟槽内壁附着栅氧化层并填充满多晶硅，N型外延层正面的上部具有体区，N型外延层的正面的表层具有重掺杂的P型区，沟槽内的多晶硅具有填充有金属的接触孔将栅极引出，沟槽之间也具有填充有金属的接触孔，连接到N型外延层中与N型外延层形成肖特基二极管。
所述N型外延层的正面淀积正面金属层，沟槽内的接触孔与构成肖特基二极管的接触孔连接到正面金属层形成所述功率二极管的阳极。
本发明所述的低正向压降快恢复时间的功率二极管的制造方法，包含如下工艺步骤：
第1步，在重掺杂的N型硅衬底上的N型外延层中刻蚀出沟槽，进行硅表面处理及牺牲氧化层，制作栅氧化层，之后沟槽内淀积多晶硅栅极。
第2步，进行体区的离子注入及扩散，形成器件的体区，再进行一次离子注入，形成重参杂的P型区。
第3步，在器件表面长一层硬掩膜并涂覆光刻胶并曝光显影，以打开硬掩膜的接触区，再去除光刻胶。
第4步，硬掩膜打开之后，进行第一次接触孔刻蚀，然后对肖特基二极管接触孔区域进行一次杂质离子注入，接着再进行第二次沟接触孔刻蚀，使接触孔底部露出N型外延层。
第5步，去除硬掩膜，对硅表面进行缺陷的修复及清洗工艺。
第6步，进行金属硅化物的淀积，进行接触孔内部的金属填充，然后整个器件的正面淀积一层铝作为器件的阳极，在器件的背面依次淀积钛、镍、银作为器件的阴极。
较佳地，所述第1步中，刻蚀的沟槽深度为1～2μm。
较佳地，所述第2步中，重掺杂离子注入可以是带着体区掩膜注入，也可以对整个器件进行注入，所注入的P型杂质离子为硼，剂量为1x1015～3x1015cm-2。
较佳地，所述第4步中，第一次接触孔刻蚀的深度为0.2～0.4μm，P型杂质注入的剂量为1x1015～3x1015cm-2，第二次接触孔刻蚀的深度为0.2～0.3μm，第二次接触孔刻蚀是在第一次接触孔刻蚀的基础上继续进行。
较佳地，所述第6步中，背面淀积的金属依次是钛、镍、银，接触孔内填充的金属与N型外延层接触形成肖特基二极管，包含所有通过势垒技术与N型外延层接触所形成的肖特基管。
本发明所述的低正向压降快恢复时间的功率二极管，在传统MOSFET基础上将MOS结构的开启电压做到0.3V甚至更低，并在MOSFET的体区与外延之间内置肖特基二极管，将MOSFET正面的源极和栅极用表面金属直接短接形成器件的阳极，背面是器件的阴极。当阳极加压时，随着阳极电压不断上升,当阳极电压到MOS结构的开启电压时，MOS器件导通，此时器件自身的PN结二极管和集成的肖特基二极管都未开启，器件的正向电流将沿着MOS的沟道流到阴极，器件的正向压降为MOS管的压降；器件关断时，MOS结构表面的导电沟道消失，N型外延内的载流子将通过肖特基结形成的耗尽层抽走，由于肖特基结相对于PN结有更快的恢复时间，因此，此器件N型外延内的载流子会比传统PN结器件消失得更快。通过上述方法，即可形成低正向导通压降和快关断时间的半导体器件。
附图说明
图1是本发明制造工艺第1步示意图；
图2是本发明制造工艺第2步示意图；
图3是本发明制造工艺第3步示意图；
图4是本发明制造工艺第4步示意图；
图5是本发明制造工艺第5步示意图；
图6是本发明制造工艺第6步示意图；
图7是本发明等效电路图；
图8是本发明制造工艺流程图。
附图标记说明
1是硅衬底，2是N型外延层，3是沟槽，4是栅氧化层，5是多晶硅栅极，6是体区，7是重掺杂P型区，8是硬掩膜，9是接触孔，10是阳极金属，11是阴极金属。
具体实施方式
本发明所述的低正向压降快恢复时间的功率二极管的结构如图6所示，其是在N型外延层2具有正面金属10及背面金属11。
在所述N型外延层2的背面淀积有金属作为低正向压降快恢复时间的功率二极管的阴极。
在N型外延层2中，具有沟槽3，沟槽3内壁附着栅氧化层4并填充满多晶硅5，N型外延层2上部具有体区6，N型外延层2的正面的表层具有重掺杂的P型区7，沟槽3内的多晶硅5中具有填充有金属的接触孔9将栅极引出，沟槽3之间也具有填充有金属的接触孔9，连接到N型外延层2中与N型外延层形成肖特基二极管。
所述N型外延层2的正面淀积正面金属层10，沟槽3内的接触孔9与构成肖特基二极管的接触孔9连接到正面金属层10形成所述功率二极管的阳极。
本发明所述的低正向压降快恢复时间的功率二极管的制造方法，结合附图列举一实施例说明如下：
第1步，请参考图1，在重掺杂的N型硅衬底1上的N型外延层2中刻蚀出沟槽3，沟槽3深度1～2μm，进行硅表面处理牺牲氧化层制作栅氧化层4，之后在沟槽3内淀积多晶硅5完成沟槽型栅极。
第2步，参考图2，进行体区6的离子注入及扩散，形成器件的体区6，再进行一次离子注入。离子注入可以是带着体区掩膜注入，也可以对整个器件进行注入，所注入的P型杂质离子为硼，剂量为1x1015～3x1015cm-2。
第3步，参考图3，在器件表面长一层硬掩膜8并涂覆光刻胶并曝光显影，以打开硬掩膜的接触区，再去除光刻胶。
第4步，参考图4，硬掩膜打开之后，进行第一次接触孔9刻蚀，然后进行一次杂质离子注入，接着再进行第二次沟接触孔9刻蚀，使接触孔9底部露出N型外延层2。第一次接触孔刻蚀的深度为0.2～0.4μm，P型杂质注入的剂量为1x1015～3x1015cm-2，第二次接触孔刻蚀的深度为0.2～0.3μm，第二次接触孔刻蚀是在第一次接触孔刻蚀的基础上继续进行。
第5步，参考图5，去除硬掩膜8，对硅表面进行缺陷的修复及清洗工艺。
第6步，参考图6，进行金属硅化物的淀积，进行接触孔9内部的金属填充，然后整个器件的正面淀积一层铝作为器件的阳极10，在器件的背面依次淀积钛、镍、银作为器件的阴极11。器件制作完成。其中，接触孔9内填充的金属与N型外延层接触形成肖特基二极管，包含通过所有势垒技术与N型外延层接触所形成的肖特基管。
以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种低正向压降快恢复时间的功率二极管的制造方法，其特征在于：包含如下工艺步骤：
第1步，在重掺杂的N型硅衬底上的N型外延层中刻蚀出沟槽，进行硅表面处理及牺牲氧化层，制作栅氧化层，之后沟槽内淀积多晶硅栅极；
第2步，进行体区的离子注入及扩散，形成器件的体区；再进行一次离子注入，形成重掺杂的P型区；
第3步，在器件表面长一层硬掩膜并涂覆光刻胶并曝光显影，以打开硬掩膜的接触区，再去除光刻胶；
第4步，硬掩膜打开之后，进行第一次接触孔刻蚀，然后对肖特基二极管接触孔区域进行一次杂质离子注入；接着再进行第二次沟接触孔刻蚀，使接触孔底部露出N型外延层；
第5步，去除硬掩膜，对硅表面进行缺陷的修复及清洗工艺；
第6步，进行金属硅化物的淀积，进行接触孔内部的金属填充，然后整个器件的正面淀积一层铝作为器件的阳极，在器件的背面淀积金属作为器件的阴极。
2.如权利要求1所述的低正向压降快恢复时间的功率二极管的制造方法，其特征在于：所述第1步中，刻蚀的沟槽深度为1～2μm。
3.如权利要求1所述的低正向压降快恢复时间的功率二极管的制造方法，其特征在于：所述第2步中，重掺杂离子注入可以是带着体区掩膜注入，也可以对整个器件进行注入，所注入的P型杂质离子为硼，剂量为1x1015～3x1015cm-2。
4.如权利要求1所述的低正向压降快恢复时间的功率二极管的制造方法，其特征在于：所述第4步中，第一次接触孔刻蚀的深度为0.2～0.4μm，P型杂质注入的剂量为1x1015～3x1015cm-2，第二次接触孔刻蚀的深度为0.2～0.3μm，第二次接触孔刻蚀是在第一次接触孔刻蚀的基础上继续进行。
5.如权利要求1所述的低正向压降快恢复时间的功率二极管的制造方法，其特征在于：所述第6步中，背面淀积的金属依次是钛、镍、银，接触孔内填充的金属与N型外延层接触形成肖特基二极管，所述的肖特基二极管包含所有通过势垒技术与N型外延层接触所形成的肖特基二极管。
CN201210290623.8A 2012-08-15 2012-08-15 低正向压降快恢复时间的功率二极管的制造方法 Active CN103633088B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210290623.8A CN103633088B (zh) 2012-08-15 2012-08-15 低正向压降快恢复时间的功率二极管的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210290623.8A CN103633088B (zh) 2012-08-15 2012-08-15 低正向压降快恢复时间的功率二极管的制造方法

Publications (2)

Publication Number Publication Date
CN103633088A CN103633088A (zh) 2014-03-12
CN103633088B true CN103633088B (zh) 2016-06-08

Family

ID=50213943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210290623.8A Active CN103633088B (zh) 2012-08-15 2012-08-15 低正向压降快恢复时间的功率二极管的制造方法

Country Status (1)

Country Link
CN (1) CN103633088B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136368A (zh) * 2006-08-30 2008-03-05 上海华虹Nec电子有限公司 集成肖特基二极管的沟槽型mos的制作方法
CN101752311A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 功率mos晶体管与肖特基二极管的集成方法及结构
CN102315220A (zh) * 2010-07-01 2012-01-11 力士科技股份有限公司 一种半导体集成电路及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362547B2 (en) * 2005-02-11 2013-01-29 Alpha & Omega Semiconductor Limited MOS device with Schottky barrier controlling layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101136368A (zh) * 2006-08-30 2008-03-05 上海华虹Nec电子有限公司 集成肖特基二极管的沟槽型mos的制作方法
CN101752311A (zh) * 2008-12-17 2010-06-23 上海华虹Nec电子有限公司 功率mos晶体管与肖特基二极管的集成方法及结构
CN102315220A (zh) * 2010-07-01 2012-01-11 力士科技股份有限公司 一种半导体集成电路及其制造方法

Also Published As

Publication number Publication date
CN103633088A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
CN103943688B (zh) 一种肖特基势垒二极管器件结构及其制作方法
CN105655402B (zh) 低压超结mosfet终端结构及其制造方法
CN106057798B (zh) 一种集成沟槽肖特基的mosfet
CN105810754B (zh) 一种具有积累层的金属氧化物半导体二极管
CN104810408A (zh) 一种超势垒整流器件及其制造方法
CN105789331B (zh) 半导体整流器件及其制作方法
TW201114029A (en) IGBT with fast reverse recovery time rectifier and manufacturing method thereof
US9059147B1 (en) Junction barrier schottky (JBS) with floating islands
CN101226883A (zh) 一种半导体整流器件及其制造方法
CN104576361A (zh) 功率二极管的制备方法
CN102610523A (zh) 在超级结mosfet中集成肖特基二极管的方法
CN103325839A (zh) 一种mos超势垒整流器件及其制造方法
CN104124151B (zh) 一种沟槽结构肖特基势垒二极管及其制作方法
CN104241363B (zh) 沟渠式mos整流元件及其制造方法
US10304971B2 (en) High speed Schottky rectifier
CN103337523B (zh) 一种斜沟槽超势垒整流器件及其制造方法
CN103456773B (zh) 肖特基二极管及其制造方法
CN103094358A (zh) 一种肖特基二极管及其制造方法
CN105590965B (zh) 一种开启电压可调的平面型金属氧化物半导体二极管
CN103325846B (zh) 一种斜沟槽肖特基势垒整流器件的制造方法
CN103633088B (zh) 低正向压降快恢复时间的功率二极管的制造方法
CN101789400A (zh) 一种半导体整流器件的制造方法及所得器件
CN105633172A (zh) 肖特基势垒二极管及其制备方法
CN104517961A (zh) 整流器及其制造方法
CN104332499A (zh) 一种vdmos器件及其终端结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant