KR100906557B1 - 반도체소자 및 그 제조방법 - Google Patents

반도체소자 및 그 제조방법 Download PDF

Info

Publication number
KR100906557B1
KR100906557B1 KR1020070138912A KR20070138912A KR100906557B1 KR 100906557 B1 KR100906557 B1 KR 100906557B1 KR 1020070138912 A KR1020070138912 A KR 1020070138912A KR 20070138912 A KR20070138912 A KR 20070138912A KR 100906557 B1 KR100906557 B1 KR 100906557B1
Authority
KR
South Korea
Prior art keywords
high voltage
voltage device
trench
device region
region
Prior art date
Application number
KR1020070138912A
Other languages
English (en)
Other versions
KR20090070783A (ko
Inventor
문남칠
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070138912A priority Critical patent/KR100906557B1/ko
Publication of KR20090070783A publication Critical patent/KR20090070783A/ko
Application granted granted Critical
Publication of KR100906557B1 publication Critical patent/KR100906557B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode

Abstract

실시예에 따른 반도체소자는 저전압소자영역과 고전압소자영역 포함하는 반도체소자에 있어서, 상기 고전압소자영역은, 상기 고전압소자영역 내에 형성된 트렌치 절연층; 상기 고전압소자영역 내의 상기 트렌치 절연층의 일측에 형성된 드레인영역; 상기 고전압소자영역 내의 상기 트렌치 절연층 상에 형성된 소자분리막; 상기 고전압소자영역 내의 상기 트렌치 절연층의 타측에 형성된 트렌치 게이트; 상기 고전압소자영역 내의 상기 소자분리막 상에 형성된 게이트; 및 상기 고전압소자영역 내의 상기 트렌치 절연층 타측에 형성된 소스영역;을 포함하는 것을 특징으로 한다.
트렌치 모스펫(Trench MOSFET), 측면확산(lateral diffusion)

Description

반도체소자 및 그 제조방법{Semiconductor Device and Method for manufacturing the same}
실시예는 반도체소자 및 그 제조방법에 관한 것이다.
종래기술에 따른 트렌치 모스펫(Trench MOSFET)(미도시)은 이온주입 및 확산 공정을 이용하여 드레인(drain) 구조를 형성함으로 트렌치(Trench) MOSFET 면적을 줄이는데 한계가 있다. 이는 드레인(drain)의 측면확산(lateral diffusion)에 의한 BV(Breakdown Voltage) 저하 때문이다.
실시예는 트렌치 MOSFET에서 종래의 확산에 의해 형성되는 드레인(drain) 면적을 줄임으로써, 트렌치 MOSFET의 전기적 특성 저하 없이 전력소자의 면적을 줄일 수 있는 반도체소자 및 그 제조방법을 제공하고자 한다.
실시예에 따른 반도체소자는 저전압소자영역과 고전압소자영역 포함하는 반도체소자에 있어서, 상기 고전압소자영역은, 상기 고전압소자영역 내에 형성된 트렌치 절연층; 상기 고전압소자영역 내의 상기 트렌치 절연층의 일측에 형성된 드레인영역; 상기 고전압소자영역 내의 상기 트렌치 절연층 상에 형성된 소자분리막; 상기 고전압소자영역 내의 상기 트렌치 절연층의 타측에 형성된 트렌치 게이트; 상기 고전압소자영역 내의 상기 소자분리막 상에 형성된 게이트; 및 상기 고전압소자영역 내의 상기 트렌치 절연층 타측에 형성된 소스영역;을 포함하는 것을 특징으로 한다.
또한, 실시예에 따른 반도체소자의 제조방법은 저전압소자영역과 고전압소자영역을 설정하는 단계; 상기 고전압소자영역 내에 트렌치 절연층을 형성하는 단계; 상기 고전압소자영역 내의 상기 트렌치 절연층의 일측에 드레인영역을 형성하는 단계; 상기 고전압소자영역 내의 상기 트렌치 절연층 상에 소자분리막을 형성하는 단계; 상기 고전압소자영역 내의 상기 트렌치 절연층의 타측에 트렌치 게이트를 형성하는 단계; 상기 고전압소자영역 내의 상기 소자분리막 상에 게이트를 형성하는 단 계; 상기 고전압소자영역 내의 상기 트렌치 절연층 타측에 소스영역을 형성하는 단계;를 포함하는 것을 특징으로 한다.
실시예에 따른 반도체소자 및 그 제조방법에 의하면, 트렌치 절연층(trench Isolation)을 바디(Body)와 드레인(Drain)사이에 형성함으로 깊은 드레인(Deep drain)의 측면확산(lateral diffusion)을 억제하여 전력소자(Power device) 면적을 줄일 수 있는 새로운 구조의 트렌치(Trench) MOSFET 구조를 제공한다.
이하, 실시예에 따른 반도체소자 및 그 제조방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
(실시예)
도 1은 실시예에 따른 반도체소자의 단면도이나, 본 발명이 도 1과 같은 구조에 한정되는 것은 아니다.
실시예에 따른 반도체소자는 저전압소자영역(LV)과 고전압소자영역(HV)을 포함하며, 상기 고전압소자영역(HV)은, 상기 고전압소자영역 내에 형성된 트렌치 절연층(150); 상기 고전압소자영역 내의 상기 트렌치 절연층(150)의 일측에 형성된 드레인영역(160); 상기 고전압소자영역 내의 상기 트렌치 절연층(150) 타측에 형성 된 트렌치 게이트(173, 174); 상기 고전압소자영역 내의 상기 트렌치 절연층(150) 상에 형성된 소자분리막(193); 상기 고전압소자영역 내의 상기 소자분리막(193) 상에 형성된 게이트(195); 및 상기 고전압소자영역 내의 상기 트렌치 절연층(150) 타측에 형성된 소스영역(180);을 포함할 수 있다.
실시예에서 상기 고전압소자영역(HV)은 상기 고전압소자영역 내에 형성된 제1 도전형 매립층(120)을 더 포함하고, 상기 트렌치 절연층(150)은 상기 제1 도전형 매립층(120)과 접촉하여 형성될 수 있다.
또한, 실시예에서 상기 드레인영역(160)은 상기 제1 도전형 매립층(120)과 접촉하여 형성될 수 있다.
또한, 상기 트렌치 절연층(150)은 상기 고전압소자영역에 형성된 제1 트렌치(T1)(도 3 참조), 상기 제1 트렌치(T1)의 측벽에 형성된 절연막(152) 및 상기 절연막(152) 상에 형성된 도전성물질(154)을 포함할 수 있다.
도 1에서의 미설명 부호는 아래 제조방법을 설명하면서 설명하기로 한다.
실시예에 따른 반도체소자에 의하면, 트렌치 절연층(trench Isolation)(150)을 바디(Body)(140)와 드레인(Drain)(160)사이에 형성함으로 깊은 드레인(Deep drain)(160)의 측면확산(lateral diffusion)을 억제하여 전력소자(Power device) 면적을 줄일 수 있는 새로운 구조의 트렌치(Trench) MOSFET 구조를 제공할 수 있다.
이하, 도 2 내지 도 12를 참조하여 실시예에 따른 반도체소자의 제조방법을 설명한다.
우선, 도 2와 같이 기판에 저전압소자영역(LV)(210)과 고전압소자영역(HV)(110)을 설정한다. 이후, 고전압소자영역 기판(110)에 제1 도전형 매립층(120)을 형성할 수 있다. 예를 들어, 고전압소자영역 기판(110)이 P형 기판인 경우, 5족 이온을 주입하여 N형 매립층(120)을 형성할 수 있다.
이후, 상기 기판의 전면에 제1 트렌치(T1)(도 3 참조) 형성을 위한 하드마스크를 형성한다. 예를 들어, 제1 산화막(121), 질화막(123), 제2 산화막(125)에 의한 하드마스크를 형성할 수 있다.
다음으로, 도 3과 같이 상기 하드마스크를 감광막(미도시)에 의해 패턴하고, 상기 하드마스크를 식각마스크로 하여 상기 고전압소자영역 기판(110)에 제1 트렌치(T1)를 형성할 수 있다. 이때, 상기 제1 트렌치(T1)에 의해 상기 제1 도전형 매립층(120)의 상측이 노출될 수 있다.
다음으로, 도 4와 같이 상기 제1 트렌치(T1)의 측벽에 절연막(152)을 형성한다. 예를 들어, 상기 제1 트렌치(T1)의 측벽에 열산화에 또는 증착에 의해 산화막 절연막(152)을 형성할 수 있다. 상기 절연막(152)은 열산화인 경우는 제1 트렌치(T1)의 측벽에 형성될 수 있고, 증착에 의한 경우는 제1 트렌치(T1)의 측벽과 하측에도 형성될 수 있다. 한편, 상기 하드마스크 중 제2 산화막(125)는 세정(cleaning)에 의해 제거될 수 있다.
이후, 상기 절연막(152) 상에 도전성물질(154)로 제1 트렌치(T1)를 메워서 트렌치 절연층(150)을 완성할 수 있다. 예를 들어, 폴리실리콘(154)을 증착할 수 있다.
다음으로, 도 5와 같이 상기 질화막(123)을 제거하고 상기 고전압소자영역 기판(110) 내의 상기 트렌치 절연층(150)의 일측에 드레인영역(160)을 형성한다. 예를 들어, 옥시염화인(POCL3)를 이용하여 드레인영역(160)을 형성할 수 있으나 이에 한정되는 것은 아니다. 실시예에서의 드레인영역(160)은 이온주입후 열처리공정에 의해서 상기 제1 도전형 매립층(120)과 접촉되로록 확장될 수 있다. 이러한 드레인영역(160)의 확장은 한번의 열처리에 의해서 또는 추후 진행되는 드리프트영역(130)을 형성하기 위한 열처리에 의해서도 확장이 가능할 수 있다.
이때, 상기 제1 산화막(121)을 그대로 이용하거나 또는 제1 산화막(121) 게거 후 별도의 버퍼산화막(미도시)을 형성한 상태에서 드레인영역(160)이 형성될 수 있다. 한편, 도전성물질(154) 상에도 산화막이 형성된 상태에서 드레인영역(160)이 형성될 수 있다.
다음으로, 도 6과 같이 제1 도전형 드리프트(Drift)영역(130)을 형성할 수 있다. 예를 들어, 5족 이온을 이용하여 이온주입하고 어닐링을 통해 N형 드리프트 영역(130)을 형성할 수 있다.
다음으로, 도 7과 같이 상기 고전압소자영역 기판(110)에 제2 도전형 바디영역(140)을 형성할 수 있다. 예를 들어, 상기 고전압소자영역 기판(110)에 3족 이온을 이온주입하고 어닐링하여 P형 바디영역(140)을 형성할 수 있다.
다음으로, 도 8과 같이 소자분리영역(193)을 형성한다. 예를 들어, 제2 질화막(310)을 형성하고, 소자분리막(193)이 형성될 위치의 제2 질화막(310)을 제거한 후 열산화에 의해 소자분리막(193)을 형성할 수 있으나 이에 한정되는 것은 아니 다.
다음으로, 도 9와 같이 상기 제2 질화막(310)을 제거한 후 제3 질화막(320)을 형성하고, 제2 트렌치(T2)(도 10 참조), 제3 트렌치(T3)(도 10 참조)가 형성될 영역의 제3 질화막(320)과 제1 산화막(121)을 제거하여 트렌치 하드마스크를 패턴한다.
다음으로, 도 10과 같이 트렌치 하드 마스크를 식각마스크로 하여 상기 제2 도전형 바디영역(140)을 선택적으로 식각하여 제2 트렌치(T2), 제3 트렌치(T3)를 형성한다.
다음으로, 도 11과 같이 제3 질화막(320)을 제거한 후 상기 제2 트렌치(T2), 제3 트렌치(T3)의 측벽과 하측에 각각 제1 게이트절연막(171), 제2 게이트절연막(172)을 형성한다. 이후, 제2 트렌치(T2), 제3 트렌치(T3)를 도전성물질로 메워서 제1 트렌치 게이트(173)와 제2 트렌지 게이트(174)를 형성할 수 있다.
다음으로, 도 12와 같이 도전성물질을 기판의 전면에 형성한 후 패턴 후 식각을 통해 소자분리막 상에 게이트(195)와 저전압소자영역에 게이트(220, 230)을 형성한다. 이후, 이온주입에 의해 고전압소자영역의 기판에 소스영역(180)을 형성하고, 저전압소자영역 기판(210)에 소스, 드레인을 형성할 수 있다.
한편, 상기 소자분리막 상에 게이트(195)는 도 11의 공정단계에서 별도로 진행될 수도 있다. 예를 들어, 기판 전면에 도전성물질을 형성하고 소자분리막 상의 게이트가 형성될 위치만을 노출하는 감광막패턴(미도시)을 형성하고, 상기 감광막패턴을 식각마스크로 하여 상기 도전성물질을 식각하여 소자분리막 상에 게이 트(195)와 제1 트렌치 게이트(173), 제2 트렌치 게이트(174)를 함께 형성할 수도 있다.
실시예에 따른 반도체소자의 제조방법에 의하면, 트렌치 절연층(trench Isolation)을 바디(Body)와 드레인(Drain)사이에 형성함으로 깊은 드레인(Deep drain)의 측면확산(lateral diffusion)을 억제하여 전력소자(Power device) 면적을 줄일 수 있는 새로운 구조의 트렌치(Trench) MOSFET 구조를 제공할 수 있다.
본 발명은 기재된 실시예 및 도면에 의해 한정되는 것이 아니고, 청구항의 권리범위에 속하는 범위 안에서 다양한 다른 실시예가 가능하다.
도 1은 실시예에 따른 반도체소자의 단면도.
도 2 내지 도 12는 실시예에 따른 반도체소자의 제조방법의 공정단면도.

Claims (8)

  1. 저전압소자영역과 고전압소자영역 포함하는 반도체소자에 있어서,
    상기 고전압소자영역은,
    상기 고전압소자영역 내에 형성된 트렌치 절연층;
    상기 고전압소자영역 내의 상기 트렌치 절연층의 일측에 형성된 드레인영역;
    상기 고전압소자영역 내의 상기 트렌치 절연층 상에 형성된 소자분리막;
    상기 고전압소자영역 내의 상기 트렌치 절연층의 타측에 형성된 트렌치 게이트;
    상기 고전압소자영역 내의 상기 소자분리막 상에 형성된 게이트; 및
    상기 고전압소자영역 내의 상기 트렌치 절연층 타측에 형성된 소스영역;을 포함하는 것을 특징으로 하는 반도체소자.
  2. 제1 항에 있어서,
    상기 고전압소자영역은,
    상기 고전압소자영역 내에 형성된 제1 도전형 매립층을 더 포함하고,
    상기 트렌치 절연층은 상기 제1 도전형 매립층과 접촉하는 것을 특징으로 하는 반도체소자.
  3. 제2 항에 있어서,
    상기 드레인영역은,
    상기 제1 도전형 매립층과 접촉하여 형성되는 것을 특징으로 하는 반도체소자.
  4. 제1 항 내지 제3 항 중 어느 하나의 항에 있어서,
    상기 트렌치 절연층은,
    상기 고전압소자영역에 형성된 제1 트렌치;
    상기 제1 트렌치 상에 형성된 절연막; 및
    상기 절연막 상에 형성된 도전성물질;을 포함하는 것을 특징으로 하는 반도체소자.
  5. 저전압소자영역과 고전압소자영역을 설정하는 단계;
    상기 고전압소자영역 내에 트렌치 절연층을 형성하는 단계;
    상기 고전압소자영역 내의 상기 트렌치 절연층의 일측에 드레인영역을 형성하는 단계;
    상기 고전압소자영역 내의 상기 트렌치 절연층 상에 소자분리막을 형성하는 단계;
    상기 고전압소자영역 내의 상기 트렌치 절연층의 타측에 트렌치 게이트를 형성하는 단계;
    상기 고전압소자영역 내의 상기 소자분리막 상에 게이트를 형성하는 단계;
    상기 고전압소자영역 내의 상기 트렌치 절연층 타측에 소스영역을 형성하는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
  6. 제5 항에 있어서,
    상기 트렌치 절연층을 형성하는 단계 전에 상기 고전압소자영역 내에 제1 도전형 매립층을 형성하는 단계를 더 포함하고,
    상기 트렌치 절연층은 상기 제1 도전형 매립층과 접촉하는 것을 특징으로 하는 반도체소자의 제조방법.
  7. 제6 항에 있어서,
    상기 드레인영역을 형성하는 단계는,
    상기 제1 도전형 매립층과 접촉하여 형성되는 것을 특징으로 하는 반도체소자의 제조방법.
  8. 제5 항 내지 제7 항 중 어느 하나의 항에 있어서,
    상기 트렌치 절연층을 형성하는 단계는,
    상기 고전압소자영역에 제1 트렌치를 형성하는 단계;
    상기 제1 트렌치 상에 절연막을 형성하는 단계; 및
    상기 절연막 상에 도전성물질로 제1 트렌치를 메우는 단계;를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
KR1020070138912A 2007-12-27 2007-12-27 반도체소자 및 그 제조방법 KR100906557B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138912A KR100906557B1 (ko) 2007-12-27 2007-12-27 반도체소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138912A KR100906557B1 (ko) 2007-12-27 2007-12-27 반도체소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090070783A KR20090070783A (ko) 2009-07-01
KR100906557B1 true KR100906557B1 (ko) 2009-07-07

Family

ID=41322284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138912A KR100906557B1 (ko) 2007-12-27 2007-12-27 반도체소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100906557B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391559B1 (ko) 2012-05-25 2014-05-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고전압 애플리케이션용 임베디드 ＪＦＥＴｓ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101969072B (zh) * 2010-08-27 2013-01-02 东南大学 降压用耗尽型n型横向双扩散金属氧化物半导体晶体管
US9190535B2 (en) 2012-05-25 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Bootstrap MOS for high voltage applications

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306797B1 (ko) 1997-12-29 2002-06-20 박종섭 반도체전력소자및그의제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100306797B1 (ko) 1997-12-29 2002-06-20 박종섭 반도체전력소자및그의제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101391559B1 (ko) 2012-05-25 2014-05-02 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 고전압 애플리케이션용 임베디드 ＪＦＥＴｓ

Also Published As

Publication number Publication date
KR20090070783A (ko) 2009-07-01

Similar Documents

Publication Publication Date Title
KR100745917B1 (ko) 반도체 소자의 제조 방법
KR20100006342A (ko) Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
KR100924194B1 (ko) 반도체 소자 및 그 제조 방법
US7897464B2 (en) Method of manufacturing semiconductor device
KR100906557B1 (ko) 반도체소자 및 그 제조방법
JP2011071231A (ja) 半導体装置およびその製造方法
KR100929635B1 (ko) 수직형 트랜지스터 및 그의 형성방법
KR100873356B1 (ko) 고전압 트랜지스터의 제조방법
KR20100074503A (ko) 트렌치 게이트형 모스트랜지스터의 제조방법
KR100790742B1 (ko) 트랜지스터 및 그 제조방법
JP2007027175A (ja) 半導体装置及びその製造方法
TW201523881A (zh) 終止區結構及其製造方法
US20180261692A1 (en) Semiconductor device and manufacturing method thereof
KR101180976B1 (ko) 축소된 게이트 공핍을 갖는 도핑된 게이트 전극을 구비한전계 효과 트랜지스터와 이 트랜지스터의 형성방법
US7374975B2 (en) Method of fabricating a transistor
CN111092113B (zh) 金氧半场效应晶体管的终端区结构及其制造方法
JP4425295B2 (ja) 半導体装置
KR100997679B1 (ko) 바이폴라 트랜지스터와 그 형성 방법
KR101130331B1 (ko) 서로 다른 높이를 갖는 융기 드레인 및 소스 영역들을구비한 트랜지스터를 형성하는 고급기술
CN106992123A (zh) 横向扩散金属氧化半导体元件及其制造方法
KR20060009422A (ko) 반도체 소자의 제조방법
KR101099564B1 (ko) 바이폴라 접합 트랜지스터 및 그의 제조방법
KR100557967B1 (ko) 반도체 소자의 제조방법
KR100832706B1 (ko) 반도체 소자 및 그의 제조방법
TWI550864B (zh) 溝槽型金屬－氧化物－半導體元件及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120521

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee