CN104916686A - 一种vdmos器件及其制造方法 - Google Patents
一种vdmos器件及其制造方法 Download PDFInfo
- Publication number
- CN104916686A CN104916686A CN201410090107.XA CN201410090107A CN104916686A CN 104916686 A CN104916686 A CN 104916686A CN 201410090107 A CN201410090107 A CN 201410090107A CN 104916686 A CN104916686 A CN 104916686A
- Authority
- CN
- China
- Prior art keywords
- ion
- source electrode
- silicon substrate
- gate trench
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims abstract description 92
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 49
- 239000010703 silicon Substances 0.000 claims abstract description 49
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 238000000137 annealing Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 33
- 229920005591 polysilicon Polymers 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 15
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 9
- 229940090044 injection Drugs 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 210000000746 body region Anatomy 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- -1 boron ion Chemical class 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 238000001259 photo etching Methods 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000004064 recycling Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7809—Vertical DMOS transistors, i.e. VDMOS transistors having both source and drain contacts on the same surface, i.e. Up-Drain VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0856—Source regions
- H01L29/0865—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Abstract
本发明提供一种VDMOS器件及其制造方法，该制造方法包括：在硅衬底的栅极沟槽内部形成栅氧化层并填充多晶硅；形成体区；向硅衬底依次注入第一离子和第二离子，经退火处理，在栅极沟槽两侧形成源极接触区，其中第一离子和第二离子的类型相同，并且第一离子的能量大于第二离子的能量，第一离子的剂量小于第二离子的剂量；形成介质层；在介质层上形成源极沟槽掩膜后，对硅衬底进行刻蚀，在源极接触区之间形成源极沟槽；去除源极沟槽掩膜，在硅衬底表面形成金属层。本发明提供的VDMOS器件的制造方法在不改变器件结构、不增加器件制造工艺难度以及制造成本的情况下即可降低VDMOS器件的接触电阻，从而提高器件性能。
Description
技术领域
本发明属于半导体技术领域，具体涉及一种VDMOS器件及其制造方法。
背景技术
垂直双扩散金属-氧化物半导体场效应晶体管（VDMOS）包括平面型VDMOS和沟槽型VDMOS。沟槽型VDMOS是一种用途非常广泛的功率器件，其漏源两极分别设置在器件两侧，电流在器件内部垂直流通，从而增加了电流密度，改善了额定电流，单位面积的导通电阻较小。
常规的沟槽型VDMOS制造方法通常包括在硅衬底的外延层内部形成栅极沟槽，并在栅极沟槽内部形成栅氧化层和多晶硅，然后进行离子注入，在所述外延层内部形成体区，再注入不同类型的离子，在栅极沟槽两侧形成源区，最后形成介质层及金属层等。
目前，沟槽型VDMOS的发展方向是降低开关速度和开关损耗、减小芯片面积、降低导通电阻、提高器件耐压等。作为沟槽型VDMOS制造工艺控制的关键参数之一，接触电阻的大小将会直接影响器件的导通电阻、开关速度和开关损耗等性能指标。由于沟槽型VDMOS的接触电阻由漏极接触电阻和源极接触电阻两部分组成，现在通常通过背面减薄、背面注入、背面电极结构等方面工艺改进来减小漏极接触电阻，而源极接触电阻主要通过对器件结构的设计，如外延结构和电极结构等优化设计来改进提高，然而这些方法存在增加工艺难度和提高制造成本等问题。
发明内容
本发明提供一种VDMOS器件及其制造方法，该制造方法在不改变器件结构、不增加器件制造工艺难度以及制造成本的情况下即可降低器件的接触电阻，提高器件性能；该VDMOS器件的接触电阻小，器件性能良好。
本发明提供的一种VDMOS器件的制造方法，包括如下步骤：
在硅衬底的外延层内部形成栅极沟槽；
在所述栅极沟槽内部形成栅氧化层；
在形成有所述栅氧化层的栅极沟槽内部填充多晶硅；
向填充有所述多晶硅的硅衬底注入离子，在所述外延层内部形成体区；
在所述体区上形成源区注入掩膜；
向形成有所述源区注入掩膜的硅衬底依次注入第一离子和第二离子，经退火处理，在所述栅极沟槽两侧形成源极接触区，其中所述第一离子和第二离子的类型相同，并且所述第一离子的能量大于所述第二离子的能量，所述第一离子的剂量小于所述第二离子的剂量；
去除所述源区注入掩膜，并在形成有所述源极接触区的硅衬底上形成一层或多层介质层；
在所述介质层上形成源极沟槽掩膜；
对形成有所述源极沟槽掩膜的硅衬底进行刻蚀，在所述源极接触区之间形成源极沟槽；
去除所述源极沟槽掩膜，并在形成有所述源极沟槽的硅衬底表面形成金属层。
本发明采用特定的两次源极注入工艺形成源极接触区，特别是首次注入采用高能量、低剂量的离子，第二次注入采用低能量、高剂量的离子，两次源极离子注入会减小阈值电压，从而使沟道电阻减小，进而减小了导通电阻；此外，本发明通过在源极刻蚀沟槽，从而使金属层与源极接触区之间的接触面积增大，减小了源极接触电阻。
在本发明中，可以采用常规方法在硅衬底的外延层内部形成栅极沟槽，例如可以先在所述外延层上形成栅极沟槽掩膜（即具有栅极沟槽图形的掩膜层），然后对所述硅衬底进行刻蚀，从而形成栅极沟槽。
进一步地，所述栅极沟槽的深度为0.1～10um。
在本发明中，所述源区注入掩膜用于在硅衬底的外延层内部的特定位置（即栅极沟槽两侧）形成源极接触区，其可以为具有源区注入图形的掩膜层，例如通过在硅衬底外延层表面形成掩膜层后光刻/刻蚀出源区注入图形，源区注入图形位于源极接触区之间区域上方位置的外部（即在源极接触区之间区域上方形成掩膜层）。
本发明所述的源区注入掩膜的材料可以为本领域常规的材料，例如光刻胶、多晶硅、氮化硅和氧化硅中的一种或多种，例如光刻胶；所述的源极沟槽掩膜的材料可以为光刻胶、多晶硅、氮化硅和氧化硅中的一种或多种。
本发明所述离子的类型为P型，例如硼离子等，所述第一离子和所述第二离子的类型为N型，例如磷离子、砷离子等。在离子注入时，既可以采用单一离子进行，也可以采用同一类型的混合离子进行。
进一步地，所述离子的能量为50～150KeV，剂量为1012～1014/cm2。
进一步地，所述第一离子的能量为150～400KeV，例如150～200KeV，所述第一离子的剂量为1013～1014/cm2，所述第二离子的能量为30～100KeV，例如30～50KeV，所述第二离子的剂量为1014～1015/cm2。
进一步地，所述退火处理的温度为700～1200℃，时间为10～400分钟。
本发明所述介质层为多晶硅层、氮化硅层和氧化硅层中的一种或多种。
在本发明中，所述源极沟槽掩膜用于在硅衬底的特定位置（即源极接触区之间）形成源极沟槽，其可以为具有源极沟槽图形的掩膜层，源区源极沟槽图形位于源极接触区之间区域的上方位置；利用所述源极沟槽掩膜形成的源极沟槽即位于源极接触区之间区域。
进一步地，所述源极沟槽的深度为0.1～10um，并且所述源极沟槽的底部高于所述栅极沟槽的底部。
本发明还提供一种VDMOS器件，按照上述制造方法制成。
本发明还提供一种VDMOS器件，包括：
硅衬底，其表面设有外延层；
设置在所述外延层内部的栅极沟槽和体区，所述栅极沟槽表面设有栅氧化层，所述栅氧化层上填充有多晶硅；
设置在所述栅极沟槽两侧的源极接触区，所述源极接触区通过依次注入第一离子和第二离子所形成，所述第一离子和第二离子的类型相同，并且所述第一离子的能量大于所述第二离子的能量，所述第一离子的剂量小于所述第二离子的剂量；
设置在所述源极接触区之间的源极沟槽；
设置在所述栅极沟槽、体区和源极接触区表面的一层或多层介质层；
设置在所述介质层和所述源极沟槽表面的金属层。
进一步地，所述栅极沟槽的深度为0.1～10um。
进一步地，所述体区的底部高于所述栅极沟槽的底部。
进一步地，所述第一离子的能量为150～400KeV，剂量为1013～1014/cm2，所述第二离子的能量为30～100KeV，剂量为1014～1015/cm2。
进一步地，所述源极沟槽的深度为0.1～10um，并且所述源极沟槽的底部高于所述栅极沟槽的底部。
本发明所提供的VDMOS器件的制造方法，通过两次源极注入以及源极刻蚀沟槽，在不改变器件结构、不增加器件制造工艺难度以及制造成本的情况下即可降低制得的VDMOS器件的接触电阻；本发明所提供的VDMOS器件的源极接触区有利于减小阈值电压、沟道电阻和导通电阻，并且源极沟槽有利于增大金属层与源极接触区之间的接触面积，进而减小源极接触电阻，从而有利于提高器件的性能。
附图说明
图1至图10为本发明一实施方式的VDMOS器件制造方法的制造流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明的附图和实施例，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例
如图1至图10所示，本发明一实施方式的VDMOS器件的制造方法，包括如下步骤：
步骤1、在硅衬底的外延层内部形成栅极沟槽；
具体地，硅衬底可以是本领域常规的具有外延层1的硅衬底，例如外延片，也可以采用本领域常规的方法在硅衬底上生长出外延层1；
首先，可以在外延层1上形成栅极沟槽的掩膜（即具有栅极沟槽图形的掩膜层），然后利用该掩膜对硅衬底进行刻蚀，从而在外延层1内部形成栅极沟槽，栅极沟槽可以为间隔分布的多个沟槽，例如可以在外延层1上形成一层初始氧化层作为掩膜层，然后通过光刻和刻蚀，在初始氧化层上形成栅极沟槽图形，再利用形成有栅极沟槽图形的初始氧化层作为掩膜对硅衬底进行刻蚀，从而形成栅极沟槽，其中初始氧化层的厚度可以为0.02～0.2um，例如0.1um，栅极沟槽的深度可以为0.1～10um。
步骤2、在栅极沟槽内部形成栅氧化层；
具体地，可以对形成栅极沟槽的硅衬底进行氧化，从而在外延层1以及栅极沟槽内部表面上形成栅氧化层，氧化的温度可以为900～1100℃，栅氧化层的厚度可以为在本实施例中，栅氧化层的厚度为
步骤3、在形成有栅氧化层的栅极沟槽内部填充多晶硅；
具体地，如图1所示，可以在栅氧化层表面淀积多晶硅同时进行掺杂，从而在硅衬底的栅氧化层上形成多晶硅层，此时栅极沟槽内部的栅氧化层上填充有多晶硅，多晶硅层的厚度可以为随后，刻蚀栅极沟槽外部的多晶硅，并且用酸（例如氢氟酸）腐蚀栅极沟槽外部的栅氧化层，从而仅使栅极沟槽内部具有栅氧化层（图中未示出）和多晶硅3，多晶硅3的上表面与外延层1的上表面平齐。
步骤4、向填充有多晶硅的硅衬底注入离子，在外延层内部形成体区；
具体地，如图1所示，可以向填充有多晶硅3的硅衬底注入P型离子，例如硼离子等，从而在外延层1的内部形成体区2（即P型注入区域），体区2的深度小于栅极沟槽的深度（即体区2底部的水平位置高于栅极沟槽底部的水平位置）；P型离子的能量可以为50～150KeV，剂量可以为1012～1014/cm2；在本实施例中，P型离子为硼离子，其能量为100KeV，剂量为1013/cm2。
步骤5、在体区上形成源区注入掩膜；
具体地，如图2所示，可以先在形成有体区2的硅衬底表面形成一层掩膜层，然后光刻/刻蚀掉预设源极接触区（即在后续工艺中需要形成源极接触区的区域，也就是栅极沟槽两侧区域）之间区域上方位置外部的掩膜，从而在体区2表面的位于预设源区之间区域的上方位置上形成源区注入掩膜4（即具有源区注入图形的掩膜层），掩膜层/源区注入掩膜的材料可以为光刻胶、多晶硅、氮化硅和氧化硅中的一种或多种，例如光刻胶，其可以通过本领域的常规方法形成。
步骤6、向形成有源区注入掩膜的硅衬底依次注入第一离子和第二离子，经退火处理，在栅极沟槽两侧形成源极接触区，其中第一离子和第二离子的类型相同，并且第一离子的能量大于第二离子的能量，第一离子的剂量小于第二离子的剂量；
具体地，如图3和图4所示，首先可以向形成有源区注入掩膜4的硅衬底注入高能量、低剂量的N型第一离子，如磷离子、砷离子等，然后注入低能量、高剂量的N型第二离子，经退火从而在栅极沟槽两侧形成源极接触区5，两次离子注入会减小阈值电压，从而使沟道电阻减小，进而减小了导通电阻；其中，第一离子的能量可以为150～400KeV，例如150～200KeV，剂量可以为1013～1014/cm2，第二离子的能量可以为30～100KeV，例如30～50KeV，剂量可以为1014～1015/cm2，退火处理的温度可以为700～1200℃，时间可以为10～400分钟；在本实施例中，第一离子和第二离子均为磷离子，并且第一离子的能量为150KeV，剂量为1013/cm2，第二离子的能量为50KeV，剂量为1014/cm2，退火处理的温度为1000℃，时间为150分钟。
步骤7、去除源区注入掩膜，并在形成有源极接触区的硅衬底上形成一层或多层介质层；
具体地，如图5和图6所示，在栅极沟槽两侧形成源极接触区5后，去除源区注入掩膜4，随后在形成有源极接触区5的硅衬底表面形成一层或多层介质层6，介质层6可以为多晶硅层、氮化硅层和氧化硅层中的一种或多种，其厚度可以为例如，可以先在形成有源极接触区5的硅衬底表面形成一层厚度为的无掺杂硅玻璃（USG），然后在无掺杂硅玻璃表面形成一层厚度为的硼磷硅玻璃（BSPG），从而形成介质层6。
步骤8、在介质层上形成源极沟槽掩膜；
具体地，如图7所示，可以先在介质层6表面形成一层掩膜层，然后至少光刻/刻蚀掉源极接触区5之间区域上方位置上的掩膜层，从而至少在介质层6表面的位于源极接触区5之间区域上方位置的外部形成源极沟槽掩膜7（即具有源极沟槽图形的掩膜层，此时源极沟槽图形至少位于源极接触区5之间区域的上方位置），掩膜层/源区注入掩膜的材料可以为光刻胶、多晶硅、氮化硅和氧化硅中的一种或多种，例如光刻胶；此外，在对掩膜层进行光刻/刻蚀时，也可以适当去除部分源极接触区5上方位置上的掩膜层，从而使源极沟槽图形适量地向源极接触区5上方位置延伸（不可延伸至栅极沟槽上方位置），进而在后续刻蚀源极沟槽时，刻蚀掉部分源极接触区5（即源极接触区5的远离栅极沟槽一侧的部分区域）。
步骤9、对形成有源极沟槽掩膜的硅衬底进行刻蚀，在源极接触区之间形成源极沟槽；
具体地，如图8所示，可以采用干法刻蚀或/和湿法刻蚀对形成有源极沟槽掩膜7的硅衬底进行刻蚀，从而在源极接触区5之间形成源极沟槽8，源极沟槽8的深度可以为0.1～10um，源极沟槽8的深度应当保证其至少能够与源极接触区5接触，并且源极沟槽8的底部需高于栅极沟槽的底部；
在形成源极沟槽8后，注入的第一离子分布在靠近沟槽表面的位置，其能够降低栅极沟槽表面P型离子的浓度，并且注入的N型离子均匀地分布在源极接触表面，从而使源极接触区5和源极沟槽8之间形成更大的接触面积。
步骤10、去除源极沟槽掩膜，并在形成有源极沟槽的硅衬底表面形成金属层。
具体地，如图9和图10所示，在形成源极沟槽8后，去除源极沟槽掩膜7，随后可以在形成有源极沟槽8的硅衬底表面形成金属层，例如可以形成铝/硅/铜合金作为正面金属层9，并且可以形成钛、镍、银复合层作为背面金属层（图中未示出），从而形成源极接触和漏极接触，由于源极沟槽8使金属层9与源极接触区5之间的接触面积增大，从而减小了源极接触电阻。
进一步地，采用常规工艺完成VDMOS器件的制作，例如继续对正面金属层9进行光刻和刻蚀，从而在硅衬底上形成金属连线结构等，即制得VDMOS器件。采用本发明上述制造方法制造的VDMOS器件，在无需改变器件结构、不增加制造工艺难度和制造成本的情况下即可有效地降低器件的接触电阻，从而提高器件性能。
本发明制造的VDMOS器件包括硅衬底，其表面设有外延层；在所述外延层内部的设有栅极沟槽和体区，所述栅极沟槽表面设有栅氧化层，所述栅氧化层上填充有多晶硅；在所述栅极沟槽两侧设有源极接触区，其通过依次注入第一离子和第二离子所形成，所述第一离子和第二离子的类型相同，并且所述第一离子的能量大于所述第二离子的能量，所述第一离子的剂量小于所述第二离子的剂量；在所述源极接触区之间设有源极沟槽；在所述栅极沟槽、体区和源极接触区表面设有一层或多层介质层；在所述介质层和所述源极沟槽表面设有金属层。该VDMOS器件的源极接触区有利于减小阈值电压、沟道电阻和导通电阻，并且源极沟槽有利于增大金属层与源极接触区之间的接触面积，进而减小源极接触电阻，器件性能良好。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种VDMOS器件的制造方法，包括如下步骤：
在硅衬底的外延层内部形成栅极沟槽；
在所述栅极沟槽内部形成栅氧化层；
在形成有所述栅氧化层的栅极沟槽内部填充多晶硅；
向填充有所述多晶硅的硅衬底注入离子，在所述外延层内部形成体区；
在所述体区上形成源区注入掩膜；
向形成有所述源区注入掩膜的硅衬底依次注入第一离子和第二离子，经退火处理，在所述栅极沟槽两侧形成源极接触区，其中所述第一离子和第二离子的类型相同，并且所述第一离子的能量大于所述第二离子的能量，所述第一离子的剂量小于所述第二离子的剂量；
去除所述源区注入掩膜，并在形成有所述源极接触区的硅衬底上形成一层或多层介质层；
在所述介质层上形成源极沟槽掩膜；
对形成有所述源极沟槽掩膜的硅衬底进行刻蚀，在所述源极接触区之间形成源极沟槽；
去除所述源极沟槽掩膜，并在形成有所述源极沟槽的硅衬底表面形成金属层。
2.根据权利要求1所述的制造方法，其特征在于，所述栅极沟槽的深度为0.1～10um。
3.根据权利要求1所述的制造方法，其特征在于，所述源区注入掩膜的材料为光刻胶、多晶硅、氮化硅和氧化硅中的一种或多种，所述源极沟槽掩膜的材料为光刻胶、多晶硅、氮化硅和氧化硅中的一种或多种。
4.根据权利要求1所述的制造方法，其特征在于，所述离子的类型为P型，所述第一离子和所述第二离子的类型为N型。
5.根据权利要求4所述的制造方法，其特征在于，所述离子的能量为50～150KeV，剂量为1012～1014/cm2。
6.根据权利要求4所述的制造方法，其特征在于，所述第一离子的能量为150～400KeV，所述第一离子的剂量为1013～1014/cm2，所述第二离子的能量为30～100KeV，所述第二离子的剂量为1014～1015/cm2。
7.根据权利要求1所述的制造方法，其特征在于，所述退火处理的温度为700～1200℃，时间为10～400分钟。
8.根据权利要求1所述的制造方法，其特征在于，所述介质层为多晶硅层、氮化硅层和氧化硅层中的一种或多种。
9.根据权利要求1所述的制造方法，其特征在于，所述源极沟槽的深度为0.1～10um，并且所述源极沟槽的底部高于所述栅极沟槽的底部。
10.一种VDMOS器件，其特征在于，包括：
硅衬底，其表面设有外延层；
设置在所述外延层内部的栅极沟槽和体区，所述栅极沟槽表面设有栅氧化层，所述栅氧化层上填充有多晶硅；
设置在所述栅极沟槽两侧的源极接触区，所述源极接触区通过依次注入第一离子和第二离子所形成，所述第一离子和第二离子的类型相同，并且所述第一离子的能量大于所述第二离子的能量，所述第一离子的剂量小于所述第二离子的剂量；
设置在所述源极接触区之间的源极沟槽；
设置在所述栅极沟槽、体区和源极接触区表面的一层或多层介质层；
设置在所述介质层和所述源极沟槽表面的金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410090107.XA CN104916686A (zh) | 2014-03-12 | 2014-03-12 | 一种vdmos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410090107.XA CN104916686A (zh) | 2014-03-12 | 2014-03-12 | 一种vdmos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104916686A true CN104916686A (zh) | 2015-09-16 |
Family
ID=54085595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410090107.XA Pending CN104916686A (zh) | 2014-03-12 | 2014-03-12 | 一种vdmos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104916686A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172563A (zh) * | 2017-12-14 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN111128745A (zh) * | 2019-12-04 | 2020-05-08 | 深圳第三代半导体研究院 | 一种SiC基MOS器件的制作方法 |
| CN111192829A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 沟槽型vdmos器件及其制造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| CN1684237A (zh) * | 2004-04-14 | 2005-10-19 | 中芯国际集成电路制造(上海)有限公司 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
| CN102420252A (zh) * | 2011-12-08 | 2012-04-18 | 无锡新洁能功率半导体有限公司 | 超高元胞密度深沟槽功率mos器件及其制造方法 |
| CN102487009A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nmos器件源极和漏极的制作方法 |
| US20130037881A1 (en) * | 2011-04-20 | 2013-02-14 | Panasonic Corporation | Semiconductor device with vertical gate and method of manufacturing the same |
| CN103094079A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 提高PowerMOS器件UIS性能的方法 |
-
2014
- 2014-03-12 CN CN201410090107.XA patent/CN104916686A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211018B1 (en) * | 1999-08-14 | 2001-04-03 | Electronics And Telecommunications Research Institute | Method for fabricating high density trench gate type power device |
| CN1684237A (zh) * | 2004-04-14 | 2005-10-19 | 中芯国际集成电路制造(上海)有限公司 | 采用两次离子注入的高操作电压双扩散漏极mos器件 |
| CN102487009A (zh) * | 2010-12-02 | 2012-06-06 | 中芯国际集成电路制造(上海)有限公司 | 一种nmos器件源极和漏极的制作方法 |
| US20130037881A1 (en) * | 2011-04-20 | 2013-02-14 | Panasonic Corporation | Semiconductor device with vertical gate and method of manufacturing the same |
| CN103094079A (zh) * | 2011-11-07 | 2013-05-08 | 上海华虹Nec电子有限公司 | 提高PowerMOS器件UIS性能的方法 |
| CN102420252A (zh) * | 2011-12-08 | 2012-04-18 | 无锡新洁能功率半导体有限公司 | 超高元胞密度深沟槽功率mos器件及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108172563A (zh) * | 2017-12-14 | 2018-06-15 | 中航（重庆）微电子有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN108172563B (zh) * | 2017-12-14 | 2019-09-03 | 华润微电子（重庆）有限公司 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
| CN111192829A (zh) * | 2019-05-31 | 2020-05-22 | 深圳方正微电子有限公司 | 沟槽型vdmos器件及其制造方法 |
| CN111192829B (zh) * | 2019-05-31 | 2022-07-19 | 深圳方正微电子有限公司 | 沟槽型vdmos器件及其制造方法 |
| CN111128745A (zh) * | 2019-12-04 | 2020-05-08 | 深圳第三代半导体研究院 | 一种SiC基MOS器件的制作方法 |
| CN111128745B (zh) * | 2019-12-04 | 2022-10-18 | 深圳第三代半导体研究院 | 一种SiC基MOS器件的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN103035521B (zh) | 实现少子存储层沟槽型igbt的工艺方法 | |
| CN102044563A (zh) | Ldmos器件及其制造方法 | |
| CN108172563A (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| CN114975602A (zh) | 一种高可靠性的igbt芯片及其制作方法 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| CN114784110A (zh) | 一种屏蔽栅沟槽mosfet及其制作方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| US8088662B2 (en) | Fabrication method of trenched metal-oxide-semiconductor device | |
| CN116154000A (zh) | 多级沟槽型SiC MOSFET器件及其制造方法 | |
| CN114496784A (zh) | 一种底部保护接地沟槽型碳化硅mosfet及其制备方法 | |
| CN114068680A (zh) | 一种分裂栅mos器件及其制备方法 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 | |
| CN102157377B (zh) | 超结vdmos器件及其制造方法 | |
| CN112582477A (zh) | 一种低损耗和漏电的沟槽mos功率器件和制备方法 | |
| CN103681817A (zh) | Igbt器件及其制作方法 | |
| CN102646712B (zh) | 一种ldmos器件及其制造方法 | |
| WO2024026904A1 (zh) | 一种低压超结沟槽mos器件的制备方法及结构 | |
| CN105097545A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN115911087A (zh) | 一种提高uis性能的sgt-mosfet及其制造方法 | |
| CN105097543A (zh) | 一种沟槽型vdmos器件及其制造方法 | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| CN108054210B (zh) | 沟槽型垂直双扩散金属氧化物晶体管及其制作方法 | |
| CN105225957A (zh) | 沟槽型功率器件制作方法和沟槽型功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20150916 |