CN108172563A - 一种带有自对准接触孔的沟槽形器件及其制造方法 - Google Patents
一种带有自对准接触孔的沟槽形器件及其制造方法 Download PDFInfo
- Publication number
- CN108172563A CN108172563A CN201711342905.7A CN201711342905A CN108172563A CN 108172563 A CN108172563 A CN 108172563A CN 201711342905 A CN201711342905 A CN 201711342905A CN 108172563 A CN108172563 A CN 108172563A
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- body area
- contact hole
- layer
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种带有自对准接触孔的沟槽型器件的制造方法，属于沟槽型器件技术领域，包括：制备复合结构；采用一第二光刻版为掩膜，形成源极；去除所述第二氧化层形成多晶硅栓塞；对所述凹槽底部的体区进行离子注入并退火以形成体区欧姆接触；沉积第四氧化层；采用所述第二光刻版为掩膜，刻蚀去除所述元胞区的所述第四氧化层；采用一第三光刻版为掩膜，刻蚀所述终端区的所述第四氧化层以形成栅极接触孔；沉积导电层，并对所述导电层进行处理以形成漏极和栅极。本发明的有益效果：通过工艺设计在器件的有源区形成自对准的源极接触孔，从而使元胞的横向尺寸可以减小到1微米以下，从而降低了器件的源漏极导通电阻。
Description
技术领域
本发明涉及沟槽型器件技术领域，尤其涉及一种带有自对准接触孔的沟槽形器件及其制造方法。
背景技术
对沟槽型器件来说，源漏极导通电阻是一个比较重要的参数。低导通电阻可以大大降低器件的开关损耗，一直是人们追求的目标。
众所周知,减小沟槽型器件元胞的横向间距，增加元胞密度是一种很有效的降低源漏极导通电阻的方法。
目前成熟工艺是通过光刻形成器件有源区的源极接触孔，但是受光刻能力的限制，元胞的横向间距不可能一直减小下去。于是，人们试图通过很多器件和工艺设计方法在器件的有源区形成有源区的自对准接触孔,从而减小器件元胞的横向间距，但是现有无法形成满足需求的尺寸足够小的有源区的自对准接触孔。
发明内容
针对现有技术中存在的问题，本发明提供了一种带有自对准接触孔的沟槽形器件及其制造方法。
本发明采用如下技术方案：
一种带有自对准接触孔的沟槽型器件的制造方法，所述制造方法包括：
步骤S1、制备一复合结构，所述复合结构包括由下至上依次设置的衬底、外延层、体区、第二氧化层及第三氧化层，由所述体区的上表面向所述外延层方向延伸有沟槽，所述沟槽内填充有栅极多晶硅，所述沟槽和所述栅极多晶硅之间设置有栅氧化层，所述栅极多晶硅和所述栅氧化层的高度低于所述体区的上表面一预设距离，所述第二氧化层覆盖相邻所述沟槽之间的部分所述体区的上表面，所述第三氧化层填充所述沟槽且覆盖所述第二氧化层两侧的所述体区的上表面，所述复合结构分为元胞区和终端区；
步骤S2、采用一第二光刻版为掩膜，对所述元胞区的所述沟槽两侧的所述体区进行离子注入并退火以形成源极；
步骤S3、在相邻所述第二氧化层之间沉积多晶硅导电层并去除所述第二氧化层以形成多晶硅栓塞；
步骤S4、利用干法刻蚀进行硅的刻蚀，以去除所述多晶硅栓塞以及位于所述多晶硅栓塞两侧的部分所述源极和体区，并在相邻所述源极之间形成凹槽，对所述凹槽底部的体区进行离子注入并退火以形成体区欧姆接触；
步骤S5、沉积第四氧化层，以覆盖所述第三氧化层、所述源极以及所述体区；
步骤S6、采用所述第二光刻版为掩膜，刻蚀去除所述元胞区的所述第四氧化层；
步骤S7、采用一第三光刻版为掩膜，刻蚀所述终端区的所述第四氧化层以形成栅极接触孔；
步骤S8、沉积导电层，并对所述导电层进行处理以形成漏极和栅极。
优选的，所述步骤S1包括：
步骤S11、提供具有第一导电类型的重掺杂的所述衬底；
步骤S12、于所述衬底上形成具有第一导电类型的轻掺杂的所述外延层；
步骤S13、于所述衬底上通过热氧化形成第一氧化层，注入具有第二导电类型的离子，以在所述外延层的上方形成所述体区，所述体区的上表面和所述外延层的上表面齐平，通过湿法刻蚀去除所述第一氧化层；
步骤S14、于所述体区的上表面形成所述第二氧化层；
步骤S15、采用一第一光刻版为掩膜，刻蚀所述第二氧化层、所述体区及所述外延层，以形成所述沟槽；
步骤S16、于所述第二氧化层的上表面以及所述沟槽的侧壁和底部形成牺牲层，通过湿法刻蚀去除所述牺牲层及位于所述牺牲层下方的部分所述第二氧化层，以使所述第二氧化层的宽度小于所述第二氧化层下方的所述体区的宽度；
步骤S17、于所述沟槽中通过高温氧化形成所述栅氧化层，所述栅氧化层覆盖所述第二氧化层两侧的所述体区以及所述沟槽的侧壁和底部，随后沉积栅极多晶硅以填充所述沟槽；
步骤S18、通过干法刻蚀去除部分所述第二氧化层和部分所述栅极多晶硅，以使所述沟槽中的所述栅极多晶硅和所述栅氧化层的高度低于所述体区的上表面；
步骤S19、于所述沟槽以及覆盖所述第二氧化层两侧的所述体区的上表面形成所述第三氧化层。
优选的，所述预设距离的范围为2000A-4000A。
优选的，所述步骤S2中，离子注入的注入能量的范围为20KEV-40KEV；
离子注入的注入角度的范围为7°-30°。
优选的，所述步骤S3包括：
步骤S31、于所述体区及所述第二氧化层及所述第三氧化层上通过化学气相沉积形成多晶硅导电层；
步骤S32、采用化学机械研磨机械抛光去除所述第二氧化层上的所述多晶硅导电层，使相邻所述第二氧化层之间的所述多晶硅导电层的上表面与所述第二氧化层的上表面齐平；
步骤S33、通过湿法刻蚀去除所述第二氧化层以形成所述多晶硅栓塞。
优选的，所述步骤S5中，所述第四氧化层的厚度的范围为0.5μm-1μm。
优选的，所述步骤S8中，通过物理气相沉积形成所述导电层，所述导电层覆盖所述元胞区的所述体区、所述源极以及所述第三氧化层；
所述导电层还覆盖所述终端区的所述体区、所述第四氧化层以及所述接触孔；
所述导电层还覆盖所述衬底的下表面以形成漏极；
位于元胞区的所述导电层与位于终端区的所述导电层之间断开。
优选的，所述步骤S8中，所述栅极接触孔包括位于所述栅极多晶硅上的第一栅极接触孔和位于所述体区上的第二栅极接触孔。
优选的，一种带有自对准接触孔的沟槽型器件，采用上述的带有自对准接触孔的沟槽型器件的制造方法。
本发明的有益效果：通过工艺设计在器件的有源区形成自对准的源极接触孔，从而使元胞的横向尺寸可以减小到1微米以下，从而降低了器件的源漏极导通电阻。
附图说明
图1为发明的一种优选实施例中，带有自对准接触孔的沟槽型器件的制造方法的流程图；
图2为发明的一种优选实施例中，步骤S1的流程图；
图3为发明的一种优选实施例中，步骤S3的流程图；
图4-14为发明的一种优选实施例中，带有自对准接触孔的沟槽型器件的制造方法的流程示意图。
具体实施方式
需要说明的是，在不冲突的情况下，下述技术方案，技术特征之间可以相互组合。
尽管为了解释说明，以下详细说明包含了许多具体细节，但是本领域的技术人员应明确以下细节的各种变化和修正都属于本发明的范围。因此，提出以下本发明的典型实施例，并没有使所声明的方面损失任何普遍性，也没有提出任何局限。在下文中，N型器件仅用于解释说明。利用相同的工艺，相反的导电类型，可以制备P型器件。
下面结合附图对本发明的具体实施方式作进一步的说明，以下说明均以N型屏蔽栅沟槽MOSFET为例，其中，衬底100B为重型掺杂浓度的N++型衬底100B，外延层100A为轻掺杂N-型外延层100A，而在具体实践中，本发明的技术方案同样适用于P型屏蔽栅沟槽MOSFET。
如图1所示，一种带有自对准接触孔的沟槽形器件及其制造方法，适用于沟槽型MOSFET、沟槽型IGBT等沟槽型器件，通过工艺设计在器件的有源区形成自对准的源极接触孔,而不是像传统工艺通过接触孔光刻版来形成源极接触。上述制造方法包括：
步骤S1、制备一复合结构，上述复合结构包括由下至上依次设置的衬底100B、外延层100A、体区202、第二氧化层102及第三氧化层103，由上述体区202的上表面向上述外延层100A方向延伸有沟槽110，上述沟槽110内填充有栅极多晶硅140，上述沟槽110和上述栅极多晶硅140之间设置有栅氧化层125，上述栅极多晶硅140和上述栅氧化层125的高度低于上述体区202的上表面一预设距离，上述第二氧化层102覆盖相邻上述沟槽110之间的部分上述体区202的上表面，上述第三氧化层103填充上述沟槽110且覆盖上述第二氧化层102两侧的上述体区202的上表面，上述复合结构分为元胞区和终端区；
步骤S2、采用一第二光刻版为掩膜，对上述元胞区的上述沟槽110两侧的上述体区202进行离子注入并退火以形成源极201；
步骤S3、在相邻上述第二氧化层102之间沉积多晶硅导电层并去除上述第二氧化层102以形成多晶硅栓塞160；
步骤S4、利用干法刻蚀进行硅的刻蚀，以去除上述多晶硅栓塞160以及位于上述多晶硅栓塞160两侧的部分上述源极201和体区202，并在相邻上述源极201之间形成凹槽170，对上述凹槽170底部的体区202进行离子注入并退火以形成体区欧姆接触；
步骤S5、沉积第四氧化层104，以覆盖上述第二氧化层103、上述源极201以及上述体区202；
步骤S6、采用上述第二光刻版为掩膜，刻蚀去除上述元胞区的上述第四氧化层104；
步骤S7、采用一第三光刻版为掩膜，刻蚀上述终端区的上述第四氧化层104以形成栅极接触孔120；
步骤S8、沉积导电层180，并对上述导电层180进行处理以形成漏极和栅极。
在本实施例中，通过工艺设计在器件的有源区形成自对准的源极接触孔，从而使元胞的横向尺寸可以减小到1微米以下，从而降低了器件的源漏极导通电阻。
如图2所示，本发明较佳的实施例中，上述步骤S1包括：
步骤S11、提供具有第一导电类型的重掺杂的上述衬底100B；
步骤S12、于上述衬底100B上形成具有第一导电类型的轻掺杂的上述外延层100A；
步骤S13、于上述衬底100B上通过热氧化形成第一氧化层101，注入具有第二导电类型的离子，以在上述外延层100A的上方形成上述体区202，上述体区202的上表面和上述外延层100A的上表面齐平，通过湿法刻蚀去除上述第一氧化层101；
步骤S14、于上述体区202的上表面形成上述第二氧化层102；
步骤S15、采用一第一光刻版为掩膜，刻蚀上述第二氧化层102、上述体区202及上述外延层100A，以形成上述沟槽110；
步骤S16、于上述第二氧化层102的上表面以及上述沟槽110的侧壁和底部形成牺牲层，通过湿法刻蚀去除上述牺牲层及位于上述牺牲层下方的部分上述第二氧化层102，以使上述第二氧化层102的宽度小于上述第二氧化层102下方的上述体区202的宽度；
步骤S17、于上述沟槽110中通过高温氧化形成上述栅氧化层125，上述栅氧化层125覆盖上述第二氧化层102两侧的上述体区202以及上述沟槽110的侧壁和底部，随后沉积栅极多晶硅140以填充上述沟槽110；
步骤S18、通过干法刻蚀去除部分上述第二氧化层102和部分上述栅极多晶硅140，以使上述沟槽110中的上述栅极多晶硅140和上述栅氧化层125的高度低于上述体区202的上表面；
步骤S19、于上述沟槽110以及覆盖上述第二氧化层102两侧的上述体区202的上表面形成上述第二氧化层103。
本发明较佳的实施例中，上述预设距离的范围为2000A-4000A。
本发明较佳的实施例中，上述步骤S2中，离子注入的注入能量的范围为20KEV-40KEV；
离子注入的注入角度的范围为7°-30°。
如图3所示，本发明较佳的实施例中，上述步骤S3包括：
步骤S31、于上述体区202及上述第二氧化层102及上述第二氧化层103上通过化学气相沉积形成多晶硅导电层；
步骤S32、采用化学机械研磨机械抛光去除上述第二氧化层102上的上述多晶硅导电层，使相邻上述第二氧化层102之间的上述多晶硅导电层的上表面与上述第二氧化层102的上表面齐平；
步骤S33、通过湿法刻蚀去除上述第二氧化层102以形成上述多晶硅栓塞160。
本发明较佳的实施例中，上述步骤S5中，上述第四氧化层104的厚度的范围为0.5μm-1μm。
本发明较佳的实施例中，上述步骤S8中，通过物理气相沉积形成上述导电层，上述导电层覆盖上述元胞区的上述体区202、上述源极201以及上述第二氧化层103；
上述导电层还覆盖上述终端区的上述体区202、上述第四氧化层104以及上述栅极接触孔120；
上述导电层还覆盖上述衬底100B的下表面以形成漏极；
位于元胞区的上述导电层180与位于终端区的上述导电层180之间断开。
本发明较佳的实施例中，上述步骤S8中，上述栅极接触孔120包括位于上述栅极多晶硅140上的第一栅极接触孔和位于上述体区202上的第二栅极接触孔，第一栅极接触孔的直径可小于第二栅极接触孔的直径。
本发明较佳的实施例中，一种带有自对准接触孔的沟槽型器件，采用上述的带有自对准接触孔的沟槽型器件的制造方法。
在一个具体的实施例中，带有自对准接触孔的沟槽110型器件的制造方法的具体制造方法如下：
体区202注入和退火:沟槽110型MOSFET器件是制作在重掺杂(例如，n+)的衬底100B100B上外延形成的轻掺杂(例如，n型Epi)的外延层100A上100A的。首先,通过热氧化在外延层100A形成厚度约为200-500A的第一氧化层101；之后注入与衬底100B和外延极性相反的离子，注意根据器件的阈值电压，击穿电压等性能参数需求，调整注入剂量为5E12-1E13/CM^2；然后通过高温退火形成器件的体区202,如图4所示。
沟槽110形成：用湿法刻蚀去掉氧化层101；然后，通过化学气相沉积法沉积一层厚度约为8000-15000A的第二氧化层102。之后，应用本发明中的第一光刻版定义出沟槽110，沟槽110的宽度大约0.2-0.4um，之后通过干法刻蚀形成器件的沟槽110,如图5所示。
栅氧化层125生成：首先长一层500-1250A的牺牲层，然后用湿法刻蚀去掉牺牲层。注意湿法刻蚀要控制刻蚀时间，去掉3000-4000A的氧化层。最后用高温氧化生长150A-500A的栅氧化层125，如图6所示。
多晶硅淀积和刻蚀：通过化学气相沉积的方式淀积导电层140，导电层厚度为0.1μm-1μm，一般选用多晶硅作为导电层。之后应用干法刻蚀去掉多余的多晶硅导电层140，注意多晶硅干法刻蚀采用过刻蚀在沟槽110内部低于硅表面2000-4000A，如图7所示。
填充沟槽110:淀积第三氧化层103，厚度1000A-2500A(和第二氧化层102融合)，以填充沟槽110，如图8所示。
XN光刻及注入：应用本发明中的第二光刻版，在器件的元胞区定义出器件的有源区，注入与外延层100A和衬底100B具有相同极性的离子并退火，形成浓掺杂(例如，n+)的器件源极201，如图9所示。注意调整源区注入的能量20KEV-40KEV和角度7°-30°。
多晶硅栓塞160形成：通过化学气相沉积的方式再一次淀积第四导电层，并采用化学机械抛光去除表面多余的多晶硅，用湿法刻蚀去除第二氧化层102，形成多晶硅栓塞160,如图10所示。
硅刻蚀及体区欧姆接触注入和退火：用干法刻蚀进行硅的刻蚀，去掉沟槽110顶的多晶硅栓塞160，同时在其它硅表面形成凹槽170，如图11所示。注入与体区202相同极性的离子并退火形成体区欧姆接触。
介质层淀积：0.5μm-1μm的介质层(图中未示出)通过化学气相沉积的方式淀积。
源区接触孔形成：再一次应用本发明中的第二光刻版，定义出器件的有源区，并刻蚀去掉有源区的介质层，如图12所示。
栅极接触孔刻蚀：应用本发明的第三光刻版,定义出器件的接触孔120。该接触孔120是为了引出器件的栅极，如图13所示。
电极形成：利用物理气相沉积的方法淀积0.8μm-2μm导电层180，硅片的正反面都会淀积上。然后，利用本发明的第四光刻版定义出器件的栅极，源极201，如图14所示。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述制造方法包括：
步骤S1、制备一复合结构，所述复合结构包括由下至上依次设置的衬底、外延层、体区、第二氧化层及第三氧化层，由所述体区的上表面向所述外延层方向延伸有沟槽，所述沟槽内填充有栅极多晶硅，所述沟槽和所述栅极多晶硅之间设置有栅氧化层，所述栅极多晶硅和所述栅氧化层的高度低于所述体区的上表面一预设距离，所述第二氧化层覆盖相邻所述沟槽之间的部分所述体区的上表面，所述第三氧化层填充所述沟槽且覆盖所述第二氧化层两侧的所述体区的上表面，所述复合结构分为元胞区和终端区；
步骤S2、采用一第二光刻版为掩膜，对所述元胞区的所述沟槽两侧的所述体区进行离子注入并退火以形成源极；
步骤S3、在相邻所述第二氧化层之间沉积多晶硅导电层并去除所述第二氧化层以形成多晶硅栓塞；
步骤S4、利用干法刻蚀进行硅的刻蚀，以去除所述多晶硅栓塞以及位于所述多晶硅栓塞两侧的部分所述源极和体区，并在相邻所述源极之间形成凹槽，对所述凹槽底部的体区进行离子注入并退火以形成体区欧姆接触；
步骤S5、沉积第四氧化层，以覆盖所述第三氧化层、所述源极以及所述体区；
步骤S6、采用所述第二光刻版为掩膜，刻蚀去除所述元胞区的所述第四氧化层；
步骤S7、采用一第三光刻版为掩膜，刻蚀所述终端区的所述第四氧化层以形成栅极接触孔；
步骤S8、沉积导电层，并对所述导电层进行处理以形成漏极和栅极。
2.根据权利要求1所述的带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述步骤S1包括：
步骤S11、提供具有第一导电类型的重掺杂的所述衬底；
步骤S12、于所述衬底上形成具有第一导电类型的轻掺杂的所述外延层；
步骤S13、于所述衬底上通过热氧化形成第一氧化层，注入具有第二导电类型的离子，以在所述外延层的上方形成所述体区，所述体区的上表面和所述外延层的上表面齐平，通过湿法刻蚀去除所述第一氧化层；
步骤S14、于所述体区的上表面形成所述第二氧化层；
步骤S15、采用一第一光刻版为掩膜，刻蚀所述第二氧化层、所述体区及所述外延层，以形成所述沟槽；
步骤S16、于所述第二氧化层的上表面以及所述沟槽的侧壁和底部形成牺牲层，通过湿法刻蚀去除所述牺牲层及位于所述牺牲层下方的部分所述第二氧化层，以使所述第二氧化层的宽度小于所述第二氧化层下方的所述体区的宽度；
步骤S17、于所述沟槽中通过高温氧化形成所述栅氧化层，所述栅氧化层覆盖所述第二氧化层两侧的所述体区以及所述沟槽的侧壁和底部，随后沉积栅极多晶硅以填充所述沟槽；
步骤S18、通过干法刻蚀去除部分所述第二氧化层和部分所述栅极多晶硅，以使所述沟槽中的所述栅极多晶硅和所述栅氧化层的高度低于所述体区的上表面；
步骤S19、于所述沟槽以及覆盖所述第二氧化层两侧的所述体区的上表面形成所述第三氧化层。
3.根据权利要求1所述的带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述预设距离的范围为2000A-4000A。
4.根据权利要求1所述的带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述步骤S2中，离子注入的注入能量的范围为20KEV-40KEV；
离子注入的注入角度的范围为7°-30°。
5.根据权利要求1所述的带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述步骤S3包括：
步骤S31、于所述体区及所述第二氧化层及所述第三氧化层上通过化学气相沉积形成多晶硅导电层；
步骤S32、采用化学机械研磨机械抛光去除所述第二氧化层上的所述多晶硅导电层，使相邻所述第二氧化层之间的所述多晶硅导电层的上表面与所述第二氧化层的上表面齐平；
步骤S33、通过湿法刻蚀去除所述第二氧化层以形成所述多晶硅栓塞。
6.根据权利要求1所述的带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述步骤S5中，所述第四氧化层的厚度的范围为0.5μm-1μm。
7.根据权利要求1所述的带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述步骤S8中，通过物理气相沉积形成所述导电层，所述导电层覆盖所述元胞区的所述体区、所述源极以及所述第三氧化层；
所述导电层还覆盖所述终端区的所述体区、所述第四氧化层以及所述栅极接触孔；
所述导电层还覆盖所述衬底的下表面以形成漏极；
位于元胞区的所述导电层与位于终端区的所述导电层之间断开。
8.根据权利要求1所述的带有自对准接触孔的沟槽型器件的制造方法，其特征在于，所述步骤S8中，所述栅极接触孔包括位于所述栅极多晶硅上的第一栅极接触孔和位于所述体区上的第二栅极接触孔。
9.一种带有自对准接触孔的沟槽型器件，采用如权利1-8中任意一项所述的带有自对准接触孔的沟槽型器件的制造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711342905.7A CN108172563B (zh) | 2017-12-14 | 2017-12-14 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711342905.7A CN108172563B (zh) | 2017-12-14 | 2017-12-14 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108172563A true CN108172563A (zh) | 2018-06-15 |
| CN108172563B CN108172563B (zh) | 2019-09-03 |
Family
ID=62525387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711342905.7A Active CN108172563B (zh) | 2017-12-14 | 2017-12-14 | 一种带有自对准接触孔的沟槽形器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108172563B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110752149A (zh) * | 2019-09-18 | 2020-02-04 | 珠海格力电器股份有限公司 | 一种功率器件加工方法 |
| CN112530867A (zh) * | 2019-09-17 | 2021-03-19 | 华润微电子（重庆）有限公司 | 沟槽型场效应晶体管结构及其制备方法 |
| CN114628248A (zh) * | 2022-05-16 | 2022-06-14 | 绍兴中芯集成电路制造股份有限公司 | 碳化硅器件及其制备方法 |
| CN114864404A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 |
| CN114864403A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的Trench MOSFET的制作工艺 |
| CN114864405A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的sgt mosfet的制作工艺 |
| WO2023159589A1 (zh) * | 2022-02-28 | 2023-08-31 | 华为技术有限公司 | 芯片及其制备方法、射频功率放大器和终端 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420252A (zh) * | 2011-12-08 | 2012-04-18 | 无锡新洁能功率半导体有限公司 | 超高元胞密度深沟槽功率mos器件及其制造方法 |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
| CN104916686A (zh) * | 2014-03-12 | 2015-09-16 | 北大方正集团有限公司 | 一种vdmos器件及其制造方法 |
| US20160086942A1 (en) * | 2008-12-23 | 2016-03-24 | Intersil Americas LLC | Single die output power stage using trench-gate low-side and ldmos high-side mosfets, structure and method |
-
2017
- 2017-12-14 CN CN201711342905.7A patent/CN108172563B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160086942A1 (en) * | 2008-12-23 | 2016-03-24 | Intersil Americas LLC | Single die output power stage using trench-gate low-side and ldmos high-side mosfets, structure and method |
| CN102420252A (zh) * | 2011-12-08 | 2012-04-18 | 无锡新洁能功率半导体有限公司 | 超高元胞密度深沟槽功率mos器件及其制造方法 |
| CN104916686A (zh) * | 2014-03-12 | 2015-09-16 | 北大方正集团有限公司 | 一种vdmos器件及其制造方法 |
| CN104576743A (zh) * | 2015-01-28 | 2015-04-29 | 无锡新洁能股份有限公司 | 具有超高元胞密度的深沟槽功率mos器件及其制造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112530867A (zh) * | 2019-09-17 | 2021-03-19 | 华润微电子（重庆）有限公司 | 沟槽型场效应晶体管结构及其制备方法 |
| CN110752149A (zh) * | 2019-09-18 | 2020-02-04 | 珠海格力电器股份有限公司 | 一种功率器件加工方法 |
| WO2023159589A1 (zh) * | 2022-02-28 | 2023-08-31 | 华为技术有限公司 | 芯片及其制备方法、射频功率放大器和终端 |
| CN114864404A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种3次掩膜实现电荷耦合的sbr器件的制作工艺 |
| CN114864403A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的Trench MOSFET的制作工艺 |
| CN114864405A (zh) * | 2022-04-20 | 2022-08-05 | 捷捷微电(上海)科技有限公司 | 一种减少掩膜次数的sgt mosfet的制作工艺 |
| CN114628248A (zh) * | 2022-05-16 | 2022-06-14 | 绍兴中芯集成电路制造股份有限公司 | 碳化硅器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108172563B (zh) | 2019-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108172563B (zh) | 一种带有自对准接触孔的沟槽形器件及其制造方法 | |
| JP5323359B2 (ja) | パワーｍｏｓデバイス | |
| TWI441336B (zh) | 帶有減小的擊穿電壓的金屬氧化物半導體場效應管裝置 | |
| CN101853850B (zh) | 一种超势垒半导体整流器件及其制造方法 | |
| CN103151309B (zh) | 深沟槽功率mos器件及其制备方法 | |
| TW200531175A (en) | Method of manufacturing a superjunction device | |
| JP2003533889A (ja) | トレンチゲート半導体装置 | |
| CN103151310B (zh) | 深沟槽功率mos器件及其制造方法 | |
| CN116110944A (zh) | 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法 | |
| WO2021232806A1 (zh) | 沟槽栅金属氧化物半导体场效应管及其制备方法 | |
| CN110957357B (zh) | 屏蔽栅极式金氧半场效应晶体管的制造方法 | |
| CN109755322A (zh) | 碳化硅mosfet器件及其制备方法 | |
| CN111755525A (zh) | 一种Trench MOS功率器件及制备方法 | |
| US8492221B2 (en) | Method for fabricating power semiconductor device with super junction structure | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN114068680A (zh) | 一种分裂栅mos器件及其制备方法 | |
| TW201443999A (zh) | 溝渠式功率半導體元件的製作方法 | |
| CN110047929B (zh) | 具有沟槽栅极的半导体电子器件及其制造方法 | |
| EP4336561A1 (en) | Insulated gate bipolar transistor with super junction structure, and preparation method therefor | |
| CN103872095B (zh) | P型ldmos器件的沟槽及工艺方法 | |
| CN206697482U (zh) | 一种沟槽金属－氧化物半导体 | |
| CN215578581U (zh) | 一种低压屏蔽栅mosfet器件 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN212587514U (zh) | 一种Trench MOS功率器件 | |
| CN104916686A (zh) | 一种vdmos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |