CN111128745A - 一种SiC基MOS器件的制作方法 - Google Patents
一种SiC基MOS器件的制作方法 Download PDFInfo
- Publication number
- CN111128745A CN111128745A CN201911228885.XA CN201911228885A CN111128745A CN 111128745 A CN111128745 A CN 111128745A CN 201911228885 A CN201911228885 A CN 201911228885A CN 111128745 A CN111128745 A CN 111128745A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- mask
- sic
- junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 36
- 238000001259 photo etching Methods 0.000 claims abstract description 30
- 230000008569 process Effects 0.000 claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 25
- 238000002360 preparation method Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 34
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 32
- 238000000151 deposition Methods 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 239000002184 metal Substances 0.000 claims description 17
- 239000000463 material Substances 0.000 claims description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 4
- 239000000395 magnesium oxide Substances 0.000 claims description 4
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 238000000407 epitaxy Methods 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- 239000011819 refractory material Substances 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 31
- 229910010271 silicon carbide Inorganic materials 0.000 description 30
- 238000010586 diagram Methods 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 9
- 239000002210 silicon-based material Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种SiC基MOS器件的制备方法，整个流程仅使用了5次光刻，大幅降低了器件成本。其中由于有第一掩膜层的存在，因此器件表面始终有台阶存在，不需要额外增加光刻对准层，成本降低；此外，沟道区宽度并不是由光刻定义，而是由刻蚀定义，准确度更高，器件参数一致性好；通过在栅极下方引入第一掩膜层台阶，使得栅极可以准确覆盖到器件沟道上，避免光刻工艺波动对栅极的影响。器件工艺窗口大，更易量产。本发明通过优化制作工艺和流程，解决背景技术中的问题，提升器件性能和降低生产成本。
Description
技术领域
本发明属于半导体芯片制造工艺技术领域,具体为一种SiC基MOS器件的制作方法。
背景技术
半导体功率器件是电力电子系统进行能量控制和转换的基本电子元器件，电力电子技术的不断发展为半导体功率开拓了广泛的应用领域，而半导体功率器件的可控制特性决定了电力电子系统的效率，体积和重量，第一只工业用普通晶闸管是1957年由美国通用电气(GE)公司研制的,它标志着现代电力电子技术的诞生,从此以功率变换器为核心的电力电子变换装置几乎应用于现代工业的各个领域。
以碳化硅(SiC)和氮化镓(GaN)等为代表的宽禁带半导体材料，亦称下一代半导体材料，以其优异的材料特性引起了科研人员的注意。碳化硅材料是第三代半导体材料的典型代表，也是目前晶体生长技术和器件制造水平最成熟、应用最广泛的宽禁带半导体材料之一。其相比于硅材料具有较大的禁带宽度，较高的热导率，较高的电子饱和漂移速度以及10倍于硅材料的临界击穿电场，使其在高温、高频、大功率、抗辐射应用场合下成为十分理想的半导体材料。由于碳化硅功率器件可显著降低电子设备的能耗，故碳化硅功率器件享有“带动新能源革命的绿色能源器件”的美名。目前SiC基MOS器件的工艺流程主要有以下问题：1、光刻层数过多，整个流程包括了对准层，P-层，N+层，P+层，Poly层，CT层，MT层共7层光刻，成本过高；2，沟道尺寸是由光刻定义的(P-体区与N+源区光刻版横向尺寸之差)，受光刻影响较大，器件开启电压稳定性差；3，由于SiC材料的特殊性，各个结是通过注入逐层形成的，由于结的退火温度过高(典型值1600°)，因此结必须形成于栅氧之前，防止栅氧受到高温影响。这就与传统Si基VDMOS不同，体区及源区的制作为非自对准工艺。当多晶栅极光刻由于工艺波动产生偏移时，可能会导致栅极未完全覆盖沟道，导致器件失效，或者参数偏移等问题。
发明内容
针对上述问题，本发明提出一种SiC基MOS器件的制作方法，包括以下制备步骤：
S1.在SiC外延片上方直接生长注入第一掩膜层、第二掩膜层，所述第一掩膜层、第二掩膜层总厚度大于1um；
S2.在第一掩膜层、第二掩膜层上表面两端刻蚀，然后在上述刻蚀垂直方向做SiC层光刻，注入离子，形成P-体区；由于SiC材料的特殊性，注入离子很难通过热驱入向体内扩散，因此，通过多次不同能量的分层注入，形成一定深度的P-体区。
S3.在P-体区及台面上表面淀积第三掩膜层，第三掩膜层厚度与器件
S4.在P-体区上方第三掩膜层外壁内侧区域以及台面上表面做表面回刻，暴露出P-体区表面；在所述P-体区表面注入离子，形成N+结，所述N+宽度为相对面两侧第三掩膜层外壁内侧之间的距离；采用湿法工艺选择性去除第二掩膜层、第三掩膜层；在N+结上表面中心部分区域外侧以及台面表面沉积第四掩膜层；并完成P+层的光刻，刻蚀，注入离子；由于表面存在第一掩膜层的台阶，因此P+光刻可以直接对准；P-体区与N+源区横向的结深差，这个差就是沟道，沟道宽度与器件参数设计有关，没有固定值，通常在0.5-1.5微米范围内。
S5.采用湿法工艺去除第四掩膜层，对上述三次离子注入做高温激活；并在P-体区上方沉积氧化硅层，其高度与第一掩膜层持平；
S6.采用湿法工艺去除第一掩膜层，选择性去除表面氧化硅层，并暴露出N+结上方边缘部分；栅极形成前，第一掩膜层是已经去除了，但是第一掩膜层之间的氧化硅，宽度完全是由第一掩膜层决定的。也就是说，第一掩膜层直接决定了栅极的位置。
S7.在器件上表面通过热氧化形成栅极氧化层，并淀积多晶硅层栅极；在氧化硅层上方做栅极氧化层及多晶硅的光刻、刻蚀；然后在器件表面继续淀积一层介质层(低介电常数材料层)；并在P+边缘上方内侧完成介质层的光刻，刻蚀，形成接触孔；
S8.做正面金属层淀积，及正面金属层的光刻及刻蚀，形成源极；在背面SiC衬底的减薄和背金，在背面形成器件漏极，至此完成器件制作。
优选地，所述第一掩膜层为耐高温材料为：氧化镁、氧化铝；厚度为3000-4000埃；所述第二掩膜层材料为：氮化硅，氧化硅，厚度为氮化硅厚度为7000-8000埃。
优选地，所述第三掩膜层、第四掩膜层材料为：氮化硅，氧化硅。
优选地，所述高温激活，激活温度为1500-1700℃。
由上述方法制备的一种SiC基MOS器件，器件自下到上一次为背面金属层，SiC衬底，SiC外延，P-体区，绝缘层，金属层。
所述绝缘层包括：栅极氧化层、多晶硅层、介质层、氧化硅层。
优选地，所述P-体区在水平方向上，平行间隔镶嵌在SiC外延层上方，N+结上方为氧化硅层，N+结上方区域不完全被氧化硅层覆盖。
优选地，所述P-体区包括：由离子注入形成的P+层，及P+层上方由离子注入形成的N+结，P-体区与N+源区横向的结深差所形成的沟道。
优选地，所述P-体区垂直方向上方为氧化硅层、介质层，金属层穿过氧化硅层，介质层，N+结与P+层连接。
优选地，SiC外延层上方栅极氧化层、多晶硅层临近P区上方垂直方向边缘带有台阶。
采用本发明提供的一种SiC基MOS器件的制备方法有以下有益效果：
1，整个流程仅使用了5次光刻，大幅降低了器件成本。其中由于有第一掩膜层的存在，因此器件表面始终有台阶存在，不需要额外增加光刻对准层，成本降低。
2，沟道区宽度并不是由光刻定义，而是由刻蚀定义，准确度更高，器件参数一致性好。
3，通过在栅极下方引入第一掩膜层台阶，使得栅极可以准确覆盖到器件沟道上，避免光刻工艺波动对栅极的影响。器件工艺窗口大，更易量产。
附图说明
图1为在一个优选的实施方案中生长第一掩膜层，第二掩膜层工艺示意图；
图2为在一个优选的实施方案中P-体区的光刻工艺示意图；
图3为在一个优选的实施方案中生长第三掩膜层工艺示意图；
图4为在一个优选的实施方案中刻蚀第三掩膜层示意图；
图5为在一个优选的实施方案中N+结形成工艺示意图；
图6为在一个优选的实施方案中去除除第一掩膜层外其他掩膜工艺示意图；
图7为在一个优选的实施方案中第四掩膜层及P+层形成工艺示意图；
图8为在一个优选的实施方案中第四掩膜层去除工艺示意图；
图9为在一个优选的实施方案中乘积氧化层工艺示意图；
图10为在一个优选的实施方案中去除第一掩膜层工艺示意图；
图11为在一个优选的实施方案中表面处理氧化硅工艺示意图；
图12为在一个优选的实施方案中形成栅极氧化层，并淀积多晶硅栅极工艺示意图；
图13为在一个优选的实施方案中多晶硅的光刻及刻蚀工艺示意图；
图14为在一个优选的实施方案中完成器件正面金属电极及背面金属电极工艺示意图。
图中：1.第一掩膜层，2.第二掩膜层，3.P-体区，4.第三掩膜层，5.N+结，6.沟道，7.第四掩膜层，8.氧化硅层，9.栅极氧化层，10.多晶硅层，11.SiC外延，12.SiC衬底。
具体实施方式
下面结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护范围。
本发明提出一种优选的SiC基MOS器件的制作方法，包括以下制备步骤：
S1.在SiC外延片上方直接生长注入第一掩膜层氧化镁，厚度为3500埃，第二掩膜层氮化硅，厚度为7500埃，如图1所示。
S2.在第一掩膜层、第二掩膜层上表面两端刻蚀，然后在上述刻蚀垂直方向做SiC层光刻，注入离子，形成P-体区；由于SiC材料的特殊性，注入离子很难通过热驱入向体内扩散，因此，通过多次不同能量的分层注入，形成一定深度的P-体区，如图2所示。
S3.在P-体区及台面上表面淀积第三掩膜层氮化硅，第三掩膜层厚度与器件沟道宽度保持一致，如图3所示；
S4.在P-体区上方第三掩膜层氮化硅外壁内侧区域以及台面上表面做表面回刻，暴露出P-体区表面；在所述P-体区表面注入离子，形成N+结，所述N+宽度为相对面两侧第三掩膜层氮化硅外壁内侧之间的距离；采用湿法工艺选择性去除第二掩膜层、第三掩膜层；在N+结上表面中心部分区域外侧以及台面表面沉积第四掩膜层氮化硅；并完成P+层的光刻，刻蚀，注入离子；由于表面存在第一掩膜层的台阶，因此P+光刻可以直接对准，如图4-7所示；
S5.采用湿法工艺去除第四掩膜层，如图8所示，在1700℃对上述三次离子注入做高温激活；并在P-体区上方沉积氧化硅层，其高度与第一掩膜层持平，如图9所示；
S6.采用湿法工艺去除第一掩膜层，选择性去除表面氧化硅层，并暴露出N+结上方边缘部分，如图10所示；栅极形成前，第一掩膜层是已经去除了，但是第一掩膜层之间的氧化硅，宽度完全是由第一掩膜层决定的。也就是说，第一掩膜层直接决定了栅极的位置。
S7.在器件上表面通过热氧化形成栅极氧化层，并淀积多晶硅层栅极；在氧化硅层上方做栅极氧化层及多晶硅的光刻、刻蚀；然后在器件表面继续淀积一层介质层，如图12-13所示；并在P+边缘上方内侧完成介质层的光刻，刻蚀，形成接触孔；
S8.做正面金属层淀积，及正面金属层的光刻及刻蚀，形成源极；在背面SiC衬底的减薄和背金，在背面形成器件漏极，至此完成器件制作，如图14所示。
一种SiC基MOS器件，如图14所示，器件自下到上一次为背面金属层，SiC衬底，SiC外延，P-体区，绝缘层，金属层。
绝缘层包括：栅极氧化层、多晶硅层、介质层、氧化硅层；P-体区在水平方向上，平行间隔镶嵌在SiC外延层上方，N+结上方为氧化硅层，N+结上方区域不完全被氧化硅层覆盖；所述P-体区包括：由离子注入形成的P+层，及P+层上方由离子注入形成的N+结，P-体区与N+源区横向的结深差所形成的沟道；P-体区垂直方向上方为氧化硅层、介质层，金属层穿过氧化硅层，介质层，N+结与P+层连接；SiC外延层上方栅极氧化层、多晶硅层临近P区上方垂直方向边缘带有台阶。
以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种SiC基MOS器件的制备方法，其特征在于，包括以下制备步骤：
S1.在SiC外延片上方直接生长注入第一掩膜层、第二掩膜层；
S2.在第一掩膜层、第二掩膜层上表面两端刻蚀，然后在上述刻蚀垂直方向做SiC层光刻，注入离子，形成P-体区；
S3.在所述P-体区及台面上表面淀积第三掩膜层，所述第三掩膜层厚度与器件沟道宽度保持一致；
S4.在所述P-体区上方第三掩膜层外壁内侧区域以及台面上表面做表面回刻，暴露出P-体区表面；在所述P-体区表面注入离子，形成N+结，所述N+宽度为相对面两侧第三掩膜层外壁内侧之间的距离；选择性去除第二掩膜层、第三掩膜层；在N+结上表面中心部分区域外侧以及台面表面沉积第四掩膜层；并完成P+层的光刻，刻蚀，注入离子；
S5.选择性去除第四掩膜层，对上述三次离子注入做高温激活；并在P-体区上方沉积氧化硅层，其高度与所述第一掩膜层持平；
S6.选择性去除第一掩膜层，选择性去除表面氧化硅层，并暴露出N+结上方边缘部分；
S7.在器件上表面通过热氧化形成栅极氧化层，并淀积多晶硅层栅极；在氧化硅层上方做栅极氧化层及多晶硅的光刻、刻蚀；然后在器件表面继续淀积一层介质层；并在P+边缘上方内侧完成介质层的光刻，刻蚀，形成接触孔；
S8.做正面金属层淀积，及正面金属层的光刻及刻蚀，形成源极；在背面SiC衬底的减薄和背金，在背面形成器件漏极，至此完成器件制作。
2.如权利要求1所述的制备方法，其特征在于，所述第一掩膜层为耐高温材料为：氧化镁或氧化铝；厚度为3000-4000埃；所述第二掩膜层材料为：氮化硅或氧化硅，厚度为氮化硅厚度为7000-8000埃；所述第一掩膜层、第二掩膜层总厚度大于1um。
3.如权利要求1所述的制备方法，其特征在于，所述第三掩膜层、第四掩膜层材料包括：氮化硅，氧化硅。
4.如权利要求1所述的制备方法，其特征在于，所述高温激活，激活温度为1500-1700℃。
5.如权利要求1所述的制备方法，其特征在于，所述选择性去除第一掩膜层、第二掩膜层、第三掩膜层、第四掩膜层的工艺为湿法工艺。
6.由权利要求1-5所述任一方法制备的一种SiC基MOS器件，其特征在于，所述器件自下到上依次为背面金属层，SiC衬底，SiC外延，P-体区，绝缘层，金属层。
7.如权利要求6所述的MOS器件，其特征在于，所述P-体区在水平方向上，平行间隔镶嵌在SiC外延层上方，N+结上方为氧化硅层，N+结上方区域不完全被氧化硅层覆盖。
8.如权利要求6所述的MOS器件，其特征在于，所述P-体区包括：由离子注入形成的P+层，及P+层上方由离子注入形成的N+结，P-体区与N+源区横向的结深差所形成的沟道。
9.如权利要求6所述的MOS器件，其特征在于，所述P-体区垂直方向上方为氧化硅层、介质层，所述金属层穿过所述氧化硅层，介质层，N+结与P+层连接。
10.如权利要求6所述的MOS器件，其特征在于，SiC外延层上方栅极氧化层、多晶硅层临近P区上方垂直方向边缘带有台阶。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911228885.XA CN111128745B (zh) | 2019-12-04 | 2019-12-04 | 一种SiC基MOS器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911228885.XA CN111128745B (zh) | 2019-12-04 | 2019-12-04 | 一种SiC基MOS器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111128745A true CN111128745A (zh) | 2020-05-08 |
| CN111128745B CN111128745B (zh) | 2022-10-18 |
Family
ID=70497339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911228885.XA Active CN111128745B (zh) | 2019-12-04 | 2019-12-04 | 一种SiC基MOS器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111128745B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270482A (zh) * | 2021-05-20 | 2021-08-17 | 厦门市三安集成电路有限公司 | Mosfet器件的制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040211980A1 (en) * | 2003-04-24 | 2004-10-28 | Sei-Hyung Ryu | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| JP2004363515A (ja) * | 2003-06-09 | 2004-12-24 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| US20060113588A1 (en) * | 2004-11-29 | 2006-06-01 | Sillicon-Based Technology Corp. | Self-aligned trench-type DMOS transistor structure and its manufacturing methods |
| WO2008087763A1 (ja) * | 2007-01-16 | 2008-07-24 | Panasonic Corporation | 半導体装置およびその製造方法 |
| JP2009266871A (ja) * | 2008-04-22 | 2009-11-12 | Panasonic Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2015115570A (ja) * | 2013-12-16 | 2015-06-22 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN104916686A (zh) * | 2014-03-12 | 2015-09-16 | 北大方正集团有限公司 | 一种vdmos器件及其制造方法 |
| WO2017041268A1 (zh) * | 2015-09-10 | 2017-03-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
| CN110473916A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 |
-
2019
- 2019-12-04 CN CN201911228885.XA patent/CN111128745B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040211980A1 (en) * | 2003-04-24 | 2004-10-28 | Sei-Hyung Ryu | Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same |
| JP2004363515A (ja) * | 2003-06-09 | 2004-12-24 | Mitsubishi Electric Corp | 炭化珪素半導体装置の製造方法 |
| US20060113588A1 (en) * | 2004-11-29 | 2006-06-01 | Sillicon-Based Technology Corp. | Self-aligned trench-type DMOS transistor structure and its manufacturing methods |
| WO2008087763A1 (ja) * | 2007-01-16 | 2008-07-24 | Panasonic Corporation | 半導体装置およびその製造方法 |
| JP2009266871A (ja) * | 2008-04-22 | 2009-11-12 | Panasonic Corp | 炭化珪素半導体装置およびその製造方法 |
| JP2015115570A (ja) * | 2013-12-16 | 2015-06-22 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN104916686A (zh) * | 2014-03-12 | 2015-09-16 | 北大方正集团有限公司 | 一种vdmos器件及其制造方法 |
| WO2017041268A1 (zh) * | 2015-09-10 | 2017-03-16 | 中国科学院微电子研究所 | 碳化硅mosfet器件及其制作方法 |
| CN110473916A (zh) * | 2019-09-18 | 2019-11-19 | 深圳爱仕特科技有限公司 | 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| 叶怀宇 等: "A review of passive thermal management of LED module", 《半导体学报》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113270482A (zh) * | 2021-05-20 | 2021-08-17 | 厦门市三安集成电路有限公司 | Mosfet器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111128745B (zh) | 2022-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114420761B (zh) | 一种耐高压碳化硅器件及其制备方法 | |
| CN102931093B (zh) | N沟道耗尽型功率mosfet器件及制造方法 | |
| US8835288B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US20130137254A1 (en) | Method for manufacturing semiconductor device | |
| CN115148820A (zh) | 一种SiC沟槽MOSFET器件及其制造方法 | |
| CN111129163B (zh) | 肖特基二极管及其制备方法 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN102479806B (zh) | 超级结半导体器件及其制作方法 | |
| CN111755521A (zh) | 一种集成tjbs的碳化硅umosfet器件 | |
| CN111128745B (zh) | 一种SiC基MOS器件的制作方法 | |
| KR102100863B1 (ko) | SiC MOSFET 전력 반도체 소자 | |
| CN209626223U (zh) | 一种低功耗屏蔽栅型半导体功率器件 | |
| WO2023206986A1 (zh) | 碳化硅半导体器件及其制作方法 | |
| WO2019137093A1 (zh) | 一种SiC基DI-MOSFET的制备方法及SiC基DI-MOSFET | |
| CN115714141A (zh) | JFET注入型N沟道SiC MOSFET器件及其制备方法 | |
| CN109037074A (zh) | 一种晶体管的制作方法 | |
| CN107180857B (zh) | Vdmos器件的制作方法 | |
| CN107887447A (zh) | 一种mos型器件及其制造方法 | |
| CN107680967A (zh) | 功率半导体芯片及其形成方法 | |
| JP2019040952A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN105470297B (zh) | 一种vdmos器件及其制作方法 | |
| CN113707549A (zh) | 一种降低mosfet衬底电阻的制作方法及其器件 | |
| CN110061049A (zh) | 一种低功耗屏蔽栅型半导体功率器件及其制备方法 | |
| CN112310188A (zh) | 横向变掺杂终端结构及其制造方法 | |
| CN115084215B (zh) | 功率半导体器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230407 Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute |