CN107887447A - 一种mos型器件及其制造方法 - Google Patents
一种mos型器件及其制造方法 Download PDFInfo
- Publication number
- CN107887447A CN107887447A CN201711097266.2A CN201711097266A CN107887447A CN 107887447 A CN107887447 A CN 107887447A CN 201711097266 A CN201711097266 A CN 201711097266A CN 107887447 A CN107887447 A CN 107887447A
- Authority
- CN
- China
- Prior art keywords
- well area
- table top
- source region
- type device
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000001465 metallisation Methods 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 238000000407 epitaxy Methods 0.000 abstract 1
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种MOS型器件及其制造方法，该MOS器件包括外延层，位于外延层上方的台面，位于外延层上方并分布于台面两侧的阱区域，刻蚀阱区域得到槽区域，在所得槽区域内外延生长得到源区域，在台面上方依次生长栅氧化层和栅极，在阱区域上方设置源极，外延层下方设置漏极。该MOS器件仅通过外延工艺和CMP工艺形成阱区域和源区域，而不需要离子注入工艺来进行阱和源区域的制造，可以降低离子注入带来的晶格损伤，可以精准的控制阱区域和源区域的掺杂浓度等，可以使得沟道的长度不再受光刻精度的限制。
Description
技术领域
本发明涉及一种功率半导体及其制造方法，特别涉及一种MOS型器件及其制造方法。
背景技术
MOS型器件结构有着栅极控制电路简单、开启时间和关断时间较短等优点，使得MOS型器件极大的利于电路的集成。MOS型器件的阱区域和源极区域通常是由离子注入等工艺来完成的。离子注入需要极大的能量，会对材料的晶格造成损伤。尽管可以通过高温退火等工艺得到一定程度的修复，但是会留下永久性的晶格损伤。另外离子注入工艺的要求相对较高。
发明内容
发明目的：为了解决离子注入形成阱区域和源极区域对材料晶格造成的损伤，本发明提出了一种MOS型器件及其制造方法，该方法不需要离子注入工艺，仅仅用外延和刻蚀等工艺可以制造出MOS型器件的阱区域和源极区域。
技术方案：本发明所述一种MOS型器件，包括外延层，位于外延层上方的台面，位于外延层上方并分布于台面两侧的阱区域，刻蚀阱区域得到槽区域，在所得槽区域内外延生长得到源区域，在台面上方依次生长栅氧化层和栅极，在阱区域上方设置源极，外延层下方设置漏极。
所述阱区域高度与台面高度相同。
所述槽区域的深度和宽度均小于阱区域的宽度和深度。
所述源区域高度与台面高度相同。
所述外延层为第一导电类型；所述阱区域为第二导电类型；所述源极区为第一导电类型。
所述第一导电类型为n型，第二导电类型为p型。
所述第一导电类型为p型，第二导电类型为n型。
上述MOS型器件的制造方法，包含以下步骤：(1)在外延层上刻蚀形成台面；(2)在台面上方外延生长初始阱区域，通过CMP工艺对阱区域进行处理，形成表面光滑的阱区域；(3)对阱区域刻蚀形成槽区域；(4)在步骤(3)中形成的阱区域和槽区域上方外延生长得到初始源区域，CMP工艺对得到的初始源区域进行处理，得到表面光滑的源区域；(5)在台面上方形成栅氧化层和栅电极；(6)随后金属化得到源极和漏极；(7)淀积隔离介质层。
步骤(2)中，所述的初始阱区域高度大于台面的高度。
步骤(3)中，所述初始源区域高度大于台面高度。
有益效果：本发明不需要离子注入工艺来进行阱和源极区域的制造，而是仅应用外延和刻蚀等工艺制造所需的阱区域和源极区域，可以降低离子注入带来的晶格损伤，可以精准的控制阱区域和源极区域的掺杂浓度等，可以使得沟道的长度不再受光刻精度的限制。
附图说明
图1为本发明制造的MOSFET器件结构示意图；
图2为本发明制造的IGBT器件结构示意图；
图3为本发明制造MOSFET器件的流程示意图；
图4为本发明制造IGBT器件的流程示意图。
具体实施方式
实施例1：如图3所示，为制造MOSFET器件的流程。
(1)外延生长外延层1，以便能够满足器件的阻断要求，如图3(a)所示；
(2)在外延层上刻蚀台面2，如图3(b)所示；
(3)在台面上外延生长初始阱区域3，初始阱区域的高度要大于或等于台面的高度；如图3(c)所示；
(4)运用CMP工艺得到表面平整光滑的阱区域，经过CMP工艺处理后所得的阱区域的高度与台面高度相同，如图3(d)所示；
(5)运用刻蚀等工艺得到槽区域4，如图3(e)所示；
(6)外延生长初始源区域5，其厚度要高于槽区域4的深度，且初始源区域的高度要高于台面的高度，如图3(f)所示；
(7)运用CMP工艺得到表面平整光滑源区域5，所得的源区域的高度与台面高度相等，如图3(g)所示；
(8)通过氧化形成栅氧化层6，然后在栅氧化层淀积多晶硅或者金属，形成栅极7，如图3(h)所示；
(9)通过光刻、刻蚀、淀积和离子注入等工艺得到栅结构，如图3(i)所示；
(10)金属化得到源极8和漏极9，并形成欧姆接触，如图3(j)所示；
(11)淀积隔离介质层，得到MOSFET器件，如图1所示。
实例2：如图4所示，为制造IGBT器件的流程。
(1)外延生长外延层1，以便能够满足器件的阻断要求，如图4(a)所示；
(2)在外延层上刻蚀的台面2，如图4(b)所示；
(3)在台面上外延生长初始阱区域3，初始阱区域的高度要大于或等于台面的高度，如图4(c)所示；
(4)运用CMP工艺得到平整光滑的阱区域，所得到的阱区域的高度与台面高度相同，如图4(d)所示；
(5)运用刻蚀等工艺得到槽区域4，如图4(e)所示；
(6)外延生长初始源区域5，其厚度要高于槽区域的深度，且初始源区域的高度要高于台面的高度，如图4(f)所示；
(7)运用CMP工艺得到表面平整光滑的源区域5，如图4(g)所示；
(8)在所得的源极区域边缘处，刻蚀得到台面，该台面的高度要小于或等于阱区域的深度，如图4(h)所示；
(9)在刻蚀得到的台面上外延生长高掺部分阱区域11，厚度要大于或等于刻蚀台面的高度，如图4(i)所示；
(10)运用CMP工艺对所得的高掺部分阱区域处理，使得所得的高掺部分阱区域表面平整光滑，所得的高掺部分阱区域高度与台面高度相同，如图4(j)所示；
(11)通过氧化形成栅氧化层6，然后在栅氧化层淀积多晶硅或者金属，形成栅极7，如图4(k)所示；
(12)通过光刻、刻蚀、淀积和离子注入等工艺得到栅结构，如图4(l)所示；
(13)金属化等工艺得到源极8和漏极9，并形成欧姆接触，如图4(m)所示；
(14)淀积隔离介质层，得到最终的IGBT器件，结构如图2所示。
本发明中利用外延和CMP技术，制造阱区域和源区域，降低了离子注入带来的晶格损伤，可以精准的控制阱区域和源极区域的掺杂浓度。
Claims (10)
1.一种MOS型器件，其特征在于：包括外延层(1)，位于外延层上方的台面(2)，位于外延层上方并分布于台面两侧的阱区域(3)，刻蚀阱区域得到槽区域(4)，在所得槽区域(4)内外延生长得到源区域(5)，在台面上方依次生长栅氧化层(6)和栅极(7)，在阱区域(3)上方设置源极(8)，外延层下方设置漏极(10)。
2.根据权利要求1所述的MOS型器件，其特征在于所述阱区域(3)高度与台面(2)高度相同。
3.根据权利要求1所述的MOS型器件，其特征在于所述槽区域(4)的深度和宽度均小于阱区域(3)的宽度和深度。
4.根据权利要求1所述的MOS型器件，其特征在于所述源区域(5)高度与台面(2)高度相同。
5.根据权利要求1所述的MOS型器件，其特征在于所述外延层(1)为第一导电类型；所述阱区域(3)为第二导电类型；所述源极区(5)为第一导电类型。
6.根据权利要求5所述的MOS型器件，其特征在于所述第一导电类型为n型，第二导电类型为p型。
7.根据权利要求6所述的MOS型器件，其特征在于所述第一导电类型为p型，第二导电类型为n型。
8.一种权利要求1-7所述的任一MOS型器件的制造方法，其特征在于，包含以下步骤：
(1)在外延层上刻蚀形成台面；
(2)在台面上方外延生长初始阱区域，通过CMP工艺对阱区域进行处理，形成表面光滑的阱区域；
(3)对阱区域刻蚀形成槽区域；
(4)在步骤(3)中形成的阱区域和槽区域上方外延生长得到初始源区域，CMP工艺对得到的初始源区域进行处理，得到表面光滑的源区域；
(5)在台面上方形成栅氧化层和栅极；
(6)随后金属化得到源极和漏极；
(7)淀积隔离介质层。
9.根据权利要求8所述的MOS型器件的制造方法，其特征在于步骤(2)中，所述的初始阱区域高度大于台面的高度。
10.根据权利要求8所述的MOS型器件的制造方法，其特征在于步骤(3)中，所述初始源区域高度大于台面高度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711097266.2A CN107887447B (zh) | 2017-11-09 | 2017-11-09 | 一种mos型器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711097266.2A CN107887447B (zh) | 2017-11-09 | 2017-11-09 | 一种mos型器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107887447A true CN107887447A (zh) | 2018-04-06 |
| CN107887447B CN107887447B (zh) | 2021-01-19 |
Family
ID=61779670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711097266.2A Active CN107887447B (zh) | 2017-11-09 | 2017-11-09 | 一种mos型器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107887447B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584634A (zh) * | 2020-05-09 | 2020-08-25 | 杰华特微电子（杭州）有限公司 | 半导体器件及其制造方法 |
| US11894457B2 (en) | 2020-05-09 | 2024-02-06 | Joulwatt Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096607A (en) * | 1997-08-18 | 2000-08-01 | Fuji Electric Co., Ltd. | Method for manufacturing silicon carbide semiconductor device |
| US20090194772A1 (en) * | 2008-01-31 | 2009-08-06 | General Electric Company | Method For Fabricating Silicon Carbide Vertical MOSFET Devices |
| CN102104048A (zh) * | 2009-12-17 | 2011-06-22 | 中国科学院上海微系统与信息技术研究所 | 用于绝缘体上硅技术的mos型esd保护结构及其制作方法 |
-
2017
- 2017-11-09 CN CN201711097266.2A patent/CN107887447B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096607A (en) * | 1997-08-18 | 2000-08-01 | Fuji Electric Co., Ltd. | Method for manufacturing silicon carbide semiconductor device |
| US20090194772A1 (en) * | 2008-01-31 | 2009-08-06 | General Electric Company | Method For Fabricating Silicon Carbide Vertical MOSFET Devices |
| CN102104048A (zh) * | 2009-12-17 | 2011-06-22 | 中国科学院上海微系统与信息技术研究所 | 用于绝缘体上硅技术的mos型esd保护结构及其制作方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111584634A (zh) * | 2020-05-09 | 2020-08-25 | 杰华特微电子（杭州）有限公司 | 半导体器件及其制造方法 |
| US11894457B2 (en) | 2020-05-09 | 2024-02-06 | Joulwatt Technology Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107887447B (zh) | 2021-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6115678B1 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| CN107408574B (zh) | 一种半导体超级结功率器件及其制造方法 | |
| JP5560931B2 (ja) | 超接合半導体装置の製造方法 | |
| US6537885B1 (en) | Transistor and method of manufacturing a transistor having a shallow junction formation using a two step EPI layer | |
| CN104733531A (zh) | 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet | |
| CN105225935A (zh) | 具有屏蔽栅的沟槽栅结构及其制造方法 | |
| CN107039268A (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
| TWI566410B (zh) | 半導體元件、終端結構及其製造方法 | |
| EP3503170B1 (en) | Planar triple-implanted jfet and corresponding manufacturing method | |
| CN105448916A (zh) | 晶体管及其形成方法 | |
| CN109065623A (zh) | 一种碳化硅金属氧化物半导体场效应晶体管及其制造方法 | |
| CN104617149A (zh) | 隔离型nldmos器件及其制造方法 | |
| CN103681315A (zh) | 埋层的形成方法 | |
| CN107887447A (zh) | 一种mos型器件及其制造方法 | |
| JP2019530213A (ja) | デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法 | |
| CN104617045A (zh) | 沟槽栅功率器件的制造方法 | |
| CN108258040B (zh) | 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法 | |
| CN108598159B (zh) | 具有宽带隙半导体材料/硅半导体材料异质结的绝缘栅双极晶体管及其制作方法 | |
| CN113764407B (zh) | 一种改善栅极特性的mosfet芯片制造工艺 | |
| CN103094118B (zh) | 制作双层栅沟槽mos的工艺方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN111128745B (zh) | 一种SiC基MOS器件的制作方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| US8581365B2 (en) | Bipolar junction transistor with layout controlled base and associated methods of manufacturing | |
| CN104882382A (zh) | Mosfet终端结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |