CN102104048A - 用于绝缘体上硅技术的mos型esd保护结构及其制作方法 - Google Patents

用于绝缘体上硅技术的mos型esd保护结构及其制作方法 Download PDF

Info

Publication number
CN102104048A
CN102104048A CN2009102013310A CN200910201331A CN102104048A CN 102104048 A CN102104048 A CN 102104048A CN 2009102013310 A CN2009102013310 A CN 2009102013310A CN 200910201331 A CN200910201331 A CN 200910201331A CN 102104048 A CN102104048 A CN 102104048A
Authority
CN
China
Prior art keywords
esd protection
protection structure
silicon
soi
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102013310A
Other languages
English (en)
Other versions
CN102104048B (zh
Inventor
陈静
罗杰馨
伍青青
宁冰旭
薛忠营
肖德元
王曦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN2009102013310A priority Critical patent/CN102104048B/zh
Priority to PCT/CN2010/075160 priority patent/WO2011072528A1/zh
Priority to US13/055,553 priority patent/US20110221002A1/en
Publication of CN102104048A publication Critical patent/CN102104048A/zh
Application granted granted Critical
Publication of CN102104048B publication Critical patent/CN102104048B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。本发明使泄露电流能够下沉至SOI衬底，且通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。

Description

用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法
技术领域
本发明属于微电子与固体电子技术领域，涉及一种半导体器件，尤其涉及一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。
背景技术
CMOS为了较低的功率和较高的速度而采用绝缘体上硅(Silicon OnInsulator，SOI)衬底。为了提高器件的可靠性，电路的设计与应用必须考虑静电放电(Electrostatic Discharge，ESD)保护问题。半导体集成电路通常采用二极管组成的电阻ESD电路作为输入/输出的保护元件，但是为了避免外部ESD事件的额外电流流入内部电路造成内部元件的击穿，通常在内部电路和外部输入/输出端之间设置MOS型ESD保护结构。SOI工艺中的ESD实效机制与体硅CMOS工艺所观察到的有着明显的区别。衬底用隐埋氧化层(BOX)与半导体器件进行物理隔离。BOX区的存在极大地改变了ESD实效模式和机制。
SOI MOS型ESD保护结构已经提出。最初结构的ESD保护器件与本征器件制作于同一有源区，这种结构的不足在于：在ESD事件中，泄露电流会抬高本征器件有源区的电势，加强本征SOI MOS器件的浮体效应，影响本征SOI MOS器件的输出特性。另一种结构是把ESD保护器件与本征MOS器件用浅沟槽隔离(STI)工艺隔离开，这种结构的不足在于：在ESD事件中，由于BOX与STI包围的ESD保护器件耗散能力低，ESD保护器件容易被泄露电流产生的热量击穿。
为了获得足够的ESD强度的ESD保护器件，通常有两种途径：一种是增大ESD保护元件或者是增加ESD保护元件数量，这种方法不利在于保护电路和芯片区域的增加；另一种方法是部分移除SOI衬底的半导体顶层硅膜以及对应的隐埋氧化层，在暴露的SOI衬底体区制作ESD保护结构，这种方法的不足在于暴露的SOI衬底体区制作保护结构对后续工艺有影响。
发明内容
本发明所要解决的技术问题是：提供一种用于绝缘体上硅技术的MOS型ESD保护结构及其制作方法。
为解决上述技术问题，本发明采用如下技术方案。
一种ESD保护结构，其包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。
一种用于绝缘体上硅技术的MOS型ESD保护结构，所述保护结构包括ESD保护结构，所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。
作为本发明的一种优选方案，所述保护结构还包括SOI衬底，所述SOI衬底由下到上分别为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜。
作为本发明的另一种优选方案，所述保护结构还包括本征SOI MOS结构，所述本征SOI MOS结构通过侧氧隔离墙与所述ESD保护结构分隔；所述本征SOI MOS结构包括：分别设于顶层硅膜的顶部左右两端的本征SOI MOS结构的源漏区；生长于顶层硅膜的顶部中心位置处上方的本征SOI MOS结构的多晶硅栅；夹于本征SOI MOS结构的多晶硅栅与顶层硅膜之间的本征SOI MOS结构的二氧化硅栅介质；生长于本征SOI MOS结构的多晶硅栅与本征SOI MOS结构的二氧化硅栅介质的两侧的侧氧隔离墙。
作为本发明的再一种优选方案，所述本征SOI MOS结构的顶层硅膜左侧连接侧氧隔离墙，右侧连接浅沟槽隔离墙。
一种ESD保护结构的制作方法，包括以下步骤：
步骤一，由下到上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；在SOI衬底上热氧化生成一层二氧化硅缓冲层；
步骤二，在二氧化硅缓冲层上沉积一层氮化硅层；
步骤三，利用一道光刻工艺开口ESD保护单元区域，所述ESD保护单元区域从氮化硅层深入到SOI衬底隐埋氧化层；
步骤四，制作侧氧隔离墙，用以划分ESD保护单元和本征有源结构；
步骤五，在ESD保护单元区域利用快速退火化学气相淀积工艺选择性生长外延硅；
步骤六，采用化学机械抛光使顶层硅膜表面平滑；
步骤七，在外延硅上制作ESD保护结构的多晶硅栅、源区、漏区。
作为本发明的一种优选方案，所述侧氧隔离墙的制作方法为：首先在步骤三的基础上各向同性生长一层二氧化硅；然后各向异性刻蚀二氧化硅。
一种用于绝缘体上硅技术的MOS型ESD保护结构的制作方法，包括以下步骤：
步骤A，由下到上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；在SOI衬底上热氧化生成一层二氧化硅缓冲层；
步骤B，在二氧化硅缓冲层上沉积一层氮化硅层；
步骤C，利用一道光刻工艺开口ESD保护单元区域，所述ESD保护单元区域从氮化硅层深入到SOI衬底隐埋氧化层；
步骤D，制作侧氧隔离墙，用以划分ESD保护单元和本征有源结构；
步骤E，在ESD保护单元区域利用快速退火化学气相淀积工艺选择性生长外延硅；
步骤F，采用化学机械抛光使顶层硅膜表面平滑；
步骤G，在外延硅上制作ESD保护结构的多晶硅栅、源区、漏区。
作为本发明的一种优选方案，所述侧氧隔离墙的制作方法为：首先在步骤三的基础上各向同性生长一层二氧化硅；然后各向异性刻蚀二氧化硅。
作为本发明的另一种优选方案，所述方法还包括步骤H，在顶层硅膜上制造本征SOI MOS型器件的多晶硅栅、源区、漏区；所述ESD保护结构为MOS型。
本发明的有益效果在于：ESD保护结构直接连接SOI衬底体区，因此泄露电流能够下沉至SOI衬底；另一方面，通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。
附图说明
图1为SOI衬底结构示意图；
图2为本发明涉及的二氧化硅缓冲层以及氮化硅阻挡层的生长截面图；
图3为本发明涉及的ESD保护单元窗口的刻蚀以及二氧化硅隔离墙的制作示意图；
图4为本发明涉及的SOI衬底体区外延硅截面示意图；
图5为本发明涉及的ESD保护结构以及本征SOI MOS结构的截面图。
主要组件符号说明：
1、SOI衬底体区；              2、SOI衬底隐埋氧化层；
3、顶层硅膜；                 4、二氧化硅缓冲层；
5、氮化硅阻挡层；             6、浅沟槽隔离墙；
7、各向同性生长的二氧化硅；   8、外延硅层；
9、ESD保护结构；              10、本征SOI MOS结构；
11、ESD保护结构的多晶硅栅；   12、ESD保护结构的源漏区；
13、ESD保护结构的侧氧隔离墙； 14、ESD保护结构的二氧化硅栅介
质；
15、本征SOI MOS结构的多晶硅   16、本征SOI MOS结构的源漏区；
栅；
17、本征SOI MOS结构的侧氧隔   18、本征SOI MOS结构的二氧化硅
离墙；                        栅介质；。
19、侧氧隔离墙。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步详细说明。
实施例一
如图5所示，本实施例提供一种ESD保护结构，其包括直接连接SOI衬底体区1的外延硅层8；外延硅层8的两侧为侧氧隔离墙19，所述侧氧隔离墙19用以划分ESD保护结构9与本征有源区；外延硅层8的顶部左右两端分别为ESD保护结构的源漏区12；外延硅层8的顶部中心位置处向上生长有ESD保护结构的多晶硅栅11；ESD保护结构的多晶硅栅11与外延硅层8之间夹有ESD保护结构的二氧化硅栅介质14；ESD保护结构的多晶硅栅11与ESD保护结构的二氧化硅栅介质14的两侧设有侧氧隔离墙13。
本实施例还提供一种用于绝缘体上硅技术的MOS型ESD保护结构，所述保护结构包括ESD保护结构9，所述ESD保护结构9包括直接连接SOI衬底体区1的外延硅层8；外延硅层8的两侧为侧氧隔离墙19，所述侧氧隔离墙19用以划分ESD保护结构9与本征有源区；外延硅层8的顶部左右两端分别为ESD保护结构的源漏区12；外延硅层8的顶部中心位置处向上生长有ESD保护结构的多晶硅栅11；ESD保护结构的多晶硅栅11与外延硅层8之间夹有ESD保护结构的二氧化硅栅介质14；ESD保护结构的多晶硅栅11与ESD保护结构的二氧化硅栅介质14的两侧设有侧氧隔离墙13。
所述保护结构还包括SOI衬底，所述SOI衬底由下到上分别为SOI衬底体区1，SOI衬底隐埋氧化层2，顶层硅膜3。所述保护结构还包括本征SOI MOS结构10，所述本征SOI MOS结构10通过侧氧隔离墙19与所述ESD保护结构9分隔；所述本征SOI MOS结构10包括：分别设于顶层硅膜3的顶部左右两端的本征SOIMOS结构的源漏区16；生长于顶层硅膜3的顶部中心位置处上方的本征SOI MOS结构的多晶硅栅15；夹于本征SOI MOS结构的多晶硅栅15与顶层硅膜3之间的本征SOI MOS结构的二氧化硅栅介质18；生长于本征SOI MOS结构的多晶硅栅15与本征SOI MOS结构的二氧化硅栅介质18的两侧的侧氧隔离墙17。所述本征SOI MOS结构10的顶层硅膜3左侧连接侧氧隔离墙19，右侧连接浅沟槽隔离墙6。
如图1至5所示，本实施例提供一种ESD保护结构的制作方法，包括以下步骤：
步骤一，由下到上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；在SOI衬底上热氧化生成一层二氧化硅缓冲层；
步骤二，在二氧化硅缓冲层上沉积一层氮化硅层；
步骤三，利用一道光刻工艺开口ESD保护单元区域，所述ESD保护单元区域从氮化硅层深入到SOI衬底隐埋氧化层；
步骤四，制作侧氧隔离墙，用以划分ESD保护单元和本征有源区；
步骤五，在ESD保护单元区域利用快速退火化学气相淀积工艺选择性生长外延硅；
步骤六，采用化学机械抛光使顶层硅膜表面平滑；
步骤七，在外延硅上制作ESD保护结构的多晶硅栅、源区、漏区。
所述侧氧隔离墙的制作方法为：首先在步骤三的基础上各向同性生长一层二氧化硅；然后各向异性刻蚀二氧化硅。
本实施例还提供一种用于绝缘体上硅技术的MOS型ESD保护结构的制作方法，包括以下步骤：
步骤A，由下到上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；在SOI衬底上热氧化生成一层二氧化硅缓冲层；
步骤B，在二氧化硅缓冲层上沉积一层氮化硅层；
步骤C，利用一道光刻工艺开口ESD保护单元区域，所述ESD保护单元区域从氮化硅层深入到SOI衬底隐埋氧化层；
步骤D，制作侧氧隔离墙，用以划分ESD保护单元和本征有源区；
步骤E，在ESD保护单元区域利用快速退火化学气相淀积工艺选择性生长外延硅；
步骤F，采用化学机械抛光使顶层硅膜表面平滑；
步骤G，在外延硅上制作ESD保护结构的多晶硅栅、源区、漏区。
所述侧氧隔离墙的制作方法为：首先在步骤三的基础上各向同性生长一层二氧化硅；然后各向异性刻蚀二氧化硅。所述方法还包括步骤H，在顶层硅膜上制造本征SOI MOS型器件的多晶硅栅、源区、漏区；所述ESD保护结构为MOS型。
本实施例所述ESD保护结构直接连接SOI衬底体区，因此泄露电流能够下沉至SOI衬底；另一方面，通过外延工艺使得ESD保护结构与有源区本征MOS管处于同一平面，这样便于后续工艺的处理。
实施例二
本实施例提供的用于绝缘体上硅技术的MOS型ESD保护结构的制作方法如下：
首先在SOI衬底上，热氧化生成一层二氧化硅层缓冲层，这一层二氧化硅缓冲层的作用在于缓解续工艺的氮化硅层与顶层硅膜之间的张应力；
其次在二氧化硅缓冲层上沉积一层氮化硅，氮化硅层的作用在于防止顶层硅膜在后续热处理工艺中热氧化；
然后利用一道光刻工艺开口ESD保护单元区域；
接下来制作侧氧隔离墙，这层侧氧隔离墙用于划分MOS型ESD保护单元与本征SOI MOS器件。侧氧隔离墙的制作方法为：首先是各向同性性生长一层二氧化硅，然后各向异性刻蚀二氧化硅；在此基础上，利用快速退火化学气相淀积工艺选择性生长外延硅；由于外延的特性，外延硅与衬底硅拥有相同的特性；采用化学机械抛光(CMP)使顶层硅膜表面平滑。至此，MOS型ESD保护单元与本征MOS器件有源区被隔离开来。MOS型ESD保护单元直接连接衬底体区，ESD事件中确保泄露电流能下沉至衬底体区，防止MOS型ESD保护单元被电流产生的热量击穿。
最后在外延硅上制作SOI MOS型ESD保护结构，在顶层硅膜上制造本征SOIMOS型晶体管。
本发明涉及一种绝缘体上硅(SOI)场效应晶体管(MOS)型静电放电(ESD)保护结构以及制作方法。该方法直接在半导体支撑衬底上制作MOS型ESD保护结构，置于内部电路和输入/输出保护元件之间，用以避免外部ESD事件的额外电流流入内部电路造成内部元件的击穿。这种结构能阻止泄露电流在元件中流动，确保ESD事件中泄露电流下沉至衬底体区，否则电流会抬高有源体区的电势导致ESD保护元件容易击穿，另一方面会影响本征器件的性能。本发明的制作方法与SOI CMOS工艺兼容，并且不会对后续工艺产生影响。
这里本发明的描述和应用是说明性的，并非想将本发明的范围限制在上述实施例中。这里所披露的实施例的变形和改变是可能的，对于那些本领域的普通技术人员来说实施例的替换和等效的各种部件是公知的。本领域技术人员应该清楚的是，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他形式、结构、布置、比例，以及用其他元件、材料和部件来实现。

Claims (10)

1.一种ESD保护结构，其特征在于，所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。
2.一种用于绝缘体上硅技术的MOS型ESD保护结构，其特征在于：所述ESD保护结构包括直接连接SOI衬底体区的外延硅层；外延硅层的两侧为侧氧隔离墙，所述侧氧隔离墙用以划分ESD保护结构与本征有源结构；外延硅层的顶部左右两端分别为ESD保护结构的源漏区；外延硅层的顶部中心位置处向上生长有ESD保护结构的多晶硅栅；ESD保护结构的多晶硅栅与外延硅层之间夹有ESD保护结构的二氧化硅栅介质；ESD保护结构的多晶硅栅与ESD保护结构的二氧化硅栅介质的两侧设有侧氧隔离墙。
3.根据权利要求2所述的用于绝缘体上硅技术的MOS型ESD保护结构，其特征在于：所述保护结构还包括SOI衬底，所述SOI衬底由下到上分别为SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜。
4.根据权利要求3所述的用于绝缘体上硅技术的MOS型ESD保护结构，其特征在于：所述保护结构还包括本征SOI MOS结构，所述本征SOI MOS结构通过侧氧隔离墙与所述ESD保护结构分隔；所述本征SOI MOS结构包括：
本征SOI MOS结构的源漏区，分别设于顶层硅膜顶部左右两端；
本征SOI MOS结构的多晶硅栅，生长于顶层硅膜的顶部中心位置处上方；
本征SOI MOS结构的二氧化硅栅介质，夹于本征SOI MOS结构的多晶硅栅与顶层硅膜之间；
侧氧隔离墙，生长于本征SOI MOS结构的多晶硅栅与本征SOI MOS结构的二氧化硅栅介质的两侧。
5.根据权利要求4所述的用于绝缘体上硅技术的MOS型ESD保护结构，其特征在于：所述本征SOI MOS结构的顶层硅膜左侧连接侧氧隔离墙，右侧连接浅沟槽隔离墙。
6.一种ESD保护结构的制作方法，其特征在于，包括以下步骤：
步骤一，由下到上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；在SOI衬底上热氧化生成一层二氧化硅缓冲层；
步骤二，在二氧化硅缓冲层上沉积一层氮化硅层；
步骤三，利用一道光刻工艺开口ESD保护单元区域，所述ESD保护单元区域从氮化硅层深入到SOI衬底隐埋氧化层；
步骤四，制作侧氧隔离墙，用以划分ESD保护单元和本征有源结构；
步骤五，在ESD保护单元区域利用快速退火化学气相淀积工艺选择性生长外延硅；
步骤六，采用化学机械抛光使顶层硅膜表面平滑；
步骤七，在外延硅上制作ESD保护结构的多晶硅栅、源区、漏区。
7.根据权利要求6所述的ESD保护结构的制作方法，其特征在于，所述侧氧隔离墙的制作方法为：首先在步骤三的基础上各向同性生长一层二氧化硅；然后各向异性刻蚀二氧化硅。
8.一种用于绝缘体上硅技术的MOS型ESD保护结构的制作方法，其特征在于，包括以下步骤：
步骤A，由下到上依次生长SOI衬底体区，SOI衬底隐埋氧化层，顶层硅膜构成SOI衬底；在SOI衬底上热氧化生成一层二氧化硅缓冲层；
步骤B，在二氧化硅缓冲层上沉积一层氮化硅层；
步骤C，利用一道光刻工艺开口ESD保护单元区域，所述ESD保护单元区域从氮化硅层深入到SOI衬底隐埋氧化层；
步骤D，制作侧氧隔离墙，用以划分ESD保护单元和本征有源结构；
步骤E，在ESD保护单元区域利用快速退火化学气相淀积工艺选择性生长外延硅；
步骤F，采用化学机械抛光使顶层硅膜表面平滑；
步骤G，在外延硅上制作ESD保护结构的多晶硅栅、源区、漏区。
9.根据权利要求8所述的用于绝缘体上硅技术的MOS型ESD保护结构的制作方法，其特征在于，所述侧氧隔离墙的制作方法为：首先在步骤三的基础上各向同性生长一层二氧化硅；然后各向异性刻蚀二氧化硅。
10.根据权利要求8所述的用于绝缘体上硅技术的MOS型ESD保护结构的制作方法，其特征在于：所述方法还包括步骤H，在顶层硅膜上制造本征SOI MOS型器件的多晶硅栅、源区、漏区；所述ESD保护结构为MOS型。
CN2009102013310A 2009-12-17 2009-12-17 用于绝缘体上硅技术的mos型esd保护结构及其制作方法 Expired - Fee Related CN102104048B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN2009102013310A CN102104048B (zh) 2009-12-17 2009-12-17 用于绝缘体上硅技术的mos型esd保护结构及其制作方法
PCT/CN2010/075160 WO2011072528A1 (zh) 2009-12-17 2010-07-14 用于绝缘体上硅技术的mos型esd保护结构及其制作方法
US13/055,553 US20110221002A1 (en) 2009-12-17 2010-07-14 Mos-type esd protection device in soi and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102013310A CN102104048B (zh) 2009-12-17 2009-12-17 用于绝缘体上硅技术的mos型esd保护结构及其制作方法

Publications (2)

Publication Number Publication Date
CN102104048A true CN102104048A (zh) 2011-06-22
CN102104048B CN102104048B (zh) 2012-05-30

Family

ID=44156706

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102013310A Expired - Fee Related CN102104048B (zh) 2009-12-17 2009-12-17 用于绝缘体上硅技术的mos型esd保护结构及其制作方法

Country Status (3)

Country Link
US (1) US20110221002A1 (zh)
CN (1) CN102104048B (zh)
WO (1) WO2011072528A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915947A (zh) * 2012-10-09 2013-02-06 哈尔滨工程大学 一种用于有源像素传感器的绝缘体上硅结构形成方法
CN104392992A (zh) * 2014-12-05 2015-03-04 中国科学院上海微系统与信息技术研究所 一种基于soi的硅控整流器esd保护器件结构
CN107039459A (zh) * 2016-02-03 2017-08-11 上海硅通半导体技术有限公司 Soi和体硅混合晶圆结构及其制备方法
CN107887447A (zh) * 2017-11-09 2018-04-06 中国电子科技集团公司第五十五研究所 一种mos型器件及其制造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9564436B2 (en) * 2013-11-18 2017-02-07 United Microelectronics Corp. Semiconductor device
CN111326568A (zh) * 2020-03-10 2020-06-23 苏州晶界半导体有限公司 带保护环结构的氮化物器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567631A (en) * 1995-11-13 1996-10-22 Taiwan Semiconductor Manufacturing Company Method of forming gate spacer to control the base width of a lateral bipolar junction transistor using SOI technology
US5923067A (en) * 1997-04-04 1999-07-13 International Business Machines Corporation 3-D CMOS-on-SOI ESD structure and method
US6541821B1 (en) * 2000-12-07 2003-04-01 Advanced Micro Devices, Inc. SOI device with source/drain extensions and adjacent shallow pockets
US7145204B2 (en) * 2005-04-15 2006-12-05 Texas Instruments Incorporated Guardwall structures for ESD protection
TW200739876A (en) * 2005-10-06 2007-10-16 Nxp Bv Electrostatic discharge protection device
DE102006053145B4 (de) * 2005-11-14 2014-07-10 Denso Corporation Halbleitervorrichtung mit Trennungsbereich
JP4996166B2 (ja) * 2006-08-09 2012-08-08 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
CN1964069A (zh) * 2006-11-15 2007-05-16 四川绵阳信益科技有限公司 多晶硅/体硅esd结构保护的垂直双扩散金属氧化物半导体功率器件
CN101276788B (zh) * 2007-03-28 2012-05-23 中国科学院微电子研究所 一种改善绝缘体上硅电路静电放电防护性能的方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102915947A (zh) * 2012-10-09 2013-02-06 哈尔滨工程大学 一种用于有源像素传感器的绝缘体上硅结构形成方法
CN102915947B (zh) * 2012-10-09 2015-09-30 哈尔滨工程大学 一种用于有源像素传感器的绝缘体上硅结构形成方法
CN104392992A (zh) * 2014-12-05 2015-03-04 中国科学院上海微系统与信息技术研究所 一种基于soi的硅控整流器esd保护器件结构
CN104392992B (zh) * 2014-12-05 2017-04-19 中国科学院上海微系统与信息技术研究所 一种基于soi的硅控整流器esd保护器件结构
CN107039459A (zh) * 2016-02-03 2017-08-11 上海硅通半导体技术有限公司 Soi和体硅混合晶圆结构及其制备方法
CN107887447A (zh) * 2017-11-09 2018-04-06 中国电子科技集团公司第五十五研究所 一种mos型器件及其制造方法

Also Published As

Publication number Publication date
WO2011072528A1 (zh) 2011-06-23
CN102104048B (zh) 2012-05-30
US20110221002A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
US10079230B2 (en) Double-sided vertical semiconductor device with thinned substrate
US8426258B2 (en) Vertical semiconductor device with thinned substrate
KR100586737B1 (ko) ＳＯＩ 기판 위에 구현된 ＮＭＯＳ 소자, ＰＭＯＳ 소자및 ＳｉＧｅ ＢｉＣＭＯＳ 소자 및 그 제조 방법
CN109244033A (zh) 具有气隙结构的射频开关
CN102104048B (zh) 用于绝缘体上硅技术的mos型esd保护结构及其制作方法
US8823097B2 (en) Protection device with a thin-film resistance connected to plural drain regions
US9761708B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2007287985A (ja) 半導体装置
US20200098618A1 (en) Semiconductor-on-insulator (soi) substrate, method for forming thereof, and integrated circuit
US7342294B2 (en) SOI bipolar transistors with reduced self heating
JP2011159828A (ja) 半導体装置及び半導体装置の製造方法
US20170250252A1 (en) MOSFET Having Source Region Formed in a Double Wells Region
US8211766B2 (en) Method of fabricating a trench power MOS transistor
JP2012059931A (ja) 半導体装置
JP2019106453A (ja) 半導体装置及びその製造方法
US10686037B2 (en) Semiconductor structure with insulating substrate and fabricating method thereof
JP2013197171A (ja) 半導体装置及びその製造方法
KR100265049B1 (ko) 에스.오.아이 소자의 모스 전계효과 트랜지스터 및제조방법
JP6125802B2 (ja) 半導体装置
JP2011228596A (ja) 半導体装置及びその製造方法
JP2016122678A (ja) 半導体装置及びその製造方法
CN103035576B (zh) 锗硅hbt和cmos器件集成的制造方法和器件结构
CN116153931A (zh) 半导体结构及其制作工艺
CN115799157A (zh) 一种cmos半导体器件及其制造方法
JP2010098205A (ja) Ｍｉｓ電界効果トランジスタ及び半導体基板の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120530

Termination date: 20191217

CF01 Termination of patent right due to non-payment of annual fee