DE102006053145B4 - Halbleitervorrichtung mit Trennungsbereich - Google Patents

Halbleitervorrichtung mit Trennungsbereich Download PDF

Info

Publication number
DE102006053145B4
DE102006053145B4 DE102006053145.0A DE102006053145A DE102006053145B4 DE 102006053145 B4 DE102006053145 B4 DE 102006053145B4 DE 102006053145 A DE102006053145 A DE 102006053145A DE 102006053145 B4 DE102006053145 B4 DE 102006053145B4
Authority
DE
Germany
Prior art keywords
layer
region
channel formation
trench
separation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102006053145.0A
Other languages
English (en)
Other versions
DE102006053145A1 (de
Inventor
Takashi Nakano
Shigeki Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102006053145A1 publication Critical patent/DE102006053145A1/de
Application granted granted Critical
Publication of DE102006053145B4 publication Critical patent/DE102006053145B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Halbleitervorrichtung mit: – einem Halbleitersubstrat (1); – einem Trennungsbereich (Z1), der in dem Halbleitersubstrat (1) angeordnet und von weiteren Teilen des Halbleitersubstrats (1) getrennt ist; – einer eingebetteten Schicht (22) von einem ersten Leitungstyp, die auf einem Bodenabschnitt des Trennungsbereichs (Z1) angeordnet ist; – einem Kanalbildungsbereich (10) von einem zweiten Leitungstyp, der an einer Hauptoberfläche (1a) des Halbleitersubstrats (1), in einem Oberflächenabschnitt des Trennungsbereichs (Z1) angeordnet ist; – einem Source-Bereich (11) von dem ersten Leitungstyp, der in einem Oberflächenabschnitt des Kanalbildungsbereichs (10) angeordnet ist; – einem Drain-Bereich (13) von dem ersten Leitungstyp, der an der Hauptoberfläche (1a) des Halbleitersubstrats (1), in einem weiteren Oberflächenabschnitt des Trennungsbereichs (Z1) angeordnet und von dem Kanalbildungsbereich (10) getrennt ist; – einer ersten Elektrode (17) zum Anlegen einer Source-Spannung an den Source-Bereich (11); – einer zweiten Elektrode (18) zum Anlegen der Source-Spannung an den Kanalbildungsbereich (10); – einer dritten Elektrode (19) zum Anlegen einer Drain-Spannung an den Drain-Bereich (13); – einem Graben (14), der an der Hauptoberfläche (1a) des Halbleitersubstrats (1) angeordnet ist, den Kanalbildungsbereich (10) zwischen dem Source-Bereich (11) und dem Drain-Bereich (13) durchdringt und tiefer als der Kanalbildungsbereich (10) ist; ...

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem Trennungsbereich bzw. abgetrennten Bereich.
  • Ein lateraler Graben-Gate-MOSFET ist wohl bekannt und zum Beispiel in der US 5 723 891 A und der US 5 640 034 A offenbart. Dieser MOSFET ist dazu geeignet, einen Durchschaltewiderstand dadurch zu verringern, dass eine Kanaldichte mit einer Graben-Gate-Elektrode erhöht wird.
  • Jedoch ist im Falle einer komplexen IC (integrated circuit = integrierten Schaltung) eine eingebettete n+-leitende Schicht (im Folgenden kurz: ”n+-Schicht”; entsprechend ”n-Schicht” etc.) in einem Bipolartransistor-Ausbildungsbereich angeordnet. Wie es in 11 gezeigt ist, liefert die eingebettete n+-leitende Schicht 100, wenn der laterale Graben-Gate-MOSFET in einem Substrat ausgebildet ist, ein elektrisches Drain-Potential. Somit ist an einer Ecke eines Bodens einer Graben-Gate-Elektrode 108 ein elektrisches Feld konzentriert, so dass eine Durchbruchspannung verringert ist.
  • In 11 ist eine Siliziuminsel in einer n-leitenden Siliziumschicht 101 durch einen Graben 102 und eine eingebettete Oxidschicht 103 getrennt. In der Siliziuminsel sind ein Kanalbildungsbereich 104, ein n+-Source-Bereich 105, eine p+-Kontakttopfschicht 106, ein n+-Drain-Bereich 107 und eine Graben-Gate-Elektrode 108 ausgebildet. In der Siliziuminsel ist eine eingebettete n+-Schicht 100 auf einem Boden einer n-Siliziumschicht 101 ausgebildet. Wenn die Siliziuminsel die eingebettete n+-Schicht 100 enthält, wird hier, sofern eine Spannung an den n+-Drain-Bereich 107 angelegt wird, das elektrische Potential der eingebetteten n+-Schicht in Übereinstimmung mit dem Drain-Potential ebenfalls erhöht. Dadurch ist das elektrische Feld bei einem tieferen Abschnitt der Graben-Gate-Elektrode 108 konzentriert, die auf der Seite des Drain-Bereichs 107 (d. h. eines XIA-Abschnitts in 11) angeordnet ist, so dass die Durchbruchspannung verringert ist. Ferner, wenn zum Beispiel die eingebettete n+-Schicht 100 das elektrische Source-Potential liefert, ist das elektrische Feld bei einer Kante der Graben-Gate-Elektrode 108 (d. h. einer Ecke des Bodens) konzentriert, so dass die Durchbruchspannung verringert ist.
  • Angesichts des oben beschriebenen Problems ist es das Ziel der vorliegenden Erfindung, eine Halbleitervorrichtung mit einem Trennungsbereich bereitzustellen.
  • Dieses Ziel wird erreicht durch die Merkmale des Anspruchs 1.
  • Wenn in der oben beschriebenen Vorrichtung ein Transistor durchschaltet, wird auf einem Abschnitt, der der Graben-Gate-Elektrode gegenüberliegt, und zwar dem Abschnitt, der in dem Kanalbildungsbereich angeordnet ist, eine Inversionsschicht gebildet. Somit fließt ein Strom zwischen dem Drain-Bereich und dem Source-Bereich durch den Abschnitt (d. h. die Inversionsschicht) in dem Kanalbildungsbereich, der der Graben-Gate-Elektrode und der Offset-Schicht gegenüberliegt. Hingegen ist eine Topfschicht zur Relaxation eines elektrischen Feldes (im Folgenden kurz ”Relaxationstopfschicht” bezeichnet) unter dem Kanalbildungsbereich und der Offset-Schicht gebildet. Die Relaxationstopfschicht ist mit dem Kanalbildungsbereich verbunden. Ferner bedeckt die Relaxationstopfschicht den Boden des Grabens. Somit ist das elektrische Feld nicht bei dem unteren Abschnitt der Graben-Gate-Elektrode konzentriert, die sich auf der Seite des Drain-Bereichs befindet, so dass die Durchbruchspannung verbessert ist. Ferner, da das elektrische Potential der eingebetteten Schicht schwebend wird, sind sowohl die Durchbruchspannung als auch die Spannungsfestigkeit gegenüber statischer Elektrizität angeglichen. Somit besitzt die Halbleitervorrichtung mit der lateralen Graben-Gate-MOS-Transistor-Konstruktion, bei der die eingebettete Schicht in dem von weiteren Teilen getrennten Bereich angeordnet ist, eine ausgezeichnete Durchbruchspannung.
  • Die DE 196 47 324 A1 offenbart eine ähnliche Halbleitervorrichtung. Weiterer relevanter Stand der Technik ist in der US 2002/0060341 A1 , der EP 1 487 023 A2 und der WO 2004/042 826 A2 offenbart.
  • Die obigen und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, deutlicher ersichtlich. In den Zeichnungen sind:
  • 1 eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt;
  • 2 eine Ansicht im vertikalen Querschnitt, die die Vorrichtung entlang der Linie II-II in 1 zeigt;
  • 3 eine Ansicht im vertikalen Querschnitt, die die Vorrichtung entlang der Linie III-III in 1 zeigt;
  • 4 eine Draufsicht, die eine Halbleitervorrichtung gemäß einer zweiten Ausführungsform zeigt;
  • 5 eine Ansicht im vertikalen Querschnitt, die die Vorrichtung entlang der Linie V-V in 4 zeigt;
  • 6 eine Ansicht im vertikalen Querschnitt, die die Vorrichtung entlang der Linie VI-VI in 4 zeigt;
  • 7 eine Draufsicht, die eine Halbleitervorrichtung gemäß einer dritten Ausführungsform zeigt;
  • 8 eine Draufsicht, die eine Halbleitervorrichtung gemäß einer Modifikation der dritten Ausführungsform zeigt;
  • 9 eine Ansicht im vertikalen Querschnitt, die eine Halbleitervorrichtung gemäß einer vierten Ausführungsform zeigt;
  • 10 eine Ansicht im vertikalen Querschnitt, die eine Halbleitervorrichtung gemäß einer fünften Ausführungsform zeigt;
  • 11 eine Ansicht im vertikalen Querschnitt, die eine Halbleitervorrichtung gemäß dem Stand der Technik zeigt;
  • 12 eine Ansicht im vertikalen Querschnitt, die eine weitere Halbleitervorrichtung gemäß einer Modifikation der ersten Ausführungsform zeigt;
  • 13 eine Ansicht im vertikalen Querschnitt, die eine weitere Halbleitervorrichtung gemäß einer Modifikation der zweiten Ausführungsform zeigt; und
  • 14 eine Ansicht im vertikalen Querschnitt, die eine weitere Halbleitervorrichtung gemäß einer weiteren Modifikation der zweiten Ausführungsform zeigt.
  • (Erste Ausführungsform)
  • 1 ist eine Draufsicht, die eine Halbleitervorrichtung gemäß einer ersten Ausführungsform zeigt. 2 ist eine Querschnittsansicht, die die Vorrichtung entlang der Linie II-II in 1 zeigt. 3 ist eine Querschnittsansicht, die die Vorrichtung entlang der Linie III-III in 1 zeigt. Die Halbleitervorrichtung ist eine komplexe IC (integrierte Schaltung), so dass ein Bipolartransistor und ein MOS-Transistor auf einem Chip ausgebildet sind. Der MOS-Transistor ist als lateraler Graben-Gate-MOS-Transistor aufgebaut. Ferner ist der MOS-Transistor ein n-Kanal-Transistor.
  • In den 2 und 3 ist das Halbleitersubstrat 1 so ausgebildet, dass eine n-Siliziumschicht 4 (was zum Beispiel der erste Leitungstyp ist) auf einem Siliziumsubstrat 2 durch einen eingebetteten Oxidfilm 3 getrennt ausgebildet ist. Eine eingebettete n-Schicht 5 ist auf dem Boden der n-Siliziumschicht 4 ausgebildet. Die obere Oberfläche des Halbleitersubstrats 1 ist eine Hauptoberfläche 1a.
  • Ein Teileabtrennungsgraben 6 ist in der Siliziumschicht 4 ausgebildet. Der Teileabtrennungsgraben 6 reicht bis zu dem eingebetteten Oxidfilm 3. Wie es in 1 gezeigt ist, ist der Teileabtrennungsgraben 6 quadratisch ausgebildet. Ein Isolierungsfilm 7 ist in den Teileabtrennungsgraben 6 gefüllt. Somit ist die Insel des lateralen MOS-Transistor durch den Teileabtrennungsgraben 6 von umgebenden Teilen getrennt. Somit ist der Bereich (d. h. der Bildungsbereich des lateralen MOS-Transistors) Z1 so in dem Halbleitersubstrat 1 gebildet, dass er durch den Teileabtrennungsgraben 6 von weiteren Teilen getrennt ist.
  • Entsprechend ist in einem Bildungsbereich des Bipolartransistors (d. h. einer Insel), der durch einen Graben von den weiteren Teilen getrennt ist, ein (nicht gezeigter) Bipolartransistor ausgebildet. Ferner ist die eingebettete n+-Schicht 5 in dem Bildungsbereich (d. h. der Insel) des Bipolartransistors ausgebildet.
  • Ein p-Kanalbildungsbereich (d. h. eine p-Topfschicht) 10, wobei der p-Leitungstyp zum Beispiel der zweite Leitungstyp ist, ist in dem Oberflächenabschnitt der Hauptoberfläche 1a des Halbleitersubstrats 1, und zwar in dem Bereich Z1 (d. h. dem Bildungsbereich des lateralen MOS-Transistors), der von weiteren Teilen getrennt ist, ausgebildet. Ferner ist ein n+-Source-Bereich 11, wobei der n-Leitungstyp z. B. der vom ersten Leitungstyp ist, in dem Kanalbildungsbereich 10 des Oberflächenabschnitts der Hauptoberfläche 1a ausgebildet. Ferner ist ein p+-Source-Kontaktbereich (d. h. eine p+-Topfschicht) in dem Oberflächenabschnitt des Kanalbildungsbereichs 10 und angrenzend an den n+-Source-Bereich 11 ausgebildet.
  • Ein n+-Drain-Bereich (z. B. der Drain-Bereich vom ersten Leitungstyp) 13 ist in dem Oberflächenabschnitt der Hauptoberfläche 1a, in dem Bereich Z1, also getrennt von den weiteren Teilen ausgebildet. Der n+-Drain-Bereich 13 ist getrennt von dem p-Kanalbildungsbereich angeordnet.
  • Ein Graben 14 ist in der Hauptoberfläche 1a, in dem Bereich Z1 ausgebildet. Der Graben 14 ist planar aufgebaut, und zwar derart, dass der Graben 14 den p-Kanalbildungsbereich 10 zwischen dem n+-Source-Bereich 11 und dem n+-Drain-Bereich 13 in einer Richtung von dem n+-Source-Bereich 11 zu dem n+-Drain-Bereich 13 durchdringt. Der Graben 14 ist tiefer als der Kanalbildungsbereich 10. Eine Graben-Gate-Elektrode 16 ist auf der Innenwand des Grabens durch den Gate-Oxidfilm 15 als ein Gate-Isolierungsfilm hindurch ausgebildet.
  • Eine Source-Elektrode 17, eine Elektrode 18 für den Kanalbildungsbereich und eine Drain-Elektrode 19 sind auf der Siliziumschicht 4 ausgebildet. Die Source-Elektrode 17 ist elektrisch mit dem n+-Source-Bereich 11 verbunden. Die Elektrode 18 für den Kanalbildungsbereich ist elektrisch mit dem p+-Source-Kontaktbereich (d. h. der p+-Topfschicht) 12 verbunden. Die Source-Spannung wird durch diese Elektroden 17, 18 an den Source-Bereich 11 und den Kanalbildungsbereich 10 angelegt. Ferner ist die Drain-Elektrode 19 elektrisch mit dem Drain-Bereich 13 verbunden. Die Drain-Spannung wird über die Elektrode 19 an den Drain-Bereich 13 angelegt.
  • Eine n-Offset-Schicht 20 (wobei der n-leitende Leitungstyp zum Beispiel der erste Leitungstyp ist) ist in dem Oberflächenabschnitt der Hauptoberfläche 1a, in dem Bereich Z1 ausgebildet. Die Offset-Schicht 20 ist in dem gesamten Bereich um den Kanalbildungsbereich 10 und den n-Drain-Bereich 13 ausgebildet. Somit ist die Offset-Schicht 20 auch in einem Abschnitt ausgebildet, der einen Strompfad bildet, welcher durch die Graben-Gate-Elektrode 16 zwischen dem Kanalbildungsbereich 10 und dem Drain-Bereich 13 gebildet wird. Die Offset-Schicht 20 ist tiefer als der n+-Drain-Bereich 13 und außerdem flacher als der Kanalbildungsbereich 10.
  • Eine p-Relaxationstopfschicht 21 (wobei der p-leitende Leitungstyp zum Beispiel der zweite Leitungstyp ist) ist unter dem Kanalbildungsbereich 10 und der Offset-Schicht 20, in dem Bereich Z1 ausgebildet. Die Topfschicht 21 ist tiefer als der Graben 14, ist mit dem Kanalbildungsbereich 10 verbunden und bedeckt den Boden des Grabens 14. Insbesondere ist die p-Topfschicht 21 unter dem Boden der Graben-Gate-Elektrode 16 ausgebildet, und die n-Offset-Schicht 20 und die p-Relaxationstopfschicht 21 sind von beiden Seiten diffundiert, so dass wieder eine planare Oberfläche entsteht. In den 2 und 3 ist in dem Bereich (d. h. dem Bildungsbereich des lateralen MOS-Transistors) Z1, eine eingebettete n+-Schicht (z. B. die eingebettete Schicht vom ersten Leitungstyp) 22 auf dem Boden des Bereichs Z1 derart ausgebildet, dass die eingebettete n+-Schicht 22 die Relaxationstopfschicht 21 kontaktiert. Die eingebettete n+-Schicht 22 besitzt ein schwebendes elektrisches Potential.
  • Nachfolgend ist der Betrieb der Halbleitervorrichtung mit dem oben beschriebenen Aufbau erläutert.
  • Wenn der laterale MOS-Transistor sperrt (d. h. das Drain-Potential ist ein vorbestimmtes positives Potential, das Gate-Potential beträgt Null Volt, und das Source-Potential beträgt Null Volt), fließt kein Strom.
  • Wenn hingegen der laterale MOS-Transistor durchschaltet (d. h. das Drain-Potential ist ein vorbestimmtes positives Potential, das Gate-Potential ist ein vorbestimmtes positives Potential, und das Source-Potential beträgt Null Volt), wird eine Inversionsschicht auf einem Abschnitt in dem p-Kanalbildungsbereich 10, und zwar dem Abschnitt, der der Graben-Gate-Elektrode 16 gegenüberliegt, gebildet. Entlang eines Pfades, der als eine zweipunkt-gestrichelte Linie in den 1 und 2 gezeigt ist, fließt der Strom zwischen dem n+-Drain-Bereich 13 und dem n+-Source-Bereich 11 durch die n-Offset-Schicht 20 und den Abschnitt (d. h. der Inversionsschicht) in dem p-Kanalbildungsbereich 10, der der Graben-Gate-Elektrode 16 gegenüberliegt. Hier ist der Strompfad in einem tiefer liegenden Abschnitt, d. h. unter der Oberfläche, gebildet. Somit kann der Durchschaltewiderstand verringert werden.
  • Somit kreuzt der Graben 14 den p-Kanalbildungsbereich 10 und erreicht durch den n+-Source-Bereich 11 die n-Offset-Schicht 20. Das positive Potential wird an die Graben-Gate-Elektrode 16 angelegt, so dass die Inversionsschicht auf der Seite der Graben-Gate-Elektrode 16 gebildet wird. Der Strom fließt durch die Inversionsschicht. Somit ist durch Verwenden der Graben-Gate-Elektrode 16 die Kanaldichte, d. h. die Anzahl der Kanäle pro Einheitsfläche, gegenüber einem planaren Aufbau verbessert, und der Durchschaltewiderstand ist verringert.
  • Hier ist, wie es in 11 gezeigt ist, wenn die Vorrichtung die eingebettete n+-Schicht 100 umfasst, das elektrische Potential der eingebetteten n+-Schicht 100 ebenfalls in Übereinstimmung mit dem Drain-Potential erhöht, wenn die Spannung an den n+-Drain-Bereich 107 angelegt wird. Daraus ergibt sich, dass das elektrische Feld bei dem unteren Abschnitt (d. h. einem XIA-Abschnitt in 11) der Graben-Gate-Elektrode 108 konzentriert ist, die auf der Seite des Drain-Bereichs 107 angeordnet ist, so dass die Durchbruchspannung verringert ist. Hingegen überdeckt in der in 2 gezeigten vorliegenden Ausführungsform die p-Relaxationstopfschicht 21, die mit dem p-Kanalbildungsbereich 10 verbunden ist, den Boden des Grabens 14 (d. h. der Graben-Gate-Elektrode 16). Somit ist, wenn das elektrische Potential an den Drain-Bereich 13 angelegt wird, das elektrische Feld nicht bei dem unteren Abschnitt (d. h. einem IIA-Abschnitt in 2) der Graben-Gate-Elektrode 16 konzentriert, die auf der Seite des Drain-Bereichs 13 angeordnet ist, so dass die Durchbruchspannung verbessert ist.
  • Ferner ist die eingebettete n+-Schicht 22 durch den Graben 14 von den umgebenden Teilen getrennt, so dass das Potential der eingebetteten n+-Schicht 22 schwebend ist. Hier, wenn die eingebettete n+-Schicht 22 das Drain-Potential annimmt, wird das elektrische Feld leicht bei der Kante (d. h. der Ecke des Bodens) der Graben-Gate-Elektrode 16 konzentriert, so dass die Durchbruchspannung reduziert ist. Ferner, wenn die eingebettete n+-Schicht 22 das Source-Potential annimmt, fungiert ein NPN-Transistor, der durch die n-Offset-Schicht 22, die p-Relaxationstopfschicht 21 und die n+-Schicht 22, wie es in 2 gezeigt ist, gebildet ist, leicht als eine parasitäre bipolare Operation, wenn das statische elektrische Feld angelegt wird. Demzufolge wird die Spannungsfestigkeit gegenüber einem statischen elektrischen Feld verringert. Wenn hingegen das Potential der eingebetteten n+-Schicht schwebend ist, sind sowohl die Durchbruchspannung als auch die Spannungsfestigkeit gegenüber einem statischen elektrischen Feld angeglichen (d. h. die Durchbruchspannung ist verbessert, und ferner ist die Spannungsfestigkeit gegenüber einem statischen elektrischen Feld gewährleistet).
  • Somit besitzt die Halbleitervorrichtung mit dem Aufbau eines lateralen Graben-Gate-MOS-Transistors, in dem die eingebettete Schicht 22 in dem Bereich Z1 angeordnet ist, eine ausgezeichnete Durchbruchspannung.
  • Ferner wird durch Verwenden des Teileabtrennungsgrabens 6 in dem Halbleitersubstrat 1 eine Abtrennung des Bereichs Z1 gegenüber den weiteren Teilen erreicht.
  • Alternativ, wie es in 12 gezeigt ist, kann die Vorrichtung einen n-Topf 50 aufweisen. Der n-Topf 50 besitzt eine Verunreinigungskonzentration, die höher als die der Offset-Schicht 20 und niedriger als die des Drain-Bereichs 13 ist, und ist um den Drain-Bereich 13 angeordnet. In diesem Fall, wenn ein ESD-Spannungsstoß an die Vorrichtung angelegt wird, ist das elektrische Feld in der Nähe des Drain-Bereichs 13 reduziert. Demzufolge ist die Durchschalte-Durchbruchspannung der Vorrichtung, d. h. die ESD-Spannungsstoßfestigkeit verbessert.
  • Ferner kann die Vorrichtung eine weitere Diffusionsschicht in einem Körperbereich in der Nähe der Source umfassen. Die Diffusionsschicht hat eine Verunreinigungskonzentration, die höher als die des Körperbereichs ist. Die Diffusionsschicht verbessert (oder verringert) den Betrieb eines parasitären Bipolartransistors in der Nähe der Source. Somit ist die Spannungsstoßfestigkeit wie etwa die ESD-Spannungsstoßfestigkeit verbessert.
  • (Zweite Ausführungsform)
  • Nachfolgend ist im Wesentlichen der Unterschied zwischen der ersten und der zweiten Ausführungsform erläutert.
  • 4 ist eine Draufsicht einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. 5 ist eine Ansicht im vertikalen Querschnitt der Vorrichtung entlang der Linie V-V in 4. 6 ist eine Ansicht im vertikalen Querschnitt der Vorrichtung entlang der Linie VI-VI in 4.
  • Wie es in den 4, 5 und 6 gezeigt ist, umfasst die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform zusätzlich zu der Graben-Gate-Elektrode 16 ferner die planare Gate-Elektrode 31.
  • Wie es in den 4 und 6 gezeigt ist, ist die planare Gate-Elektrode 31 durch den Gate-Oxidfilm 30 als den Gate-Isolierungsfilm getrennt auf der Hauptoberfläche 1a ausgebildet. Die planare Gate-Elektrode 31 und die Graben-Gate-Elektrode 16, die in 5 gezeigt sind, sind integriert. Darüber hinaus ist auf der Umfangsoberfläche 1a zwischen dem n+-Drain-Bereich 13 und dem Kanalbildungsbereich 10 ein LOCOS-Oxidfilm 32 ausgebildet.
  • Wenn der laterale MOS-Transistor durchschaltet (d. h. die positive Spannung an die Gate-Elektrode angelegt wird), wird auf einem Abschnitt des p-Kanalbildungsbereichs 10, der der Graben-Gate-Elektrode 16 gegenüberliegt, und einem Abschnitt, der der planaren Gate-Elektrode 31 gegenüberliegt, die Inversionsschicht gebildet. In 4 fließt der Strom entlang eines als Strom I gezeigten Pfades, d. h. der Strom fließt zwischen dem n+-Drain-Bereich 13 und dem n+-Source-Bereich 11 durch den Abschnitt (d. h. die Inversionsschicht) des Kanalbildungsbereichs 10, der der Graben-Gate-Elektrode 16 und der n-Offset-Schicht 20 gegenüberliegt. Ferner fließt in 4 der Strom entlang eines als Strom II gezeigten Pfades, d. h. der Strom fließt zwischen dem n+-Drain-Bereich 13 und dem n+-Source-Bereich 11 durch den Abschnitt (d. h. die Inversionsschicht) des Kanalbildungsbereichs 10, der der planare Gate-Elektrode 31 und der n-Offset-Schicht 20 gegenüberliegt. Somit besitzt der obige Transistor, der durch Verwenden der Graben-Gate-Elektrode 16 und der planare Gate-Elektrode 31 als laterale Leistungsvorrichtung ausgebildet ist, einen Durchschaltewiderstand, der niedriger als der der lateralen Graben-Gate-Leistungsvorrichtung ist.
  • Die obige Ausführungsform hat die folgenden Effekte.
    • (1) Da die planare Gate-Elektrode 31 durch den Gate-Oxidfilm 30 als den Gatelsolierungsfilm getrennt auf der Hauptoberfläche 1a ausgebildet ist, ist der Durchschaltewiderstand verringert.
    • (2) Da der LOCOS-Oxidfilm 32 ferner auf dem Abschnitt gebildet ist, der ein von der planare Gate-Elektrode 31 bereitgestellter Strompfad sein soll, dem Abschnitt, der auf der Hauptoberfläche 1a des Halbleitersubstrats 1 in dem Bereich Z1, getrennt von weiteren Teilen, angeordnet ist, ist die Durchbruchspannung verbessert.
  • Alternativ, wie es in 13 gezeigt ist, ist es bei einem Vergleichsbeispiel möglich, dass die Vorrichtung die Offset-Schicht 20 nicht enthält. Insbesondere ist in der Vorrichtung die Ecke der Graben-Gate-Elektrode 16 in der Relaxationstopfschicht 21 angeordnet, die p-leitend ist. Die Relaxationstopfschicht 21 ist elektrisch mit dem Kanalbildungsbereich 10 verbunden. Demzufolge dringt das Drain-Potential nicht unter die Graben-Gate-Elektrode 16. Als Folge davon ist das elektrische Feld bei der Ecke der Graben-Gate-Elektrode 16 verringert und die Durchbruchspannung der Vorrichtung verbessert.
  • Alternativ, wie es in 14 gezeigt ist, ist es bei einem Vergleichsbeispiel möglich, dass die Vorrichtung weder die Offset-Schicht 20 noch die Relaxationstopfschicht 21 jedoch eine Schicht 51 zum Anlegen eines elektrischen Potentials, kurz Potentialanlegeschicht 51, enthält. Insbesondere ist die Ecke der Graben-Gate-Elektrode, die auf der Drain-Seite angeordnet ist, auf der eingebetteten n-Schicht 22 angeordnet. Ferner ist der Drain-Bereich 13 in der eingebetteten n-Schicht 22 angeordnet. Die eingebettete n-Schicht 22 ist auf dem eingebetteten Oxidfilm 3 angeordnet. Die Potentialanlegeschicht 51 ist unter dem eingebetteten Oxidfilm 3 angeordnet. Das elektrische Potential der Potentialanlegeschicht 51 ist in etwa gleich dem Source-Potential. In diesem Fall dringt das Drain-Potential nicht unter die Graben-Gate-Elektrode 16. Als Folge davon ist das elektrische Feld bei der Ecke der Graben-Gate-Elektrode 16 verringert und die Durchbruchspannung der Vorrichtung verbessert. Hier kann die Potentialanlegeschicht 51 aus einem Metall oder einem Halbleiter gebildet sein.
  • (Dritte Ausführungsform)
  • Nachfolgend ist im Wesentlichen der Unterschied zwischen der dritten und der zweiten Ausführungsform erläutert.
  • 7 zeigt die Draufsicht einer Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, entsprechend 4 der vorherigen Ausführungsform.
  • In 7 ist der Drain-Bereich 13 in dem Bereich Z1 in der Zeichnung sowohl auf der rechten als auch auf der linken Seite ausgebildet. Ferner ist der Kanalbildungsbereich 10 (und der Source-Bereich 11) in dem in Rechts-Links-Richtung mittleren Abschnitt der Zeichnung gebildet.
  • Die Drain-Bereiche 13 auf der rechten und der linken Seite und der Kanalbildungsbereich 10 (und der Source-Bereich 11) in dem mittleren Abschnitt ist gürtelförmig und erstrecken sich parallel zu einander. Somit sind die Drain-Bereiche 13 und der Kanalbildungsbereich 10 (und der Source-Bereich 11) streifenförmig. Ferner erstrecken sich drei Gräben 14 (d. h. die Graben-Gate-Elektroden 16) von dem mittleren Source-Bereich 11 aus in Richtung des rechtsseitigen Drain-Bereichs 13. Ferner erstrecken sich die drei Gräben 14 (d. h. die Graben-Gate-Elektroden 16) von dem mittleren Source-Bereich 11 in Richtung des linksseitigen Drain-Bereichs 13 aus.
  • Somit werden mehrere Graben-Gate-Elektroden 16 in dem Bereich Z1 gebildet. Somit ist der Bereich der Vorrichtung verringert. Insbesondere ist der Bereich Z1, wenn mehrere Graben-Gate-Elektroden 16 darin gebildet sind, im Vergleich zu einem Fall, in dem eine Graben-Gate-Elektrode 16 in jedem von den weiteren Teilen getrennten Bereich gebildet ist, verringert, wenn die Anzahl der Graben-Gate-Elektroden 16 konstant ist.
  • In 7 ist sowohl der Drain-Bereich 13 als auch der Kanalbildungsbereich 10 (und der Source-Bereich 13) streifenförmig. Alternativ, wie es in 8 gezeigt ist, kann sowohl der Drain-Bereich 13 als auch der Kanalbildungsbereich 10 (und der Source-Bereich 11) maschen- bzw. gitterförmig sein. Insbesondere ist in 8 der Drain-Bereich 13 in dem Bereich Z1, auf der oberen, linken Seite und der unteren, rechten Seite der Zeichnung ausgebildet. Ferner ist der Kanalbildungsbereich 10 (und der Source-Bereich 11) auf der oberen, rechten und der unteren, linken Seite der Zeichnung ausgebildet. Die Drain-Bereiche 13 auf der oberen, linken Seite und der unteren, rechten Seite sind jeweils quadratisch, und die Kanalbildungsbereiche 10 (und der Source-Bereich 11) auf der oberen, rechten Seite und der unteren, linken Seite sind quadratisch. Somit sind die Drain-Bereiche 13 und der Kanalbildungsbereich 14 (und der Source-Bereich 11) gitterförmig. Ferner erstreckt sich der Graben 14 (d. h. die Graben-Gate-Elektrode 16) von dem Source-Bereich 11 in Richtung des Drain-Bereichs 13.
  • (Vierte Ausführungsform)
  • Nachfolgend ist im Wesentlichen der Unterschied zwischen der vierten Ausführungsform und der zweiten Ausführungsform erläutert.
  • Wie es in 9 gezeigt ist, ist die p-Relaxationstopfschicht 21 nicht in Kontakt mit dem Teileabtrennungsgraben 6 ausgebildet. Somit ist kein pn-Übergang auf einer Seitenwand des Teileabtrennungsgrabens 6 ausgebildet. Der Einfluss der Kriechverluste ist reduziert.
  • Somit kontaktiert die Relaxationstopfschicht 21 nicht den Teileabtrennungsgraben 6, so dass es vorteilhaft ist, dass ein Kriechstrom begrenzt ist, da sich kein pn-Übergang auf der Seitenwand des Grabens befindet.
  • (Fünfte Ausführungsform)
  • Nachfolgend ist im Wesentlichen der Unterschied zwischen der fünften Ausführungsform und der zweiten Ausführungsform erläutert.
  • Wie es in 10 gezeigt ist, ist die Vorrichtung so aufgebaut, dass die p-Relaxationstopfschicht 21 nicht bis zu der eingebetteten n+-Schicht 22 reicht. Somit ist die p-Relaxationstopfschicht 21 durch die n–-Schicht 40 getrennt auf der eingebetteten n+-Schicht 22 ausgebildet. Die n–-Schicht 40 ist aus einem Siliziummaterial gebildet, das vor der Einbettung der eingebetteten n+-Schicht 22 in die Siliziumschicht 4 (d. h. vor der Bildung der Vorrichtung) erzeugt wird. Die Siliziumschicht 4 ist vorzugsweise dick, insbesondere ist der n–-Bereich 4a dick. Somit ist es nicht notwendig, dass die Topfschicht 21 bis zu der eingebetteten n+-Schicht 22 reicht.
  • Somit ist die Vorrichtung so aufgebaut, dass die Relaxationstopfschicht 21 nicht bis zu der eingebetteten Schicht 22 reicht, so dass es praktisch vorzuziehen ist ist, dass der Bereich Z1 dick ist.
  • Obwohl oben ein Fall erläutert ist, in dem die Teileabtrennung durch den Graben erfolgt, so kann diese alternativ durch einen pn-Übergang realisiert werden.
  • Ferner ist in der obigen Erläuterung der erste Leitungstyp der n-leitende Typ, und der zweite Leitungstyp ist der p-leitende Typ (d. h. die Offset-Schicht 20 ist n-leitend, und die Relaxationstopfschicht 21 ist p-leitend), so dass der n-Kanal-Transistor geliefert wird. Alternativ kann der erste Leitungstyp der p-leitende Typ und der zweite Leitungstyp der n-leitende Typ sein (d. h. die Offset-Schicht 20 kann p-leitend und die Relaxationstopfschicht 21 kann n-leitend sein).
  • Die oben offenbarte Erfindung hat unter anderem die folgenden Eigenschaften.
  • Gemäß einem Aspekt der vorliegenden Erfindung umfasst eine Halbleitervorrichtung ein Halbleitersubstrat, einen Halbleiterbereich, der in dem Substrat angeordnet ist, wobei der Trennungsbereich von weiteren Teilen des Substrats getrennt ist, eine eingebettete Schicht von einem ersten Leitungstyp, wobei die eingebettete Schicht auf einem Bodenabschnitt des Trennungsbereichs angeordnet ist und die eingebettete Schicht ein schwebendes elektrisches Potential besitzt, einen Kanalbildungsbereich von einem zweiten Leitungstyp, wobei der Kanalbildungsbereich in einem Oberflächenabschnitt des Trennungsbereichs, auf einer Hauptoberfläche des Halbleitersubstrats angeordnet ist, einen Source-Bereich von dem ersten Leitungstyp, wobei der Source-Bereich in einem Oberflächenabschnitt des Kanalbildungsbereichs angeordnet ist, einen Drain-Bereich von dem ersten Leitungstyp, wobei der Drain-Bereich in einem weiteren Oberflächenabschnitt des Trennungsbereichs, auf der Hauptoberfläche des Substrats angeordnet ist und der Drain-Bereich von dem Kanalbildungsbereich getrennt ist, eine erste Elektrode zum Anlegen einer Source-Spannung an den Source-Bereich, eine zweite Elektrode zum Anlegen einer Source-Spannung an den Kanalbildungsbereich, eine dritte Elektrode zum Anlegen einer Drain-Spannung an den Drain-Bereich, einen Graben, der auf der Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei der Graben den Kanalbildungsbereich zwischen dem Source-Bereich und dem Drain-Bereich durchdringt und der Kanal tiefer als der Kanalbildungsbereich ist, eine Graben-Gate-Elektrode, die auf einer inneren Oberfläche des Grabens, durch einen Gate-Isolierungsfilm getrennt, angeordnet ist, eine Offset-Schicht von dem ersten Leitungstyp, wobei die Offset-Schicht auf einem Abschnitt des Trennungsbereichs angeordnet ist, der ein Strompfad bildet, welcher durch die Graben-Gate-Elektrode zwischen dem Kanalbildungsbereich und dem Drain-Bereich angeordnet ist, und wobei der Abschnitt ferner ein weiterer Oberflächenabschnitt des Trennungsbereichs auf der Hauptoberfläche des Substrats ist, und eine Relaxationsschicht von dem zweiten Leitungstyp, wobei die Relaxationsschicht unter dem Kanalbildungsbereich und der Offset-Schicht in dem Trennungsbereich angeordnet ist, und wobei die Relaxationsschicht tiefer als der Graben ist, mit dem Kanalbildungsbereich verbunden ist und einen Boden des Grabens überdeckt.
  • Wenn in der obigen Vorrichtung ein Transistor durchschaltet, wird eine Inversionsschicht auf einem Abschnitt gebildet, der der Graben-Gate-Elektrode gegenüberliegt, und zwar dem Abschnitt, der in dem Kanalbildungsbereich angeordnet ist. Somit fließt ein Strom zwischen dem Drain-Bereich und dem Source-Bereich durch den Abschnitt (d. h. die Inversionsschicht) in dem Kanalbildungsbereich, der der Graben-Gate-Elektrode und der Offset-Schicht gegenüberliegt. Andererseits wird eine Relaxationstopfschicht unter dem Kanalbildungsbereich und der Offset-Schicht gebildet. Die Relaxationstopfschicht ist mit dem Kanalbildungsbereich verbunden. Ferner bedeckt die Relaxationstopfschicht den Boden des Grabens. Somit ist das elektrische Feld nicht bei dem unteren Abschnitt der Graben-Gate-Elektrode, der auf der Seite des Drain-Bereichs angeordnet ist, konzentriert, so dass die Durchbruchspannung verbessert ist. Ferner, da das elektrische Potential der eingebetteten Schicht schwebend wird, sind die Durchbruchspannung und die Spannungsfestigkeit gegenüber statischer Elektrizität angeglichen. Somit besitzt die Halbleitervorrichtung mit dem Aufbau eines lateralen Graben-Gate-MOS-Transistors, in der die eingebettete Schicht in dem von den weiteren Teilen getrennten Bereich angeordnet ist, eine ausgezeichnete Durchbruchspannung.
  • Der Trennungsbereich ist von den weiteren Teilen des Substrats durch einen Teileabtrennungsgraben in dem Halbleitersubstrat getrennt. In diesem Fall kann die Teileabtrennung leicht ausgeführt werden. Ferner ist das Halbleitersubstrat ein SOI-Substrat mit einer SOI-Schicht, einem eingebetteten Oxidfilm und einem Siliziumsubstrat, die in dieser Reihenfolge gestapelt sind. Der Trennungsbereich ist in der SOI-Schicht angeordnet und von dem eingebetteten Oxidfilm und einem Isolierungsfilm in dem Teileabtrennungsgraben umgeben, so dass der Trennungsbereich von weiteren Teilen des Substrats getrennt ist.
  • Alternativ kann die Halbleitervorrichtung ferner eine planare Gate-Elektrode enthalten, die auf der Hauptoberfläche, durch einen Gate-Isolierungsfilm getrennt, angeordnet ist. In diesem Fall ist der Durchschaltewiderstand reduziert. Ferner können die planare Gate-Elektrode und die Graben-Gate-Elektrode einteilig ausgebildet sein, und die planare Gate-Elektrode und die Graben-Gate-Elektrode liefern eine Inversionsschicht in einem Teil des Kanalbildungsbereichs, und zwar dem Teil, der der planare Gate-Elektrode und der Graben-Gate-Elektrode gegenüberliegt.
  • Alternativ kann die Halbleitervorrichtung ferner einen LOCOS-Oxidfilm umfassen, der in einem weiteren Abschnitt, welcher ein durch die planare Gate-Elektrode gebildeter Strompfad ist, angeordnet ist, und zwar dem weiteren Abschnitt, der in dem Trennungsbereich auf der Hauptoberfläche des Halbleitersubstrats angeordnet ist. In diesem Fall ist die Durchbruchspannung verbessert.
  • Alternativ kann die Halbleitervorrichtung ferner eine Mehrzahl von Graben-Gate-Elektroden umfassen, die in dem Trennungsbereich angeordnet sind. In diesem Fall ist der Abschnitt des Bereichs, der von den weiteren Teilen getrennt ist, im Vergleich zu einem Fall, in dem eine Graben-Gate-Elektrode in jedem von den weiteren Teilen getrennten Bereich ausgebildet ist, minimiert, sofern die Anzahl der Graben-Gate-Elektroden konstant ist.
  • Alternativ können jeder der Drain-Bereiche und der Kanalbildungsbereich ein streifenförmiges Muster haben. Alternativ können jeder der Drain-Bereiche und der Kanalbildungsbereich ein gitterförmiges Muster aufweisen.
  • Alternativ ist es möglich, dass die Relaxationsschicht den Teileabtrennungsgraben nicht kontaktiert. Dies ist vorteilhaft, um das Stromleck zu begrenzen. Ferner kann die Relaxationsschicht von dem Teileabtrennungsgraben durch die Offset-Schicht getrennt sein.
  • Alternativ ist es möglich, dass die Relaxationsschicht nicht bis zu der eingebetteten Schicht reicht. Dies ist praktisch vorteilhaft in einem Fall, in dem der von den weiteren Teilen abgetrennte Bereich dick ist. Ferner kann die Halbleitervorrichtung ferner eine Schicht eines ersten Leitungstyps umfassen, die zwischen der Relaxationsschicht und der eingebetteten Schicht angeordnet ist, um die Relaxationsschicht von der eingebetteten Schicht zu trennen.

Claims (11)

  1. Halbleitervorrichtung mit: – einem Halbleitersubstrat (1); – einem Trennungsbereich (Z1), der in dem Halbleitersubstrat (1) angeordnet und von weiteren Teilen des Halbleitersubstrats (1) getrennt ist; – einer eingebetteten Schicht (22) von einem ersten Leitungstyp, die auf einem Bodenabschnitt des Trennungsbereichs (Z1) angeordnet ist; – einem Kanalbildungsbereich (10) von einem zweiten Leitungstyp, der an einer Hauptoberfläche (1a) des Halbleitersubstrats (1), in einem Oberflächenabschnitt des Trennungsbereichs (Z1) angeordnet ist; – einem Source-Bereich (11) von dem ersten Leitungstyp, der in einem Oberflächenabschnitt des Kanalbildungsbereichs (10) angeordnet ist; – einem Drain-Bereich (13) von dem ersten Leitungstyp, der an der Hauptoberfläche (1a) des Halbleitersubstrats (1), in einem weiteren Oberflächenabschnitt des Trennungsbereichs (Z1) angeordnet und von dem Kanalbildungsbereich (10) getrennt ist; – einer ersten Elektrode (17) zum Anlegen einer Source-Spannung an den Source-Bereich (11); – einer zweiten Elektrode (18) zum Anlegen der Source-Spannung an den Kanalbildungsbereich (10); – einer dritten Elektrode (19) zum Anlegen einer Drain-Spannung an den Drain-Bereich (13); – einem Graben (14), der an der Hauptoberfläche (1a) des Halbleitersubstrats (1) angeordnet ist, den Kanalbildungsbereich (10) zwischen dem Source-Bereich (11) und dem Drain-Bereich (13) durchdringt und tiefer als der Kanalbildungsbereich (10) ist; – einer Offset-Schicht (20) von dem ersten Leitungstyp, die auf einem Abschnitt des Trennungsbereichs (Z1) angeordnet ist, um einen Strompfad zu bilden, welcher durch eine Graben-Gate-Elektrode (16) zwischen dem Kanalbildungsbereich (10) und dem Drain-Bereich (13) vorgesehen ist, und wobei der Abschnitt ferner ein weiterer Oberflächenabschnitt des Trennungsbereichs (Z1) an der Hauptoberfläche (1a) des Halbleitersubstrats (1) ist; und – einer Relaxationsschicht (21) von dem zweiten Leitungstyp, die unter dem Kanalbildungsbereich (10) und der Offset-Schicht (20) in dem Trennungsbereich (Z1) angeordnet und tiefer als der Graben (14) ist, mit dem Kanalbildungsbereich (10) verbunden ist und einen Boden des Grabens (14) überragt, wobei: – der Trennungsbereich (Z1) von den weiteren Teilen des Halbleitersubstrats (1) durch einen Teileabtrennungsgraben (6) in dem Halbleitersubstrat (1) getrennt ist; – das Halbleitersubstrat (1) ein SOI-Halbleitersubstrat (1) mit einer SOI-Schicht (4), einem eingebetteten Oxidfilm (3) und einem Siliziumsubstrat (2), die in dieser Reihenfolge übereinander angeordnet sind, ist; – der Trennungsbereich (Z1) in der SOI-Schicht (4) angeordnet ist; und – der Trennungsbereich (Z1) von dem eingebetteten Oxidfilm (3) und einem Isolierungsfilm in dem Teileabtrennungsgraben (6) umgeben ist, so dass der Trennungsbereich (Z1) von den weiteren Teilen des Halbleitersubstrats (1) getrennt ist, wobei: – die eingebettete Schicht (22) durch den Graben (14) von umgebenden Teilen getrennt ist, so dass sie ein schwebendes elektrisches Potential besitzt; und – die Halbleitervorrichtung ferner die Graben-Gate-Elektrode (16) umfasst, die an einer inneren Oberfläche des Grabens (14), durch einen Gate-Isolierungsfilm (15) von der inneren Oberfläche getrennt, angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass sie ferner eine planare Gate-Elektrode (31) umfasst, die, durch einen Gate-Isolierungsfilm (30) getrennt, auf der Hauptoberfläche (1a) angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die planare Gate-Elektrode (31) und die Graben-Gate-Elektrode (16) einteilig verbunden und derart ausgestaltet sind, dass dann, wenn an die planare Gate-Elektrode (31) eine positive Spannung angelegt wird, in einem Teil eines p-dotierten Kanalbildungsbereichs (10), welcher der planaren Gate-Elektrode (31) und der Graben-Gate-Elektrode (16) gegenüberliegt, eine Inversionsschicht gebildet wird.
  4. Halbleitervorrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, dass sie ferner einen LOCOS-Oxidfilm (32) umfasst, der auf einem weiteren Abschnitt angeordnet ist, der einen Strompfad bildet, der durch die planare Gate-Elektrode (31) vorgesehen ist, und zwar ist der weitere Abschnitt auf der Hauptoberfläche (1a) des Halbleitersubstrats (1), in dem Trennungsbereich (Z1) angeordnet.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass sie ferner eine Mehrzahl von Graben-Gate-Elektroden (16) umfasst, die in dem Trennungsbereich (Z1) angeordnet sind.
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass jeder der Drain-Bereiche (13) und der Kanalbildungsbereich (10) ein streifenförmiges Muster aufweisen.
  7. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass jeder der Drain-Bereiche (13) und der Kanalbildungsbereich (10) ein gitterförmiges Muster aufweisen.
  8. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass die Relaxationsschicht (21) den Teileabtrennungsgraben (6) nicht kontaktiert.
  9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Relaxationsschicht (21) durch die Offset-Schicht (20) von dem Teileabtrennungsgraben (6) getrennt ist.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass die Relaxationsschicht (21) nicht bis zu der eingebetteten Schicht (22) reicht.
  11. Halbleitervorrichtung nach Anspruch 10, dadurch gekennzeichnet, dass sie ferner eine Schicht (40) vom ersten Leitungstyp umfasst, die zwischen der Relaxationsschicht (21) und der eingebetteten Schicht (22) angeordnet ist, um die Relaxationsschicht (21) von der eingebetteten Schicht (22) zu trennen.
DE102006053145.0A 2005-11-14 2006-11-10 Halbleitervorrichtung mit Trennungsbereich Expired - Fee Related DE102006053145B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-329334 2005-11-14
JP2005329334 2005-11-14

Publications (2)

Publication Number Publication Date
DE102006053145A1 DE102006053145A1 (de) 2007-05-31
DE102006053145B4 true DE102006053145B4 (de) 2014-07-10

Family

ID=38037926

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006053145.0A Expired - Fee Related DE102006053145B4 (de) 2005-11-14 2006-11-10 Halbleitervorrichtung mit Trennungsbereich

Country Status (3)

Country Link
US (1) US7388255B2 (de)
DE (1) DE102006053145B4 (de)
IT (1) ITMI20062176A1 (de)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115251B2 (en) * 2007-04-30 2012-02-14 International Business Machines Corporation Recessed gate channel with low Vt corner
EP1988636A1 (de) * 2007-05-03 2008-11-05 Deutsche Thomson OHG Verfahren und Vorrichtung zur Kanalkodierung und -dekodierung
CN102104048B (zh) * 2009-12-17 2012-05-30 中国科学院上海微系统与信息技术研究所 用于绝缘体上硅技术的mos型esd保护结构及其制作方法
KR101585537B1 (ko) * 2012-07-31 2016-01-14 실라나 아시아 피티이 리미티드 공통 기판 상의 파워 소자 집적
US10290702B2 (en) 2012-07-31 2019-05-14 Silanna Asia Pte Ltd Power device on bulk substrate
US9412881B2 (en) 2012-07-31 2016-08-09 Silanna Asia Pte Ltd Power device integration on a common substrate
KR20140142888A (ko) * 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 집적 회로 장치 및 그 제조방법
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
CN103915506B (zh) * 2014-04-28 2016-08-31 重庆大学 一种具有纵向npn结构的双栅ldmos器件
DE102015105679B4 (de) * 2015-04-14 2017-11-30 Infineon Technologies Ag Halbleitervorrichtung, integrierte schaltung und verfahren zum herstellen der halbleitervorrichtung
DE102015105632B4 (de) 2015-04-14 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit einem transistor
DE102015109538B3 (de) 2015-06-15 2016-12-08 Infineon Technologies Ag Transistor mit verbessertem Lawinendurchbruchsverhalten und Verfahren zur Herstellung
DE102015113605B4 (de) 2015-08-18 2018-09-27 Infineon Technologies Austria Ag Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
CN108475677B (zh) * 2016-01-20 2022-07-26 罗姆股份有限公司 半导体装置
CN109219869B (zh) * 2016-05-30 2019-11-19 日产自动车株式会社 半导体装置
DE102016113393A1 (de) * 2016-07-20 2018-01-25 Infineon Technologies Ag Halbleitervorrichtung, die ein Transistor-Array und ein Abschlussgebiet enthält, und Verfahren zum Herstellen solch einer Halbleitervorrichtung
US10083897B2 (en) 2017-02-20 2018-09-25 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
US9923059B1 (en) 2017-02-20 2018-03-20 Silanna Asia Pte Ltd Connection arrangements for integrated lateral diffusion field effect transistors
TWI739252B (zh) * 2019-12-25 2021-09-11 杰力科技股份有限公司 溝槽式mosfet元件及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647324A1 (de) * 1995-11-15 1997-05-22 Denso Corp Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
US20020060341A1 (en) * 2000-11-21 2002-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
WO2004042826A2 (en) * 2002-10-31 2004-05-21 Freescale Semiconductor, Inc. Semiconductor component comprising a resur transistor and method of manufacturing same
EP1487023A2 (de) * 2003-06-13 2004-12-15 Denso Corporation Halbleiteranordnung mit einem MIS-Transistor und Verfahren zu deren Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640034A (en) * 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
EP0702411B1 (de) * 1994-09-16 2002-11-27 Kabushiki Kaisha Toshiba Halbleiteranordnung mit hoher Durchbruchspannung und mit einer vergrabenen MOS-Gatestruktur
US6831331B2 (en) * 1995-11-15 2004-12-14 Denso Corporation Power MOS transistor for absorbing surge current
US6242787B1 (en) * 1995-11-15 2001-06-05 Denso Corporation Semiconductor device and manufacturing method thereof
KR100204033B1 (ko) 1996-11-15 1999-06-15 정선종 고압 소자 및 그 제조 방법
US6118149A (en) * 1997-03-17 2000-09-12 Kabushiki Kaisha Toshiba Trench gate MOSFET
JP3405681B2 (ja) * 1997-07-31 2003-05-12 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19647324A1 (de) * 1995-11-15 1997-05-22 Denso Corp Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
US20020060341A1 (en) * 2000-11-21 2002-05-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
WO2004042826A2 (en) * 2002-10-31 2004-05-21 Freescale Semiconductor, Inc. Semiconductor component comprising a resur transistor and method of manufacturing same
EP1487023A2 (de) * 2003-06-13 2004-12-15 Denso Corporation Halbleiteranordnung mit einem MIS-Transistor und Verfahren zu deren Herstellung

Also Published As

Publication number Publication date
DE102006053145A1 (de) 2007-05-31
US20070108469A1 (en) 2007-05-17
US7388255B2 (en) 2008-06-17
ITMI20062176A1 (it) 2007-05-15

Similar Documents

Publication Publication Date Title
DE102006053145B4 (de) Halbleitervorrichtung mit Trennungsbereich
DE69331915T2 (de) MIS-Feldeffekttransistor mit hoher Spannungsfestigkeit und integrierte Halbleiterschaltung
DE3720156C2 (de)
DE102008040892B4 (de) Halbleitervorrichtung mit einer Diode und einem IGBT
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102011003654B4 (de) Halbleitervorrichtung mit isolierter Gate-Elektrode
DE112009004065B4 (de) Halbleitereinrichtung mit einem Halbleitersubstrat einschließlich eines Diodenbereichs und eines IGBT-Bereichs
DE102008023349B4 (de) Halbleitervorrichtung
DE102007020659B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE102018124708B4 (de) Schaltelement und Verfahren zum Herstellen desselben
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102004052610B4 (de) Leistungstransistor mit einem Halbleitervolumen
DE102017221950B4 (de) Halbleitervorrichtung
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE102006049212A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10358697A1 (de) Halbleiteranordnung und Verfahren zur Herstellung derselben
DE102008055819A1 (de) Halbleiterbauelement mit Gates eines vertikalen und eines horizontalen Typs und Verfahren zu seiner Herstellung
DE102008056389A1 (de) Halbleitervorrichtung mit Transistor hoher Durchbruchspannung
DE102015107103A1 (de) Bipolar-Transistor mit isolierter Gate-Elektrode
DE112012000954T5 (de) Leistungshalbleiterbauelement und Verfahren zum Herstellen eines derartigen Leistungshalbleiterbauelements
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE102007055290B4 (de) Halbleitervorrichtung
DE102008029868B4 (de) Halbleiterbauteil und Herstellungsverfahren desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee