DE102008023349B4 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102008023349B4
DE102008023349B4 DE102008023349.8A DE102008023349A DE102008023349B4 DE 102008023349 B4 DE102008023349 B4 DE 102008023349B4 DE 102008023349 A DE102008023349 A DE 102008023349A DE 102008023349 B4 DE102008023349 B4 DE 102008023349B4
Authority
DE
Germany
Prior art keywords
region
regions
trench
pillar
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102008023349.8A
Other languages
English (en)
Other versions
DE102008023349A1 (de
Inventor
Takumi Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of DE102008023349A1 publication Critical patent/DE102008023349A1/de
Application granted granted Critical
Publication of DE102008023349B4 publication Critical patent/DE102008023349B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7808—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a breakdown diode, e.g. Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Halbleitervorrichtung mit:- einem Substrat (10) eines ersten Leitungstyps;- einer Super-Junction-Schicht, die auf dem Substrat (10) angeordnet ist und mehrere erste Bereiche (20) des ersten Leitungstyps und mehrere zweite Bereiche (30) eines zweiten Leitungstyps umfasst, wobei die ersten Bereiche (20) und die zweiten Bereiche (30) abwechselnd in einer Ebenenrichtung des Substrats (10) angeordnet sind;- einer Kanalschicht (40) des zweiten Leitungstyps (40), der auf einem Oberflächenabschnitt der Super-Junction-Schicht angeordnet ist;- mehreren Trench-Gate-Strukturen (81, 82, 83), die jeweils einen Graben (81), eine Gate-Isolierungsschicht (82) und eine Gate-Elektrode (83) umfassen, wobei der Graben (81) die Kanalschicht durchdringt und sich bis zu einer entsprechenden der mehreren ersten Bereiche (20) der Super-Junction-Schicht erstreckt, die Gate-Isolierungsschicht an einer Innenwand des Grabens (81) angeordnet ist und die Gate-Elektrode (83), durch die Gate-Isolierungsschicht (82) getrennt, in dem Graben (81) angeordnet ist;- einem Source-Bereich (50) des ersten Leitungstyps, der an einem Oberflächenabschnitt der Kanalschicht (40) ausgebildet und in der Nähe der äußeren Seitenwand des Grabens (81) angeordnet ist;- einem dritten Bereich (60) des zweiten Leitungstyps, der an dem Oberflächenabschnitt der Kanalschicht (40) ausgebildet und zwischen benachbarten Source-Bereichen (50) angeordnet ist, wobei der dritte Bereich (60) eine Verunreinigungskonzentration besitzt, die höher als die der Kanalschicht (40) ist; und- einem Körperbereich (70) des zweiten Leitungstyps, der in der Kanalschicht (40), zwischen benachbarten Trench-Gate-Strukturen(81, 82, 83) ausgebildet ist und sich in Kontakt mit dem dritten Bereich (60) befindet,dadurch gekennzeichnet, dass:- die mehreren ersten Bereiche (20) und zweiten Bereiche (30) der Super-Junction-Schicht mehrere Säulenstrukturen (20, 30) bilden, von denen jede einen ersten Bereich (20) und einen zu dem einen ersten Bereich (20) benachbarten zweiten Bereich (30) umfasst, und an jeder n-ten Säulenstruktur Säulenstrukturen (20, 30) eine Trench-Gate-Struktur (81, 82, 83) ausgebildet ist, wobei n eine ganze Zahl größer 1 ist, und- eine Ebenenrichtung einer Grenzfläche zwischen den ersten Bereichen (20) und den zweiten Bereichen (30) der Super-Junction-Schicht parallel zu einer Längsrichtung der Trench-Gate-Struktur (81, 82, 83) ist

Description

  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung mit einem Trench-Gate-Halbleiterelement, das auf einem Halbleitersubstrat mit einer Super-Junction-Struktur gebildet ist.
  • Wie es zum Beispiel in der US 6 734 496 B2 , die der JPH09-266311 A entspricht, offenbart ist, ist ein Super-Junction-Metalloxid-Halbleiter-Feldeffekt-Transistor (Super-Junction-MOSFET) vorgeschlagen worden, der eine höhere Durchbruchspannung und einen geringeren Durchlasswiderstand erreicht. In dem Super-Junction-MOSFET ist ein Driftbereich aus n-leitenden Driftbereichen, und p-leitenden Compartmentbereichen, die abwechselnd angeordnet sind, gebildet. Jeder der p-leitenden Compartmentbereiche ist zwischen zwei benachbarten n-leitenden Driftbereichen angeordnet, um so einen pn-Übergang zu bilden. Wenn sich der MOSFET in einem EIN-Zustand (Durchschaltzustand) befindet, fließt ein Driftstrom durch die n-leitenden Driftbereiche. Wenn sich hingegen der MOSFET in einem AUS-Zustand (Sperrzustand) befindet, verbreitert sich eine Sperrschicht von jedem pn-Übergang zwischen dem n-leitenden Driftbereich und dem p-leitenden Compartmentbereich in den n-leitenden Driftbereich hinein. Da in diesem Fall die Verarmung beschleunigt werden kann, indem die äußersten Enden des Verarmungs- bzw. Sperrbereichs von beiden Längsseiten des p-leitenden Compartmentbereichs lateral ausgedehnt werden, wird der p-leitende Compartmentbereich zeitgleich verarmt. Folglich wird die Durchbruchspannung des MOSFET hoch. Ferner kann der Durchlasswiderstand des MOSFET verringert werden, indem die Verunreinigungskonzentration des n-leitenden Driftbereichs erhöht wird.
  • Die JP 2004-72068 A und die JP 2004-134714 A offenbaren eine Technik zur Verbesserung eines Avalanche- bzw. Lawinenvermögens eines Super-Junction-MOSFET. In der JP 2004-72068 A und der JP 2004-134714 A wird entweder die Breite oder die Verunreinigungskonzentration des n-leitenden Driftbereichs und des p-leitenden Compartmentbereichs so eingestellt, dass die Verteilung des elektrischen Feldes in dem pn-Übergang verbessert werden kann, um das Avalanche-Vermögen zu erhöhen.
  • Der in der US 6 734 496 B2 , der JP 2004-72068 A und der JP 2004-134714 A offenbarte Super-Junction-MOSFET besitzt eine planare Gate-Struktur. In einem Super-Junction-MOSFET mit einer Trench-Gate-Struktur tritt ein Avalanche-Durchbruch direkt unter einem Trench-Gate auf. Daher fließt ein Avalanche-Strom über eine Kanalschicht auf einer äußeren Seitenwand eines Grabens und einer Source-Schicht zu einer Source-Elektrode. Da dieser Avalanche-Strom ein parasitäres Bipolartransistorverhalten bewirkt, ist es schwierig, das Avalanche-Vermögen eines Super-Junction-MOSFET mit einer Trench-Gate-Struktur zu verbessern.
  • Eine Halbleitervorrichtung nach dem Oberbegriff des Anspruchs 1 ist in der US 2006/0194392 A1 offenbart. Zum besseren Verständnis der vorliegenden Erfindung sei ferner auf die US 2007/0072398 A1 verwiesen.
  • Im Hinblick auf das oben beschriebene Problem ist es ein Ziel der vorliegenden Erfindung, eine Technik zur Verbesserung des Avalanche-Vermögens einer Halbleitervorrichtung mit einem Trench-Gate-Halbleiterelement, das auf einem Halbleitersubstrat mit einer Super-Junction-Struktur ausgebildet ist, bereitzustellen.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung umfasst eine Halbleitervorrichtung ein Substrat eines ersten Leitungstyps, eine Super-Junction-Schicht, eine Kanalschicht eines zweiten Leitungstyps, Trench-Gate-Strukturen, einen Source-Bereich des ersten Leitungstyps, einen dritten Bereich des zweiten Leitungstyps und einen Körperbereich des zweiten Leitungstyps. Beispielsweise ist der erste Leitungstyp n-leitend und der zweite Leitungstyp p-leitend. Die Super-Junction-Schicht ist auf dem Substrat angeordnet und umfasste erste Bereiche des ersten Leitungstyps und zweite Bereiche des zweiten Leitungstyps. Die ersten und zweiten Bereiche sind ein einer Ebenenrichtung des Substrats abwechselnd angeordnet. Die Kanalschicht ist an einem Oberflächenabschnitt der Super-Junction-Schicht ausgebildet. Jede Trench-Gate-Struktur umfasst einen Graben (Trench), eine Gate-Isolierungsschicht und eine Gate-Elektrode. Der Graben durchdringt die Kanalschicht und erstreckt sich bis zu einem entsprechenden der ersten Bereiche der Super-Junction-Schicht. Die Gate-Isolierungsschicht ist auf einer Innenwand des Grabens angeordnet. Die Gate-Elektrode ist, durch die Gate-Isolierungsschicht getrennt, in dem Graben angeordnet. Der Source-Bereich ist in einem Oberflächenabschnitt der Kanalschicht ausgebildet und befindet sich in der Nähe einer Außenwand des Grabens. Der dritte Bereich ist an dem Oberflächenabschnitt der Kanalschicht ausgebildet und befindet sich zwischen benachbarten Source-Bereichen. Die Verunreinigungskonzentration des dritten Bereichs ist größer als die der Kanalschicht. Der Körperbereich ist in der Kanalschicht zwischen benachbarten Trench-Gate-Strukturen ausgebildet und ist in Kontakt mit dem dritten Bereich.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung bilden die mehreren ersten Bereiche und zweiten Bereiche der Super-Junction-Schicht mehrere Säulenstrukturen. Jede Säulenstruktur umfasst einen ersten Bereich und einen zu dem einen ersten Bereich benachbarten zweiten Bereich. Die Trench-Gate-Strukturen sind in einem ersten und einem zweiten Muster angeordnet. In dem ersten Muster ist eine Trench-Gate-Struktur für jede Säulenstruktur ausgebildet. In dem zweiten Muster ist eine Trench-Gate-Struktur für jede n-te Säulenstruktur ausgebildet, wobei n eine ganze Zahl größer 1 ist. Der Körperbereich ist in der Kanalschicht, zwischen benachbarten Trench-Gate-Strukturen, die in dem zweiten Muster angeordnet sind, ausgebildet.
  • Die obigen und weitere Aufgaben, Eigenschaften und Vorteile der vorliegenden Erfindung sind aus der nachfolgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügte Zeichnung gemacht wurde, deutlicher ersichtlich. In den Zeichnungen sind:
    • 1 ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 3A ein Diagramm, das eine Querschnittsansicht der Halbleitervorrichtung von 2 zeigt, und 3B ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung zeigt;
    • 4 ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung zeigt;
    • 8 ein Diagramm, das eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung zeigt; und
    • 9A ein Diagramm, das eine Beziehung zwischen einem Parameter Ron x Qgd und einem Verhältnis eines Abstandes zwischen benachbarten Trench-Gate-Strukturen zu einem Abstand zwischen benachbarten Säulenstrukturen zeigt, und 9B ein Diagramm, das eine Beziehung zwischen einem Sättigungsstrom und dem Verhältnis eines Abstandes zwischen benachbarten Trench-Gate-Strukturen zu einem Abstand zwischen benachbarten Säulenstrukturen zeigt.
  • Eine Super-Junction-Halbleitervorrichtung gemäß einer ersten Ausführungsform der vorliegenden Erfindung ist nachstehend mit Bezug auf die Zeichnungen beschrieben. Die Halbleitervorrichtung kann zum Beispiel als eine Schaltvorrichtung für einen Wechselrichterkreis verwendet werden.
  • 1 ist ein Diagramm, das eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten Ausführungsform zeigt. Wie es in 1 gezeigt ist, sind säulenförmige n-leitende Bereiche 20 und säulenförmige p-leitende Bereiche 30 auf einer vorderen Oberfläche eines n+-leitenden Substrats 10 ausgebildet. Die säulenförmigen n-leitenden Bereiche 20 und die säulenförmigen p-leitenden Bereiche 30 sind in einer Richtung in einer Ebene (im Folgenden als „Ebenenrichtung“ bezeichnet) des Substrats 10 im Wechsel angeordnet, um so eine Super-Junction-Struktur (d. h. eine Super-Junction-Schicht) zu bilden. Der säulenförmige n-leitende Bereich 20 und der säulenförmige p-leitende Bereich 30 sind im Folgenden als „n-Säule 20“ bzw. „p-Säule 30“ bezeichnet.
  • Das Substrat 10 hat eine Verunreinigungskonzentration von etwa 1 × 1019 cm-3 bis etwa 1 × 1020 cm-3. Sowohl die n-Säulen 20 als auch die p-Säulen 30 haben eine Verunreinigungskonzentration von etwa 1 × 1015 cm-3 bis etwa 1 × 1016 cm-3. Die n-Säulen 20 haben eine Breite von 1,7 µm in der Ebenenrichtung des Substrats 10, und die p-Säulen 30 haben eine Breite von 1,0 µm in der Ebenenrichtung des Substrats 10. Die Anzahl von n-Ladungsträgern in den n-Säulen 20 ist gleich der Anzahl von p-Ladungsträgern in den p-Säulen 30, so dass zwischen einer n-Säule 20 und einer p-Säule 30 ein Ladungsgleichgewicht besteht.
  • Durch Anpassen einer Super-Junction-Struktur an eine Halbleitervorrichtung auf diese Weise kann ein Strom leicht fließen, so dass ein Durchschaltwiderstand klein sein kann. Ferner, da die n-Säulen 20 und die p-Säulen 30 abwechseln angeordnet sind, breitet sich eine Verarmungsschicht über eine Grenzfläche zwischen einer der n-Säulen 20 und einer entsprechenden der p-Säulen 30 hinaus aus, so dass kein elektrisches Feld in einem bestimmten Abschnitt konzentriert ist. Als Folge davon wird eine Verteilung des elektrischen Feldes zwischen vorderen und hinteren Elektroden der Halbleitervorrichtung näherungsweise gleichförmig, so dass die Durchbruchspannung erhöht sein kann. Somit kann die Super-Junction-Halbleitervorrichtung gemäß der ersten Ausführungsform sowohl einen geringen Durchschaltwiderstand als auch eine hohe Durchbruchspannung erreichen.
  • Eine p-leitende Kanalschicht 40 ist auf einem Oberflächenabschnitt der Super-Junction-Struktur ausgebildet, die die n-Säulen 20 und die p-Säulen 30 umfasst. Beispielsweise hat die p-leitende Kanalschicht 40 eine Verunreinigungskonzentration von etwa 1 × 1016 cm-3 bis etwa 5 × 1016 cm-3. Ein n+-leitender Source-Bereich 50 und die n-Säule 20 sind auf gegenüberliegenden Seiten der p-leitenden Kanalschicht 40 ausgebildet, und ein p+-leitender Bereich 60 und die der p-Säule 30 sind auf gegenüberliegenden Seiten der p-leitenden Kanalschicht 40 ausgebildet. Beispielsweise hat der p+-leitende Bereich 60 eine Verunreinigungskonzentration von etwa 1 × 1019 cm-3 bis etwa 1 × 1020 cm-3.
  • Die p-leitende Kanalschicht 40 hat einen p-leitenden Körperbereich 70, der sich in Kontakt mit dem p+-leitenden Bereich 60 befindet. Zum Beispiel hat der p-leitende Körperbereich 70 eine Verunreinigungskonzentration von etwa 1 × 1016 cm-3 bis etwa 1 × 1019 cm-3.
  • Ein Graben 81 erstreckt sich bis zu der n-Säule 20, indem er den n+-leitenden Source-Bereich 50 und die p-leitende Kanalschicht 40 durchdringt. Eine Innenwand des Grabens 81 ist mit einem Gate-Isolierungsfilm 82 überdeckt, und eine Gate-Elektrode 83 ist, durch den Gate-Isolierungsfilm 82 getrennt, in dem Graben 81 ausgebildet. Somit bilden der Graben 81, der Gate-Isolierungsfilm 82 und die Gate-Elektrode 83 eine Trench-Gate-Struktur. Jeder p-leitende Körperbereich 70 ist zwischen benachbarten Trench-Gate-Strukturen angeordnet.
  • In der ersten Ausführungsform ist eine Längsrichtung des Grabens 81 orthogonal zu einer Anordnungsrichtung, in der die n-Säulen 20 und die p-Säulen 30 im Wechsel angeordnet sind, so dass eine Ebenenrichtung einer Schnittfläche zwischen der n-Säule 20 und der p-Säule 30 parallel zu der Längsrichtung des Grabens 81 ist. Eine Trench-Gate-Struktur ist an jeder Säulenstruktur, die aus einer n-Säule 20 und einer zu dieser einen n-Säule 20 benachbarten p-Säule 30 gebildet ist, ausgebildet.
  • Die Trench-Gate-Struktur und ein Abschnitt des n+-leitenden Bereichs 50 sind mit einem Isolierungsfilm (nicht gezeigt) bedeckt. Source-Elektroden (nicht gezeigt) sind elektrisch mit dem n+-leitenden Source-Bereich 50 und der Gate-Elektrode 83 gekoppelt. Eine Drain-Elektrode (nicht gezeigt) ist auf einer hinteren Oberfläche des Substrats 10, die in Kontakt mit der hinteren Oberfläche ist, ausgebildet.
  • Nachfolgend ist ein Verfahren zur Herstellung der Halbleitervorrichtung gemäß der ersten Ausführungsform beschrieben. Zuerst wird das n+-leitende Substrat 10 vorbereitet, und die n-Säulen 20 und die p-Säulen 30 werden auf dem Substrat 10 gebildet. Insbesondere lässt man auf dem Substrat 10 einen n-leitenden Bereich epitaktisch aufwachsen, und anschließend wird ein Graben, der sich bis zu dem Substrat 10 erstreckt, in dem n+-leitenden Bereich durch eine Trockenätztechnik wie etwa reaktives lonenätzen (RIE = reactive ion etching) gebildet. Dadurch werden mehrere n-Säulen 20 auf dem Substrat 10 gebildet, und benachbarte n-Säulen 20 sind durch den Graben voneinander getrennt.
  • Anschließend lässt man einen p-leitenden Bereich epitaktisch in den Gräben zwischen benachbarten n-Säulen 20 wachsen, und danach wird eine Oberfläche des p-leitenden Bereichs durch eine CMP (chemical mechanical polishing = chemischmechanisches Polieren) - Technik poliert. Dadurch werden die n-Säule 20 und die p-Säule 30 abwechselnd auf dem Substrat 10 angeordnet, so dass die Super-Junction-Struktur gebildet wird. Anschließend wird die p-leitende Kanalschicht 40 durch eine epitaktische Aufwachstechnik oder eine p-Verunreinigungsionendotierungstechnik auf einem Oberflächenabschnitt der Super-Junction-Struktur gebildet.
  • Danach wird die Trench-Gate-Struktur ausgebildet. Ein Fotolack wird auf der p-leitenden Kanalschicht 40 gebildet und anschließend gemustert, um Öffnungen an den jeweiligen n-Säulen 20 entsprechenden Positionen zu bilden. Anschließend werden die Gräben 81, die sich bis zu den n-Säulen 20 erstrecken, indem sie die p-leitende Kanalschicht 40 durchdringen, vermittels einer Trockenätztechnik wie etwa RIE gebildet.
  • Anschließend wird der Gate-Isolierungsfilm 82 an der Innenwand der Gräben 81 durch thermische Oxidation, CVD (chemical vapor deposition = chemische Gasabscheidung) oder dergleichen gebildet. Dann wird die Gate-Elektrode 83 durch Bilden von Polysilizium auf dem Gate-Isolierungsfilm 82 gebildet.
  • Anschließend wird ein Fotolack auf der p-leitenden Kanalschicht 40 gebildet und gemustert, um Öffnungen an den p-leitenden Körperbereichen 70 entsprechenden Positionen zu bilden, und die p-leitende Kanalschicht 40 wird mit p-leitenden Verunreinigungen dotiert. Ebenso wird der Oberflächenabschnitt der p-leitenden Kanalschicht 40 in der Nähe der Gräben 81 mit n-leitenden Verunreinigungen dotiert, um die n+-leitenden Source-Bereiche zu bilden. Der Oberflächenbereich der p-leitenden Kanalschicht 40 (d. h. direkt oberhalb des p-leitenden Körperbereichs 70) wird zwischen den n+-leitenden Source-Bereichen 50 mit positiven Ionen dotiert, um die p+-leitenden Bereiche 60 zu bilden. Danach wird eine thermische Diffusion ausgeführt, so dass die n+-leitenden Source-Bereiche 50, die p+-leitenden Bereiche 60 und die p-leitenden Körperbereiche 70 gebildet werden können. Somit ist die in 1 gezeigte Halbleitervorrichtung fertiggestellt.
  • In der Halbleitervorrichtung gemäß der ersten Ausführungsform fließt wie folgt ein Avalanche-Strom bzw. Lawinenstrom. Wenn in der n-Säule 20 ein Durchbruch auftritt, fließt ein Avalanche-Strom von der n-Säule 20 zu dem p+-leitenden Bereich 60, der auf dem p-leitenden Körperbereich 70 angeordnet ist, und zwar über die p-Säule 30, die benachbart zu der n-Säule 20 angeordnet ist, die p-leitende Kanalschicht 40, die auf der p-Säule 30 angeordnet ist, und den p-leitenden Körperbereich 70, der in dem Oberflächenabschnitt der p-leitenden Kanalschicht 40 angeordnet ist. Somit fließt der Avalanche-Strom von der p-leitenden Kanalschicht 40 zu dem p+-leitenden Körperbereich 70, da der Widerstand des p-leitenden Körperbereichs 70 kleiner als der Widerstand der p-leitenden Kanalschicht 40 ist. Im Gegensatz dazu fließt ein Avalanche-Strom von der p-Säule 30 zu dem p+-leitenden Bereich 60 über die p-leitende Kanalschicht 40 und den p-leitenden Körperbereich 70, wenn in der p-Säule 30 ein Durchbruch auftritt.
  • Zusammenfassend erreicht der Avalanche-Strom, der aus der n-Säule 20 heraus fließt, den p+-leitenden Bereich 60 und fließt nicht zu dem n+-leitenden Source-Bereich 50. Daher ist ein Weg, über den der Avalanche-Strom fließt, kein Stromweg vom NPN-Leitungstyp. Somit bewirkt der Avalanche-Strom auch dann kein parasitäres Bipolartransistorverhalten, wenn der Avalanche-Strom aufgrund des in der n-Säule 20 auftretenden Durchbruchs in der Halbleitervorrichtung fließt. Der aus der p-Säule 30 fließende Avalanche-Strom fließt durch einen p-leitenden Bereich. Somit bewirkt der Avalanche-Strom selbst dann kein parasitäres Bipolartransistorverhalten, wenn der Avalanche-Strom aufgrund des in der p-Säule 30 auftretenden Durchbruchs in der Halbleitervorrichtung fließt. Auf diese Weise erreicht die Halbleitervorrichtung ein verbessertes Avalanche-Vermögen, indem sie bewirkt, dass der Avalanche-Strom über den p-leitenden Körperbereich 70 zu dem p+-leitenden Bereich 60 fließt.
  • Wie es oben beschrieben ist, wird in der Halbleitervorrichtung gemäß der ersten Ausführungsform der p-leitende Körperbereich 70 in dem Oberflächenabschnitt der p-leitenden Kanalschicht 40 derart ausgebildet, dass sich der p-leitende Körperbereich 70 in Kontakt mit dem p+-leitenden Bereich 60 befindet. Bei einem solchen Ansatz fließt der Avalanche-Strom, der in der Halbleitervorrichtung auftritt, über den p-leitenden Körperbereich 70 zu dem p+-leitenden Bereich 60. Dadurch tritt selbst dann, wenn in der Halbleitervorrichtung ein Durchbruch auftritt, das parasitäre Bipolartransistorverhalten nicht auf, so dass die Halbleitervorrichtung ein verbessertes Avalanche-Vermögen haben kann.
  • Ferner verwendet die Halbleitervorrichtung gemäß der ersten Ausführungsform die Super-Junction-Struktur. Daher kann die Halbleitervorrichtung nicht nur ein verbessertes Avalanche-Vermögen, sondern auch eine hohe Durchbruchspannung und einen niedrigen Durchlasswiderstand besitzen.
  • Nachfolgend ist eine Super-Junction-Halbleitervorrichtung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung mit Bezug auf 2 beschrieben. Zwischen der ersten und der zweiten Ausführungsform bestehen folgende Unterschiede. In der ersten Ausführungsform ist eine Trench-Gate-Struktur an jeder Säulenstruktur gebildet, die eine n-Säule 20 und eine zu der n-Säule 20 benachbarte p-Säule 30 umfasst. In der zweiten Ausführungsform ist eine Trench-Gate-Struktur für jede der mehreren Säulenstrukturen gebildet.
  • 2 ist ein Diagramm, das eine Querschnittsansicht der Halbleitervorrichtung gemäß der zweiten Ausführungsform zeigt. Wie es in 2 gezeigt ist, ist eine n-Säule 20, an der eine Trench-Gate-Struktur ausgebildet bzw. der eine Trench-Gate-Struktur zugeordnet ist, und eine n-Säule, an der keine Trench-Gate-Struktur ausgebildet bzw. der keine Trench-Gate-Sturktur zugeordnet ist, abwechselnd angeordnet. Mit anderen Worten, eine Trench-Gate-Struktur ist an jeder zweiten Säulenstruktur ausgebildet. Daher ist der Abstand zwischen benachbarten Trench-Gate-Strukturen doppelt so groß wie der zwischen benachbarten Säulenstrukturen. Die n-Säule 20, an der die Trench-Gate-Struktur ausgebildet ist, ist nachfolgend als „erste n-Säule 20“ bezeichnet, und die n-Säule 20, an der keine Trench-Gate-Struktur ausgebildet ist, ist nachfolgend als „zweite n-Säule 20“ bezeichnet.
  • Ein p-leitender Körperbereich 70 ist in einer p-leitenden Kanalschicht 40 zwischen benachbarten Trench-Gate-Strukturen gebildet, indem er die p-leitende Kanalschicht 40 durchdringt.
  • Der p-leitende Körperbereich 70 befindet sich in Kontakt mit der zweiten n-Säule 20 und ferner in Kontakt mit einer p-Säule 30, die zwischen der zweiten und der ersten n-Säule 20 angeordnet ist. Eine Tiefe D1 des p-leitenden Körperbereichs 70 ist größer als eine Tiefe D2 eines Grabens 81 der Trench-Gate-Struktur. Wie es in 2 gezeigt ist, werden D1 und D2 jeweils von der Oberfläche der Halbleitervorrichtung aus gemessen. Ein p+-leitender Bereich 60 ist auf dem p-leitenden Körperbereich 70 ausgebildet.
  • In der Halbleitervorrichtung gemäß der zweiten Ausführungsform fließt wie folgt ein Avalanche-Strom. Wenn in der ersten n-Säule 20, bei der die Trench-Gate-Struktur ausgebildet ist, ein Durchbruch auftritt, fließt ein Avalanche-Strom von der ersten n-Säule 20 über die p-Säule 30, die benachbart zu der ersten n-Säule 20 angeordnet ist, und den p-leitenden Körperbereich 70, welcher sich in Kontakt mit der p-Säule 30 befindet, zu dem p+-leitenden Bereich 60. Im Gegensatz dazu fließt, wenn ein Durchbruch in der zu der ersten n-Säule 20 benachbarten p-Säule 30 auftritt, ein Avalanche-Strom von der p-Säule 30 über den p-leitenden Körperbereich 70, der sich in Kontakt mit der p-Säule 30 befindet, zu dem p+-leitenden Bereich 60.
  • Da der p-leitende Körperbereich 70 tief ausgebildet ist und sich in Kontakt mit der p-Säule 30 befindet, kann der Avalanche-Strom zu dem p-leitenden Körperbereich 70 fließen, ohne dabei die p-leitende Kanalschicht 40 zu durchqueren.
  • Wie es oben beschrieben ist, ist in der Halbleitervorrichtung gemäß der zweiten Ausführungsform der Abstand zwischen benachbarten Trench-Gate-Strukturen größer als der Abstand zwischen benachbarten Säulenstrukturen. Mit anderen Worten, eine Trench-Gate-Struktur ist an jeder Mehrfach- (in 2 Zweifach-) säulenstruktur ausgebildet. Auf diese Weise kann die zweite n-Säule 20, an der keine Trench-Gate-Struktur ausgebildet ist, vorhanden sein. Der p-leitende Körperbereich 70 ist in der p-leitenden Kanalschicht 40 bei der zweiten n-Säule 20 ausgebildet. Daher kann der p-leitende Körperbereich 70 der zweiten Ausführungsform im Vergleich zu dem der ersten Ausführungsform größer und tiefer sein. Somit kann die Halbleitervorrichtung, da der Avalanche-Strom leicht zu dem p-leitenden Körperbereich 70 fließen kann, ein verbessertes Avalanche-Vermögen aufweisen.
  • Eine Super-Junction-Halbleitervorrichtung gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist nachfolgend mit Bezug auf die 3A und 3B beschrieben. Die zweite und die dritte Ausführungsform unterscheiden sich wie folgt. In der zweiten Ausführungsform, wie es in 3A gezeigt ist, ist der Abstand zwischen benachbarten Trench-Gate-Strukturen doppelt so groß wie der Abstand zwischen zwei benachbarten Säulenstrukturen. In der dritten Ausführungsform, wie es in 3B gezeigt ist, ist der Abstand zwischen benachbarten Trench-Gate-Strukturen mehr als doppelt so groß als der Abstand zwischen benachbarten Säulenstrukturen.
  • Zum Beispiel ist in der dritten Ausführungsform, wie es in 3B gezeigt ist, der Abstand zwischen benachbarten Trench-Gate-Strukturen dreimal so groß wie der Abstand zwischen benachbarten Säulenstrukturen. Auf diese Weise können zwei zweite n-Säulen 20 zwischen benachbarten Trench-Gate-Strukturen angeordnet sein. Daher kann ein p-leitender Körperbereich 70 der dritten Ausführungsform im Vergleich zu dem der zweiten Ausführungsform größer und tiefer sein.
  • Da das Gebiet für den p-leitenden Körperbereich 70 größer ist, kann der p-leitende Körperbereich 70 tiefer ausgebildet sein. Ferner, da der Abstand zwischen benachbarten Trench-Gate-Strukturen größer ist, kann das Gebiet für den p-leitenden Körperbereich 70 größer sein. Daher ist es vorteilhaft, dass die Trench-Gate-Strukturen so angeordnet sind, dass der Abstand zwischen benachbarten Trench-Gate-Strukturen größer ist.
  • Nachfolgend ist eine Super-Junction-Halbleitervorrichtung gemäß einer vierten Ausführungsform der vorliegenden Erfindung mit Bezug auf 4 beschrieben. Die dritte und die vierte Ausführungsform unterscheiden sich wie folgt. In der dritten Ausführungsform ist der p-leitende Körperbereich 70, wie es in 3B gezeigt ist, in der Nähe der Trench-Gate-Struktur angeordnet, so dass ein Abstand zwischen dem p-leitenden Körperbereich 70 und der Trench-Gate-Struktur relativ klein ist. Daher kann ein Avalanche-Strom ein in der Halbleitervorrichtung ausgebildetes Halbleiterelement beeinflussen.
  • In der vierten Ausführungsform, wie es in 4 gezeigt ist, ist ein p-leitender Körperbereich 70 in einem Abstand zu einer Trench-Gate-Struktur angeordnet, so dass ein Abstand zwischen dem p-leitenden Körperbereich 70 und der Trench-Gate-Struktur relativ groß ist. Wie in der dritten Ausführungsform beträgt der Abstand zwischen benachbarten Trench-Gate-Strukturen das Dreifache des Abstandes zwischen benachbarten Säulenstrukturen. Jedoch ist die Breite des p-leitenden Bereichs 70 im Vergleich zu der der dritten Ausführungsform klein. Insbesondere befindet sich der p-leitende Körperbereich 70 nicht in Kontakt mit einer ersten n-Säule 20, bei der die Trench-Gate-Struktur ausgebildet ist. Ferner befindet sich der p-leitende Körperbereich 70 nicht in Kontakt mit einer p-Säule 30, die benachbart zu der ersten n-Säule 20 angeordnet ist. Mit anderen Worten, der p-leitende Körperbereich 70 befindet sich in Kontakt mit einer Säulenstruktur, die zwischen den p-Säulen 30 angeordnet ist, welche benachbart zu den ersten n-Säulen 20 angeordnet sind.
  • Wie es oben beschrieben ist, ist gemäß der vierten Ausführungsform der p-leitende Körperbereich 70 in einem Abstand zu der Trench-Gate-Struktur angeordnet. Auf diese kann ein Weg, über den der Avalanche-Strom über den p-leitenden Körperbereich 70 zu dem p+-leitenden Bereich 60 fließt, in einem Abstand zu der Trench-Gate-Struktur angeordnet sein. Daher kann die Halbleitervorrichtung ein weiter verbessertes Avalanche-Vermögen besitzen.
  • Eine Super-Junction-Halbleitervorrichtung gemäß einer fünften Ausführungsform der vorliegenden Erfindung ist nachfolgend mit Bezug auf 5 beschrieben. Die vierte und die fünfte Ausführungsform unterscheiden sich wie folgt. In den vorangehenden Ausführungsformen, einschließlich der vierten Ausführungsform, besteht zwischen der n-Säule 20 und der p-Säule 30 ein Ladungsgleichgewicht.
  • In der fünften Ausführungsform besteht zwischen der n-Säule 20 und der p-Säule 30 kein Ladungsgleichgewicht. Wie es in 5 gezeigt ist, ist die Breite einer p-Säule 30, die sich in Kontakt mit einem p-leitenden Körperbereich 70 befindet, kleiner als die Breite einer p-Säule 30, die zu einer ersten n-Säule 20 benachbart angeordnet ist. Insbesondere beträgt die Breite der ersten und der zweiten n-Säule 20 jeweils 1,7 µm, die Breite einer zu der ersten n-Säule 20 benachbart angeordneten p-Säule 30 1,0 µm und die Breite einer sich in Kontakt mit dem p-leitenden Körperbereich 70 befindlichen p-Säule 30 0,8 µm.
  • Die Anzahl von n-Ladungsträgern in der ersten n-Säule 20 ist gleich der Anzahl von p-Ladungsträgern in der zu der ersten n-Säule 20 benachbart angeordneten p-Säule 30. Somit kann die Halbleitervorrichtung eine verbesserte Durchbruchspannung haben. Im Gegensatz dazu ist die Anzahl der n-Ladungsträger in der zweiten n-Säule 20 größer als die Anzahl von p-Ladungsträgern in der p-Säule 30, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet und zwischen den zweiten n-Säulen 20 angeordnet ist. Diese Struktur kann bewirken, dass ein Durchbruch bei einer niedrigeren Spannung auftritt. Jedoch kann diese Struktur ermöglichen, dass der Durchbruch in einem Abschnitt direkt unterhalb des p-leitenden Körperbereichs 70 auftritt, der in 5 durch einen Kreis gezeigt ist. Insbesondere tritt der Durchbruch an einem oberen Abschnitt der p-Säule 30 auf, der sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet.
  • Ein Avalanche-Strom aufgrund des Durchbruchs fließt von der p-Säule 30 direkt zu dem p-leitenden Körperbereich 70, wie es durch einen Pfeil in 5 gezeigt ist. Daher tritt kein parasitäres Bipolartransistorverhalten auf, so dass die Halbleitervorrichtung ein verbessertes Avalanche-Vermögen besitzt.
  • Wie es oben beschrieben ist, ist die Breite der p-Säule 30, die sich mit dem p-leitenden Körperbereich 70 in Kontakt befindet, gemäß der fünften Ausführungsform kleiner als die Breite der p-Säule 30, die benachbart zu der ersten n-Säule 20 angeordnet ist. Auf diese Weise kann es sein, dass zwischen der n-Säule 20 und der p-Säule 30 der Säulenstruktur, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet, kein Ladungsgleichgewicht besteht. Daher tritt der Avalanche-Durchbruch an dem oberen Abschnitt der p-Säule 30 auf, der sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet. Ein Avalanche-Strom aufgrund des Durchbruchs fließt von der p-Säule 30 direkt zu dem p-leitenden Körperbereich 70. Somit kann verhindert werden, dass der Avalanche-Strom zu der ersten n-Säule 20 fließt, so dass die Halbleitervorrichtung ein verbessertes Avalance-Vermögen haben kann.
  • Der Effekt der fünften Ausführungsform wird dadurch erreicht, dass die Breite der p-Säule 30, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet, kleiner als die Breite der p-Säule 30 eingestellt ist, die benachbart zu der ersten n-Säule 20 angeordnet ist. Alternativ kann der gleiche Effekt dadurch erreicht werden, dass die Breite der zweiten n-Säule 20 größer als die Breite der ersten n-Säule 20 eingestellt ist.
  • Nachstehend ist eine Super-Junction-Halbleitervorrichtung gemäß einer sechsten Ausführungsform der vorliegenden Erfindung mit Bezug auf 6 beschrieben. Die fünfte und die sechste Ausführungsform unterscheiden sich wie folgt. In der fünften Ausführungsform ist die Breite der p-Säule 30, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet, kleiner als die Breite des p-Säule 30, die benachbart zu der ersten n-Säule 20 angeordnet ist.
  • Demgegenüber ist in der sechsten Ausführungsform die Breite einer p-Säule 30, die sich in Kontakt mit einem p-leitenden Körperbereich 70 befindet, größer als die Breite einer p-Säule 30, die zu einer ersten n-Säule 20 benachbart ist. Insbesondere beträgt, wie es in 6 gezeigt ist, die Breite der ersten und der zweiten n-Säule 20 jeweils 1,7 µm, die Breite der p-Säule 30, die benachbart zu der ersten n-Säule 20 angeordnet ist, 1,0 µm und die Breite einer p-Säule 30, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet, 1,2 µm.
  • Die Anzahl von n-Ladungsträgern in der ersten n-Säule 20 ist gleich der Anzahl von p-Ladungsträgern in der p-Säule 30, die zu der ersten n-Säule 20 benachbart ist. Im Gegensatz dazu ist die Anzahl von n-Ladungsträgern in der zweiten n-Säule 20 geringer als die Anzahl von p-Ladungsträgern in der p-Säule 30, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet und zwischen den zweiten n-Säulen 20 angeordnet ist. Diese Struktur kann das Auftreten eines Durchbruchs bei einer niedrigeren Spannung bewirken. Jedoch kann diese Struktur das Auftreten des Durchbruchs bei einem tiefer gelegenen Abschnitt, der in 6 durch einen Kreis angezeigt ist, der p-Säule 30, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet, ermöglichen. Insbesondere tritt der Durchbruch an einer dem Substrat 10 zugewandten Seite der p-Säule 30 auf, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet. Ein Avalanche-Strom aufgrund des Durchbruchs fließt von der p-Säule 30 direkt zu dem p-leitenden Körperbereich 70, wie es durch einen Pfeil in 6 gezeigt ist. Daher tritt kein parasitäres Bipolartransistorverhalten auf, so dass die Halbleitervorrichtung ein verbessertes Avalanche-Vermögen haben kann.
  • Der Effekt der sechsten Ausführungsform wird dadurch erzielt, dass die Breite der p-Säule, die sich in Kontakt mit dem p-leitenden Körperbereich 70 befindet, größer als die Breite der p-Säule 30 eingestellt ist, die benachbart zu der ersten n-Säule 20 angeordnet ist. Alternativ kann der gleiche Effekt dadurch erzielt werden, dass die Breite der zweiten n-Säule 20 geringer als die Breite der ersten n-Säule 20 eingestellt ist.
  • Eine Super-Junction-Halbleitervorrichtung gemäß einer siebten Ausführungsform der vorliegenden Erfindung ist nachfolgend mit Bezug auf 7 beschrieben. Die vorherigen Ausführungsformen unterscheiden sich wie folgt von der siebten Ausführungsform. Beispielsweise sind, wie es in 2 gezeigt ist, in den vorherigen Ausführungsformen eine Trench-Gate-Struktur und ein p-leitender Körperbereich 70 abwechselnd angeordnet, so dass eine Trench-Gate-Struktur zwischen benachbarten p-leitenden Körperbereichen 70 angeordnet ist. Somit sind die Trench-Gate-Strukturen in regelmäßigen Intervallen angeordnet. In der siebten Ausführungsform sind eine Mehrfach-Trench-Gate-Struktur und ein p-leitender Körperbereich 70 alternativ angeordnet, so dass Mehrfach-Trench-Gate-Strukturen zwischen benachbarten p-leitenden Körperbereichen 70 angeordnet sind. Zum Beispiel sind, wie es in 7 gezeigt ist, zwei Trench-Gate-Strukturen zwischen benachbarten p-leitenden Körperbereichen 70 angeordnet. Somit sind die Trench-Gate-Strukturen in regelmäßigen Intervallen angeordnet.
  • Mit anderen Worten, die Trench-Gate-Strukturen sind in einem ersten Muster, in dem die Trench-Gate-Strukturen dicht angeordnet sind, und in einem zweiten Muster, in dem die Trench-Gate-Strukturen weniger dicht angeordnet sind, angeordnet. In dem ersten Muster ist eine Trench-Gate-Struktur an jeder Säulenstruktur ausgebildet. In dem zweiten Muster ist eine Trench-Gate-Struktur an jeder n-ten Säulenstruktur ausgebildet, wobei n eine natürliche Zahl größer Null ist. Ein p-leitender Körperbereich 70 ist zwischen benachbarten Trench-Gate-Strukturen ausgebildet, die in dem zweiten Muster angeordnet sind. Auf diese Weise kann der p-leitende Körperbereich 70 größer und tiefer sein, so dass die Halbleitervorrichtung ein verbessertes Avalanche-Vermögen haben kann. Ferner kann der Durchlasswiderstand klein sein, da der elektrische Strom an einem Abschnitt konzentriert sein kann, wo die Trench-Gate-Strukturen in dem ersten Muster angeordnet sind.
  • Eine Super-Junction-Halbleitervorrichtung gemäß einer achten Ausführungsform der vorliegenden Erfindung ist nachfolgend mit Bezug auf die 8 beschrieben. Die vorherigen Ausführungsformen und die achte Ausführungsform unterscheiden sich wie folgt. In den vorherigen Ausführungsformen ist eine Längsrichtung der Trench-Gate-Struktur orthogonal zu einer Anordnungsrichtung, in der die n-Säule 20 und die p-Säule 30 abwechselnd angeordnet sind, so dass die Ebenenrichtung der Grenzfläche zwischen der n-Säule 20 und der p-Säule 30 parallel zu der Längsrichtung der Trench-Gate-Struktur ist. Im Gegensatz dazu ist in der achten Ausführungsform eine Längsrichtung einer Trench-Gate-Struktur parallel zu einer Anordnungsrichtung, in der eine n-Säule 20 und eine p-Säule 30 abwechselnd angeordnet sind, so dass eine Ebenenrichtung einer Grenzfläche zwischen der n-Säule 20 und der p-Säule 30 orthogonal zu der Längsrichtung der Trench-Gate-Struktur ist.
  • Wie es in 8 gezeigt ist, ist eine Super-Junction-Struktur, die aus de n n-Säulen 20 und den p-Säulen 30 aufgebaut ist, auf einem n+-leitenden Substrat 10 ausgebildet. Eine p-leitende Kanalschicht 40 ist auf einem Oberflächenabschnitt der Super-Junction-Struktur ausgebildet.
  • Ein Graben 81 erstreckt sich bis zu der Super-Junction-Struktur, indem er die p-leitende Kanalschicht 40 durchdringt. Eine Längsrichtung des Grabens 81 ist parallel zu der Anordnungsrichtung, in der die n-Säule 20 und die p-Säule 30 abwechselnd angeordnet sind. Daher ist eine Ebenenrichtung einer Grenzfläche zwischen der n-Säule 20 und der p-Säule 30 orthogonal zu der Längsrichtung des Grabens 81. Eine Innenwand des Grabens 81 ist mit einem Gate-Isolierungsfilm 82 überdeckt, und eine Gate-Elektrode 83 ist durch den Gate-Isolierungsfilm 82 getrennt in dem Graben 81 ausgebildet. Somit bilden der Graben 81, der Gate-Isolierungsfilm 82 und die Gate-Elektrode 83 die Trench-Gate-Struktur.
  • Ein n+-leitender Source-Bereich 50 ist an einem Oberflächenabschnitt der p-leitenden Kanalschicht 40 ausgebildet und in der Nähe einer Außenwand des Grabens 81 angeordnet. Ein p+-leitender Bereich 60 ist an dem Oberflächenabschnitt der p-leitenden Kanalschicht 40 zwischen den n+-leitenden Source-Bereichen 50 ausgebildet.
  • Ein p-leitender Körperbereich 70 ist zwischen benachbarten Trench-Gate-Strukturen angeordnet. Der p-leitende Körperbereich 70 ist in der p-leitenden Kanalschicht 40 ausgebildet und erstreckt sich bis zu der Super-Junction-Struktur, indem er die p-leitende Kanalschicht 40 durchdringt.
  • In den vorherigen Ausbildungsformen muss der Abstand zwischen benachbarten Trench-Gate-Strukturen ein ganzzahliges Vielfaches des Abstandes zwischen benachbarten n-Säulen 20 sein, da die Trench-Gate-Struktur auf den n-Säulen 20 der Säulenstruktur gebildet ist. Im Gegensatz dazu kann gemäß der achten Ausführungsform der Abstand zwischen benachbarten Trench-Gate-Strukturen flexibel bestimmt sein. Daher können Parameter wie etwa eine Gate-Drain-Ladung Qgd und ein Produkt (d. h. Ron x Qgd) eines Durchlasswiderstandes Ron und der Gate-Drain-Ladung Qgd optimiert werden, um ein Avalanche-Vermögen zu verbessern.
  • Eine Super-Junction-Halbleitervorrichtung gemäß einer neunten Ausführungsform der vorliegenden Erfindung ist nachfolgend mit Bezug auf die 9A und 9B beschrieben. Der Erfinder der vorliegenden Erfindung hat eine Beziehung zwischen einem Parameter Ron x Qgd und einem Verhältnis eines Abstandes zwischen benachbarten Trench-Gate-Strukturen zu einem Abstand zwischen benachbarten Säulenstrukturen unter Verwendung der in 8 gezeigten Halbleitervorrichtung untersucht. Ferner hat der Erfinder der vorliegenden Erfindung eine Beziehung zwischen einem Source-Drain-Sättigungsstrom Isat und dem Verhältnis des Gateabstandes zu dem Säulenabstand unter Verwendung der in 8 gezeigten Halbleitervorrichtung untersucht.
  • 9A zeigt die Beziehung zwischen dem Parameter Ron x Qgd und dem Verhältnis des Gateabstandes zu dem Säulenabstand, und 9B zeigt das Verhältnis zwischen dem Sättigungsstrom Isat und dem Verhältnis des Gateabstandes zu dem Säulenabstand. Da der Parameter Ron x Qgd kleiner ist, kann eine Halbleitervorrichtung schneller arbeiten. Daher ist es vorteilhaft, dass der Parameter Ron x Qgd klein ist.
  • Wie es in 9A gezeigt ist, ist der Parameter Ron x Qgd in einem Bereich gesättigt (d. h. konstant), in dem das Verhältnis des Gateabstandes zu dem Säulenabstand gleich groß wie oder größer als acht ist. Im Gegensatz dazu nimmt der Sättigungsstrom Isat, wie es in 9B gezeigt ist, mit zunehmendem Verhältnis des Gateabstandes zu dem Säulenabstand in dem Bereich, in dem das Verhältnis des Gateabstandes zu dem Säulenabstand gleich groß wie oder größer als acht ist, ab. Die Abnahme des Sättigungsstromes Isat bewirkt die Notwendigkeit, den Chip zu vergrößern. Daher ist es vorteilhaft, dass das Verhältnis des Gateabstandes zu dem Säulenabstand gleich groß wie oder kleiner als acht ist. Mit anderen Worten, es ist vorteilhaft, dass eine Trench-Gate-Struktur bei jeder n-ten Säulenstruktur, wobei n < 8 ist, ausgebildet ist.
  • Der Erfinder der vorliegenden Erfindung hat bestätigt, dass die in den 9A und 9B gezeigten Beziehungen auch auf die in den 1-7 gezeigten Halbleitervorrichtungen anwendbar sind. Wie es oben beschrieben ist, sind in der in 7 gezeigten Halbleitervorrichtung die Trench-Gate-Strukturen in unregelmäßigen Abständen angeordnet. In dem Fall von 7 wird ein Durchschnitt der unregelmäßigen Abstände berechnet, und das Verhältnis des Gateabstandes zu dem Säulenabstand wird unter Verwendung des berechneten Durchschnitts berechnet. Der Durchschnitt der unregelmäßigen Abstände ist ein Durchschnitt von Abständen zwischen den Mitten benachbarter Trench-Gate-Strukturen.
  • Die oben beschriebenen Ausführungsformen können auf verschiedene Weise modifiziert werden. Zum Beispiel kann die Breite und die Verunreinigungskonzentration, angegeben in den Ausführungsformen, entsprechend der jeweiligen Auslegung verändert sein. Es ist vorteilhaft, dass die Tiefe des p-leitenden Bereichs 70 größer als die Tiefe des Grabens 81 der Trench-Gate-Struktur ist, wie sie in 2 gezeigt ist. Alternativ kann die Tiefe des p-leitenden Körperbereichs 70 geringer als oder gleich groß wie die Tiefe des Grabens 81 der Trench-Gate-Struktur sein, wie es in 3A gezeigt ist. Die Ausführungsformen können je nach Anforderung miteinander kombiniert werden. Zum Beispiel kann die achte Ausführungsform mit jeder der ersten bis siebten Ausführungsform kombiniert werden. Insbesondere kann in jeder der ersten bis siebten Ausführungsform die Ebenenrichtung der Grenzfläche zwischen der n-Säule 20 und der p-Säule 30 orthogonal zu der Längsrichtung der Trench-Gate-Struktur sein.

Claims (9)

  1. Halbleitervorrichtung mit: - einem Substrat (10) eines ersten Leitungstyps; - einer Super-Junction-Schicht, die auf dem Substrat (10) angeordnet ist und mehrere erste Bereiche (20) des ersten Leitungstyps und mehrere zweite Bereiche (30) eines zweiten Leitungstyps umfasst, wobei die ersten Bereiche (20) und die zweiten Bereiche (30) abwechselnd in einer Ebenenrichtung des Substrats (10) angeordnet sind; - einer Kanalschicht (40) des zweiten Leitungstyps (40), der auf einem Oberflächenabschnitt der Super-Junction-Schicht angeordnet ist; - mehreren Trench-Gate-Strukturen (81, 82, 83), die jeweils einen Graben (81), eine Gate-Isolierungsschicht (82) und eine Gate-Elektrode (83) umfassen, wobei der Graben (81) die Kanalschicht durchdringt und sich bis zu einer entsprechenden der mehreren ersten Bereiche (20) der Super-Junction-Schicht erstreckt, die Gate-Isolierungsschicht an einer Innenwand des Grabens (81) angeordnet ist und die Gate-Elektrode (83), durch die Gate-Isolierungsschicht (82) getrennt, in dem Graben (81) angeordnet ist; - einem Source-Bereich (50) des ersten Leitungstyps, der an einem Oberflächenabschnitt der Kanalschicht (40) ausgebildet und in der Nähe der äußeren Seitenwand des Grabens (81) angeordnet ist; - einem dritten Bereich (60) des zweiten Leitungstyps, der an dem Oberflächenabschnitt der Kanalschicht (40) ausgebildet und zwischen benachbarten Source-Bereichen (50) angeordnet ist, wobei der dritte Bereich (60) eine Verunreinigungskonzentration besitzt, die höher als die der Kanalschicht (40) ist; und - einem Körperbereich (70) des zweiten Leitungstyps, der in der Kanalschicht (40), zwischen benachbarten Trench-Gate-Strukturen(81, 82, 83) ausgebildet ist und sich in Kontakt mit dem dritten Bereich (60) befindet, dadurch gekennzeichnet, dass: - die mehreren ersten Bereiche (20) und zweiten Bereiche (30) der Super-Junction-Schicht mehrere Säulenstrukturen (20, 30) bilden, von denen jede einen ersten Bereich (20) und einen zu dem einen ersten Bereich (20) benachbarten zweiten Bereich (30) umfasst, und an jeder n-ten Säulenstruktur Säulenstrukturen (20, 30) eine Trench-Gate-Struktur (81, 82, 83) ausgebildet ist, wobei n eine ganze Zahl größer 1 ist, und - eine Ebenenrichtung einer Grenzfläche zwischen den ersten Bereichen (20) und den zweiten Bereichen (30) der Super-Junction-Schicht parallel zu einer Längsrichtung der Trench-Gate-Struktur (81, 82, 83) ist
  2. Halbleitervorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass n kleiner oder gleich 8 ist.
  3. Halbleitervorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass sich der Körperbereich (70) bis zu der Super-Junction-Schicht erstreckt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass eine Tiefe (D1) des Körperbereichs (70) größer als eine Tiefe (D2) des Grabens (81) ist, wobei jede Tiefe von einer Oberfläche der Halbleitervorrichtung gemessen ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass: - sich der Körperbereich (70) nicht in Kontakt mit den ersten Bereichen (20) befindet, an denen die jeweiligen Trench-Gate-Strukturen (81, 82, 83) ausgebildet sind; - sich der Körperbereich (70) nicht in Kontakt mit den zweiten Bereichen (30) befindet, die jeweils benachbart zu den ersten Bereichen (20) angeordnet sind; - wenigstens zwei erste Bereiche (20) und ein zweiter Bereich (30), der zwischen den wenigstens zwei ersten Bereichen (20) angeordnet ist, zwischen den zweiten Bereichen (30) angeordnet sind, mit denen sich der Körperbereich (70) nicht in Kontakt befindet; und - sich der Körperbereich (70) in Kontakt mit dem wenigstens einen zweiten Bereich (30) befindet.
  6. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass: - die Anzahl von Ladungsträgern in dem ersten Bereich (20), an dem die Trench-Gate-Struktur (81, 82, 83) ausgebildet ist, gleich der Anzahl von Ladungsträgern in jedem zu dem ersten Bereich (20) benachbarten zweiten Bereich (30) ist; und - die Anzahl von Ladungsträgern in jedem der ersten Bereiche (20), die sich in Kontakt mit dem Körperbereich (70) befinden, größer als die Anzahl von Ladungsträgern in dem zweiten Bereich (30) ist, der sich in Kontakt mit dem Körperbereich (70) befindet und zwischen den ersten Bereichen (20) angeordnet ist, die sich in Kontakt mit dem Körperbereich (70) befinden.
  7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet, dass die Breite des zweiten Bereichs (30), die sich in Kontakt mit dem Körperbereich (70) befindet, kleiner ist als die Breite jedes zweiten Bereichs (30) ist, der benachbart zu dem ersten Bereich (20) angeordnet ist, an dem die Trench-Gate-Struktur (81, 82, 83) ausgebildet ist.
  8. Halbleitervorrichtung nach Anspruch 5, dadurch gekennzeichnet, dass: - die Anzahl von Ladungsträgern in dem ersten Bereich (20), an dem die Trench-Gate-Struktur (81, 82, 83) ausgebildet ist, gleich der Anzahl von Ladungsträgern in jedem zweiten Bereich (30) ist, der zu dem ersten Bereich (20) benachbart ist; und - die Anzahl von Ladungsträgern in dem zweiten Bereich (30), der sich in Kontakt mit dem Körperbereich (70) befindet, größer als die Anzahl von Ladungsträgern in jedem ersten Bereich (20) ist, der benachbart zu dem zweiten Bereich (30) ist, der sich in Kontakt mit dem Körperbereich (70) befindet.
  9. Halbleitervorrichtung nach Anspruch 8, dadurch gekennzeichnet, dass die Breite des zweiten Bereichs (30), der sich in Kontakt mit dem Körperbereich (70) befindet, größer als die Breite jedes zweiten Bereichs (30) ist, der benachbart zu dem ersten Bereich (20) ist, an dem die Trench-Graben-Struktur (81, 82, 83) ausgebildet ist.
DE102008023349.8A 2007-05-17 2008-05-13 Halbleitervorrichtung Active DE102008023349B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007-131504 2007-05-17
JP2007131504A JP4416007B2 (ja) 2007-05-17 2007-05-17 半導体装置

Publications (2)

Publication Number Publication Date
DE102008023349A1 DE102008023349A1 (de) 2008-11-20
DE102008023349B4 true DE102008023349B4 (de) 2018-07-26

Family

ID=39869030

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008023349.8A Active DE102008023349B4 (de) 2007-05-17 2008-05-13 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US7692241B2 (de)
JP (1) JP4416007B2 (de)
KR (1) KR101018870B1 (de)
CN (1) CN101308848B (de)
DE (1) DE102008023349B4 (de)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010056510A (ja) * 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
US7910983B2 (en) * 2008-09-30 2011-03-22 Infineon Technologies Austria Ag MOS transistor having an increased gate-drain capacitance
CN101877307B (zh) * 2009-04-29 2013-02-13 上海华虹Nec电子有限公司 获得交替p型和n型半导体器件结构的方法及其器件结构
US8411471B2 (en) * 2010-06-18 2013-04-02 Infineon Technologies Ag Electronic circuit and semiconductor arrangement with a load, a sense and a start-up transistor
JP5136674B2 (ja) 2010-07-12 2013-02-06 株式会社デンソー 半導体装置およびその製造方法
US20120068222A1 (en) * 2010-09-21 2012-03-22 Kabushiki Kaisha Toshiba Semiconductor Device and Method for Manufacturing the Same
KR101707597B1 (ko) * 2010-12-07 2017-02-17 한국전자통신연구원 홀 센서리스 ｂｌｄｃ 모터용 전원 공급 모듈
CN102184859A (zh) * 2011-04-08 2011-09-14 上海先进半导体制造股份有限公司 冷mos超结结构的制造方法以及冷mos超结结构
CN102231390B (zh) * 2011-06-17 2012-10-10 浙江大学 一种超结结构的纵向双扩散金属氧化物半导体功率器件
CN103123893A (zh) * 2011-11-21 2013-05-29 上海华虹Nec电子有限公司 提高超级结产品良率的工艺方法
US8564058B1 (en) * 2012-08-07 2013-10-22 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched gates in unit cell
CN102969355B (zh) * 2012-11-07 2015-06-17 电子科技大学 一种soi基pmosfet功率器件
CN102969358B (zh) * 2012-12-06 2015-08-19 电子科技大学 一种横向高压功率半导体器件
CN102969357B (zh) * 2012-12-06 2015-08-19 电子科技大学 一种横向超结高压功率半导体器件
US9431551B2 (en) * 2014-09-15 2016-08-30 Infineon Technologies Ag Circuit arrangement and method of forming a circuit arrangement
JP6536377B2 (ja) * 2015-11-24 2019-07-03 株式会社豊田自動織機 半導体装置
JP2017224719A (ja) * 2016-06-15 2017-12-21 サンケン電気株式会社 半導体装置
CN109037312B (zh) * 2018-08-23 2024-04-09 无锡市乾野微纳科技有限公司 一种带有屏蔽栅的超结igbt及其制造方法
CN111129109A (zh) * 2019-12-04 2020-05-08 深圳第三代半导体研究院 一种碳化硅高压mos器件及其制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2004072068A (ja) 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2004134714A (ja) 2002-08-13 2004-04-30 Fuji Electric Device Technology Co Ltd 半導体素子
US6734496B2 (en) 1996-01-22 2004-05-11 Fuji Electric Co., Ltd. Semiconductor device
US20060194392A1 (en) 2003-03-10 2006-08-31 Fuji Electric Device Technology Co., Ltd. Mis-type semiconductor device
US20070072398A1 (en) 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2309336B (en) 1996-01-22 2001-05-23 Fuji Electric Co Ltd Semiconductor device
JP4109565B2 (ja) 2003-03-31 2008-07-02 ローム株式会社 半導体装置の製造方法および半導体装置
JP4194890B2 (ja) 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
US7541643B2 (en) 2005-04-07 2009-06-02 Kabushiki Kaisha Toshiba Semiconductor device
JP2006313892A (ja) 2005-04-07 2006-11-16 Toshiba Corp 半導体素子
JP5150048B2 (ja) * 2005-09-29 2013-02-20 株式会社デンソー 半導体基板の製造方法
JP5135759B2 (ja) * 2006-10-19 2013-02-06 富士電機株式会社 超接合半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09266311A (ja) 1996-01-22 1997-10-07 Fuji Electric Co Ltd 半導体装置及びその製造方法
US6734496B2 (en) 1996-01-22 2004-05-11 Fuji Electric Co., Ltd. Semiconductor device
JP2004072068A (ja) 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2004134714A (ja) 2002-08-13 2004-04-30 Fuji Electric Device Technology Co Ltd 半導体素子
US20060194392A1 (en) 2003-03-10 2006-08-31 Fuji Electric Device Technology Co., Ltd. Mis-type semiconductor device
US20070072398A1 (en) 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment

Also Published As

Publication number Publication date
DE102008023349A1 (de) 2008-11-20
JP2008288367A (ja) 2008-11-27
KR101018870B1 (ko) 2011-03-04
KR20080101795A (ko) 2008-11-21
JP4416007B2 (ja) 2010-02-17
CN101308848B (zh) 2010-11-10
US20080283913A1 (en) 2008-11-20
CN101308848A (zh) 2008-11-19
US7692241B2 (en) 2010-04-06

Similar Documents

Publication Publication Date Title
DE102008023349B4 (de) Halbleitervorrichtung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE102008000660B4 (de) Siliziumkarbid-Halbleitervorrichtung
DE102014112810B4 (de) Super-Junction-Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112010005271B4 (de) Bipolare Halbleitervorrichtungen
DE102005041838B3 (de) Halbleiterbauelement mit platzsparendem Randabschluss und Verfahren zur Herstellung eines solchen Bauelements
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102009038731A1 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE102013103219B4 (de) Rückwärts leitender Bipolartransistor mit isoliertem Gate
DE112013006905B4 (de) IGBT mit Verwendung einer Grabengateelektrode
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE112011102014T5 (de) Leistungshalbleitervorrichtung
DE102006060374B4 (de) Halbleiterbauteil
DE112004001846B4 (de) LDMOS-Transistor
DE102004054286B4 (de) Siliziumkarbid-Halbleitervorrichtung mit Sperrschicht-Feldeffekttransistor, sowie Verfahren zu deren Herstellung
DE102007034802B4 (de) Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102021117663B4 (de) Halbleitervorrichtung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R084 Declaration of willingness to licence

Effective date: 20130619

R012 Request for examination validly filed

Effective date: 20130619

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final