CN111129109A - 一种碳化硅高压mos器件及其制造方法 - Google Patents
一种碳化硅高压mos器件及其制造方法 Download PDFInfo
- Publication number
- CN111129109A CN111129109A CN201911227912.1A CN201911227912A CN111129109A CN 111129109 A CN111129109 A CN 111129109A CN 201911227912 A CN201911227912 A CN 201911227912A CN 111129109 A CN111129109 A CN 111129109A
- Authority
- CN
- China
- Prior art keywords
- epitaxial layer
- silicon carbide
- ions
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 77
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052751 metal Inorganic materials 0.000 claims description 57
- 239000002184 metal Substances 0.000 claims description 57
- 150000002500 ions Chemical class 0.000 claims description 45
- -1 aluminum ions Chemical class 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 27
- 238000002347 injection Methods 0.000 claims description 27
- 239000007924 injection Substances 0.000 claims description 27
- 229910052782 aluminium Inorganic materials 0.000 claims description 23
- 238000005468 ion implantation Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 239000013078 crystal Substances 0.000 claims description 15
- 238000000137 annealing Methods 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 238000002513 implantation Methods 0.000 claims description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 238000001259 photo etching Methods 0.000 claims description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 229910052709 silver Inorganic materials 0.000 claims description 10
- 239000004332 silver Substances 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 9
- 239000000463 material Substances 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 239000010936 titanium Substances 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- SOQBVABWOPYFQZ-UHFFFAOYSA-N oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[Ti+4] SOQBVABWOPYFQZ-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000001883 metal evaporation Methods 0.000 claims description 3
- 125000004433 nitrogen atom Chemical group N* 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 2
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 238000002360 preparation method Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000000206 photolithography Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910018503 SF6 Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
本发明提供一种碳化硅高压MOS器件及其制造方法，包括：N+型碳化硅衬底；第一外延层、第二外延层、沟槽栅结构、源电极、漏电极。本发明所提出的碳化硅高压MOS器件及其制备方法能使器件的耗尽区变宽，该器件可以承受更高的击穿电压，同时具有更小漏电流。本发明将栅氧化层设置为纵向，嵌入到碳化硅体内。导通时，电流纵向流动，电流路径更短，因此导通电阻更低，电流能力更强。另一方面，同时也可以节省器件面积，提高单位面积内的器件个数，降低了生产成本。
Description
技术领域
本发明属于半导体芯片制造工艺技术领域，具体涉及一种碳化硅高压MOS器件及其制造方法。
背景技术
第三代宽禁带半导体材料碳化硅(SiC)具有不同于传统硅半导体材料的诸多特点，其能带间隙为硅的2.8倍,达到3.09电子伏特。碳化硅的绝缘击穿场强为硅的5.3倍,高达3.2MV/cm，因此在高压功率器件领域，碳化硅器件可以使用相对于传统硅材料更薄的外延层，来到达传统硅器件相同的耐压水平，同时拥有更低的导通电阻。碳化硅功率器件的正反向特性随温度和时间的变化很小，因此可靠性更佳。碳化硅器件具有很好的反向恢复特性，反向恢复时间段、电流小，开关损耗小，可以降低整个系统的功耗。碳化硅的导热率是硅的3.3倍,为49W/(m·K)，因此，采用碳化硅材料制造半导体器件与采用硅作为材料的半导体器件相比，其在高温环境下使用时的特性更佳。
MOS器件主要应用终端有电机调速、逆变器、不间熠电源、开关电源、电子开关、汽车电器和电子镇流器等。随着应用端需求的提高，对MOS器件的性能也提出了更高的要求，既要求更高的击穿电压和更小的漏电，又要求有更低的导通电阻，现有碳化硅MOS技术在高电压环境下，比如1200V，3300V时仍然存在漏电较大或导通电阻偏大的缺点。
现有技术中制备的SiC MOS器件经常存在以下问题：
1.现有技术在进行离子注入时注入深度不足。因此导致注入离子的激活率非常低，注入效率低。
2.现有技术中在选择离子注入区域时往往选择器件左右两端的位置，而这种选取方式无法使得注入离子和外延层形成较强的反偏，因而器件所能承受的击穿电压较小，同时增加了器件的漏电流。
3.现有技术中在设置栅氧化层的过程中往往采用横向设置的方式，此种设置方式会增长电流流通路径，从而使得导通电阻更大。
发明内容
为解决碳化硅MOS器件的漏电较大或导通电阻偏大的缺点，本发明在N-外延层上设置了多个P-离子注入区。同时，多个P-离子注入区采用间隔并列排列的方式使得P-区与N-区形成宽耗尽区。从而使得该区域能承受更高的击穿电压，同时具有更小漏电流。本发明的栅氧化层采用纵向设置的方式，从而降低了导通电阻。
根据本发明的一个方面，一种碳化硅高压MOS器件，自下而上依次包括：漏极金属；N+型碳化硅衬底；第一外延层3，该外延层为生长在所述N+型碳化硅衬底上表面的N-外延层，该外延层包括水平方向上平行间隔排列的至少六个P-区，所述P-区由所述第一外延层上表面向下刻蚀生成并包括第一离子；第二外延层，该外延层为生长在所述第一外延层的上表面的P-外延层，所述第二外延层上表面水平方向上左右两端相对外侧设置有N+区，所述N+区由所述第二外延层上表面向下刻蚀生成并包括有第二离子；所述第二外延层上表面中央位置设置有P+区，所述P+区由所述第二外延层上表面向下刻蚀生成包括第三离子；源极金属，所述源极金属设置在所述第二外延层上表面中心区域，所述源极金属与所述N+区和所述P+区接触；所述器件还包括设置在所述第二外延层上表面的左右两端的所述N+区外侧的槽，所述槽贯穿于所述P-外延层并延伸至所述N-外延层但不与所述N+型碳化硅衬底接触；所述槽内壁以及外表面设有栅氧化层，所述槽内设有栅极低阻淀积物；所述槽顶端自下而上依次设有栅氧化层、栅极低阻淀积物、栅极金属。
优选地，所述碳化硅衬底所用碳化硅单晶体材料可以是2H-SiC单晶体、4H-SiC单晶体、6H-SiC单晶体或者3C-SiC单晶体的其中一种，其电阻率为0.0005-0.002Ω*CM。
优选地，所述N-外延层的电阻率80-200Ω*CM，该外延层掺杂元素为氮原子。
优选地，所述第一离子为铝离子或硼离子。
优选地，所述P-外延层的电阻率为60-150Ω*CM，该外延层的厚度为5-10μm。
优选地，所述第二离子为氮离子或磷离子；所述第三元素为铝离子或硼离子。
优选地，所述栅氧化层厚度为
所述低阻多晶硅的淀积厚度为
其电阻率为0.002-0.05Ω*CM。
优选地，所述源极金属、栅极金属为铝、镍、银或多层结构金属构成。
优选地，所述多层结构金属的结构包括：底层：厚度为
的钛；中间层：厚度为
的氧化钛；顶层：厚度是1-5μm的铝或银。
优选地，所述栅极低阻淀积物为低阻多晶硅、金属钨、金属钛、氧化钛。
根据本发明的另一个方面，一种碳化硅高压MOS器件的制造方法，包括：步骤1：选用N+型碳化硅衬底片，在其上表面进行第一次外延生长，生长出N-外延层为第一外延层，在所述N-外延层上表面向下刻蚀形成水平方向上间隔排列的至少六个P-区，通过离子注入方式注入第一离子；步骤2：在所述N-外延层上表面进行第二次外延生长，生长P-外延层为第二外延层；步骤3：在所述P-外延层上表面水平方向上左右两端，通过槽光刻、槽干法刻蚀工艺向下刻蚀形成槽，所述槽贯穿于所述P-外延层并延伸至所述N-外延层但不与所述N+型碳化硅衬底接触，在所述槽内壁纵向生长栅氧化层；步骤4：在所述槽内淀积有栅极低阻淀积物，在所述槽顶部纵向生长栅氧化层，在所述栅氧化层顶部淀积栅极低阻淀积物，在所述栅极低阻淀积物顶部设置栅极金属；步骤5：通过光刻、离子注入方式在所述P-外延层上表面左右两端相对外侧向下刻蚀形成N+区并注入第二离子，在所述P-型外延层上表面中心区域的向下刻蚀形成P+区注入第三离子；步骤6：对所述P-外延层上表面进行金属淀积，通过光刻、刻蚀方式在所述P-外延层上表面的中心区域形成源极金属；步骤7：研磨减薄所述N+型碳化硅衬底片的下表面后通过蒸发金属或溅射金属的方式，在所述N+型碳化硅衬底片的下表面形成漏极金属。
优选地，所述第一次外延生长的生长温度为1500-1700℃，生长压力为100-150mbar。
优选地，所述步骤1中的第一离子为铝离子或硼离子，所述第一离子的注入剂量1×1011-1×1013个离子/CM2，注入能量500-1000KeV，注入时的温度为400-450℃；注入所述第一离子后需要进行高温退火，所述高温退火在1700-1900℃的高温炉管中进行，退火时间为60-300分钟。
优选地，所述第二次外延生长的生长温度为1500-1700℃，生长压力100-150mbar。
优选地，所述栅极低阻淀积物为低阻多晶硅或金属钨。
优选地，所述第二离子为氮离子或者磷离子，所述第二离子注入剂量为5×1015-1×1016个离子/CM2，注入能量为120-180KeV，注入温度为400-450℃；所述第三离子为铝离子或硼离子，注入剂量为1×1014-5×1015个离子/CM2，注入能量为40-80KeV，注入温度为400-450℃。
优选地，所述第二离子和第三离子注入后需要进行高温退火，高温退火温度为1600-1650℃，高温退火的时间30-60分钟。
优选地，所述源极金属、栅极金属为铝、镍、银或多层结构金属构成。
优选地，所述多层结构金属的结构包括：底层：厚度为
的钛；中间层：厚度为
的氧化钛；顶层：厚度是1-5μm的铝或银。
有益效果：
(1)本发明器件处于反向截止状态时，漏极高电压先经过N+区进入N-外延层，由于N-外延层掺杂较淡为高阻区，可以分担一部分电压；当电压传导至N-外延层与P-区，由于反偏使得耗尽区变宽，整个N-外延层与P-区形成的阵列区全部转变为空间电荷区，该区域有类似本征半导体的特性，可以承受更高的击穿电压，同时具有更小漏电流。
(2)本发明将栅氧化层设置为纵向，嵌入到碳化硅体内，导通时，电流纵向流动，电流路径更短，因此导通电阻更低，电流能力更强。另一方面，同时也可以节省器件面积，提高单位面积内的器件个数，降低了生产成本。
(3)通过减薄碳化硅衬底厚度和金属与碳化硅界面形成欧姆接触，进一步降低了导通电阻，提升了导通时的电流能力。
附图说明
图1为本发明实施例中碳化硅高压MOS器件结构示意图。
图2为本发明实施例中经过第一次外延生长的器件结构示意图。
图3为本发明实施例中通过光刻刻蚀工艺定义P-区后的器件结构示意图。
图4为本发明实施例中经过第二次外延生长的器件结构示意图。
图5为本发明实施例中经过刻蚀沟槽并注入多晶硅后的器件结构示意图。
图6为本发明实施例中通过光刻刻蚀工艺定义N+区后的器件结构示意图。
图7为本发明实施例中通过光刻刻蚀工艺定义P+区后的器件结构示意图。
图8为本发明实施例中沉淀源极金属以及栅极金属的器件结构示意图。
漏极金属 1，N+型碳化硅衬底 2，第一外延层 3，P-区 4，第二外延层 5，栅氧化层6，栅极低阻淀积物 7，N+区 8，P+区 9，栅极金属 10，源极金属 11。
具体实施方式
现在将参照若干示例性实施例来论述本发明的内容。应当理解，论述了这些实施例仅是为了使得本领域普通技术人员能够更好地理解且因此实现本发明的内容，而不是暗示对本发明的范围的任何限制。
如本文中所使用的，术语“包括”及其变体要被解读为意味着“包括但不限于”的开放式术语。术语“基于”要被解读为“至少部分地基于”。术语“一个实施例”和“一种实施例”要被解读为“至少一个实施例”。术语“另一个实施例”要被解读为“至少一个其他实施例”。
图1所示出的是本发明实施例提出的能承受高电压并且具有较小漏电的碳化硅MOS器件，其结构包括:
N+型碳化硅衬底2，作为优选，2H-SiC单晶体、4H-SiC单晶体、6H-SiC单晶体或者3C-SiC单晶体的其中一种，其电阻率为0.0005-0.002Ω*CM。
漏极金属1，对N+型碳化硅衬底2下表面进行研磨减薄，减薄厚度有利于进一步降低导通电阻，提高电流能力。通过蒸发金属或溅射金属的方式形成在N+型碳化硅衬底2下表面的漏极金属1。
第一外延层3，该外延层为生长在N+型碳化硅衬底2上表面的N-外延层，该外延层上通过光刻、刻蚀方式在第一外延层3向下刻蚀形成水平方向上平行间隔排列的至少六个P-区4，在P-区4中注入铝离子或硼离子，更佳的为注入铝离子，注入时使用设备为高温高能离子注入机，注入剂量1×1011-1×1013个离子/CM2，注入能量500-1000KeV，注入时的温度为400-450℃。该区域能够与N-外延层形成阵列区。由于反偏使得耗尽区变宽，整个N-外延层与P-区4所形成的阵列区全部转变为空间电荷区，该区域有类似本征半导体的特性，可以承受更高的击穿电压，同时具有更小漏电流。
第二外延层5，该外延层为生长在N-外延层的上表面的P-外延层。在P-外延层上表面上通过光刻、离子注入方式在该外延层上表面左右两端相对外侧向下刻蚀生成N+区8并注入第二离子。优选地，第二离子可以是氮离子或者磷离子。注入时使用设备为高温高能离子注入机，注入剂量5×1015-1×1016个离子/CM2，注入能量为120-180KeV，注入时的温度为400-450℃。之后，通过光刻、离子注入方式在P-外延层的中心区域向下刻蚀生成P+区9注入第三离子。优选地，第三离子可以是铝元素或硼元素，注入剂量为1×1014-5×1015个离子/CM2，注入能量范围为40-80KeV，注入时的温度为400-450℃。
源电极，源电极由源极金属11构成。该源极金属11是在第二外延层5上表面中心区域进行金属积淀，通过光刻、刻蚀的方式所形成的。优选地，金属可以是铝、镍、银等；更为优选的金属为多层结构，底层为钛，其厚度为
通过1000℃、120-180秒的快速热退火可以形成良好的欧姆接触。中间层为氮化钛，厚度为
顶层为厚度是1-5μm的铝或银等金属。
沟槽栅结构，使用槽光刻和槽干法刻蚀工艺在该外延层的左右两端形成槽，槽的深度贯穿于第二外延层5并延伸至第一外延层3，但不能与N+衬底接触。然后对用干法刻蚀形成的槽后进行清洗。在槽内和表面纵向生长栅氧化层6内壁，再在槽内和表面淀积栅极低阻淀积物7，该栅极低阻淀积物7可以为低阻多晶硅或金属钨，本实施例为低阻多晶硅。再次经过光刻、刻蚀工艺，将P-外延层表面溢出的低阻多晶硅和表面的栅氧化层6去除。
本发明实施例提出的能承受高电压并且具有较小漏电的碳化硅MOS器件制造方式如下步骤：
步骤1：如图2所示，选用N+型碳化硅衬底2，在其上表面进行第一次外延生长，生长出N-外延层为第一外延层3。作为优选，N-外延层的电阻率80-200Ω*CM，外延掺杂元素为氮原子，外延生长温度为1500-1700℃，压力100-150mbar。
如图3所示，在所述N-型外延层上表面通过光刻、离子注入方式向下刻蚀形成水平方向上间隔排列的至少六个P-区4，通过离子注入方式注入第一离子。然后进行高温退火，激活注入离子。优选地，P-区4注入离子为铝离子或硼离子。使用设备为高温高能离子注入机，注入剂量1×1011-1×1013个离子/CM2，注入能量500-1000KeV，注入时的温度为400-450℃。作为优选，高温退火在1700-1900℃的高温炉管中进行，时间为60-300分钟。
步骤2：如图4所示，在N-外延层上表面进行第二次外延生长，生长P-外延层为第二外延层5。优选地，P-外延层电阻率为60-150Ω*CM，P-外延层厚度为5-10μm，掺杂元素为铝元素，外延生长温度为1500-1700℃，压力100-150mbar。
步骤3：如图5所示，在P-外延层上表面的两端，通过槽光刻、槽干法刻蚀工艺形成槽，该槽的深度贯穿于第二外延层5并延伸至第一外延层3，但不能与N+衬底接触。在槽内和槽表面表面纵向生长栅氧化层6。优选地，对P-外延层进行干法刻蚀时，使用刻蚀气体为四氟化氮和氧气的混合气体，也可以使用六氟化硫、三氟化氮等其它气体。优选地，栅氧化层6厚度为
低阻多晶硅淀积厚度
低阻多晶硅为N型重掺杂材料，其电阻率为0.002-0.05Ω*CM。
步骤4：在槽内淀积栅极低阻淀积物7至槽表面，本实施例中所使用的栅极低阻淀积物7为低阻多晶硅。再次经过光刻，刻蚀，将槽沉淀多晶硅后溢出的部分和表面的栅氧化层6去除以形成沟槽栅。
步骤5：如图6所示，通过光刻、离子注入方式将所述P-外延层上表面左右两端项对外侧的区域向下刻蚀生成N+区8，进行第二离子注入。优选条件，注入第二离子为氮离子或者磷离子，注入剂量5×1015-1×1016个离子/CM2，注入能量为120-180KeV，注入时的温度为400-450℃。
如图7所示，将P-外延层上表面的中心区域向下刻蚀生成P+区9，进行第三离子注入。注入第三离子后进行高温退火，修复注入损伤，激活注入离子。优选地，P+区9注入离子为铝离子或硼离子，注入剂量为1×1014-5×1015个离子/CM2，注入能量范围为40-80KeV，注入时的温度为400-450℃。作为优选，高温退火温度为1600-1650℃，时间30-60分钟。
步骤6：如图8所示，对P-外延层上表面进行金属淀积，通过光刻、刻蚀方式在P-外延层上表面的中心区域形成源极金属11，在槽的顶端纵向生长氧化层，之后淀积低阻多晶硅，再通过金属淀积的方式形成栅极金属10。
步骤7：研磨减薄N+型碳化硅衬底2的下表面，通过蒸发金属或溅射金属的方式，在所述N+型碳化硅衬底2的下表面形成漏极金属1。
以上所述的具体实施例，对本发明的目的，技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (19)
1.一种碳化硅高压MOS器件，其特征在于，自下而上依次包括：
漏极金属；
N+型碳化硅衬底；
第一外延层3，该外延层为生长在所述N+型碳化硅衬底上表面的N-外延层，该外延层包括水平方向上平行间隔排列的至少六个P-区，所述P-区由所述第一外延层上表面向下刻蚀生成并包括第一离子；
第二外延层，该外延层为生长在所述第一外延层的上表面的P-外延层，所述第二外延层上表面水平方向上左右两端相对外侧设置有N+区，所述N+区由所述第二外延层上表面向下刻蚀生成并包括有第二离子；所述第二外延层上表面中央位置设置有P+区，所述P+区由所述第二外延层上表面向下刻蚀生成包括第三离子；
源极金属，所述源极金属设置在所述第二外延层上表面中心区域，所述源极金属与所述N+区和所述P+区接触；
所述器件还包括设置在所述第二外延层上表面的左右两端的所述N+区外侧的槽，所述槽贯穿于所述P-外延层并延伸至所述N-外延层但不与所述N+型碳化硅衬底接触；所述槽内壁以及外表面设有栅氧化层，所述槽内设有栅极低阻淀积物；所述槽顶端自下而上依次设有栅氧化层、栅极低阻淀积物、栅极金属。
2.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述碳化硅衬底所用碳化硅单晶体材料可以是2H-SiC单晶体、4H-SiC单晶体、6H-SiC单晶体或者3C-SiC单晶体的其中一种，其电阻率为0.0005-0.002Ω*CM。
3.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述N-外延层的电阻率80-200Ω*CM，该外延层掺杂元素为氮原子。
4.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述第一离子为铝离子或硼离子。
5.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述P-外延层的电阻率为60-150Ω*CM，该外延层的厚度为5-10μm。
6.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述第二离子为氮离子或磷离子；所述第三元素为铝离子或硼离子。
7.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述栅氧化层厚度为
所述低阻多晶硅的淀积厚度为
其电阻率为0.002-0.05Ω*CM。
8.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述源极金属、栅极金属为铝、镍、银或多层结构金属构成。
9.如权利要求8所述的碳化硅高压MOS器件，其特征在于，所述多层结构金属的结构包括：底层：厚度为
的钛；中间层：厚度为
的氧化钛；顶层：厚度是1-5μm的铝或银。
10.如权利要求1所述的碳化硅高压MOS器件，其特征在于，所述栅极低阻淀积物为低阻多晶硅、金属钨、金属钛、氧化钛。
11.一种碳化硅高压MOS器件的制造方法，其特征在于，包括：
步骤1：选用N+型碳化硅衬底片，在其上表面进行第一次外延生长，生长出N-外延层为第一外延层，在所述N-外延层上表面向下刻蚀形成水平方向上间隔排列的至少六个P-区，通过离子注入方式注入第一离子；
步骤2：在所述N-外延层上表面进行第二次外延生长，生长P-外延层为第二外延层；
步骤3：在所述P-外延层上表面水平方向上左右两端，通过槽光刻、槽干法刻蚀工艺向下刻蚀形成槽，所述槽贯穿于所述P-外延层并延伸至所述N-外延层但不与所述N+型碳化硅衬底接触，在所述槽内壁纵向生长栅氧化层；
步骤4：在所述槽内淀积有栅极低阻淀积物，在所述槽顶部纵向生长栅氧化层，在所述栅氧化层顶部淀积栅极低阻淀积物，在所述栅极低阻淀积物顶部设置栅极金属；
步骤5：通过光刻、离子注入方式在所述P-外延层上表面左右两端相对外侧向下刻蚀形成N+区并注入第二离子，在所述P-型外延层上表面中心区域的向下刻蚀形成P+区注入第三离子；
步骤6：对所述P-外延层上表面进行金属淀积，通过光刻、刻蚀方式在所述P-外延层上表面的中心区域形成源极金属；
步骤7：研磨减薄所述N+型碳化硅衬底片的下表面后通过蒸发金属或溅射金属的方式，在所述N+型碳化硅衬底片的下表面形成漏极金属。
12.如权利要求11所述的制造方法，其特征在于，所述第一次外延生长的生长温度为1500-1700℃，生长压力为100-150mbar。
13.如权利要求11所述的制造方法，其特征在于，所述步骤1中的第一离子为铝离子或硼离子，所述第一离子的注入剂量1×1011-1×1013个离子/CM2，注入能量500-1000KeV，注入时的温度为400-450℃；注入所述第一离子后需要进行高温退火，所述高温退火在1700-1900℃的高温炉管中进行，退火时间为60-300分钟。
14.如权利要求11所述的制造方法，其特征在于，所述第二次外延生长的生长温度为1500-1700℃，生长压力100-150mbar。
15.如权利要求11所述的制造方法，其特征在于，所述栅极低阻淀积物为低阻多晶硅或金属钨。
16.如权利要求11所述的制造方法，其特征在于，所述第二离子为氮离子或者磷离子，所述第二离子注入剂量为5×1015-1×1016个离子/CM2，注入能量为120-180KeV，注入温度为400-450℃；所述第三离子为铝离子或硼离子，注入剂量为1×1014-5×1015个离子/CM2，注入能量为40-80KeV，注入温度为400-450℃。
17.如权利要求11所述的制造方法，其特征在于，所述第二离子和第三离子注入后需要进行高温退火，高温退火温度为1600-1650℃，高温退火的时间30-60分钟。
18.如权利要求11所述的制造方法，其特征在于，所述源极金属、栅极金属为铝、镍、银或多层结构金属构成。
19.如权利要求11所述的制造方法，其特征在于，所述多层结构金属的结构包括：底层：厚度为
的钛；中间层：厚度为
的氧化钛；顶层：厚度是1-5μm的铝或银。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911227912.1A CN111129109A (zh) | 2019-12-04 | 2019-12-04 | 一种碳化硅高压mos器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911227912.1A CN111129109A (zh) | 2019-12-04 | 2019-12-04 | 一种碳化硅高压mos器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111129109A true CN111129109A (zh) | 2020-05-08 |
Family
ID=70497393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911227912.1A Pending CN111129109A (zh) | 2019-12-04 | 2019-12-04 | 一种碳化硅高压mos器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111129109A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397592A (zh) * | 2020-11-18 | 2021-02-23 | 江西万年芯微电子有限公司 | 一种碳化硅mos器件 |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332726A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 縦形電界効果半導体装置及びその製造方法 |
| US20060027861A1 (en) * | 2004-08-04 | 2006-02-09 | Masaru Takaishi | Semiconductor device and method for manufacturing the same |
| US20060043434A1 (en) * | 2002-11-06 | 2006-03-02 | Eddie Huang | Semiconductor devices and methods of manufacture thereof |
| CN101308848A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社电装 | 半导体器件 |
| CN101308875A (zh) * | 2007-05-14 | 2008-11-19 | 株式会社电装 | 具有超结结构的半导体器件及其制造方法 |
| US20090032965A1 (en) * | 2007-07-13 | 2009-02-05 | Denso Corporation | Seminconductor device having P-N column portion |
| CN102403354A (zh) * | 2010-09-15 | 2012-04-04 | 无锡华润上华半导体有限公司 | Coo1MOS器件及其制造方法 |
| WO2012108166A1 (en) * | 2011-02-11 | 2012-08-16 | Denso Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| DE102012205879A1 (de) * | 2011-04-28 | 2012-10-31 | Denso Corporation | Siliciumcarbid-Halbleitervorrichtung |
| US20120319136A1 (en) * | 2011-02-11 | 2012-12-20 | Toyota Jidosha Kabushiki Kaisha | Silicon carbide semiconductor device and method for manufacturing the same |
| CN103828058A (zh) * | 2011-09-27 | 2014-05-28 | 株式会社电装 | 包括垂直半导体元件的半导体器件 |
| US20140183560A1 (en) * | 2012-12-27 | 2014-07-03 | Hyundai Motor Company | Semiconductor device and method for fabricating the same |
| US20170263699A1 (en) * | 2016-03-08 | 2017-09-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
-
2019
- 2019-12-04 CN CN201911227912.1A patent/CN111129109A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001332726A (ja) * | 2000-05-22 | 2001-11-30 | Hitachi Ltd | 縦形電界効果半導体装置及びその製造方法 |
| US20060043434A1 (en) * | 2002-11-06 | 2006-03-02 | Eddie Huang | Semiconductor devices and methods of manufacture thereof |
| US20060027861A1 (en) * | 2004-08-04 | 2006-02-09 | Masaru Takaishi | Semiconductor device and method for manufacturing the same |
| CN101308875A (zh) * | 2007-05-14 | 2008-11-19 | 株式会社电装 | 具有超结结构的半导体器件及其制造方法 |
| CN101308848A (zh) * | 2007-05-17 | 2008-11-19 | 株式会社电装 | 半导体器件 |
| US20090032965A1 (en) * | 2007-07-13 | 2009-02-05 | Denso Corporation | Seminconductor device having P-N column portion |
| CN102403354A (zh) * | 2010-09-15 | 2012-04-04 | 无锡华润上华半导体有限公司 | Coo1MOS器件及其制造方法 |
| WO2012108166A1 (en) * | 2011-02-11 | 2012-08-16 | Denso Corporation | Silicon carbide semiconductor device and method for manufacturing the same |
| US20120319136A1 (en) * | 2011-02-11 | 2012-12-20 | Toyota Jidosha Kabushiki Kaisha | Silicon carbide semiconductor device and method for manufacturing the same |
| CN102844867A (zh) * | 2011-02-11 | 2012-12-26 | 株式会社电装 | 碳化硅半导体器件及其制造方法 |
| DE102012205879A1 (de) * | 2011-04-28 | 2012-10-31 | Denso Corporation | Siliciumcarbid-Halbleitervorrichtung |
| CN103828058A (zh) * | 2011-09-27 | 2014-05-28 | 株式会社电装 | 包括垂直半导体元件的半导体器件 |
| US20140183560A1 (en) * | 2012-12-27 | 2014-07-03 | Hyundai Motor Company | Semiconductor device and method for fabricating the same |
| US20170263699A1 (en) * | 2016-03-08 | 2017-09-14 | Kabushiki Kaisha Toshiba | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112397592A (zh) * | 2020-11-18 | 2021-02-23 | 江西万年芯微电子有限公司 | 一种碳化硅mos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN111081759B (zh) | 一种增强型碳化硅mosfet器件及其制造方法 | |
| JP2013258327A (ja) | 半導体装置及びその製造方法 | |
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| CN108604600A (zh) | 碳化硅半导体装置及其制造方法 | |
| CN115020479B (zh) | 一种耗尽型碳化硅双极器件结构及制作方法 | |
| CN109564932A (zh) | 半导体装置 | |
| KR20040071722A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| CN111261713B (zh) | 沟槽型igbt器件结构 | |
| CN110896098B (zh) | 一种基于碳化硅基的反向开关晶体管及其制备方法 | |
| CN111129109A (zh) | 一种碳化硅高压mos器件及其制造方法 | |
| CN110416295B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN116759461A (zh) | 一种高温稳定性的功率mosfet器件及其制备方法 | |
| CN112382655A (zh) | 一种宽禁带功率半导体器件及制备方法 | |
| JP4096722B2 (ja) | 半導体装置の製造方法 | |
| CN110416300A (zh) | N型超结mosfet及其制造方法 | |
| CN205282480U (zh) | 一种具有双缓冲层的fs型igbt器件 | |
| CN113437142A (zh) | 一种沟槽式igbt结构及其制造方法 | |
| CN112614895A (zh) | 一种多层外延超结结构vdmos的结构及其方法 | |
| KR101949519B1 (ko) | 전력 반도체 소자 및 그 제조방법 | |
| CN113140632B (zh) | 沟槽型mosfet器件及其制备方法 | |
| CN102412147B (zh) | 场阻断型半导体器件的制作方法 | |
| CN110416299A (zh) | 超结器件及其制造方法 | |
| CN102931228A (zh) | 逆导igbt器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |