CN110416300A - N型超结mosfet及其制造方法 - Google Patents
N型超结mosfet及其制造方法 Download PDFInfo
- Publication number
- CN110416300A CN110416300A CN201810399380.9A CN201810399380A CN110416300A CN 110416300 A CN110416300 A CN 110416300A CN 201810399380 A CN201810399380 A CN 201810399380A CN 110416300 A CN110416300 A CN 110416300A
- Authority
- CN
- China
- Prior art keywords
- type
- semiconductor substrate
- layer
- groove
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 239000004065 semiconductor Substances 0.000 claims abstract description 137
- 238000002347 injection Methods 0.000 claims abstract description 44
- 239000007924 injection Substances 0.000 claims abstract description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 36
- 239000001301 oxygen Substances 0.000 claims abstract description 36
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 36
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 230000004888 barrier function Effects 0.000 claims abstract description 28
- 238000011084 recovery Methods 0.000 claims abstract description 26
- 238000002513 implantation Methods 0.000 claims abstract description 20
- 239000010410 layer Substances 0.000 claims description 239
- 238000000034 method Methods 0.000 claims description 36
- 150000002500 ions Chemical class 0.000 claims description 35
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 230000008569 process Effects 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 22
- 239000000203 mixture Substances 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000005516 engineering process Methods 0.000 claims description 11
- 239000002019 doping agent Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 8
- 238000000407 epitaxy Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 5
- 238000007254 oxidation reaction Methods 0.000 claims description 5
- -1 oxonium ion Chemical class 0.000 claims description 4
- 238000009825 accumulation Methods 0.000 claims description 3
- 230000008859 change Effects 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 230000006872 improvement Effects 0.000 description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000035755 proliferation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000003701 mechanical milling Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000010792 warming Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Recrystallisation Techniques (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开了一种N型超结MOSFET，包括：在半导体衬底上形成有多个沟槽；N型柱通过形成于沟槽的侧面的第一外延层和沟槽之间的半导体衬底横向叠加而成且N型柱的掺杂通过第一外延层的N型杂质扩散而成，P型柱由填充沟槽中的第二外延层组成。超结结构底部的半导体衬底的厚度由自对准形成于沟槽底部的通过氧注入和热处理形成的第一氧化层定义；漏区形成于被减薄后的半导体衬底的背面，超结的底部的半导体衬底中还形成有由背面选择性注入形成的P型阻断层。本发明还公开了一种N型超结MOSFET的制造方法。本发明能减少外延层的厚度和降低半导体衬底的掺杂浓度，从而能降低成本，还能提高器件性能的一致性，改善器件的反向恢复特性。
Description
技术领域
本发明涉及半导体集成电路领域，特别是涉及一种N型超结(super junction)MOSFET；本发明还涉及一种N型超结MOSFET的制造方法。
背景技术
超结结构就是交替排列的N型柱和P型柱组成结构。如果用超结结构来取代垂直双扩散MOS晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor，VDMOS)器件中的N型漂移区，在导通状态下通过N型柱提供导通通路，导通时P型柱不提供导通通路；在截止状态下由PN立柱共同承受反偏电压，就形成了超结金属-氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)。超结MOSFET能在反向击穿电压与传统的VDMOS器件一致的情况下，通过使用低电阻率的外延层，而使器件的导通电阻大幅降低。
现有超结器件中，在电流流动区中，有交替排列的P-N柱即P型柱和N型柱，以条状的P-N柱即交替排列的P型柱和N型柱的结构为例，每个N柱的上方有一个栅极结构如多晶硅栅，该多晶硅栅可以部分覆盖周边的P柱，也可以不覆盖，每个P柱的上方有一个P型阱(PWell)，在P型阱里有一个N+源区，有一个接触孔，源极金属通过接触孔与源区相连，源极金属通过经过一个高浓度的P+接触区与P区即P型阱相连，源极金属即为组成源极的正面金属层。
交替排列的P-N柱构成超结，由于相邻的P-N柱的横向耗尽，因此该结构能够采用很高的N型杂质浓度，得到很低的比导通电阻的情况下，还能得到很高的击穿电压，只要这个交替排列的P-N柱实现很好的电荷平衡。
交替排列的P-N柱的批量生产的制造方法有两种：
第一种方法是多次外延加多次光刻和注入，它的优点是工艺步骤比较易于实现，但是步骤多，成本高。
第二种方法是沟槽填充型，即在N型外延中通过刻蚀形成深沟槽，之后填充P型外延，这个工艺的制造难度比较高，但步骤不复杂，成本具有优势。
但第二种制作方法具有如下缺点：
第一个缺点是、由于超结结构需要完全形成在外延层中，故需要先淀积一层很厚的外延层，这个外延层的厚度随电压变化而变化，例如500V～600V的器件一般需要40微米～50微米厚的外延，900V～1000V的器件需要60微米～80微米厚的外延。较厚的外延层的成本较高。
第二个缺点是、超结结构对应的外延层还需要淀积在一个很高浓度的N型衬底上，一般这个N型衬底的电阻率为0.001欧姆·厘米(ohm.cm)～0.003ohm.cm,对应掺杂浓度7.36E19cm-3～2.25E19cm-3。这样高浓度的衬底，有下面的问题，一是衬底的制造成本高，二是高浓度衬底在生产线上流动时，高浓度的杂质在高温工艺可能会出现扩散，或者在清洗工艺硅片的斜面的高浓度杂质可能对清洗槽曹城污染，特别是，这样的高浓度衬底在最后的减薄工艺中，绝大部分会被研磨掉，这就造成了很大的浪费。
现有沟槽填充方法形成的超结结构无法避免上述两个缺点。
发明内容
本发明所要解决的技术问题是提供一种N型超结MOSFET，能降低外延和衬底成本，能减少超结底部的半导体衬底厚度并提高半导体衬底厚度的一致性，能改善器件的反向恢复特性。为此，本发明还提供一种N型超结MOSFET的制造方法。
为解决上述技术问题，本发明提供的N型超结MOSFET包括：
N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度。
在所述半导体衬底上形成有多个沟槽。
在所述沟槽的底部的所述半导体衬底中形成有和所述沟槽自对准的通过氧离子注入或含氧物质注入和热过程形成的第一氧化层。
在所述沟槽的底部表面和侧面形成有具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度，所述第一外延层的N型杂质在热过程中扩散到邻近的所述半导体衬底中并在未填满的所述沟槽之间形成N型柱。
在形成有所述第一外延层的所述沟槽中完全填充有P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构。
所述第一氧化层定义出所述超结结构底部的所述半导体衬底的厚度，N型超结MOSFET的正面结构形成于所述超结结构的正面，所述N型超结MOSFET的正面结构形成之后，所述半导体衬底的背面被减薄且减薄通过所述第一氧化层实现终点停止；所述第一氧化层在所述半导体衬底背面减薄后被去除。
所述N型超结MOSFET的漏区由形成于被减薄后的所述半导体衬底的背面的背面全面N型重掺杂离子注入区组成。
在被减薄后的所述半导体衬底的背面的部分区域中还形成有由背面选择性P型离子注入区组成P型阻断层，用于减少器件的最大反向恢复电流并减少反向恢复时间。
进一步的改进是，所述半导体衬底为硅衬底；所述第一外延层和所述第二外延层都为硅外延层。
进一步的改进是，所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。
进一步的改进是，所述含氧物质注入的含氧物质为HO。
进一步的改进是，背面减薄后位于所述超结结构底部的所述半导体衬底的厚度为50微米～100微米。
进一步的改进是，所述正面结构包括沟道区，栅极结构，源区，层间膜，接触孔，正面金属层组成的源极和栅极；所述沟道区由P型阱组成，所述源区由N+掺杂区组成。
所述N型超结MOSFET的背面结构还包括形成于所述漏区背面的由背面金属层组成的漏极。
进一步的改进是，所述P型阻断层的掺杂浓度比所述漏区的掺杂浓度低至少一个数量级。
为解决上述技术问题，本发明提供的N型超结MOSFET的制造方法包括如下步骤：
步骤一、提供N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度。
步骤二、在所述半导体衬底表面形成硬质掩膜层，进行光刻定义出沟槽的形成区域，采用干法刻蚀工艺在所述半导体衬底上形成有多个沟槽。
步骤三、在所述沟槽的侧面和底部表面以及所述沟槽外的所述硬质掩膜层表面形成第二掩膜层，进行回刻将所述沟槽底部表面的所述第二掩膜层完全去除以及将所述沟槽侧面的所述第二掩膜层保留。
步骤四、以回刻后的所述第二掩膜层为掩膜进行氧离子注入或含氧物质注入将氧杂质自对准的形成于所述沟槽的底部；进行热过程的处理将氧离子注入或含氧物质注入的氧和所述半导体衬底材料反应形成第一氧化层。
步骤五、去除剩余的所述第二掩膜层，所述沟槽之间顶部表面的所述硬质掩膜层保留有部分厚度。
步骤六、进行第一次外延生长，在所述沟槽的底部表面和侧面形成具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度。
步骤七、进行热过程处理将所述第一外延层的N型杂质扩散到邻近的所述半导体衬底中，N型杂质扩散后的所述沟槽侧面的所述第一外延层和横向接触的所述半导体衬底组成位于未填满的所述沟槽之间的N型柱。
步骤八、进行第二次外延生长在形成有所述第一外延层的所述沟槽中完全填充P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构。
步骤九、在所述超结结构的正面形成N型超结MOSFET的正面结构。
步骤十、对所述半导体衬底进行以所述第一氧化层为终点停止层的背面减薄，之后去除所述第一氧化层。
步骤十一、采用光刻定义进行背面选择性P型离子注入在被减薄后的所述半导体衬底的背面的部分区域中形成P型阻断层，用于减少器件的最大反向恢复电流并减少反向恢复时间。
步骤十二、进行背面全面N型重掺杂离子注入在被减薄后的所述半导体衬底的背面形成所述N型超结MOSFET的漏区。
进一步的改进是，所述半导体衬底为硅衬底；所述第一外延层和所述第二外延层都为硅外延层。
所述硬质掩膜层由氧化硅膜、氮化硅膜和氧化硅膜叠加而成。
所述第二掩膜层由氧化硅膜和氮化硅膜叠加而成，所述第二掩膜层的氧化硅膜通过热氧化工艺形成。
进一步的改进是，步骤四中所述氧离子注入或所述含氧物质注入的注入能量为1Mev～2Mev，所述氧离子注入或所述含氧物质注入的注入剂量确定所述第一氧化层的厚度。
进一步的改进是，所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。
进一步的改进是，背面减薄后位于所述超结结构底部的所述半导体衬底的厚度为50微米～100微米。
进一步的改进是，步骤九中形成的所述正面结构包括沟道区，栅极结构，源区，层间膜，接触孔，正面金属层组成的源极和栅极；所述沟道区由P型阱组成，所述源区由N+掺杂区组成。
步骤十二中在形成所述漏区之后还包括在所述漏区的背面形成背面金属层的步骤，由背面金属层组成的漏极。
进一步的改进是，步骤七中，所述沟槽底部表面的所述第一外延层的N型杂质扩散到所述沟槽底部的深度至少要达到所述第一氧化层的顶部表面。
进一步的改进是，步骤十一中所述P型阻断层的P型离子注入的注入杂质为B或BF2，注入能量为500Kev～2Mev，注入积累为1E13cm-2～1E14cm-2；所述P型阻断层的掺杂浓度比所述漏区的掺杂浓度低至少一个数量级。
本发明能取得如下有益效果：
第一、本发明通过将超结结构的沟槽直接形成于半导体衬底上，和现有技术中沟槽形成于外延层中的技术方案相比，本发明能减少外延层的厚度，仅需对填充于沟槽中的结构采用外延层，在本技术领域中，外延层的成本相对较高，减少外延层的厚度能够降低器件的成本，所以本发明能降低外延成本并从而降低器件成本。
第二、本发明之所以能够将超结结构的沟槽直接形成于半导体衬底上，是因为本发明的半导体衬底采用了较低的掺杂浓度，本发明的半导体衬底能采用较低的掺杂浓度是因为本发明的半导体衬底的掺杂浓度既独立于超结结构的N型柱的掺杂浓度，也独立于背面工艺中的N型掺杂即N+掺杂的漏区的掺杂浓度，故半导体衬底的掺杂浓度的设置不受N型柱和背面漏区的掺杂浓度的影响，使得在N型柱需要采用较高掺杂浓度以及漏区需要采用较高的掺杂浓度的条件下半导体衬底依然能采用较低的掺杂浓度，半导体衬底掺杂浓度的降低能够降低成本，而且能够防止高掺杂的半导体衬底在高温工艺中所出现的杂质扩散问题以及能防止在半导体衬底清洗工艺中半导体衬底的斜面的高掺杂浓度杂质对清洗槽产生污染的问题。
第三、由于本发明的超结结构的沟槽直接形成于半导体衬底上，本发明能够实现在沟槽的底部自对准形成通过氧离子注入或含氧物质注入加热过程形成的第一氧化层，第一氧化层能够作为半导体衬底的背面减薄的终点停止层，从而能很好的控制减薄后的半导体衬底的厚度且这种厚度的一致性较好且能够取得较小的值，半导体衬底的厚度的较好的一致性能提高器件的性能，较薄的半导体衬底的厚度能改善器件的散热性能。
第四、本发明的背面漏区是通过在半导体衬底减薄后通过背面离子注入形成，使得本发明的背面漏区的掺杂浓度和半导体衬底的掺杂浓度相互独立，这样有利于背面漏区的掺杂浓度的调整，而通过对背面漏区的掺杂浓度的调整，从而能改善器件的体二极管的特性，包括反向恢复时间(Trr)。本发明的漏区通过背面离子注入形成，而现有N型超结MOSFET的漏区一般是直接采用N+掺杂的半导体衬底组成，为了得到低的衬底电阻，器件的半导体衬底的N+浓度通常选取很高，例如0.001ohm.cm～0.003，对应掺杂浓度7.36E19cm-3～2.25E19cm-3；相对于现有技术中漏区由半导体衬底形成时受到衬底电阻的要求限制而需要采用较高的掺杂浓度，本发明的漏区对应的N+区可以选取更低杂质浓度，只要保证器件的漏区和背面金属实现良好的欧姆接触并得到很低的接触电阻就行。
第五、由于本发明的漏区和半导体衬底的掺杂浓度独立，故本发明还能在超结底部即沟槽底部的半导体衬底中进行选择性背面注入形成P型阻断层；而现有技术中由于直接采用N+掺杂的半导体衬底作为漏区，故无法形成P型阻断层；本发明的P型阻断层能够在器件的二级管正向导通过程中提供P型载流子，并对N+漏区注入的电子形成阻断作用，从而减小器件的最大反向恢复电流，并减小反向恢复时间。所以，本发明结合设置P型阻断层以及降低漏区的掺杂能够很好的改善器件的反向恢复特性即能减小器件的最大反向恢复电流并减小反向恢复时间，反向恢复主要是指体二极管的反向恢复特性，体二极管为体区即沟道区和N型柱组成的漂移区之间的二极管。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是本发明实施例N型超结MOSFET的结构示意图；
图2是本发明实施例N型超结MOSFET和现有器件的体二极管反向恢复特性曲线；
图3A-图3K是本发明实施例N型超结MOSFET的制造方法各步骤中器件的结构示意图。
具体实施方式
如图1所示，是本发明实施例N型超结MOSFET的结构示意图；本发明实施例N型超结MOSFET包括：
N型掺杂的半导体衬底1，所述半导体衬底1具有第一掺杂浓度。本发明实施例中，所述半导体衬底1为硅衬底；后续的第一外延层201和第二外延层3都为硅外延层。
在所述半导体衬底1上形成有多个沟槽102，沟槽102请参考后续图3A所示。
在所述沟槽102的底部的所述半导体衬底1中形成有和所述沟槽102自对准的通过氧离子注入或含氧物质注入和热过程形成的第一氧化层105a。第一氧化层105a请参考后续图3C所示。较佳为，所述含氧物质注入的含氧物质为HO。
在所述沟槽102的底部表面和侧面形成有具有N型掺杂的第一外延层201，第一外延层201请参考后续图3E所示。
所述第一外延层201具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度，所述第一外延层201的N型杂质在热过程中扩散到邻近的所述半导体衬底1中并在未填满的所述沟槽102之间形成N型柱2。本发明实施例中，所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。
在形成有所述第一外延层201的所述沟槽102中完全填充有P型掺杂的第二外延层3，由所述第二外延层3组成P型柱3，所述P型柱3和所述N型柱2的电荷相匹配，由所述N型柱2和所述P型柱3交替排列组成超结结构。
所述第一氧化层105a定义出所述超结结构底部的所述半导体衬底1的厚度，N型超结MOSFET的正面结构形成于所述超结结构的正面，所述N型超结MOSFET的正面结构形成之后，所述半导体衬底1的背面被减薄且减薄通过所述第一氧化层105a实现终点停止；所述第一氧化层105a在所述半导体衬底1背面减薄后被去除。较佳为，背面减薄后位于所述超结结构底部的所述半导体衬底1的厚度为50微米～100微米。
所述N型超结MOSFET的漏区12由形成于被减薄后的所述半导体衬底1的背面的背面全面N型重掺杂离子注入区组成。
在被减薄后的所述半导体衬底1的背面的部分区域中还形成有由背面选择性P型离子注入区组成P型阻断层14，用于减少器件的最大反向恢复电流并减少反向恢复时间。所述P型阻断层14的掺杂浓度比所述漏区12的掺杂浓度低至少一个数量级。
所述N型超结MOSFET为超结MOSFET，所述正面结构包括沟道区4，栅极结构，源区7，层间膜9，接触孔10，正面金属层11组成的源极和栅极。图1中的栅极结构为平面栅结构，包括栅介质层如栅氧化层5和多晶硅栅6。
所述N型超结MOSFET的背面结构包括由所述漏区12组成的漏区12和由背面金属层13组成的漏极。
所述沟道区4由P型阱组成，在图1中所述沟道区中还标记有p，表示P型掺杂。所述源区7由N+掺杂区组成，所述漏区12的漏区12为N+掺杂。在所述源极对应的接触孔10的底部形成有由P+区8组成的阱接触区8，所述源极对应的接触孔10通过阱接触区8和所述沟道区4相接触并将所述沟道区4也连接到所述源极。
本发明实施例能取得如下有益效果：
第一、本发明实施例通过将超结结构的沟槽102直接形成于半导体衬底1上，和现有技术中沟槽102形成于外延层中的技术方案相比，本发明能减少外延层的厚度，仅需对填充于沟槽102中的结构采用外延层即本发明实施例仅需形成厚度形成厚度较薄的所述第一外延层201和所述第二外延层3即可实现，在本技术领域中，外延层的成本相对较高，减少外延层的厚度能够降低器件的成本，所以本发明实施例能大大降低外延成本。
第二、本发明实施例之所以能够将超结结构的沟槽102直接形成于半导体衬底1上，是因为本发明的半导体衬底1采用了较低的掺杂浓度，本发明的半导体衬底1能采用较低的掺杂浓度是因为本发明的半导体衬底1的掺杂浓度既独立于超结结构的N型柱2的掺杂浓度，也独立于背面工艺中的漏区12的掺杂浓度，其中，N型柱2的掺杂浓度主要是由所述第一外延层201的掺杂确定，而所述漏区12的掺杂浓度主要是由背面注入确定，故半导体衬底1的掺杂浓度的设置不受N型柱2和漏区12的掺杂浓度的影响，使得在N型柱2需要采用较高掺杂浓度以及漏区12需要采用较高的掺杂浓度的条件下半导体衬底1依然能采用较低的掺杂浓度，半导体衬底1掺杂浓度的降低能够降低成本，而且能够防止高掺杂的半导体衬底1在高温工艺中所出现的杂质扩散问题以及能防止在半导体衬底1清洗工艺中半导体衬底1的斜面的高掺杂浓度杂质对清洗槽产生污染的问题。
第三、由于本发明实施例的超结结构的沟槽102直接形成于半导体衬底1上，本发明能够实现在沟槽102的底部自对准形成通过氧离子注入或含氧物质注入加热过程形成的第一氧化层105a，第一氧化层105a能够作为半导体衬底1的背面减薄的终点停止层，从而能很好的控制减薄后的半导体衬底1的厚度且这种厚度的一致性较好且能够取得较小的值，半导体衬底1的厚度的较好的一致性能提高器件的性能，较薄的半导体衬底1的厚度能改善器件的散热性能。
第四、本发明实施例的漏区12是通过在半导体衬底1减薄后通过背面离子注入形成，使得本发明实施例的漏区12的掺杂浓度和半导体衬底1的掺杂浓度相互独立，这样有利于漏区12的掺杂浓度的调整，而通过对漏区12的掺杂浓度的调整，主要是能降低漏区12的掺杂浓度，从而能改善器件的二级管的特性，包括Trr。本发明实施例的漏区12通过背面离子注入形成；而现有N型超结MOSFET的漏区12一般是直接采用N+掺杂的半导体衬底1组成，为了得到低的衬底电阻，器件的半导体衬底1的N+浓度通常选取很高，例如0.001ohm.cm～0.003，对应掺杂浓度7.36E19cm-3～2.25E19cm-3；相对于现有技术中漏区12由半导体衬底1形成时受到衬底电阻的要求限制而需要采用较高的掺杂浓度，本发明实施例的漏区12对应的N+区可以选取更低杂质浓度，只要保证器件的漏区12和背面金属实现良好的欧姆接触并得到很低的接触电阻就行。
第五、由于本发明实施例的漏区12和半导体衬底1的掺杂浓度独立，故本发明实施例还能在超结底部即沟槽底部的半导体衬底1中进行选择性背面注入形成P型阻断层14；而现有技术中由于直接采用N+掺杂的半导体衬底作为漏区，故无法形成P型阻断层；本发明实施例的P型阻断层14能够在器件的二级管正向导通过程中提供P型载流子，并对N+漏区注入的电子形成阻断作用，从而减小器件的最大反向恢复电流，并减小反向恢复时间。所以，本发明实施例结合设置P型阻断层14以及降低漏区12的掺杂能够很好的改善器件的反向恢复特性即能减小器件的最大反向恢复电流并减小反向恢复时间，反向恢复主要是指体二极管的反向恢复特性，体二极管为体区即沟道区4和N型柱2组成的漂移区之间的二极管。
如图2所示，是本发明实施例N型超结MOSFET和现有器件的体二极管反向恢复特性曲线；曲线301是现有器件的体二极管反向恢复特性曲线，曲线302是本发明实施例N型超结MOSFET的体二极管反向恢复特性曲线；可以看出本发明实施例器件的最大的反向恢复电流得到明显减小，反向恢复能耗降低，软度因子得到了明显提高。
如图3A至图3K所示，是本发明实施例N型超结MOSFET的制造方法各步骤中器件的结构示意图，本发明实施例N型超结MOSFET的制造方法包括如下步骤：
步骤一、如图3A所示，提供N型掺杂的半导体衬底1，所述半导体衬底1具有第一掺杂浓度。
所述半导体衬底1为硅衬底；后续形成的所述第一外延层201和所述第二外延层3都为硅外延层。
步骤二、如图3A所示，在所述半导体衬底1表面形成硬质掩膜层101，进行光刻定义出沟槽102的形成区域，采用干法刻蚀工艺在所述半导体衬底1上形成有多个沟槽102。
所述硬质掩膜层101由氧化硅膜、氮化硅膜和氧化硅膜叠加而成。
步骤三、如图3B所示，在所述沟槽102的侧面和底部表面以及所述沟槽102外的所述硬质掩膜层101表面形成第二掩膜层103，所述第二掩膜层103由氧化硅膜和氮化硅膜叠加而成，所述第二掩膜层103的氧化硅膜通过热氧化工艺形成。
进行回刻将所述沟槽102底部表面的所述第二掩膜层103完全去除以及将所述沟槽102侧面的所述第二掩膜层103保留。
回刻时，先去除所述沟槽102底部表面的所述第二掩膜层103的氮化硅膜，同时位于所述硬质掩膜层101顶部表面的所述第二掩膜层103的氮化硅膜也被去除，氮化硅膜采用湿法去除；之后在去除所述沟槽102底部表面的所述第二掩膜层103的氧化硅膜，同时，位于所述硬质掩膜层101顶部表面的所述第二掩膜层103的氧化硅膜也被去除，通常采用湿法刻蚀氧化硅膜，这时所述硬质掩膜层101的顶层的氧化硅膜也被去除并停止在氮化硅膜上，这样能使表面的介质膜的一致性得到的保证。
步骤四、如图3B所示，以回刻后的所述第二掩膜层103为掩膜进行如标记104所示的氧离子注入或含氧物质注入将氧杂质自对准的形成于所述沟槽102的底部，氧杂质注入区域如标记105所示。
所述氧离子注入或所述含氧物质注入的注入能量为1Mev～2Mev，所述氧离子注入或所述含氧物质注入的注入剂量确定所述第一氧化层105a的厚度。
所述氧离子注入或所述含氧物质注入的注入能量为200Kev～2Mev，所述氧离子注入或所述含氧物质注入的注入剂量确定所述第一氧化层105a的厚度；较佳为，所述氧离子注入或所述含氧物质注入的注入剂量为1E16cm-2～2E18cm-2。
如图3C所示，进行热过程的处理将氧离子注入或含氧物质注入的氧和所述半导体衬底1材料反应形成第一氧化层105a。
步骤五、如图3D所示，去除剩余的所述第二掩膜层103，所述沟槽102之间顶部表面的所述硬质掩膜层101保留有部分厚度。
步骤六、如图3E所示，进行第一次外延生长，在所述沟槽102的底部表面和侧面形成具有N型掺杂的第一外延层201，所述第一外延层201具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度。较佳为，所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。
步骤七、如图3F所示，进行热过程处理将所述第一外延层201的N型杂质扩散到邻近的所述半导体衬底1中，N型杂质扩散后的所述沟槽102侧面的所述第一外延层201和横向接触的所述半导体衬底1组成位于未填满的所述沟槽102之间的N型柱2。
和所述第一外延层201邻近的所述半导体衬底1包括位于沟槽102之间的所述半导体衬底1和位于所述沟槽102底部的所述半导体衬底1，所述第一外延层201的N型杂质通过横向扩散进入到位于所述沟槽102之间的所述半导体衬底1中；所述第一外延层201的N型杂质通过纵向扩散进入到位于所述沟槽102底部的所有所述半导体衬底1中。图3E中，单独用标记201a单独表示所述沟槽102底部表面的所述第一外延层201，所述第一外延层201a的N型杂质纵向扩散到所述沟槽102底部的深度至少要达到所述第一氧化层105a的顶部表面。
步骤八、如图3G所示，进行第二次外延生长在形成有所述第一外延层201的所述沟槽102中完全填充P型掺杂的第二外延层3，由所述第二外延层3组成P型柱3，所述P型柱3和所述N型柱2的电荷相匹配，由所述N型柱2和所述P型柱3交替排列组成超结结构。
通知，在所述第二外延层3形成的第二次外延生长工艺完成之后还包括一次化学机械研磨(CMP)工艺，化学机械研磨工艺将所述沟槽102外所述第二外延层3都去除，仅留下在所述沟槽102中的所述第二外延层3。
步骤九、如图3H所示，在所述超结结构的正面形成N型超结MOSFET的正面结构。
所述N型超结MOSFET为超结MOSFET，所述正面结构包括沟道区4，栅极结构，源区7，层间膜9，接触孔10，正面金属层11组成的源极和栅极。栅极结构为平面栅结构，包括栅介质层如栅氧化层5和多晶硅栅6。
步骤十、如图3I所示，对所述半导体衬底1进行以所述第一氧化层105a为终点停止层的背面减薄，之后去除所述第一氧化层105a。
背面减薄后位于所述超结结构底部的所述半导体衬底1的厚度为50微米～100微米。
步骤十一、如图3J所示，采用光刻定义的掩膜层106a做掩膜，进行标记106所示的背面选择性P型离子注入在被减薄后的所述半导体衬底1的背面的部分区域中形成P型阻断层14，用于减少器件的最大反向恢复电流并减少反向恢复时间。
步骤十二、如图3K所示，进行标记107所示的背面全面N型重掺杂离子注入在被减薄后的所述半导体衬底1的背面形成所述N型超结MOSFET的漏区12。
背面全面N型重掺杂离子注入107之后通常进行激光退火实现对所述漏区12的激活。
如图1所示，在形成所述漏区12之后还包括在所述漏区12的背面形成背面金属层13的步骤，由所述漏区12组成的漏区12，由背面金属层13组成的漏极。
所述沟道区4由P型阱组成，所述源区7由N+掺杂区组成，所述漏区12的漏区12为N+掺杂。
下面以500V～700V的N型超结MOSFET为例说明一下本发明实施例方法的各步骤中所采用的具体参数：
步骤一中、所述半导体衬底1的电阻率的取值范围为2ohm.cm～20ohm.cm，如果后续的第一外延层201形成后并扩散后形成的N型柱2的电阻率是在1ohm.cm～2ohm.cm，而N型衬底的电阻率选择在比最后N型柱2的浓度大一个数量级的范围，那么，在所述半导体衬底1电阻率的变化范围能选择较大，例如20ohm.cm～30ohm.cm,这么大范围的电阻率对器件的特性不会产生多大变化；如果所述半导体衬底1的电阻率选择在与N型柱2的浓度很接近的范围如在同一数量级，那么所述半导体衬底1电阻率的选择的范围不宜过大，例如所述半导体衬底1电阻率的变化范围限制在+-10％的范围，否则会影响器件特性的一致性。
步骤二中、所述硬质掩膜层101采用氧化硅膜、氮化硅膜和氧化硅膜叠加结构能便于后面的工艺调整，并能得到很好的器件一致性。所述硬质掩膜层101的各叠层的厚度分别为：氧化硅膜1000埃、氮化硅膜埃500埃～1000埃、氧化硅膜5000埃～20000埃。
所述沟槽102的宽度为5微米，所述沟槽102之间的区域宽度选取为3微米。
步骤三中、所述第二掩膜层103的氧化硅膜通过热氧化工艺形成能同时起到去除所述沟槽102在刻蚀过程中的可能受到的损伤的表面层的作用。所述第二掩膜层103的各叠层的厚度分别为：氧化硅膜200埃～1000埃，氮化硅膜埃100埃～500埃，所述第二掩膜层103的氮化硅膜通过CVD淀积而成。
步骤六中、所述第一外延层201的浓度和厚度的选取由器件的要求例如源漏击穿电压(BVDS)和比导通电阻来定。例如选择所述第一外延层201的厚度为0.5微米～1微米，和浓度相对应的电阻率为0.5ohm.cm～0.75ohm.cm；所述沟槽102底部表面的所述第一外延层201a的厚度要大于所述沟槽102侧面的所述第一外延层201的厚度，这样便于器件之后的外延即第二外延层2的填充。
所述第一外延层201的掺杂杂质可以是磷和As，为了易于扩散，通常选取磷掺杂。
步骤七中、通过高温扩散，所述第一外延层201a的N型杂质纵向扩散到所述第一氧化层105a的形成区域或者跨越所述第一氧化层105a的形成区域。
所述第一外延层201a在扩散过程中还会在所述沟槽102的底部产生横向扩散，为了，在扩散完成之后，接近所述沟槽102底部，位于所述沟槽102之间的区域可以有较高的N型掺杂浓度，可以在步骤五之后以及步骤六的外延生长所述第一外延层201a之前进行一次N型离子注入，将N型杂质注入到所述沟槽102的底部区域，这样有利于其横向的扩散。
步骤八中、所述P型柱3和所述N型柱2的电荷相匹配的要求为：保证所述P型柱3和所述N型柱2的杂质总量的差异不要超过其中任何一个总量的10％。
步骤九中、首先通过通过离子注入和高温热过程推阱形成所述沟道区4对应的P阱，推阱的温度一般高于1000℃，时间一般长于30分钟。
通过热氧化形成所述栅氧化层5以及通过淀积形成N型高浓度的多晶硅层6，通过多晶硅栅光刻和刻蚀形成多晶硅栅6。一般500-700V的MOSFET的所述栅氧化层5的厚度为所述多晶硅栅6的厚度为
在多晶硅栅6形成之后，通过离子注入形成N+掺杂的源区7，一般可以通过As或Phos注入形成，或者他们组合。As的注入条件一般为：注入能量为30Kev～100Kev，注入剂量为3cm-2～5E15cm-2。
之后淀积层间膜9，层间膜9能是不掺杂的氧化膜和硼磷硅玻璃(BPSG)膜的组合；
之后通过接触孔光刻和刻蚀形成接触孔10，并在形成接触孔10后进行高浓度P型注入形成阱接触区8，保证接触孔10的金属和P阱即所述沟道区4进行良好的欧姆接触。
所述层间膜9的厚度为
阱接触区8的高浓度P型注入的注入杂质为B或者为BF2，或者为B和BF2的组合，注入能量为30Kev～80Kev，注入剂量为1cm-2～3E15cm-2。能通过优化该注入条件改善器件的抗电流冲击能力，为了更好的提高体二极管的反向恢复过程的软度，也能降低该P型注入的能量和剂量，例如阱接触区8的高浓度P型注入条件取为：注入杂质为BF2，注入能量为5Kev～40KEV，注入剂量为5E14cm-2～2E15cm-2，剂量的选择可以使为了保证形成欧姆接触的最低剂量，能量的选择主要是要考虑离子注入设备的能力。
在所述接触孔10的刻蚀和离子注入完成后，淀积Ti-TiN阻断层并进行退火，一般退火的工艺条件是630℃～720℃的快速退火。
之后淀积金属钨(W)将接触孔10填充满，对0.6微米所述接触孔10的开口，W厚度能设定为4000埃；之后进行等离子体干法回刻将表面的金属完全除去。在所述接触孔10的尺寸比较大时，例如高宽比小于等于0.5，能用AlCu或ALSiCu实现对所述接触孔10的开口完全填充，此时只需要淀积Ti-TiN，而不需要W淀积和相应的回刻。
之后，在所述半导体衬底1的正面淀积正面金属层11，之后通过正面金属层11的光刻和刻蚀形成源极和栅极。正面金属层11能为ALSi，AlSiCu。正面金属层11的总厚度一般在4微米～6微米。
步骤十一中、所述P型阻断层14的P型离子注入的注入杂质为B或BF2，注入能量为500Kev～2Mev，注入积累为1E13cm-2～1E14cm-2；所述P型阻断层的掺杂浓度比所述漏区的掺杂浓度低至少一个数量级。
所述P型阻断层14减小后续N+漏区12注入到体二极管中的载流子数，同时这个所述P型阻断层14本身也改变整个体二极管中的载流子分布，共同的作用能够降低器件体二极管的最大反向恢复电流，减少反向恢复过程中的能量损耗。并改善体二极管的反向恢复特性包括反向恢复的软度因子，使得器件在系统中更易于使用；而现有超结MOSFET由于反向恢复电流大，能耗高，特别是反向恢复过程中di/dt等很大的原因，在系统应用中带来电压，电流过冲等问题，影响器件的易用性；
所述P型阻断层14的杂质浓度一般要控制在比其后形成的N+漏区12的杂质浓度低1个数量级，或更低。
所述P型阻断层14的位置一般至于P型柱3之下，可以具有一定的扩展，也可以置于N型柱2之下，但是需要做好尺寸和位置的优化，以免造成MOSFET导通电阻的大幅增大。
步骤十二中、背面离子注入107对应的注入杂质为是As或磷，注入能量为20Kev～60Kev，注入剂量为1E15cm-2～3E15cm-2。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种N型超结MOSFET，其特征在于，包括：
N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度；
在所述半导体衬底上形成有多个沟槽；
在所述沟槽的底部的所述半导体衬底中形成有和所述沟槽自对准的通过氧离子注入或含氧物质注入和热过程形成的第一氧化层；
在所述沟槽的底部表面和侧面形成有具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度，所述第一外延层的N型杂质在热过程中扩散到邻近的所述半导体衬底中并在未填满的所述沟槽之间形成N型柱；
在形成有所述第一外延层的所述沟槽中完全填充有P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构；
所述第一氧化层定义出所述超结结构底部的所述半导体衬底的厚度，N型超结MOSFET的正面结构形成于所述超结结构的正面，所述N型超结MOSFET的正面结构形成之后，所述半导体衬底的背面被减薄且减薄通过所述第一氧化层实现终点停止；所述第一氧化层在所述半导体衬底背面减薄后被去除；
所述N型超结MOSFET的漏区由形成于被减薄后的所述半导体衬底的背面的背面全面N型重掺杂离子注入区组成；
在被减薄后的所述半导体衬底的背面的部分区域中还形成有由背面选择性P型离子注入区组成P型阻断层，用于减少器件的最大反向恢复电流并减少反向恢复时间。
2.如权利要求1所述的N型超结MOSFET，其特征在于：所述半导体衬底为硅衬底；所述第一外延层和所述第二外延层都为硅外延层。
3.如权利要求1所述的N型超结MOSFET，其特征在于：所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。
4.如权利要求1所述的N型超结MOSFET，其特征在于：所述含氧物质注入的含氧物质为HO。
5.如权利要求1所述的N型超结MOSFET，其特征在于：背面减薄后位于所述超结结构底部的所述半导体衬底的厚度为50微米～100微米。
6.如权利要求1所述的N型超结MOSFET，其特征在于：所述正面结构包括沟道区，栅极结构，源区，层间膜，接触孔，正面金属层组成的源极和栅极；所述沟道区由P型阱组成，所述源区由N+掺杂区组成；
所述N型超结MOSFET的背面结构还包括形成于所述漏区背面的由背面金属层组成的漏极。
7.如权利要求1所述的N型超结MOSFET，其特征在于：所述P型阻断层的掺杂浓度比所述漏区的掺杂浓度低至少一个数量级。
8.一种N型超结MOSFET的制造方法，其特征在于，包括如下步骤：
步骤一、提供N型掺杂的半导体衬底，所述半导体衬底具有第一掺杂浓度；
步骤二、在所述半导体衬底表面形成硬质掩膜层，进行光刻定义出沟槽的形成区域，采用干法刻蚀工艺在所述半导体衬底上形成有多个沟槽；
步骤三、在所述沟槽的侧面和底部表面以及所述沟槽外的所述硬质掩膜层表面形成第二掩膜层，进行回刻将所述沟槽底部表面的所述第二掩膜层完全去除以及将所述沟槽侧面的所述第二掩膜层保留；
步骤四、以回刻后的所述第二掩膜层为掩膜进行氧离子注入或含氧物质注入将氧杂质自对准的形成于所述沟槽的底部；进行热过程的处理将氧离子注入或含氧物质注入的氧和所述半导体衬底材料反应形成第一氧化层；
步骤五、去除剩余的所述第二掩膜层，所述沟槽之间顶部表面的所述硬质掩膜层保留有部分厚度；
步骤六、进行第一次外延生长，在所述沟槽的底部表面和侧面形成具有N型掺杂的第一外延层，所述第一外延层具有第二掺杂浓度；所述第二掺杂浓度大于所述第一掺杂浓度；
步骤七、进行热过程处理将所述第一外延层的N型杂质扩散到邻近的所述半导体衬底中，N型杂质扩散后的所述沟槽侧面的所述第一外延层和横向接触的所述半导体衬底组成位于未填满的所述沟槽之间的N型柱；
步骤八、进行第二次外延生长在形成有所述第一外延层的所述沟槽中完全填充P型掺杂的第二外延层，由所述第二外延层组成P型柱，所述P型柱和所述N型柱的电荷相匹配，由所述N型柱和所述P型柱交替排列组成超结结构；
步骤九、在所述超结结构的正面形成N型超结MOSFET的正面结构；
步骤十、对所述半导体衬底进行以所述第一氧化层为终点停止层的背面减薄，之后去除所述第一氧化层；
步骤十一、采用光刻定义进行背面选择性P型离子注入在被减薄后的所述半导体衬底的背面的部分区域中形成P型阻断层，用于减少器件的最大反向恢复电流并减少反向恢复时间；
步骤十二、进行背面全面N型重掺杂离子注入在被减薄后的所述半导体衬底的背面形成所述N型超结MOSFET的漏区。
9.如权利要求8所述的N型超结MOSFET的制造方法，其特征在于：所述半导体衬底为硅衬底；所述第一外延层和所述第二外延层都为硅外延层；
所述硬质掩膜层由氧化硅膜、氮化硅膜和氧化硅膜叠加而成；
所述第二掩膜层由氧化硅膜和氮化硅膜叠加而成，所述第二掩膜层的氧化硅膜通过热氧化工艺形成。
10.如权利要求8所述的N型超结MOSFET的制造方法，其特征在于：步骤四中所述氧离子注入或所述含氧物质注入的注入能量为1Mev～2Mev，所述氧离子注入或所述含氧物质注入的注入剂量确定所述第一氧化层的厚度。
11.如权利要求8所述的N型超结MOSFET的制造方法，其特征在于：所述第二掺杂浓度为所述第一掺杂浓度的10倍以上。
12.如权利要求8所述的N型超结MOSFET的制造方法，其特征在于：背面减薄后位于所述超结结构底部的所述半导体衬底的厚度为50微米～100微米。
13.如权利要求8所述的N型超结MOSFET的制造方法，其特征在于：步骤九中形成的所述正面结构包括沟道区，栅极结构，源区，层间膜，接触孔，正面金属层组成的源极和栅极；所述沟道区由P型阱组成，所述源区由N+掺杂区组成；
步骤十二中在形成所述漏区之后还包括在所述漏区的背面形成背面金属层的步骤，由背面金属层组成的漏极。
14.如权利要求8所述的N型超结MOSFET的制造方法，其特征在于：步骤七中，所述沟槽底部表面的所述第一外延层的N型杂质扩散到所述沟槽底部的深度至少要达到所述第一氧化层的顶部表面。
15.如权利要求8所述的N型超结MOSFET的制造方法，其特征在于：步骤十一中所述P型阻断层的P型离子注入的注入杂质为B或BF2，注入能量为500Kev～2Mev，注入积累为1E13cm-2～1E14cm-2；所述P型阻断层的掺杂浓度比所述漏区的掺杂浓度低至少一个数量级。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810399380.9A CN110416300B (zh) | 2018-04-28 | 2018-04-28 | 超结n型mosfet及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810399380.9A CN110416300B (zh) | 2018-04-28 | 2018-04-28 | 超结n型mosfet及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110416300A true CN110416300A (zh) | 2019-11-05 |
| CN110416300B CN110416300B (zh) | 2022-03-22 |
Family
ID=68357271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810399380.9A Active CN110416300B (zh) | 2018-04-28 | 2018-04-28 | 超结n型mosfet及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110416300B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436024A (zh) * | 2020-11-20 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制作方法 |
| CN117276348A (zh) * | 2023-11-17 | 2023-12-22 | 深圳辰达半导体有限公司 | 一种高耐压超结mosfet及其制作方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234972A (ja) * | 2006-03-02 | 2007-09-13 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| US20120295410A1 (en) * | 2011-05-19 | 2012-11-22 | Yung-Fa Lin | Method for fabricating super-junction power device with reduced miller capacitance |
| CN107482060A (zh) * | 2016-06-08 | 2017-12-15 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| EP3293769A1 (en) * | 2016-09-09 | 2018-03-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
-
2018
- 2018-04-28 CN CN201810399380.9A patent/CN110416300B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007234972A (ja) * | 2006-03-02 | 2007-09-13 | Toyota Central Res & Dev Lab Inc | 半導体装置とその製造方法 |
| US20120295410A1 (en) * | 2011-05-19 | 2012-11-22 | Yung-Fa Lin | Method for fabricating super-junction power device with reduced miller capacitance |
| CN107482060A (zh) * | 2016-06-08 | 2017-12-15 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
| EP3293769A1 (en) * | 2016-09-09 | 2018-03-14 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112436024A (zh) * | 2020-11-20 | 2021-03-02 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制作方法 |
| CN112436024B (zh) * | 2020-11-20 | 2024-02-27 | 武汉新芯集成电路制造有限公司 | 背照式图像传感器及其制作方法 |
| CN117276348A (zh) * | 2023-11-17 | 2023-12-22 | 深圳辰达半导体有限公司 | 一种高耐压超结mosfet及其制作方法 |
| CN117276348B (zh) * | 2023-11-17 | 2024-03-08 | 深圳辰达半导体有限公司 | 一种高耐压超结mosfet及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110416300B (zh) | 2022-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
| CN102034818B (zh) | 半导体功率器件及其制备方法 | |
| CN104051540B (zh) | 超级结器件及其制造方法 | |
| CN102569411B (zh) | 半导体器件及其制作方法 | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| TWI712173B (zh) | 整合在超級接面功率mosfet中的肖特基二極體 | |
| CN105185825A (zh) | 一种改善半导体功率器件中的注入控制方法 | |
| JP2000208527A (ja) | 超接合半導体素子の製造方法および超接合半導体素子 | |
| KR20040030836A (ko) | 반도체 장치의 제조 방법 및 셀룰러 쇼트키 정류기 | |
| CN103503155A (zh) | 用于功率器件的超结结构及制造方法 | |
| CN102479805A (zh) | 一种超级结半导体元件及其制造方法 | |
| CN208127215U (zh) | 包括终止结构的电子设备 | |
| CN104332495B (zh) | 一种绝缘栅双极晶体管及其制造方法 | |
| CN106252414A (zh) | 具有场电极和改进的雪崩击穿行为的晶体管 | |
| CN110416300A (zh) | N型超结mosfet及其制造方法 | |
| CN102157377B (zh) | 超结vdmos器件及其制造方法 | |
| CN111200025A (zh) | 超结器件及其制造方法 | |
| CN110416299A (zh) | 超结器件及其制造方法 | |
| CN105977308A (zh) | 超级势垒整流器器件及其制备方法 | |
| JP2009130106A (ja) | 半導体装置及びその製造方法 | |
| CN114005789A (zh) | 一种屏蔽栅沟槽mosfet的制作方法 | |
| CN113140463A (zh) | 一种耗尽型场效应晶体管器件及其制备方法 | |
| CN107039243B (zh) | 超结器件及其制造方法 | |
| CN107863378B (zh) | 超结mos器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Shenzhen Shangyangtong Technology Co.,Ltd. Address before: 518057 unit 601-602, building B, tefa information port, No.2 Kefeng Road, high tech Zone, Nanshan District, Shenzhen City, Guangdong Province Patentee before: SHENZHEN SANRISE-TECH Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |