CN113140463A - 一种耗尽型场效应晶体管器件及其制备方法 - Google Patents
一种耗尽型场效应晶体管器件及其制备方法 Download PDFInfo
- Publication number
- CN113140463A CN113140463A CN202110363613.1A CN202110363613A CN113140463A CN 113140463 A CN113140463 A CN 113140463A CN 202110363613 A CN202110363613 A CN 202110363613A CN 113140463 A CN113140463 A CN 113140463A
- Authority
- CN
- China
- Prior art keywords
- implantation
- region
- epitaxial layer
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 19
- 238000002360 preparation method Methods 0.000 title abstract description 8
- 238000002347 injection Methods 0.000 claims abstract description 45
- 239000007924 injection Substances 0.000 claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 42
- 239000002184 metal Substances 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 23
- 238000000227 grinding Methods 0.000 claims abstract description 5
- 238000002513 implantation Methods 0.000 claims description 84
- 238000005468 ion implantation Methods 0.000 claims description 20
- 229920005591 polysilicon Polymers 0.000 claims description 15
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 12
- 229910052796 boron Inorganic materials 0.000 claims description 12
- 150000002739 metals Chemical class 0.000 claims description 7
- 229910052785 arsenic Inorganic materials 0.000 claims description 6
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 claims description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 239000011574 phosphorus Substances 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000009286 beneficial effect Effects 0.000 abstract description 4
- 238000000151 deposition Methods 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000010586 diagram Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 6
- 230000015556 catabolic process Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000007888 film coating Substances 0.000 description 1
- 238000009501 film coating Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种耗尽型场效应晶体管器件的制备方法，属于半导体保护器件领域，包括：步骤S1，在衬底上形成第一外延层；步骤S2，生长氧化层，并于第一外延层中形成至少两个柱区；步骤S3，形成第二外延层；步骤S4，形成至少两个阱区；步骤S5，形成深槽；于深槽内及深槽的上表面形成栅氧化层，于深槽和阱区之间形成沟道，于栅氧化层的上表面形成多晶硅层；步骤S6，形成依次相连接的第一N型注入区、第一P型注入区和第二N型注入区；步骤S7，形成一介质层，并形成对应的接触孔；步骤S8，淀积源极金属、栅极金属；步骤S9，进行研磨减薄处理，并形成漏极金属。本技术方案的有益效果在于：导通电阻低、关断时耐压高、漏电流小。
Description
技术领域
本发明涉及半导体保护器件领域，具体涉及一种耗尽型场效应晶体管器件及其制备方法。
背景技术
超结场效应晶体管(Super-Junction metal-oxide semiconductor，SJ-MOS)器件，通过在漂移区引入P型和N型半导体薄层交替排列组成的掺杂区代替传统的单一轻掺杂的漂移区；在截止状态时，由于P型和N型层中的耗尽区电场产生相互补偿效应，使P型和N型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降；在导通状态时，高浓度掺杂使其导通电阻显著下降。这种特殊的结构使得超结MOS器件具有导通电阻小、导通速度快和开关损耗低等优点，性能优于传统的垂直双扩散金属-氧化物半导体场效应晶体管VDMOS和横向扩散金属氧化物半导体(laterally-diffused metal-oxide semiconductor，LDMOS)。
当栅极电压为零时，耗尽型MOS器件处于导通状态，只有在栅极施加相应电压时，MOS器件才能关断，其主要应用于“常开”开关，固态继电器、线性运放、恒压恒流源和开关电源等，涵盖家用电器、消费电子、工业控制、汽车电子、电信设施等领域，由于耗尽型MOS自身具有的独特性能，在一些电路结构中具有无可比拟的优势。
但现有的耗尽型MOS在导通状态时，导通电阻较大；关断状态时，器件耐压较低，漏电流较大。
发明内容
本发明的目的在于，提供一种耗尽型场效应晶体管器件及其制备方法，制备得到的耗尽型场效应晶体管器件导通电阻低、关断时耐压高、漏电流小等优点。
本发明所解决的技术问题可以采用以下技术方案来实现：
本发明提供一种耗尽型场效应晶体管器件的制备方法，包括：
步骤S1，提供一衬底，于所述衬底的上表面生长形成一第一外延层，所述第一外延层的导电类型和所述衬底的导电类型相同；
步骤S2，于所述第一外延层的上表面生长形成一氧化层，并于所述第一外延层中形成间隔排列的至少两个柱区，且每个所述柱区纵向的自所述氧化层的上表面向下延伸至所述第一外延层中，所述柱区的导电类型和所述第一外延层的导电类型不同；
步骤S3，于所述氧化层的上表面形成一第二外延层；
步骤S4，于所述第二外延层中形成至少两个阱区；
步骤S5，于所述第二外延层中形成深槽，每个所述深槽的一侧与对应的所述阱区相连接，且纵向的自所述第二外延层的上表面贯穿所述第二外延层至对应的所述柱区中；于所述深槽内及所述深槽的上表面形成栅氧化层，于所述深槽和所述阱区之间形成一沟道，于所述栅氧化层的上表面形成多晶硅层；
步骤S6，形成依次相连接的第一N型注入区、第一P型注入区和第二N型注入区，所述第一N型注入区、所述和第二N型注入区分别与对应一侧的所述深槽相连接；
步骤S7，形成一介质层，并于所述多晶硅层以及所述第一N型注入区、所述第一P型注入区和所述第二N型注入区的上方分别形成对应的接触孔；
步骤S8，于所述接触孔中进行金属淀积，形成源极金属、栅极金属；
步骤S9，对所述衬底的下表面进行研磨减薄处理，并形成漏极金属。
优选地，所述步骤S2中，每个所述柱区的注入元素为硼元素或二氟化硼元素，离子注入剂量为5E11～8E12每平方厘米，注入能量60～100KeV；或
每个所述柱区的注入元素为硼元素，且按照一预设次数注入能量，每次注入的能量不同；
于离子注入后进行高温推进处理，推进温度为1000～1150℃，推进时间为60～120分钟。
优选地，所述步骤S2中，所述预设次数为三次，第一次注入能量为600～1000KeV，第二次注入能量为200～500KeV，第三次注入能量为60～120KeV。
优选地，所述第二外延层的电阻率为[15Ω*CM，25Ω*CM]，厚度为[5μm，8μm]。
优选地，所述步骤S4中，每个所述阱区的注入元素为硼，离子注入剂量为1E13～8E13每平方厘米，注入能量60～120KeV，于离子注入后进行高温推进处理，推进温度为1100～1200℃，推进时间为120～180分钟。
优选地，所述步骤S5中，每个所述深槽的注入元素为磷或砷，注入能量为60～200KeV，注入剂量为5E12～5E13每平方厘米，注入角度为15～45°。
优选地，所述深槽的宽度与所述柱区的宽度相同。
优选地，所述步骤S6中，所述第一N型注入区和第二N型注入区的注入元素为砷元素或磷元素，注入剂量5E15～1E16每平方厘米，注入能量为60～80KeV；
所述第一P型注入区的注入元素为硼或二氟化硼，注入剂量为3E15～8E15每平方厘米，注入能量为40～80KeV。
优选地，于两个所述深槽之间的距离小于10um时，所述柱区间隔排列有两个，两个所述柱区于纵向方向上与所述深槽一一对应。
本发明还提供一种耗尽型场效应晶体管器件，采用如上述的耗尽型场效应晶体管器件的制备方法制备得到，包括：
一衬底；
一第一外延层，形成于所述衬底的上表面，所述第一外延层中包括至少两个柱区，至少两个所述柱区间隔排列，且每个所述柱区纵向的自所述第一外延层的上表面向下延伸；
一第二外延层，形成于所述第一外延层的上表面，所述第二外延层中包括至少两个阱区以及深槽，每个所述深槽的一侧分别与对应的所述阱区相连接，且纵向的自所述第二外延层的上表面贯穿所述第二外延层至对应的所述柱区中；
一栅氧化层，形成于所述深槽内及所述深槽的上表面；
一沟道，形成于所述深槽和所述阱区之间；
一多晶硅层，形成于所述栅氧化层的上表面；
形成于所述阱区和所述第二外延层中相连接的第一N型注入区、第一P型注入区和第二N型注入区；
一介质层，形成于所述多晶硅层以及所述第一N型注入区、所述第一P型注入区和所述第二N型注入区的上表面；
两个栅极金属，形成于所述介质层中，两个所述栅极金属对应于所述多晶硅层的上方；
一源极金属，形成于所述介质层中，所述源极金属对应于所述第一N型注入区、所述第一P型注入区和所述第二N型注入区的上方；
一漏极金属，形成于所述衬底背向所述第一外延层的一侧。
本发明技术方案的有益效果在于：
本发明中栅氧化层纵向设置，且嵌入到硅体内，当栅极不加电压时，由于N-沟道的存在，在导通状态时，电流纵向流动，电流路径更短，同时导通电阻更低，电流能力更强；当栅极施加负电压时，器件关断，耗尽区变宽，击穿电压高。
附图说明
图1是本发明中一种耗尽型场效应晶体管器件的制备方法的流程示意图；
图2是本发明中步骤S1具体实施例的结构示意图；
图3是本发明中步骤S2具体实施例的结构示意图；
图4是本发明中步骤S3具体实施例的结构示意图；
图5是本发明中步骤S4具体实施例的结构示意图；
图6是本发明中步骤S5具体实施例的结构示意图；
图7是本发明中步骤S6具体实施例的结构示意图；
图8是本发明中步骤S7具体实施例的结构示意图；
图9是本发明中步骤S8具体实施例的结构示意图；
图10是本发明中制备得到的耗尽型场效应晶体管器件具体实施例的结构示意图；
图11是本发明中制备得到的耗尽型场效应晶体管器件另一具体实施例的结构示意图。
附图标记：
1、衬底；2、第一外延层；3、柱区；4、第二外延层；5、阱区；6、栅氧化层；7、沟道；8、多晶硅层；9、N型注入区；10、P型注入区；11、介质层；12、接触孔；13、源极金属；14、栅极金属；15、漏极金属。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
实施例一：
本发明提供一种耗尽型场效应晶体管器件，如图10所示，包括：
一衬底1；
一第一外延层2，形成于衬底1的上表面，第一外延层2中包括至少两个柱区3，至少两个柱区3间隔排列，且每个柱区3纵向的自第一外延层2的上表面向下延伸；
一第二外延层4，形成于第一外延层2的上表面，第二外延层4中包括至少两个阱区5以及深槽6，每个深槽6的一侧分别与对应的阱区5相连接，且纵向的自第二外延层4的上表面贯穿第二外延层4至对应的柱区3中；
一栅氧化层6，形成于深槽6内及深槽6的上表面；
一沟道7，形成于深槽6和阱区5之间；
一多晶硅层8，形成于栅氧化层6的上表面；
形成于阱区5和第二外延层4中相连接的第一N型注入区、第一P型注入区和第二N型注入区；
一介质层11，形成于多晶硅层8以及第一N型注入区、第一P型注入区10和第二N型注入区的上表面；
两个栅极金属14，形成于介质层11中，两个栅极金属14对应于多晶硅层8的上方；
一源极金属13，形成于介质层11中，源极金属13对应于第一N型注入区、第一P型注入区10和第二N型注入区的上方；
一漏极金属15，形成于衬底1背向第一外延层2的一侧。
具体的，其结构包括：衬底1、第一外延层2、两个或两个以上的柱区3、第二外延层4、阱区5、沟道7、N型注入区9、P型注入区10、栅氧化层6、低阻多晶硅层8(Poly)、介质层11、背面漏极金属15、正面源极金属13、正面栅极金属14。
实施例二：
如图1所示，上述耗尽型场效应晶体管器件的制备过程如下：
步骤S1，提供一第一导电类型的衬底1，于衬底1的上表面生长形成一第一外延层2，第一外延层2的导电类型和衬底1的导电类型相同；
在步骤S1中，如图2所示，首先选择一第一导电类型的硅片作为衬底1，第一导电类型为P型，或者第一导电类型为N型，优选的，衬底1为N+型衬底1，在N+型衬底1的上表面生长形成第一外延层2，第一外延层2也为第一导电类型，若衬底1为N型，即第一外延层2也为N型。
作为优选的实施方式，衬底1的电阻率为[0.0005Ω*CM，0.002Ω*CM]。第一外延层2的电阻率为[0.1Ω*CM，1Ω*CM]。
需注意的是，N、N+、N-的导电类型均为N型，其仅仅说掺杂浓度的不同，N+的掺杂浓度大于N的掺杂浓度，N的掺杂浓度大于N-的掺杂浓度，即衬底1的掺杂浓度大于第一外延层2的掺杂浓度。
步骤S2，于第一外延层2的上表面生长形成一氧化层，并于第一外延层2中形成间隔排列的至少两个柱区3，且每个柱区3纵向的自氧化层的上表面向下延伸至第一外延层2中，柱区3的导电类型和衬底1的导电类型不同；
在步骤S2中，如图3所示，在步骤S1制得的第一外延层2的表面生长薄氧化层，然后进行光刻工艺、离子注入工艺，并将器件推进炉管，形成间隔排列的两个或两个以上的第二导电类型的柱区3，第二导电类型与上述第一外延层2的导电类型不同，若第一导电类型为N型，则第二导电类型为P型，若第一导电类型为P型，则第二导电类型为N型，优选的，在本实施例中，柱区3为三个，且均为P型柱区3。
作为优选的实施方式，步骤S2中，柱区3的注入元素为硼元素或二氟化硼元素，离子注入剂量为5E11～8E12每平方厘米，注入能量60～100KeV；
作为更为优选的实施方式，柱区3的注入元素为硼元素，且按照一预设次数注入能量，每次注入的能量不同；优选的，预设次数为三次，每次注入的能量不同，第一次注入能量为600～1000KeV，第二次注入能量为200～500KeV，第三次注入能量为60～120KeV。
于离子注入后进行高温推进处理，推进温度为1000～1150℃，推进时间为60～120分钟。在本实施例中，采用多次注入不同的能量，使得上述制得的P柱区3的浓度分布更佳，其具有更陡直的形貌、更深的结深，有利于提高关断状态时的击穿电压，并减少漏电流。
步骤S3，于氧化层的上表面形成一第二外延层4，第二外延层4为第一导电类型；
在步骤S3中，如图4所示，在上述表面进行第二次外延生长，生长形成第二外延层4，优选的，第二外延层4的电阻率为[15Ω*CM，25Ω*CM]，厚度为[5μm，8μm]。
步骤S4，于第二外延层4中形成至少两个阱区5，阱区5为第二导电类型；
在步骤S4中，如图5所示，通过PW光刻工艺和离子注入工艺，然后在高温炉管中进行推进，形成PW阱区5。
作为优选的实施方式，阱区5的注入元素为硼，离子注入剂量为1E13～8E13每平方厘米，注入能量60～120KeV，于离子注入后进行高温推进处理，推进温度为1100～1200℃，推进时间为120～180分钟。
步骤S5，于第二外延层4中形成深槽，每个深槽的一侧与对应的阱区5相连接，且纵向的自第二外延层4的上表面贯穿第二外延层4至对应的柱区3中；于深槽内及深槽的上表面形成栅氧化层6，于深槽和阱区5之间形成第一导电类型的沟道7，于栅氧化层6的上表面形成多晶硅层8；
在步骤S5中，如图6所示，进行光刻工艺和硅槽刻蚀工艺，形成硅深槽，且深槽的内侧与上述PW阱区5相接，然后进行清洗，在深槽内和上述硅表面生长形成栅氧化层6，栅氧化层6的厚度为200～800A，然后通过离子注入工艺形成沟道7，沟道7的导电类型与第二外延层4的导电类型相同，沟道7为N-沟道7，即沟道7的掺杂浓度小于第二外延层4的掺杂浓度；再在深槽内和其表面淀积低阻多晶硅层8，多晶硅层8可以是Poly，也可以是其它金属等；再次经过光刻工艺，刻蚀工艺，用于去除多余的多晶硅层8和上述表面的栅氧化层6。
作为优选的实施方式，深槽的注入元素为磷或砷，注入能量为60～200KeV，注入剂量为5E12～5E13每平方厘米，注入角度为15～45°。优选的，本实施例中采用大倾角注入设备进行离子注入，大倾角注入可以保证在深槽侧壁形成N-沟道7，同时器件表面也附带会形成N-沟道7。
作为优选的实施方式，深槽的深度要深于第二外延层4的深度，优选的，在本实施例中，刻蚀两个深槽，分别与左右两个P柱区3相连。优选的，所刻蚀的深槽的宽度与上述P型柱区3的宽度相同。
作为优选的实施方式，多晶硅层8(Poly)的淀积厚度[3500A，5000A]，多晶硅层8为N型重掺杂，电阻率为[0.002Ω*CM，0.05Ω*CM]。
步骤S6，形成依次相连接的N型注入区9(第一N型注入区和第二N型注入区)、P型注入区10，第一N型注入区、和第二N型注入区分别与对应一侧的深槽相连接；
在步骤S6中，如图7所示，通过光刻工艺、离子注入工艺对上述表面的局部区域进行N+离子注入，形成第一N型注入区和第二N型注入区；然后通过光刻工艺、离子注入工艺再对表面的局部区域进行P+离子注入，形成第一P型注入区10。
作为优选的实施方式，第一N型注入区和第二N型注入区的注入元素为砷元素或磷元素，注入剂量5E15～1E16每平方厘米，注入能量为60～80KeV；
第一P型注入区10的注入元素为硼或二氟化硼，注入剂量为3E15～8E15每平方厘米，注入能量为40～80KeV。
步骤S7，形成一介质层11，并于多晶硅层8以及第一N型注入区、第一P型注入区10和第二N型注入区的上方分别形成对应的接触孔12；
在步骤S7中，如图8所示，在上述表面淀积介质层11，然后进行孔光刻工艺、刻蚀工艺，形成接触孔12。
作为优选的实施方式，上述介质层11为二氧化硅，或氮化硅，或多层复合结构。
步骤S8，于接触孔12中进行金属淀积，形成源极金属13、栅极金属14；
在步骤S8中，如图9所示，对上述硅片表面进行金属淀积，然后通过金属光刻工艺、金属刻蚀工艺，同时形成正面源极金属13、正面栅极金属14。
作为优选的实施方式，上述源极金属13、栅极金属14的厚度分别为3～6um。
步骤S9，对衬底1的下表面进行研磨减薄处理，并形成漏极金属15。
在步骤S9中，如图10所示，对上述硅片表面进行贴膜保护，然后对硅片背面，即衬底1背向第一外延层2的一面，进行研磨减薄处理，然后进行蒸发工艺或溅射金属工艺，形成背面的漏极金属15。
作为优选的实施方式，最终制备得到的场效应晶体管器件的厚度为100～200μm，通过减薄处理，进一步降低导通电阻，提高电流能力，且便于封装。
本实施例中的栅氧化层6纵向设置，且栅氧化层6嵌入到硅体内，当栅极不加电压时，由于N-沟道7的存在，器件处于导通状态时，电流纵向流动，相比传统VDMOS，本实施例制备得到的超结MOS器件电流路径更短，同时由于第一外延层2的掺杂浓度较高，因此导通电阻更低，电流能力更强。
当栅极施加负电压时，会在纵向沟道7处吸引空穴，N-沟道7将会反型成为P型，器件关断；关断后，由于反偏使得P型柱区3和第一外延层2的耗尽区变宽，随着漏极电压的升高，整个P型柱区3和第一外延层2全部转变为耗尽区，该区域的特性与本征半导体类似，可承受极高的击穿电压。
实施例三：
如图11所示，当实施例一的步骤S5中，两个深槽之间的距离较近时，例如小于10um时，则步骤S2中，在第一外延层2中形成的柱区3为两个，两个柱区3间隔排列，且两个柱区3于纵向方向上与深槽的位置一一对应，本实施例制备得到的超结MOS器件电流路径更短、导通电阻更低，电流能力更强、穿电压较高。
本发明技术方案的有益效果在于：
本发明中栅氧化层纵向设置，且嵌入到硅体内，当栅极不加电压时，由于N-沟道的存在，在导通状态时，电流纵向流动，电流路径更短，同时导通电阻更低，电流能力更强；当栅极施加负电压时，器件关断，耗尽区变宽，击穿电压高。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (10)
1.一种耗尽型场效应晶体管器件的制备方法，其特征在于，包括：
步骤S1，提供一衬底，于所述衬底的上表面生长形成一第一外延层，所述第一外延层的导电类型和所述衬底的导电类型相同；
步骤S2，于所述第一外延层的上表面生长形成一氧化层，并于所述第一外延层中形成间隔排列的至少两个柱区，且每个所述柱区纵向的自所述氧化层的上表面向下延伸至所述第一外延层中，所述柱区的导电类型和所述第一外延层的导电类型不同；
步骤S3，于所述氧化层的上表面形成一第二外延层；
步骤S4，于所述第二外延层中形成至少两个阱区；
步骤S5，于所述第二外延层中形成深槽，每个所述深槽的一侧与对应的所述阱区相连接，且纵向的自所述第二外延层的上表面贯穿所述第二外延层至对应的所述柱区中；于所述深槽内及所述深槽的上表面形成栅氧化层，于所述深槽和所述阱区之间形成一沟道，于所述栅氧化层的上表面形成多晶硅层；
步骤S6，形成依次相连接的第一N型注入区、第一P型注入区和第二N型注入区，所述第一N型注入区、所述和第二N型注入区分别与对应一侧的所述深槽相连接；
步骤S7，形成一介质层，并于所述多晶硅层以及所述第一N型注入区、所述第一P型注入区和所述第二N型注入区的上方分别形成对应的接触孔；
步骤S8，于所述接触孔中进行金属淀积，形成源极金属、栅极金属；
步骤S9，对所述衬底的下表面进行研磨减薄处理，并形成漏极金属。
2.根据权利要求1所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，所述步骤S2中，每个所述柱区的注入元素为硼元素或二氟化硼元素，离子注入剂量为5E11～8E12每平方厘米，注入能量60～100KeV；或
每个所述柱区的注入元素为硼元素，且按照一预设次数注入能量，每次注入的能量不同；
于离子注入后进行高温推进处理，推进温度为1000～1150℃，推进时间为60～120分钟。
3.根据权利要求2所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，所述步骤S2中，所述预设次数为三次，第一次注入能量为600～1000KeV，第二次注入能量为200～500KeV，第三次注入能量为60～120KeV。
4.根据权利要求1所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，所述第二外延层的电阻率为[15Ω*CM，25Ω*CM]，厚度为[5μm，8μm]。
5.根据权利要求1所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，所述步骤S4中，每个所述阱区的注入元素为硼，离子注入剂量为1E13～8E13每平方厘米，注入能量60～120KeV，于离子注入后进行高温推进处理，推进温度为1100～1200℃，推进时间为120～180分钟。
6.根据权利要求1所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，所述步骤S5中，每个所述深槽的注入元素为磷或砷，注入能量为60～200KeV，注入剂量为5E12～5E13每平方厘米，注入角度为15～45°。
7.根据权利要求1所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，所述深槽的宽度与所述柱区的宽度相同。
8.根据权利要求1所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，所述步骤S6中，所述第一N型注入区和第二N型注入区的注入元素为砷元素或磷元素，注入剂量5E15～1E16每平方厘米，注入能量为60～80KeV；
所述第一P型注入区的注入元素为硼或二氟化硼，注入剂量为3E15～8E15每平方厘米，注入能量为40～80KeV。
9.根据权利要求1所述的一种耗尽型场效应晶体管器件的制备方法，其特征在于，于两个所述深槽之间的距离小于10um时，所述柱区间隔排列有两个，两个所述柱区于纵向方向上与所述深槽一一对应。
10.一种耗尽型场效应晶体管器件，其特征在于，采用如权利要求1-9任意一项所述的耗尽型场效应晶体管器件的制备方法，包括：
一衬底；
一第一外延层，形成于所述衬底的上表面，所述第一外延层中包括至少两个柱区，至少两个所述柱区间隔排列，且每个所述柱区纵向的自所述第一外延层的上表面向下延伸；
一第二外延层，形成于所述第一外延层的上表面，所述第二外延层中包括至少两个阱区以及深槽，每个所述深槽的一侧分别与对应的所述阱区相连接，且纵向的自所述第二外延层的上表面贯穿所述第二外延层至对应的所述柱区中；
一栅氧化层，形成于所述深槽内及所述深槽的上表面；
一沟道，形成于所述深槽和所述阱区之间；
一多晶硅层，形成于所述栅氧化层的上表面；
形成于所述阱区和所述第二外延层中相连接的第一N型注入区、第一P型注入区和第二N型注入区；
一介质层，形成于所述多晶硅层以及所述第一N型注入区、所述第一P型注入区和所述第二N型注入区的上表面；
两个栅极金属，形成于所述介质层中，两个所述栅极金属对应于所述多晶硅层的上方；
一源极金属，形成于所述介质层中，所述源极金属对应于所述第一N型注入区、所述第一P型注入区和所述第二N型注入区的上方；
一漏极金属，形成于所述衬底背向所述第一外延层的一侧。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110363613.1A CN113140463A (zh) | 2021-04-02 | 2021-04-02 | 一种耗尽型场效应晶体管器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110363613.1A CN113140463A (zh) | 2021-04-02 | 2021-04-02 | 一种耗尽型场效应晶体管器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113140463A true CN113140463A (zh) | 2021-07-20 |
Family
ID=76811390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110363613.1A Pending CN113140463A (zh) | 2021-04-02 | 2021-04-02 | 一种耗尽型场效应晶体管器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113140463A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024051282A1 (zh) * | 2022-09-05 | 2024-03-14 | 苏州华太电子技术股份有限公司 | 一种igbt器件的制备方法及igbt器件 |
-
2021
- 2021-04-02 CN CN202110363613.1A patent/CN113140463A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024051282A1 (zh) * | 2022-09-05 | 2024-03-14 | 苏州华太电子技术股份有限公司 | 一种igbt器件的制备方法及igbt器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100305978B1 (ko) | 트랜지스터의표면에저농도로도핑된에피택셜영역을갖는전계효과트렌치트랜지스터 | |
| CN101964355B (zh) | 具有自对准硅化物接触的功率器件及其制造方法 | |
| CN110556388B (zh) | 一种可集成功率半导体器件及其制造方法 | |
| CN101043053B (zh) | 具有改善性能的功率半导体器件和方法 | |
| CN103035726B (zh) | 双栅极vdmos器件 | |
| KR20100064263A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP3915180B2 (ja) | トレンチ型ｍｏｓ半導体装置およびその製造方法 | |
| JP2009004668A (ja) | 半導体装置 | |
| CN105047721A (zh) | 一种碳化硅沟槽栅功率MOSFETs器件及其制备方法 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN102396071B (zh) | 具有自对准垂直ldd和背面漏极的ldmos | |
| TW202006956A (zh) | 具有整合的偽肖特基二極體於源極接觸溝槽之功率金屬氧化物半導體場效電晶體 | |
| CN108242467B (zh) | Ldmos器件及其制作方法 | |
| CN107785367B (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| JP2850852B2 (ja) | 半導体装置 | |
| CN105185833B (zh) | 一种隐埋沟道碳化硅沟槽栅MOSFETs器件及其制备方法 | |
| JP2003101019A (ja) | 半導体装置及びその製造方法 | |
| CN108565286B (zh) | 高k介质沟槽横向双扩散金属氧化物元素半导体场效应管及其制作方法 | |
| CN113140463A (zh) | 一种耗尽型场效应晶体管器件及其制备方法 | |
| CN110212026B (zh) | 超结mos器件结构及其制备方法 | |
| CN114220849B (zh) | 一种兼容cmos工艺的ldmos器件 | |
| CN113097305B (zh) | 一种场效应管及其制备方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN110416300A (zh) | N型超结mosfet及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |