CN113140632B - 沟槽型mosfet器件及其制备方法 - Google Patents
沟槽型mosfet器件及其制备方法 Download PDFInfo
- Publication number
- CN113140632B CN113140632B CN202010055747.2A CN202010055747A CN113140632B CN 113140632 B CN113140632 B CN 113140632B CN 202010055747 A CN202010055747 A CN 202010055747A CN 113140632 B CN113140632 B CN 113140632B
- Authority
- CN
- China
- Prior art keywords
- layer
- conductivity type
- semiconductor layer
- type semiconductor
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 70
- 239000002184 metal Substances 0.000 claims abstract description 70
- 230000005684 electric field Effects 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims description 101
- 239000002019 doping agent Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 5
- 238000001704 evaporation Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 5
- 230000008569 process Effects 0.000 description 11
- 239000000758 substrate Substances 0.000 description 7
- 230000007480 spreading Effects 0.000 description 5
- 238000003892 spreading Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 108091006146 Channels Proteins 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种沟槽型MOSFET器件及其制备方法。沟槽型MOSFET器件，通过在所述沟槽内且位于所述绝缘层上设置金属连接部，并且金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，可以通过金属连接部直接将电场保护部与源极连接，也即通过互连金属的方式将电场保护部与源极连接，这样设置可大大降低连接路径，降低电阻，最终提高器件的开关响应。
Description
技术领域
本发明涉及半导体器件，并且更具体地涉及沟槽型MOSFET器件及其制备方法。
背景技术
金属氧化物半导体场效应晶体管(“MOSFET”)是常见的半导体器件，其是一种可在高应用中被用作开关器件的众所周知的半导体晶体管类型。可以通过向器件的栅电极施加栅极偏压来接通或关断MOSFET。当MOSFET被接通时(即它处于其“导通状态”)，电流被传导通过MOSFET的沟道。当从栅电极去除所述偏压(或使所述偏压降低到阈值水平以下)时，电流停止传导通过沟道。举例来说，当足以在器件的p型沟道区中形成导电的n型反型层的栅极偏压被施加时，n型MOSFET接通。该n型反型层电连接MOSFET的n型源极区与漏极区，由此虑及它们之间的多数载流子传导。
目前，为了保护栅氧电场，一般会在沟槽底部设置保护层，例如可以设置P++或者N++，这样可以与衬底形成PN结来保护电场，但是，在实际应用中，需要将P++或者N++与源极相连，但是这样操作会存在连接路径长，电阻大，影响器件的开关响应。
发明内容
为此，本发明所要解决的是现有沟槽型MOSFET器件开关响应慢的缺陷，进而提供一种沟槽型MOSFET器件及其制备方法。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所提供的沟槽型MOSFET器件，包括第一导电类型半导体层，具有第一导电类型；第二导电类型阱区，具有第二导电类型，设置在所述第一导电类型半导体层内，还包括，
沟槽，设置于所述第一导电类型半导体层内，且所述沟槽内依次设置栅氧化层、栅极和绝缘层，所述栅氧化层与第二导电类型阱区至少部分重叠；
电场保护部，具有第二导电类型，设置于所述沟槽的槽底远离栅氧化层的一侧的第一导电类型半导体层内；
金属连接部，设置于所述沟槽内且位于所述绝缘层上，所述金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，用于将电场保护部与源极相连。
可选地，所述源极设置于所述第二导电类型阱区上。在具体实施过程中，可以通过溅射、化学气相沉积或蒸发的方式在第二导电类型阱区上形成源极，源极的材质具体可采用铝。
可选地，所述金属连接部依次包括层叠设置的第一金属层和第二金属层，所述第一金属层与电场保护部连接以形成欧姆接触，所述第二金属层连接第一金属层和源极。所述第一金属层的材质为镍，第一金属层的厚度可为
所述第二金属层的厚度可为4μm。
可选地，所述第一导电类型为P型，所述第二导电类型为N型；优选地，所述第一导电类型半导体层为N型衬底，所述第二导电类型阱区为P型阱区；所述电场保护部为P型电场保护部。
可选地，所述第一导电类型为N型，所述第二导电类型为P型；优选地，所述第一导电类型半导体层为P型衬底，所述第二导电类型阱区为N型阱区；所述电场保护部为N型电场保护部。
可选地，沟槽的深度可为0.5μm-2μm，宽度可为0.5μm-2μm，通过选择该特定深度和宽度的沟槽，可以保证沟槽制备工艺简单，圆胞尺寸小，电阻低。
可选地，第一导电类型半导体层的掺杂浓度可为1×1014cm-3—2×1017cm-3，第一导电类型半导体层的厚度可为5μm-200μm，通过选择该掺杂浓度和厚度可以适应器件的击穿电压。
可选地，电场保护部的掺杂浓度可为1×1016cm-3—5×1019cm-3，厚度为0.3μm-2μm，这样设置可以防止电场穿通。电场保护部的宽度可以大于沟槽的宽度，这样可以使电场保护部的保护效果更好。
可选地，第二导电类型阱区的掺杂浓度为1×1016cm-3—5×1018cm-3，深度可为0.5μm-2μm，这样设置可以保证阈值电压适中，防止电场穿通。
在具体实施过程中，在所述第一导电类型半导体层内注入具有第二导电类型的掺杂剂以形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区；或者在所述第一导电类型半导体层上先形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区。具体地，欧姆接触区的深度为0.3μm-1μm，第一导电类型的掺杂剂和第二导电类型的掺杂剂的掺杂浓度均大于5×1019cm-3，这样可以提高欧姆接触效果。
可选地，在第一导电类型半导体层重度掺杂具有第一导电类型的掺杂剂，形成一层电流扩展层，电流扩展层的掺杂浓度为1×1016cm-3—5×1017cm-3，厚度为0.3μm-5μm；同时，在具体实施方式中，沟槽贯穿第二导电类型半导体层、电流扩展层直至未进行重度掺杂具有第一导电类型的掺杂剂的第一导电类型半导体层内。
此外，本发明还提供了一种沟槽型MOSFET器件的制备方法，包括如下步骤：
提供第一导电类型半导体层，并在所述第一导电类型半导体层内形成具有第二导电类型的第二导电类型阱区；
在所述第一导电类型半导体层内形成沟槽，在第一导电类型半导体层与所述沟槽的槽底相对应处注入具有第二导电类型的掺杂剂以在所述第一导电类型半导体层内形成电场保护部；
在所述沟槽内依次形成栅氧化层、栅极和绝缘层，所述栅氧化层与第二导电类型阱区至少部分重叠；
在所述沟槽内形成金属连接部，所述金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，用于将电场保护部与源极连接。
可选地，在所述第一导电类型半导体层内形成具有第二导电类型的第二导电类型阱区的步骤，包括，
在所述第一导电类型半导体层内注入具有第二导电类型的掺杂剂以形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区；或者，
在所述第一导电类型半导体层上先形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区。
可选地，在所述第一导电类型半导体层内形成沟槽的步骤，包括，
刻蚀部分第二导电类型半导体层直至第一导电类型半导体层内，形成至少部分位于第一导电类型半导体层内且剩余部分位于第二导电类型半导体层内的沟槽。
可选地，在所述沟槽内依次形成栅氧化层、栅极和绝缘层的步骤，包括，
通过化学气相沉积在沟槽内沉积形成栅氧化层；
通过化学气相沉积在栅氧化层沉积形成栅极；
刻蚀沟槽槽底和沟槽外的栅氧化层和栅极，保留沟槽槽壁上的栅氧化层和栅极；在具体实施过程中，刻蚀步骤可以采用自对准工艺进行。
对沟槽槽壁上的栅极进行部分氧化，在栅极上形成绝缘层。
可选地，所述第一导电类型半导体层为碳化硅层；所述栅氧化层为二氧化硅层；所述栅极为多晶硅层；所述绝缘层为二氧化硅层。
可选地，在所述沟槽内形成金属连接部的步骤，包括：
通过溅射、化学气相沉积或蒸发的方式在沟槽内填充金属，形成金属连接部。在具体实施过程中，先填充镍，并进行退火步骤，退火的温度可为900-950℃，时间可为1-3min，形成第一金属层，再填充铝形成第二金属层。
可选地，刻蚀可采用干法刻蚀，例如可以采用等离子体刻蚀。
在具体实施过程中，在欧姆接触区上也会形成第一金属层以形成欧姆接触，此处的第一金属层为镍层，且与沟槽的槽底的第一金属层同时制备得到的，简化了工艺复杂度。
本发明所提供的沟槽型MOSFET器件，通过在所述沟槽内且位于所述绝缘层上设置金属连接部，并且金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，可以通过金属连接部直接将电场保护部与源极连接，也即通过互连金属的方式将电场保护部与源极连接，这样设置可大大降低连接路径，降低电阻，最终提高器件的开关响应。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一种实施例中的沟槽型MOSFET器件的结构示意图；
图2是本发明另一种实施例中的沟槽型MOSFET器件的结构示意图；
图3是本发明实施例中的沟槽型MOSFET器件的制备方法的流程图；
附图标记说明：
1-第一导电类型半导体层；2-第二导电类型阱区；3-沟槽；4-栅氧化层；5-栅极；6-绝缘层；7-电场保护部；8-金属连接部；9-源极；10-电流扩展层。
具体实施方式
在下文中参考附图更全面地描述了本发明，在附图中示出了本发明的实施例。然而，本发明可以许多不同的形式来实施，并且不应被视为限于本文所陈述的实施例。相反地，这些实施例被提供使得本公开内容将是彻底和完整的，并且将向本领域的技术人员全面地传达本发明的范围。在附图中，可能为了清楚起见而放大各层和区的尺寸及相对尺寸。应理解的是，当元件或层被称为“在另一元件或层上”、“连接至另一元件或层”或“与另一元件或层耦合”时，其可以是直接在该另一元件或层上、直接连接至该另一元件或层或者与该另一元件或层耦合，或者可存在居间的元件或层。相反地，当元件被称为“直接在另一元件或层上”、“直接连接至另一元件或层”或“与另一元件或层直接耦合”时，则不存在居间的元件或层。如在本文中所使用的那样，术语“和/或”包括相关列出的项中的一个或多个的任意和所有组合。相同的标号始终指示相同的元件。
应理解的是，尽管术语第一和第二在本文中被用于描述不同的区、层和/或元件，但这些区、层和/或元件不应受这些术语的限制。这些术语仅被用于区分一个区、层或元件与另一个区、层或元件。因此，下面所讨论的第一区、层或元件可被称为第二区、层或元件，并且类似地，第二区、层或元件可被称为第一区、层或元件而不背离本发明的范围。
诸如“下”或“底”和“上”或“顶”的相对术语在本文中可以被用于描述如附图所示的、一个元件与另一个元件的关系。应理解的是，相对术语旨在涵盖除在附图中所描绘的定向之外的、器件的不同定向。例如，如果附图中的器件被翻转，则被描述为处于其他元件“下”侧的元件进而将被定向为处于该其他元件“上”侧。因此，示例性术语“下”可以涵盖“下”和“上”两个定向，这取决于附图的具体定向。类似地，如果附图中的一幅上的器件被翻转，则被描述为在其他元件“下面”或“下方”的元件进而将被定向为在其他元件的“上面”。因此，示例性术语“下面”或“下方”可以涵盖上面和下面两个定向。
在本文中所使用的术语仅是为了描述具体实施例的目的，而不是旨在限制本发明。除非上下文另有明确指示，否则如在本文中所使用的那样，单数形式“一”、“一个”以及“这个”旨在也包括复数形式。还应理解的是，术语“包含”和/或“包括”当在本文中被使用时指定所陈述的特征、元件和/或组件的存在，但并不排除一个或多个其他特征、元件、组件和/或其组合的存在或增加。
在本文中参考作为示意性图示的截面图示描述了本发明的实施例。因此，例如由于制造技术和/或公差而引起的图示形状的变化应被预期。因而，本发明的实施例不应被视为限于在本文中所示出的区域的具体形状，而是包括例如由于制造所导致的形状偏差。例如，被示出为矩形的注入区典型地将具有圆形或曲线特征，和/或在其边缘处具有注入浓度梯度而不是从注入区到非注入区的二元改变。因此，在附图中所示出的区域本质上是示意性的，而它们的形状不是旨在示出器件的区域的实际形状并且不是旨在限制本发明的范围。
除非另有定义，否则在本文中所使用的所有术语(包括技术和科学术语)都具有与本发明所属领域的一个普通技术人员一般所理解的含义相同的含义。还应理解的是，诸如在常用字典中所定义的那些的术语应被解释为具有与它们在本公开内容的上下文以及相关领域中的含义相一致的含义，并且不应在理想化或过于正式的意义上被解释，除非在本文中明确地这样定义。
应理解的是，在本文中所公开的各实施例可以被组合。因而，相对于第一实施例描绘和/或描述的特征可同样地包括在第二实施例中，并且反之亦然。
本发明一些实施例的描述参考特征化为具有例如n型或p型的导电类型的半导体层和/或区，n型或p型指的是层和/或区中的多数载流子浓度。因此，n型材料具有负电荷电子的多数平衡浓度，同时p型材料具有正电荷空穴的多数平衡浓度。一些材料可以被分配“+”或“-”(如n+，n-，p+，p-，n++，n--，p++，p--，等)，以指示相对于另一层或区的多数载流子的相对大(“+”)或小(“-”)的浓度。然而，这种符号并不意味着在一个层或区中多数或少数载流子的特定浓度的存在。
图1为本发明一种实施例中沟槽型MOSFET器件的结构示意图，从图1中可得知：沟槽型MOSFET器件，包括第一导电类型半导体层1，具有第一导电类型；第二导电类型阱区2，具有第二导电类型，设置在所述第一导电类型半导体层内，还包括，
沟槽3，设置于所述第一导电类型半导体层1内，且所述沟槽3内依次设置栅氧化层4、栅极5和绝缘层6，所述栅氧化层4与第二导电类型阱区至少部分重叠；
电场保护部7，具有第二导电类型，设置于所述沟槽3的槽底远离栅氧化层4的一侧的第一导电类型半导体层1内；
金属连接部8，设置于所述沟槽3内且位于所述绝缘层6上，所述金属连接部8贯穿槽底的绝缘层6、栅极5和栅氧化层4，用于将电场保护部与源极9相连。
上述沟槽型MOSFET器件中，通过在所述沟槽内且位于所述绝缘层上设置金属连接部，并且金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，可以通过金属连接部直接将电场保护部与源极连接，也即通过互连金属的方式将电场保护部与源极连接，这样设置可大大降低连接路径，降低电阻，最终提高器件的开关响应。
可选地，所述源极9设置于所述第二导电类型阱区2上。在具体实施过程中，可以通过溅射、化学气相沉积或蒸发的方式在第二导电类型阱区2上形成源极9，源极9的材质具体可采用铝。
可选地，所述金属连接部依次包括层叠设置的第一金属层和第二金属层，所述第一金属层与电场保护部连接以形成欧姆接触，所述第二金属层连接第一金属层和源极。所述第一金属层的材质为镍，第一金属层的厚度可为
所述第二金属层的厚度可为4μm。
在一种实施方式中，所述第一导电类型为P型，所述第二导电类型为N型；优选地，所述第一导电类型半导体层为N型衬底，所述第二导电类型阱区为P型阱区；所述电场保护部为P型电场保护部；更具体地，N型衬底为中度掺杂，P型阱区为中度掺杂，P型电场保护部为重度掺杂。
在另外一种实施方式中，所述第一导电类型为N型，所述第二导电类型为P型；优选地，所述第一导电类型半导体层为P型衬底，所述第二导电类型阱区为N型阱区；所述电场保护部为N型电场保护部；更具体地，P型衬底为中度掺杂，N型阱区为中度掺杂，N型电场保护部为重度掺杂。
在本实施例中，具有第一导电类型的掺杂剂可为磷或氮；具有第二导电类型的掺杂剂可为铝或硼或镓。在另外一种实施方式中，具有第一导电类型的掺杂剂可为铝或硼或镓；具有第二导电类型的掺杂剂可为磷或氮。
可选地，沟槽的深度可为0.5μm-2μm，宽度可为0.5μm-2μm，通过选择该特定深度和宽度的沟槽，可以保证沟槽制备工艺简单，圆胞尺寸小，电阻低。
可选地，第一导电类型半导体层1的掺杂浓度可为1×1014cm-3—2×1017cm-3，第一导电类型半导体层的厚度可为5μm-200μm，通过选择该掺杂浓度和厚度可以适应器件的击穿电压。
可选地，电场保护部7的掺杂浓度可为1×1016cm-3—5×1019cm-3，厚度为0.3μm-2μm，这样设置可以防止电场穿通。电场保护部的宽度可以大于沟槽的宽度，这样可以使电场保护部的保护效果更好。
可选地，第二导电类型阱区2的掺杂浓度为1×1016cm-3—5×1018cm-3，深度可为0.5μm-2μm，这样设置可以保证阈值电压适中，防止电场穿通。
在具体实施过程中，在所述第一导电类型半导体层内注入具有第二导电类型的掺杂剂以形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区；或者在所述第一导电类型半导体层上先形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区。具体地，欧姆接触区的深度为0.3μm-1μm，第一导电类型的掺杂剂和第二导电类型的掺杂剂的掺杂浓度均大于5×1019cm-3，这样可以提高欧姆接触效果。
如图2所示，本发明中另外一种实施方式，在第一导电类型半导体层1重度掺杂具有第一导电类型的掺杂剂，形成一层电流扩展层10，电流扩展层10的掺杂浓度为1×1016cm-3—5×1017cm-3，厚度为0.3μm-5μm；同时，在具体实施方式中，沟槽贯穿第二导电类型半导体层、电流扩展层10直至未进行重度掺杂具有第一导电类型的掺杂剂的第一导电类型半导体层内。
此外，本发明还提供了一种沟槽型MOSFET器件的制备方法，如图3所示，包括如下步骤：
提供第一导电类型半导体层，并在所述第一导电类型半导体层内形成具有第二导电类型的第二导电类型阱区；
在所述第一导电类型半导体层内形成沟槽，在第一导电类型半导体层与所述沟槽的槽底相对应处注入具有第二导电类型的掺杂剂以在所述第一导电类型半导体层内形成电场保护部；
在所述沟槽内依次形成栅氧化层、栅极和绝缘层，所述栅氧化层与第二导电类型阱区至少部分重叠；
在所述沟槽内形成金属连接部，所述金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，用于将电场保护部与源极连接。
一种实施方式，在所述第一导电类型半导体层内形成具有第二导电类型的第二导电类型阱区的步骤，包括，
在所述第一导电类型半导体层内注入具有第二导电类型的掺杂剂以形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区。
另外一种实施方式，在所述第一导电类型半导体层上先形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区。
可选地，在所述第一导电类型半导体层内形成沟槽的步骤，包括，
刻蚀部分第二导电类型半导体层直至第一导电类型半导体层内，形成至少部分位于第一导电类型半导体层内且剩余部分位于第二导电类型半导体层内的沟槽。
可选地，在所述沟槽内依次形成栅氧化层、栅极和绝缘层的步骤，包括，通过化学气相沉积在沟槽内沉积形成栅氧化层；通过化学气相沉积在栅氧化层沉积形成栅极；刻蚀沟槽槽底和沟槽外的栅氧化层和栅极，保留沟槽槽壁上的栅氧化层和栅极；在具体实施过程中，刻蚀步骤可以采用自对准工艺进行；可选地，刻蚀可采用干法刻蚀，例如可以采用等离子体刻蚀；对沟槽槽壁上的栅极进行部分氧化，在栅极上形成绝缘层。
可选地，所述第一导电类型半导体层为碳化硅层；所述栅氧化层为二氧化硅层；所述栅极为多晶硅层；所述绝缘层为二氧化硅层。
可选地，在所述沟槽内形成金属连接部的步骤，包括：
通过溅射、化学气相沉积或蒸发的方式在沟槽内填充金属，形成金属连接部。在具体实施过程中，先填充镍，并进行退火步骤，退火的温度可为900-950℃，时间可为1-3min，形成第一金属层，再填充铝形成第二金属层。
另外，P型MOSFET器件和n型MOSFET器件之间可以相互转换，P型IGBT和n型IGBT之间可以相互转换，P型MOSFET器件、n型MOSFET器件、P型IGBT和n型IGBT均在本发明的保护范围之内。
虽然参考具体附图描述了上述实施例，但应理解的是，本发明的一些实施例可包括附加和/或居间的层、结构或元件，和/或可被删除的具体的层、结构或元件。虽然已描述了本发明的若干示例性实施例，但本领域的技术人员将容易地理解，许多修改在所述示例性实施例中是可能的并且在本质上不背离本发明的新颖性示教和优点。相应地，所有这样的修改旨在包括于权利要求所限定的本发明的范围内。因此，应理解的是，上述内容是本发明的示意，而本发明不应被视为限于所公开的具体实施例，并且对所公开的实施例及其他实施例的修改旨在包括于所附权利要求的范围内。本发明由下面的权利要求限定，并且权利要求的等同内容也被包括在其中。
Claims (10)
1.一种沟槽型MOSFET器件，包括第一导电类型半导体层，具有第一导电类型；第二导电类型阱区，具有第二导电类型，设置在所述第一导电类型半导体层内，其特征在于，还包括，
沟槽，设置于所述第一导电类型半导体层内，且所述沟槽内依次设置栅氧化层、栅极和绝缘层，所述栅氧化层与第二导电类型阱区至少部分重叠；
电场保护部，具有第二导电类型，设置于所述沟槽的槽底远离栅氧化层的一侧的第一导电类型半导体层内；
金属连接部，设置于所述沟槽内且位于所述绝缘层上，所述金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，所述金属连接部包括层叠设置的第一金属层和第二金属层，所述第一金属层与电场保护部连接以形成欧姆接触，所述第二金属层连接第一金属层和源极，所述第一金属层的材料为镍，所述第二金属层的材料为铝。
2.根据权利要求1所述的沟槽型MOSFET器件，其特征在于，所述源极设置于所述第二导电类型阱区上。
3.根据权利要求1或2所述的沟槽型MOSFET器件，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。
4.根据权利要求1或2所述的沟槽型MOSFET器件，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。
5.一种沟槽型MOSFET器件的制备方法，其特征在于，包括如下步骤：
提供第一导电类型半导体层，并在所述第一导电类型半导体层内形成具有第二导电类型的第二导电类型阱区；
在所述第一导电类型半导体层内形成沟槽，在第一导电类型半导体层与所述沟槽的槽底相对应处注入具有第二导电类型的掺杂剂以在所述第一导电类型半导体层内形成电场保护部；
在所述沟槽内依次形成栅氧化层、栅极和绝缘层，所述栅氧化层与第二导电类型阱区至少部分重叠；
在所述沟槽内形成金属连接部，所述金属连接部贯穿槽底的绝缘层、栅极和栅氧化层，所述金属连接部包括层叠设置的第一金属层和第二金属层，所述第一金属层与电场保护部连接以形成欧姆接触，所述第二金属层连接第一金属层和源极，所述第一金属层的材料为镍，所述第二金属层的材料为铝。
6.根据权利要求5所述的沟槽型MOSFET器件的制备方法，其特征在于，在所述第一导电类型半导体层内形成具有第二导电类型的第二导电类型阱区的步骤，包括，
在所述第一导电类型半导体层内注入具有第二导电类型的掺杂剂以形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区；或者，
在所述第一导电类型半导体层上先形成第二导电类型半导体层，并在第二导电类型半导体层内间隔重度掺杂具有第一导电类型的掺杂剂和具有第二导电类型的掺杂剂以形成欧姆接触区，制得第二导电类型阱区。
7.根据权利要求5所述的沟槽型MOSFET器件的制备方法，其特征在于，在所述第一导电类型半导体层内形成沟槽的步骤，包括，
刻蚀部分第二导电类型半导体层直至第一导电类型半导体层内，形成至少部分位于第一导电类型半导体层内且剩余部分位于第二导电类型半导体层内的沟槽。
8.根据权利要求5-7中任一项所述的沟槽型MOSFET器件的制备方法，其特征在于，在所述沟槽内依次形成栅氧化层、栅极和绝缘层的步骤，包括，
通过化学气相沉积在沟槽内沉积形成栅氧化层；
通过化学气相沉积在栅氧化层沉积形成栅极；
刻蚀沟槽槽底和沟槽外的栅氧化层和栅极，保留沟槽槽壁上的栅氧化层和栅极；
对沟槽槽壁上的栅极进行部分氧化，在栅极上形成绝缘层。
9.根据权利要求5所述的沟槽型MOSFET器件的制备方法，其特征在于，所述第一导电类型半导体层为碳化硅层；所述栅氧化层为二氧化硅层；所述栅极为多晶硅层；所述绝缘层为二氧化硅层。
10.根据权利要求5-7中任一项所述的沟槽型MOSFET器件的制备方法，其特征在于，在所述沟槽内形成金属连接部的步骤，包括：
通过溅射、化学气相沉积或蒸发的方式在沟槽内填充金属，形成金属连接部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010055747.2A CN113140632B (zh) | 2020-01-17 | 2020-01-17 | 沟槽型mosfet器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010055747.2A CN113140632B (zh) | 2020-01-17 | 2020-01-17 | 沟槽型mosfet器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113140632A CN113140632A (zh) | 2021-07-20 |
| CN113140632B true CN113140632B (zh) | 2022-12-23 |
Family
ID=76808643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010055747.2A Active CN113140632B (zh) | 2020-01-17 | 2020-01-17 | 沟槽型mosfet器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113140632B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388407A (zh) * | 2007-09-12 | 2009-03-18 | 万国半导体股份有限公司 | 采用重掺杂基底的传导基底、逆沟槽和源极接地的场效应晶体管结构 |
| CN103928516A (zh) * | 2013-01-14 | 2014-07-16 | 三星电子株式会社 | 具有双平行沟道结构的半导体器件及其制造方法 |
| CN106057798A (zh) * | 2016-06-27 | 2016-10-26 | 电子科技大学 | 一种集成沟槽肖特基的mosfet |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5303839B2 (ja) * | 2007-01-29 | 2013-10-02 | 富士電機株式会社 | 絶縁ゲート炭化珪素半導体装置とその製造方法 |
-
2020
- 2020-01-17 CN CN202010055747.2A patent/CN113140632B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101388407A (zh) * | 2007-09-12 | 2009-03-18 | 万国半导体股份有限公司 | 采用重掺杂基底的传导基底、逆沟槽和源极接地的场效应晶体管结构 |
| CN103928516A (zh) * | 2013-01-14 | 2014-07-16 | 三星电子株式会社 | 具有双平行沟道结构的半导体器件及其制造方法 |
| CN106057798A (zh) * | 2016-06-27 | 2016-10-26 | 电子科技大学 | 一种集成沟槽肖特基的mosfet |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113140632A (zh) | 2021-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6471126B2 (ja) | 改良されたショットキー整流器 | |
| US5349224A (en) | Integrable MOS and IGBT devices having trench gate structure | |
| US9018698B2 (en) | Trench-based device with improved trench protection | |
| CN111403486B (zh) | 一种沟槽型mosfet结构及其制作方法 | |
| JP4990458B2 (ja) | 自己整合されたシリコンカーバイトｌｍｏｓｆｅｔ | |
| CN109616523B (zh) | 一种4H-SiC MOSFET功率器件及其制造方法 | |
| JP3966249B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN115148826A (zh) | 一种深沟槽碳化硅jfet结构的制作方法 | |
| CN117080269A (zh) | 一种碳化硅mosfet器件及其制备方法 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN111261713B (zh) | 沟槽型igbt器件结构 | |
| CN113130650B (zh) | 功率半导体器件及其制备工艺 | |
| CN113054015B (zh) | 碳化硅mosfet芯片 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN116613210A (zh) | 一种高耐压碳化硅umosfet器件及其制备方法 | |
| CN113140632B (zh) | 沟槽型mosfet器件及其制备方法 | |
| JP3963151B2 (ja) | 炭化珪素半導体装置 | |
| JP2003249652A (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP3918742B2 (ja) | 半導体装置 | |
| CN113972261A (zh) | 碳化硅半导体器件及制备方法 | |
| CN101512738B (zh) | 半导体器件和形成半导体器件的方法 | |
| CN113782608A (zh) | 集成tmbs结构的超结mos器件及其制造方法 | |
| CN111129109A (zh) | 一种碳化硅高压mos器件及其制造方法 | |
| CN111261712A (zh) | 沟槽型igbt器件结构 | |
| CN211480037U (zh) | 沟槽型igbt器件结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220825 Address after: Building 42#, No. 136 Yuhai East Road, Hangzhou Bay New District, Ningbo City, Zhejiang Province 315336 Applicant after: Pure Semiconductor (Ningbo) Co.,Ltd. Address before: 1404, 23 / F, Lane 1450, Guoquan North Road, Yangpu District, Shanghai Applicant before: Zhang Qingchun |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |