DE112021000105T5 - Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung Download PDF

Info

Publication number
DE112021000105T5
DE112021000105T5 DE112021000105.1T DE112021000105T DE112021000105T5 DE 112021000105 T5 DE112021000105 T5 DE 112021000105T5 DE 112021000105 T DE112021000105 T DE 112021000105T DE 112021000105 T5 DE112021000105 T5 DE 112021000105T5
Authority
DE
Germany
Prior art keywords
contact
trench
region
contact layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021000105.1T
Other languages
English (en)
Inventor
Yuichi Harada
Seiji Noguchi
Norihiro Komiyama
Yoshihiro Ikura
Yosuke Sakurai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112021000105T5 publication Critical patent/DE112021000105T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es wird eine Halbleitervorrichtung bereitgestellt, die Folgendes enthält: einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs angeordnet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der oberhalb des Basisbereichs angeordnet ist; eine Mehrzahl von Grabenabschnitten, die in einer vorher festgelegten Arrayrichtung an einer Stirnseite des Halbleitersubstrats angeordnet sind; einen Grabenkontakt, der an der Stirnseite des Halbleitersubstrats zwischen zwei benachbarten Grabenabschnitten der Mehrzahl von Grabenabschnitten angeordnet ist; und eine Kontaktschicht des zweiten Leitfähigkeitstyps, die unterhalb des Grabenkontakts angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist, wobei ein tiefer gelegener Endbereich des Grabenkontakts tiefer angeordnet ist als ein tiefer gelegener Endbereich des Emitterbereichs, und wobei der Emitterbereich und die Kontaktschicht an einer Seitenwand des Grabenkontakts in Kontakt miteinander stehen.

Description

  • HINTERGRUND
  • 1. Technisches Gebiet
  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung und ein Verfahren zur Herstellung der Halbleitervorrichtung.
  • 2. STAND DER TECHNIK
  • Bislang ist eine Halbleitervorrichtung bekannt, die Grabenkontakte enthält (siehe z.B. Druckschriften 1 bis 3).
    • Druckschrift 1: JP 2014-158013 A .
    • Druckschrift 2: JP 2013-065724 A .
    • Druckschrift 3: WO 2018/052099 A1 .
  • DIE ZU LÖSENDEN PROBLEME
  • Es ist wünschenswert, die Bruchfestigkeit einer Halbleitervorrichtung zu verbessern, die Grabenkontakte enthält.
  • ALLGEMEINE OFFENBARUNG
  • Halbleitervorrichtung bereit, die einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs angeordnet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der oberhalb des Basisbereichs angeordnet ist; eine Mehrzahl von Grabenabschnitten, die in einer vorher festgelegten Arrayrichtung an einer Stirnseite des Halbleitersubstrats angeordnet sind; einen Grabenkontakt, der an der Stirnseite des Halbleitersubstrats zwischen zwei benachbarten Grabenabschnitten der Mehrzahl von Grabenabschnitten angeordnet ist; und eine Kontaktschicht des zweiten Leitfähigkeitstyps enthält, die unterhalb des Grabenkontakts angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist, wobei ein tiefer gelegener Endbereich des Grabenkontakts tiefer angeordnet ist als ein tiefer gelegener Endbereich des Emitterbereichs, und wobei der Emitterbereich und die Kontaktschicht an einer Seitenwand des Grabenkontakts miteinander in Kontakt stehen.
  • In der Arrayrichtung kann eine Länge des Kontakts zwischen dem tiefer gelegenen Endbereich des Emitterbereichs und dem Basisbereich größer sein als der kürzeste Abstand zwischen der Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten.
  • In der Arrayrichtung kann ein maximaler Abstand von einem Seitenwandboden des Grabenkontakts zu der Kontaktschicht größer sein als ein kürzester Abstand zwischen der Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten.
  • Ein kürzester Abstand zwischen der Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl der Grabenabschnitte kann gleich oder größer als 0,1 µm sein.
  • Die Kontaktschicht kann einen sich erstreckenden Bereich umfassen, der sich über den tiefer gelegenen Endbereich des Emitterbereichs hinaus zur Stirnseite des Halbleitersubstrats erstreckt.
  • Der Grabenkontakt kann eine im Wesentlichen ebene Bodenfläche aufweisen.
  • Der Grabenkontakt kann eine konkave Bodenfläche aufweisen, die in eine hintere Oberflächenseite des Halbleitersubstrats eingelassen ist.
  • Die Kontaktschicht kann eine erste Kontaktschicht, die an der Seitenwand des Grabenkontakts angeordnet ist, und eine zweite Kontaktschicht umfassen, die an der Seitenwand des Grabenkontakts und unterhalb der ersten Kontaktschicht angeordnet ist.
  • Ein kürzester Abstand zwischen der ersten Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten kann größer sein als ein kürzester Abstand zwischen der zweiten Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten.
  • Eine Dotierungskonzentration der ersten Kontaktschicht kann niedriger sein als eine Dotierungskonzentration der zweiten Kontaktschicht.
  • Der Grabenkontakt kann so angeordnet sein, dass er sich in einer Richtung der Mehrzahl von Grabenabschnitten erstreckt. Die Kontaktschicht kann an einer Seitenwand eines abschließenden Endes angeordnet sein, welches ein Ende des Grabenkontakts in der Erstreckungsrichtung ist.
  • Die Seitenwand des abschließenden Endes kann mit dem Emitterbereich und der Kontaktschicht umhüllt sein.
  • Die Seitenwand des abschließenden Endes kann mit einem Bereich des zweiten Leitfähigkeitstyps umhüllt sein.
  • Die Halbleitervorrichtung kann ferner einen Kontaktbereich des zweiten Leitfähigkeitstyps enthalten, der an der Stirnseite des Halbleitersubstrats angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist. Die Seitenwand des abschließenden Endes kann mit dem Kontaktbereich, dem Basisbereich und der Kontaktschicht umhüllt sein.
  • Die Halbleitervorrichtung kann ferner einen Kontaktbereich des zweiten Leitfähigkeitstyps enthalten, der an der Stirnseite des Halbleitersubstrats angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist. Die Seitenwand des abschließenden Endes kann mit dem Kontaktbereich und der Kontaktschicht umhüllt sein.
  • Ein zweiter Aspekt der vorliegenden Erfindung stellt ein Verfahren zum Herstellen einer Halbleitervorrichtung bereit, wobei das Verfahren die folgenden Schritte umfasst: Anordnen eines Driftbereichs eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat; Anordnen eines Basisbereichs eines zweiten Leitfähigkeitstyps oberhalb des Driftbereichs; Anordnen eines Emitterbereichs des ersten Leitfähigkeitstyps oberhalb des Basisbereichs; Anordnen einer Mehrzahl von Grabenabschnitten, die in einer vorher festgelegten Arrayrichtung an einer Stirnseite des Halbleitersubstrats anzuordnen sind; Anordnen eines Grabenkontakts an der Stirnseite des Halbleitersubstrats zwischen zwei benachbarten Grabenabschnitten aus der Mehrzahl von Grabenabschnitten; und Anordnen einer Kontaktschicht des zweiten Leitfähigkeitstyps unterhalb des Grabenkontakts, die eine höhere Dotierungskonzentration als der Basisbereich aufweist, wobei ein tiefer gelegener Endbereich des Grabenkontakts tiefer angeordnet ist als ein tiefer gelegener Endbereich des Emitterbereichs, und wobei der Emitterbereich und die Kontaktschicht an einer Seitenwand des Grabenkontakts miteinander in Kontakt stehen.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung kann ferner umfassen, dass nach dem Anordnen eines Kontaktlochs des Grabenkontakts, Ionen eingebracht werden, um die Kontaktschicht auszubilden.
  • Das Verfahren zum Herstellen der Halbleitervorrichtung kann ferner umfassen: Ausbilden einer Oxidschichtmaske über dem Halbleitersubstrat; und Einbringen von Ionen, um die Kontaktschicht unter Verwendung der Oxidschichtmaske als Maske auszubilden.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung kann ferner enthalten: Ausbilden einer ersten Kontaktschicht an der Seitenwand des Grabenkontakts; und Ausbilden einer zweiten Kontaktschicht an der Seitenwand des Grabenkontakts und unter der ersten Kontaktschicht, wobei eine Einbringungsbreite der Ionenimplantation zum Ausbilden der ersten Kontaktschicht kleiner sein kann als eine Einbringungsbreite der Ionenimplantation zum Ausbilden der zweiten Kontaktschicht.
  • Das Verfahren zur Herstellung der Halbleitervorrichtung kann ferner enthalten: Ausbilden einer ersten Kontaktschicht an der Seitenwand des Grabenkontakts; und Ausbilden einer zweiten Kontaktschicht an der Seitenwand des Grabenkontakts und unterhalb der ersten Kontaktschicht, wobei eine Einbringungsbreite der Ionenimplantation zum Ausbilden der ersten Kontaktschicht kleiner sein kann als eine Einbringungsbreite der Ionenimplantation zum Ausbilden der zweiten Kontaktschicht.
  • Der vorstehende Abschnitt beschreibt nicht notwendigerweise alle notwendigen Merkmale der vorliegenden Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch weitere Kombination der oben beschriebenen Merkmale enthalten.
  • Figurenliste
    • 1A veranschaulicht ein Beispiel für eine Draufsicht auf eine Halbleitervorrichtung 100 gemäß einem Beispiel.
    • 1B veranschaulicht ein Diagramm, das ein Beispiel für einen a-a'-Querschnitt von 1A zeigt.
    • 1C veranschaulicht ein Diagramm, das ein Beispiel für einen b-b'-Querschnitt von 1A zeigt.
    • 1D veranschaulicht ein Beispiel für eine vergrößerte Ansicht der Umgebung eines Grabenkontakts 27.
    • 1E veranschaulicht ein Beispiel für eine Dotierungskonzentrationsverteilung in der Nähe des Grabenkontakts 27.
    • 1F veranschaulicht ein Beispiel für eine vergrößerte Querschnittsansicht der Umgebung eines abschließenden Endes 28.
    • 2 veranschaulicht ein Beispiel für eine vergrößerte Ansicht der Umgebung des Grabenkontakts 27.
    • 3 veranschaulicht ein Beispiel für eine vergrößerte Querschnittsansicht der Umgebung des abschließenden Endes 28.
    • 4A veranschaulicht ein Beispiel für eine Draufsicht auf die Halbleitervorrichtung 100 gemäß einem Beispiel.
    • 4B veranschaulicht ein Beispiel für eine vergrößerte Querschnittsansicht der Umgebung des abschließenden Endes 28 in 4A.
    • 5 veranschaulicht ein Beispiel für ein Verfahren zum Herstellen einer Kontaktschicht 19 in einer einschichtigen Konfiguration.
    • 6 veranschaulicht ein Beispiel für ein Verfahren zum Herstellen der Kontaktschicht 19 in einer zweischichtigen Konfiguration.
    • 7 veranschaulicht eine Konfiguration einer Halbleitervorrichtung 500 gemäß einem Vergleichsbeispiel.
  • BESCHREIBUNG DER BEISPIELHAFTEN AUSFÜHRUNGSFORMEN
  • Nachfolgend wird die vorliegende Erfindung anhand von Ausführungsformen der Erfindung beschrieben. Die nachfolgenden Ausführungsformen sollen die vorliegende Erfindung gemäß den beigefügten Ansprüchen nicht begrenzen. Außerdem sind alle Merkmalskombination, die in den vorliegenden Ausführungsformen beschrieben sind, nicht notwendigerweise wesentlich für Lösungen, die durch die vorliegende Erfindung bereitgestellt werden.
  • In dieser Beschreibung wird eine Seite in einer Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats als „oben“ und die andere Seite als „unten“ bezeichnet. Eine der beiden Hauptoberflächen eines Substrats, einer Schicht oder eines anderen Elements wird als obere Oberfläche und die andere Oberfläche als untere Oberfläche bezeichnet. Die Richtungen „oben“, „unten“, „vorne“ und „hinten“ sind nicht durch eine Richtung der Schwerkraft oder eine Richtung der Anordnung auf einem Substrat oder dergleichen zum Zeitpunkt der Zusammensetzung einer Halbleitervorrichtung begrenzt.
  • In dieser Beschreibung werden technische Sachverhalte in einigen Fällen unter Verwendung orthogonaler Koordinatenachsen einer X-Achse, einer Y-Achse und einer Z-Achse beschrieben. In dieser Beschreibung wird eine Ebene parallel zu einer oberen Oberfläche eines Halbleitersubstrats als XY-Ebene und eine Tiefenrichtung des Halbleitersubstrats als Z-Achse bezeichnet. Es ist zu beachten, dass in dieser Beschreibung, wenn das Halbleitersubstrat in Richtung der Z-Achse betrachtet wird, dies als Draufsicht bezeichnet wird.
  • In jedem der Beispiele wird ein Beispiel gezeigt, in dem ein erster Leitfähigkeitstyp der N Typ ist, während ein zweiter Leitfähigkeitstyp der P Typ ist. Der erste Leitfähigkeitstyp kann jedoch auch der P- Typ sein, und der zweite Leitfähigkeitstyp kann der N-Typ sein. In diesem Fall sind die Leitfähigkeitstypen eines Substrats, einer Schicht, eines Bereichs und dergleichen in jedem der Beispiele jeweils entgegengesetzt gepolt.
  • In dieser Beschreibung bedeuten eine Schicht und ein Bereich, denen das Präfix n bzw. p vorangestellt ist, dass Elektronen oder positive Löcher Mehrheitsträger in der Schicht und dem Bereich sind. Darüber hinaus bedeuten die Symbole + und -, die n bzw. p vorangestellt sind, dass die Schicht bzw. der Bereich eine höhere bzw. niedrigere Dotierungskonzentration aufweist als eine Schicht bzw. ein Bereich ohne diese Symbole, und ++ bedeutet, dass die Dotierungskonzentration höher ist als +, während -- eine niedrigere Dotierungskonzentration als - bedeutet.
  • In dieser Beschreibung bezieht sich die Dotierungskonzentration auf die Konzentration von Dotierstoffen, die zu Donatoren oder Akzeptoren geworden sind. Ihre Einheit ist daher /cm3. In dieser Beschreibung wird in einigen Fällen eine Konzentrationsdifferenz zwischen Donatoren und Akzeptoren (nämlich eine Nettodotierungskonzentration) als Dotierungskonzentration verwendet. In diesem Fall kann die Dotierungskonzentration nach dem SRP-Verfahren gemessen werden. Alternativ kann als Dotierungskonzentration auch eine chemische Konzentration von Donatoren und Akzeptoren verwendet werden. In diesem Fall kann die Dotierungskonzentration mit dem SIMS-Verfahren gemessen werden. Sofern nicht anders angegeben, kann jede der oben genannten Substanzen als Dotierungskonzentration verwendet werden. Sofern nicht anders angegeben, kann einen Peakwert in einer Dotierungskonzentrationsverteilung in einer Dotierungsregion als Dotierungskonzentration in dieser Dotierungsregion verwendet werden.
  • Darüber hinaus bezieht sich in dieser Beschreibung eine Dosiermenge auf die Anzahl von Ionen, die pro Flächeneinheit in einen Wafer eingebracht werden, wenn eine Ionenimplantation durchgeführt wird. Die Einheit ist daher /cm2. Es ist zu beachten, dass sich die Dosiermenge für einen Halbleiterbereich auf eine integrale Konzentration beziehen kann, die durch Integrieren der Dotierungskonzentration über eine Tiefenrichtung des Halbleiterbereichs erhalten wird. Die Einheit der integralen Konzentration ist/cm2. Daher können die Dosiermenge und die integrale Konzentration als identisch behandelt werden. Die integrale Konzentration kann auf einen integralen Wert gesetzt werden, der eine Halbwertsbreite umfasst, und im Falle der Überschneidung eines Spektrums eines anderen Halbleiterbereichs kann die integrale Konzentration abgeleitet werden, während ein Effekt des anderen Halbleiterbereichs beseitigt wird.
  • Folglich kann in dieser Beschreibung eine Schwankung der Dotierungskonzentration als eine Schwankung der Dosiermenge verstanden werden. Das heißt, wenn die Dotierungskonzentration in einem Bereich höher ist als die Dotierungskonzentration in einem anderen Bereich, kann man davon ausgehen, dass die Dosiermenge in dem einen Bereich höher ist als die Dosiermenge in dem anderen Bereich.
  • 1A veranschaulicht ein Beispiel für eine Draufsicht auf eine Halbleitervorrichtung 100 gemäß einem Beispiel. Die Halbleitervorrichtung 100 dieses Beispiels ist ein Halbleiterchip, der eine Transistoreinheit 70 und eine Diodeneinheit 80 enthält. Bei der Halbleitervorrichtung 100 handelt es sich zum Beispiel um einen rückwärts leitfähigen IGBT (RC-IGBT). Es ist zu beachten, dass die Halbleitervorrichtung 100 ein IGBT oder ein MOS-Transistor sein kann.
  • Die Transistoreinheit 70 ist ein Bereich, in dem ein Kollektorbereich 22, der auf einer hinteren Oberflächenseite eines Halbleitersubstrats 10 angeordnet ist, auf eine obere Oberfläche des Halbleitersubstrats 10 vorsteht. Der Kollektorbereich 22 ist vom zweiten Leitfähigkeitstyp. Der Kollektorbereich 22 dieses Beispiels ist beispielsweise vom P+ Typ. Die Transistoreinheit 70 enthält einen Transistor wie z.B. einen IGBT. Die Transistoreinheit 70 enthält einen Randteil 90, der an einer Schnittstelle zwischen der Transistoreinheit 70 und der Diodeneinheit 80 vorgesehen ist.
  • Die Diodeneinheit 80 ist ein Bereich, in dem ein Kathodenbereich 82, der auf der Rückseite des Halbleitersubstrats 10 angeordnet ist, auf die obere Oberfläche des Halbleitersubstrats 10 vorsteht. Der Kathodenbereich 82 ist vom ersten Leitfähigkeitstyp. Der Kathodenbereich 82 dieses Beispiels ist beispielsweise vom N+ Typ. Die Diodeneinheit 80 enthält eine Diode, wie z.B. eine Freilaufdiode (FWD), die auf der oberen Oberfläche des Halbleitersubstrats 10 und angrenzend an die Transistoreinheit 70 angeordnet ist.
  • In 1A ist ein Bereich in der Nähe eines Chipendes auf einer Kantenseite der Halbleitervorrichtung 100 veranschaulicht, wobei andere Bereiche weggelassen wurden. Zum Beispiel kann ein Kantenabschlussstrukturabschnitt in einem Bereich der Halbleitervorrichtung 100 dieses Beispiels auf einer negativen Seite in der y-Achsenrichtung angeordnet sein. Der Kantenabschlussstrukturabschnitt reduziert eine elektrische Feldstärke auf der oberen Oberfläche des Halbleitersubstrats 10. Der Kantenabschlussstrukturabschnitt enthält zum Beispiel einen Schutzring, eine Feldplatte, eine RESURF-Struktur und eine Struktur, in der diese Elemente kombiniert sind. Es ist zu beachten, dass, obwohl in diesem Beispiel der Einfachheit halber die Kante auf der negativen Seite in der y-Achsenrichtung beschrieben wird, dasselbe für die andere Kante der Halbleitervorrichtung 100 gilt.
  • Das Halbleitersubstrat 10 kann ein Siliziumsubstrat oder ein Siliziumkarbidsubstrat oder ein Nitrid-Halbleitersubstrat, zum Beispiel aus Galliumnitrid, oder ähnliches vorgesehen sein. Das Halbleitersubstrat 10 in diesem Beispiel ist ein Siliziumsubstrat.
  • Die Halbleitervorrichtung 100 dieses Beispiels enthält an einer Stirnseite 21 des Halbleitersubstrats 10 Gate-Grabenabschnitte 40, Blind-Grabenabschnitte 30, Emitterbereiche 12, einen Basisbereich 14, Kontaktbereiche 15 und einen Wannenbereich 17. Die Stirnseite 21 wird später beschrieben. Außerdem enthält die Halbleitervorrichtung 100 dieses Beispiels eine Emitterelektrode 52 und eine Gate-Metallschicht 50, die oberhalb der Stirnseite 21 des Halbleitersubstrats 10 angeordnet sind.
  • Die Emitterelektrode 52 ist über den Gate-Grabenabschnitten 40, den Blind-Grabenabschnitten 30, den Emitterbereichen 12, dem Basisbereich 14, den Kontaktbereichen 15 und dem Wannenbereich 17 angeordnet. Währenddessen ist die Gate-Metallschicht 50 über den Gate-Grabenabschnitten 40 und dem Wannenbereich 17 angeordnet.
  • Die Emitterelektrode 52 und die Gate-Metallschicht 50 sind aus einem metallhaltigen Material ausgebildet. Zum Beispiel können zumindest einige Bereiche der Emitterelektrode 52 aus Aluminium, einer Aluminium-Silizium-Legierung oder einer Aluminium-Silizium-Kupfer-Legierung ausgebildet sein. Zumindest einige Bereiche der Gate-Metallschicht 50 können aus Aluminium, einer Aluminium-Silizium-Legierung oder einer Aluminium-Silizium-Kupfer-Legierung ausgebildet sein. Die Emitterelektrode 52 und die Gate-Metallschicht 50 können ein Barrieremetall enthalten, das aus Titan, einer Titanverbindung oder Ähnlichem in einer Schicht unterhalb der aus Aluminium oder Ähnlichem gebildeten Bereiche ausgebildet ist. Die Emitterelektrode 52 und die Gate-Metallschicht 50 sind getrennt voneinander angeordnet.
  • Die Emitterelektrode 52 und die Gate-Metallschicht 50 sind oberhalb des Halbleitersubstrats 10 angeordnet, wobei eine dielektrische Zwischenschicht 38 dazwischen angeordnet ist. In 1A ist die dielektrische Zwischenschicht 38 nicht dargestellt. Kontaktlöcher 54, Kontaktlöcher 55 und Kontaktlöcher 56 sind so angeordnet, dass sie sich durch die dielektrische Zwischenschicht 38 erstrecken.
  • Jedes der Kontaktlöcher 55 verbindet die Gate-Metallschicht 50 und einen Gate-Leiter in der Transistoreinheit 70 miteinander. Im Inneren des Kontaktlochs 55 ein aus Wolfram oder dergleichen bestehender Steckkontakt ausgebildet sein.
  • Jedes der Kontaktlöcher 56 verbindet die Emitterelektrode 52 und einen Blindleiter in dem Blind-Grabenabschnitt 30 miteinander. Im Inneren des Kontaktlochs 56 kann ein aus Wolfram oder dergleichen bestehender Steckkontakt ausgebildet sein.
  • Die Steckverbinder 25 verbinden eine Stirnseite, wie die Emitterelektrode 52 oder die Gate-Metallschicht 50, und das Halbleitersubstrat 10 elektrisch miteinander. In einem Beispiel sind die Steckverbinder 25 zwischen der Gate-Metallschicht 50 und dem Gate-Leiter angeordnet. Die Steckverbinder 25 sind auch zwischen der Emitterelektrode 52 und dem Blindleiter angeordnet. Die Steckverbinder 25 bestehen aus einem leitfähigen Material wie Polysilizium, das mit Verunreinigungen dotiert ist. In diesem Fall bestehen die Steckverbinder 25 aus Polysilizium (N+), das mit Verunreinigungen vom Typ N dotiert ist. Die Steckverbinder 25 sind oberhalb der Stirnseite 21 des Halbleitersubstrats 10 angeordnet, wobei zwischen den Steckverbindern 25 und der Stirnseite 21 eine isolierende Schicht, z. B. eine Oxidschicht, eingefügt ist.
  • Die Gate-Grabenabschnitte 40 sind in vorher festgelegten Abständen entlang einer vorher festgelegten Arrayrichtung (in diesem Beispiel die X-Achsenrichtung) angeordnet. Jeder der Gate-Grabenabschnitte 40 dieses Beispiels kann zwei Erstreckungsabschnitte 41 enthalten, die sich entlang einer Erstreckungsrichtung (in diesem Beispiel die Y-Achsen-Richtung) parallel zur Stirnseite 21 des Halbleitersubstrats 10 und senkrecht zur Arrayrichtung erstrecken, sowie einen Verbindungsabschnitt 43, der die beiden Erstreckungsabschnitte 41 verbindet.
  • Vorzugsweise ist zumindest ein Teil des Verbindungsabschnitts 43 so ausgebildet, dass er eine gekrümmte Form aufweist. Die Enden der beiden Erstreckungsabschnitte 41 des Gate-Grabenabschnitts 40 sind miteinander verbunden, so dass eine elektrische Feldstärke an den Enden der Erstreckungsabschnitte 41 reduziert werden kann. An dem Verbindungsabschnitt 43 des Gate-Grabenabschnitts 40 kann die Gate-Metallschicht 50 mit dem Gate-Leiter verbunden werden.
  • Die Blind-Grabenabschnitte 30 sind Grabenabschnitte, die elektrisch mit der Emitterelektrode 52 verbunden sind. In ähnlicher Weise wie die Gate-Grabenabschnitte 40 sind die Blind-Grabenabschnitte 30 in vorher festgelegten Abständen entlang einer Arrayrichtung (in diesem Beispiel die X-Achsenrichtung) angeordnet. Ähnlich wie die Gate-Grabenabschnitte 40 können die Blind-Grabenabschnitte 30 in diesem Beispiel an der Stirnseite 21 des Halbleitersubstrats 10 eine U-Form aufweisen. Das heißt, jeder der Blind-Grabenabschnitte 30 kann zwei sich entlang der Erstreckungsrichtung erstreckende Abschnitte 31 und einen Verbindungsabschnitt 33 enthalten, der die beiden sich erstreckenden Abschnitte 31 verbindet.
  • Die Transistoreinheit 70 dieses Beispiels hat eine Konfiguration, bei der die beiden Gate-Grabenabschnitte 40 und die drei Blind-Grabenabschnitte 30 wiederholt angeordnet sind. Das heißt, die Transistoreinheit 70 dieses Beispiels enthält die Gate-Grabenabschnitte 40 und die Blind-Grabenabschnitte 30 in einem Verhältnis von 2:3. Zum Beispiel enthält die Transistoreinheit 70 einen sich erstreckenden Abschnitt 31 zwischen zwei Erstreckungsabschnitten 41. Außerdem enthält die Transistoreinheit 70 zwei sich erstreckende Abschnitte 31, die an den Gate-Grabenabschnitt 40 angrenzen.
  • Das Verhältnis der Gate-Grabenabschnitte 40 und der Blind-Grabenabschnitte 30 ist jedoch nicht auf dieses Beispiel begrenzt. Das Verhältnis der Gate-Grabenabschnitte 40 und der Blind-Grabenabschnitte 30 kann 1:1 oder 2:4 betragen. Alternativ kann die Transistoreinheit 70 eine sogenannte Full-Gate-Struktur aufweisen, bei der keine Blind-Grabenabschnitte 30, sondern nur die Gate-Grabenabschnitte 40 vorgesehen sind.
  • Der Wannenbereich 17 ist ein Bereich des zweiten Leitfähigkeitstyps, der näher an der Stirnseite 21 des Halbleitersubstrats 10 angeordnet ist als ein später beschriebener Driftbereich 18. Der Wannenbereich 17 ist ein Beispiel für einen Wannenbereich, der an der Randseite der Halbleitervorrichtung 100 angeordnet ist. Der Wannenbereich 17 ist beispielsweise vom P+ Typ. Der Wannenbereich 17 ist in einem vorher festgelegten Bereich von einem Ende eines aktiven Bereichs auf einer Seite ausgebildet, auf der die Gate-Metallschicht 50 angeordnet ist. Die Diffusionstiefe des Wannenbereichs 17 kann größer sein als die Tiefen der Gate-Grabenabschnitte 40 und der Blind-Grabenabschnitte 30. Einige Bereiche der Gate-Grabenabschnitte 40 und der Blind-Grabenabschnitte 30 auf der Seite der Gate-Metallschicht 50 sind in dem Wannenbereich 17 ausgebildet. Die Endböden der Gate-Grabenabschnitte 40 und der Blind-Grabenabschnitte 30 in der sich erstreckenden Richtung können mit dem Wannenbereich 17 umhüllt sein.
  • In der Transistoreinheit 70 ist das Kontaktloch 54 über den Emitterbereiche 12 und den Kontaktbereichen 15 ausgebildet. In der Diodeneinheit 80 ist das Kontaktloch 54 außerdem oberhalb des Basisbereichs 14 angeordnet. In dem Randteil 90 ist das Kontaktloch 54 oberhalb des Kontaktbereichs 15 angeordnet. In der Diodeneinheit 80 ist das Kontaktloch 54 oberhalb des Basisbereichs 14 angeordnet. Keines der Kontaktlöcher 54 ist oberhalb der Wannenbereiche 17 angeordnet, die an beiden Enden in Richtung der Y-Achse angeordnet sind. Auf diese Weise werden ein oder mehrere Kontaktlöcher 54 in der dielektrischen Zwischenschicht ausgebildet. Das eine oder die mehreren Kontaktlöcher 54 können so angeordnet sein, dass sie sich in der Erstreckungsrichtung erstrecken.
  • Grabenkontakte 27 verbinden die Emitterelektrode 52 und das Halbleitersubstrat 10 elektrisch miteinander. Die Grabenkontakte 27 sind in den Kontaktlöchern 54 angeordnet. Die Grabenkontakte 27 sind so angeordnet, dass sie sich in der Erstreckungsrichtung erstrecken.
  • Ein abschließendes Ende 28 ist ein Ende von jedem der Grabenkontakte 27 in der Erstreckungsrichtung. Das abschließende Ende 28 ist in einem Bereich angeordnet, in dem der Kontaktbereich 15 an der Stirnseite 21 in einem Mesa-Abschnitt 71 ausgebildet ist. Das abschließende Ende 28 kann in einem Bereich angeordnet sein, in dem der Kontaktbereich 15 an der Stirnseite 21 in einem Mesa-Abschnitt 81 oder einem Mesa-Abschnitt 91 ausgebildet ist.
  • Der Randteil 90 ist in der Transistoreinheit 70 angeordnet und ist ein Bereich, der an die Diodeneinheit 80 angrenzt. Der Randteil 90 enthält den Kontaktbereich 15. Der Randteil 90 enthält in diesem Beispiel nicht den Emitterbereich 12. In einem Beispiel ist ein Grabenabschnitt des Randteils 90 der Blind-Grabenabschnitt 30. Der Randteil 90 dieses Beispiels ist so angeordnet, dass die Blind-Grabenabschnitte 30 an beiden Enden in der x-Achsenrichtung vorhanden sind.
  • Der Mesa-Abschnitt 71, der Mesa-Abschnitt 91 und der Mesa-Abschnitt 81 sind Mesa-Abschnitte, die benachbart zu den Grabenabschnitten in einer Ebene parallel zur Stirnseite 21 des Halbleitersubstrats 10 angeordnet sind. Der Mesa-Abschnitt kann ein Abschnitt des Halbleitersubstrats 10 sein, der sich zwischen zwei benachbarten Grabenabschnitten befindet, und kann ein Abschnitt sein, der sich von der Stirnseite 21 des Halbleitersubstrats 10 bis zu einer Tiefe des tiefsten Bodens jedes der Grabenabschnitte erstreckt. Ein sich erstreckender Abschnitt jedes der Grabenabschnitte kann als ein einziger Grabenabschnitt betrachtet werden. Das heißt, ein Bereich, der zwischen zwei sich erstreckenden Abschnitten liegt, kann als ein Mesa-Abschnitt angesehen werden.
  • In der Transistoreinheit 70 ist der Mesa-Abschnitt 71 benachbart zu mindestens einem der Blind-Grabenabschnitte 30 oder den Gate-Grabenabschnitten 40 angeordnet. An der Stirnseite 21 des Halbleitersubstrats 10 enthält der Mesa-Abschnitt 71 den Wannenbereich 17, die Emitterbereiche 12, den Basisbereich 14 und die Kontaktbereiche 15. In dem Mesa-Abschnitt 71 sind die Emitterbereiche 12 und die Kontaktbereiche 15 abwechselnd in der erstreckenden Richtung angeordnet.
  • Der Mesa-Abschnitt 91 ist in dem Randteil 90 angeordnet. An der Stirnseite 21 des Halbleitersubstrats 10 enthält der Mesa-Abschnitt 91 die Kontaktbereiche 15. Der Mesa-Abschnitt 91 dieses Beispiels enthält den Basisbereich 14 und den Wannenbereich 17 auf der negativen Seite in Richtung der Y-Achse.
  • In der Diodeneinheit 80 ist der Mesa-Abschnitt 81 in einem Bereich angeordnet, der sich zwischen benachbarten Blind-Grabenabschnitten 30 befindet. An der Stirnseite 21 des Halbleitersubstrats 10 enthält der Mesa-Abschnitt 81 die Kontaktbereiche 15. Der Mesa-Abschnitt 81 dieses Beispiels enthält den Basisbereich 14 und den Wannenbereich 17 auf der negativen Seite in Richtung der Y-Achse.
  • In der Transistoreinheit 70 und der Diodeneinheit 80 ist der Basisbereich 14 ein Bereich des zweiten Leitfähigkeitstyps, der an der Stirnseite 21 des Halbleitersubstrats 10 angeordnet ist. Der Basisbereich 14 ist beispielsweise vom P-Typ. An der Stirnseite 21 des Halbleitersubstrats 10 können die Basisbereiche 14 an beiden Enden der Mesa-Abschnitte 71 und des Mesa-Abschnitts 91 in Richtung der Y-Achse angeordnet sein. Es ist zu beachten, dass 1A nur eines der Enden des Basisbereichs 14 in der Y-Achsenrichtung veranschaulicht.
  • Die Emitterbereiche 12 sind Bereiche des ersten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als der Driftbereich 18. Die Emitterbereiche 12 dieses Beispiels sind beispielsweise vom N+ Typ. Ein Beispiel für Dotierstoffe in den Emitterbereichen 12 ist Arsen (As). An der Stirnseite 21 des Mesa-Abschnitts 71 sind die Emitterbereiche 12 in Kontakt mit dem Gate-Grabenabschnitt 40 angeordnet. Die Emitterbereiche 12 können so angeordnet sein, dass sie sich in der x-Achsenrichtung von einem der beiden Grabenabschnitte, zwischen denen der Mesa-Abschnitt 71 angeordnet ist, zum anderen erstrecken. Die Emitterbereiche 12 sind auch unterhalb der Kontaktlöcher 54 angeordnet.
  • Die Emitterbereiche 12 können in Kontakt mit den Blind-Grabenabschnitten 30 stehen oder auch nicht. In diesem Beispiel stehen die Emitterbereiche 12 in Kontakt mit den Blind-Grabenabschnitten 30. Die Emitterbereiche 12 müssen nicht unbedingt in dem Mesa-Abschnitt 81 und dem Mesa-Abschnitt 91 angeordnet sein.
  • Die Kontaktbereiche 15 sind Bereiche des zweiten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als der Basisbereich 14. Die Kontaktbereiche 15 dieses Beispiels sind beispielsweise vom P+ Typ. Die Kontaktbereiche 15 dieses Beispiels sind an der Stirnseite 21 der Mesa-Abschnitte 71, des Mesa-Abschnitts 81 und des Mesa-Abschnitts 91 angeordnet. Die Kontaktbereiche 15 können in der x-Achsenrichtung von einem der beiden Grabenabschnitte, zwischen denen der Mesa-Abschnitt 71, der Mesa-Abschnitt 81 oder der Mesa-Abschnitt 91 angeordnet ist, zum anderen angeordnet sein. Die Kontaktbereiche 15 können in Kontakt mit den Gate-Grabenabschnitten 40 stehen oder auch nicht. Die Kontaktbereiche 15 können in Kontakt mit den Blind-Grabenabschnitten 30 stehen oder auch nicht. In diesem Beispiel stehen die Kontaktbereiche 15 in Kontakt mit den Blind-Grabenabschnitten 30 und den Gate-Grabenabschnitten 40. Die Kontaktbereiche 15 sind auch unterhalb der Kontaktlöchern 54 angeordnet.
  • 1B ist ein Diagramm, das ein Beispiel eines a-a'-Querschnitts von 1A veranschaulicht. Der a-a'-Querschnitt ist eine XZ-Ebene, die durch die Emitterbereiche 12 in der Transistoreinheit 70 hindurchtritt. In dem a-a'-Querschnitt enthält die Halbleitervorrichtung 100 dieses Beispiels das Halbleitersubstrat 10, die dielektrische Zwischenschicht 38, die Emitterelektrode 52 und eine Kollektorelektrode 24. Die Emitterelektrode 52 ist oberhalb des Halbleitersubstrats 10 und der dielektrischen Zwischenschicht 38 ausgebildet.
  • Der Driftbereich 18 ist ein Bereich des ersten Leitfähigkeitstyps, der in dem Halbleitersubstrat 10 angeordnet ist. In diesem Beispiel ist der Driftbereich 18 beispielsweise vom N-Typ. Der Driftbereich 18 kann ein verbleibender Bereich im Halbleitersubstrat 10 sein, in dem keine anderen Dotierungsbereiche ausgebildet sind. Das heißt, eine Dotierungskonzentration des Driftbereichs 18 kann eine Dotierungskonzentration des Halbleitersubstrats 10 sein.
  • Ein Dämpferbereich 20 ist ein Bereich des ersten Leitfähigkeitstyps, der unterhalb des Driftbereichs 18 angeordnet ist. Der Dämpferbereich 20 dieses Beispiels ist beispielsweise vom N Typ. Eine Dotierungskonzentration des Dämpferbereichs 20 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Dämpferbereich 20 kann als eine Feld-Sperrschicht fungieren, die eingerichtet ist, um zu verhindern, dass eine Sperrschicht, die sich von einer unteren Oberfläche des Basisbereichs 14 ausbreitet, den Kollektorbereich 22 des zweiten Leitfähigkeitstyps und den Kathodenbereich 82 des ersten Leitfähigkeitstyps erreicht.
  • In der Transistoreinheit 70 ist der Kollektorbereich 22 unterhalb des Dämpferbereichs 20 angeordnet. In der Diodeneinheit 80 ist der Kathodenbereich 82 unterhalb des Dämpferbereichs 20 angeordnet. Eine Grenze zwischen dem Kollektorbereich 22 und dem Kathodenbereich 82 ist eine Grenze zwischen der Transistoreinheit 70 und der Diodeneinheit 80.
  • Die Kollektorelektrode 24 ist auf einer Rückseite 23 des Halbleitersubstrats 10 ausgebildet. Die Kollektorelektrode 24 ist aus einem leitfähigen Material, wie z. B. Metall, ausgebildet.
  • In den Mesa-Abschnitten 71, dem Mesa-Abschnitt 91 und dem Mesa-Abschnitt 81 ist der Basisbereich 14 ein Bereich des zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs 18 angeordnet ist. Der Basisbereich 14 ist in Kontakt mit den Gate-Grabenabschnitten 40 angeordnet. Der Basisbereich 14 kann in Kontakt mit den Blind-Grabenabschnitten 30 stehen.
  • Die Emitterbereiche 12 sind zwischen dem Basisbereich 14 und der Stirnseite 21 angeordnet. Die Emitterbereiche 12 dieses Beispiels sind in den Mesa-Abschnitten 71 angeordnet und nicht in dem Mesa-Abschnitt 81 und dem Mesa-Abschnitt 91 angeordnet. Die Emitterbereiche 12 sind in Kontakt mit den Gate-Grabenabschnitten 40 angeordnet. Die Emitterbereiche 12 können in Kontakt mit den Blind-Grabenabschnitten 30 stehen oder nicht.
  • In dem Mesa-Abschnitt 81 und dem Mesa-Abschnitt 91 sind die Kontaktbereiche 15 oberhalb des Basisbereichs 14 angeordnet. In dem Mesa-Abschnitt 81 und dem Mesa-Abschnitt 91 ist der Kontaktbereich 15 in Kontakt stehend mit den Blind-Grabenabschnitten 30 angeordnet. In einem anderen Querschnitt kann der Kontaktbereich 15 an der Stirnseite 21 der Mesa-Abschnitte 71 angeordnet sein.
  • Jeder der Grabenkontakte 27 hat ein leitfähiges Material, das in das Kontaktloch 54 eingebracht wird. Der Grabenkontakt 27 steht zwischen zwei benachbarten Grabenabschnitten der Mehrzahl der Grabenabschnitte. An der Stirnseite 21 steht der Grabenkontakt 27 in Kontakt mit einer Kontaktschicht 19. Der Grabenkontakt 27 ist in diesem Beispiel von der Stirnseite 21 durch den Emitterbereich 12 angeordnet. Der Grabenkontakt 27 kann aus demselben Material vorgesehen sein wie die Emitterelektrode 52.
  • Ein tiefer gelegener Endbereich des Grabenkontakts 27 ist tiefer als ein tiefer gelegener Endbereich des Emitterbereichs 12. Der Grabenkontakt 27 ist vorgesehen, um den Widerstand des Basisbereichs 14 zu verringern, um die Extraktion von Minoritätsträgern (z.B. positive Löcher) zu erleichtern. Dies kann die Widerstandfähigkeit gegenüber Latch-Up aufgrund der Minoritätsträger verbessern.
  • Der Grabenkontakt 27 hat eine Bodenfläche mit einer im Wesentlichen ebenen Form. Die Unterseite des Grabenkontakts 27 ist mit der Kontaktschicht 19 umhüllt. Der Grabenkontakt 27 hat in diesem Beispiel eine konische Form mit einer geneigten Seitenwand. Die Seitenwand des Grabenkontakts 27 kann jedoch auch im Wesentlichen senkrecht zur Stirnseite 21 angeordnet sein.
  • Die Kontaktschicht 19 ist unterhalb des Grabenkontakts 27 angeordnet. Bei der Kontaktschicht 19 handelt es sich um einen Bereich des zweiten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als der Basisbereich 14. Die Kontaktschicht 19 dieses Beispiels ist beispielsweise vom P+ Typ. Zum Beispiel wird die Kontaktschicht 19 durch das Einbringen von Ionenimplantation von Bor (B) oder Borfluorid (BF2) ausgebildet. Die Kontaktschicht 19 kann die gleiche Dotierungskonzentration aufweisen wie der in Kontaktbereich 15. Die Kontaktschicht 19 verhindert ein Latch-up, indem sie Minoritätsträger reduziert.
  • Die Kontaktschicht 19 ist auf der Seitenwand und der Bodenfläche des Grabenkontakts 27 angeordnet. Die Kontaktschicht 19 dieses Beispiels ist in jedem der Mesa-Abschnitte 71, dem Mesa-Abschnitt 81 und dem Mesa-Abschnitt 91 vorgesehen. Die Kontaktschicht 19 kann so angeordnet sein, dass sie sich in Richtung der y-Achse erstreckt.
  • An der Seitenwand des Grabenkontakts 27 stehen der Emitterbereich 12 und die Kontaktschicht 19 in Kontakt miteinander. Die Seitenwand des Grabenkontakts 27 ist in diesem Beispiel mit dem Emitterbereich 12 und der Kontaktschicht 19 umhüllt. Das heißt, der Grabenkontakt 27 steht nicht in Kontakt mit dem Basisbereich 14.
  • In diesem Beispiel stehen der Emitterbereich 12 und die Kontaktschicht 19 in Kontakt miteinander, so dass die Einbringung von Ladungsträgern aus dem Emitterbereich 12 reduziert werden kann, um die Bruchfestigkeit zu verbessern. Darüber hinaus kann selbst bei hohem Strom in der Halbleitervorrichtung 100 die Extraktionseffizienz von Minoritätsträgern durch die Kontaktschicht 19 verbessert werden, um ein Potential des Basisbereichs 14 zu stabilisieren.
  • Ein Akkumulationsbereich 16 ist ein Bereich des ersten Leitfähigkeitstyps, der näher an der Stirnseite 21 des Halbleitersubstrats 10 angeordnet ist als der Driftbereich 18. Der Akkumulationsbereich 16 dieses Beispiels ist beispielsweise vom N+ Typ. Der Akkumulationsbereich 16 ist in den Transistoreinheiten 70 und der Diodeneinheit 80 vorgesehen. Der Akkumulationsbereich 16 muss jedoch nicht unbedingt vorhanden sein.
  • Ferner ist der Akkumulationsbereich 16 in Kontakt stehend mit dem Gate-Grabenabschnitt 40 angeordnet. Der Akkumulationsbereich 16 kann in Kontakt mit den Blind-Grabenabschnitten 30 stehen oder nicht. Eine Dotierungskonzentration des Akkumulationsbereichs 16 ist höher als die Dotierungskonzentration des Driftbereichs 18. Die Dosiermenge der Ionenimplantation in den Akkumulationsbereich 16 kann gleich oder größer als 1E12 cm-2 und gleich oder kleiner als 1E13 cm-2 sein. Alternativ kann die Dosiermenge der Ionenimplantation in den Akkumulationsbereich 16 gleich oder größer als 3E12 cm-2 und gleich oder kleiner als 6E12 cm-2 sein. Der Akkumulationsbereich 16 wird bereitgestellt, um einen Verstärkungseffekt der Ladungsträgerinjektion (IE-Effekt) zu verstärken, so dass eine Ein-Zustandsspannung der Transistoreinheit 70 verringert werden kann. Es ist zu beachten, dass E eine Potenz von 10 darstellt. Zum Beispiel entspricht 1E12 cm-2 1 × 1012 cm-2.
  • Ein oder mehrere Gate-Grabenabschnitte 40 und ein oder mehrere Blind-Grabenabschnitte 30 sind an der Stirnseite 21 angeordnet. Jeder der Grabenabschnitte ist von der Stirnseite 21 bis zum Driftbereich 18 angeordnet. In einem Bereich, in dem mindestens einer der Emitterbereiche 12, der Basisbereich 14, der Kontaktbereich 15 und der Akkumulationsbereich 16 vorgesehen ist, erstreckt sich jeder der Grabenabschnitte auch durch diese Bereiche und erreicht den Driftbereich 18. Der Grabenabschnitt, der sich durch die Dotierungsbereiche erstreckt, ist nicht auf den Grabenabschnitt begrenzt, der in der Reihenfolge des Ausbildens der Dotierungsbereiche und des anschließenden Ausbildens des Grabenabschnitts hergestellt wird. Der Grabenabschnitt, der sich durch die Dotierungsbereiche erstreckt, enthält den Grabenabschnitt, der durch Ausbilden der Grabenabschnitte und anschließendes Ausbilden der Dotierungsbereiche zwischen den Grabenabschnitten hergestellt wird.
  • Der Gate-Grabenabschnitt 40 enthält einen Gate-Graben, eine Gate-Isolierschicht 42 und einen Gate-Leiter 44, die in der Stirnseite 21 ausgebildet sind. Die Gate-Isolierschicht 42 ist so ausgebildet, dass sie eine Innenwand des Gate-Grabens umhüllt. Die Gate-Isolierschicht 42 kann durch Oxidieren oder Nitrieren eines Halbleiters an der Innenwand des Gate-Grabens ausgebildet werden. Der Gate-Leiter 44 ist auf einer Innenseite der Gate-Isolierschicht 42 innerhalb des Gate-Grabens ausgebildet. Die Gate-Isolierschicht 42 isoliert den Gate-Leiter 44 und das Halbleitersubstrat 10 gegeneinander. Der Gate-Leiter 44 ist aus einem leitenden Material wie Polysilizium ausgebildet. An der Stirnseite 21 ist der Gate-Grabenabschnitt 40 mit der dielektrischen Zwischenschicht 38 umhüllt.
  • Der Gate-Leiter 44 enthält einen Bereich, der dem Basisbereich 14 benachbart auf der Seite des Mesa-Abschnitts 71 in einer Tiefenrichtung des Halbleitersubstrats 10 gegenüberliegt, wobei die Gate-Isolierschicht 42 dazwischen liegt. Wenn eine vorher festgelegte Spannung an den Gate-Leiter 44 angelegt wird, wird eine Inversionsschicht von Elektronen veranlasst, einen Kanal auf einer äußersten Schicht einer Grenzfläche des Basisbereichs 14 auszubilden, die in Kontakt mit dem Gate-Graben steht.
  • Der Blind-Grabenabschnitt 30 kann die gleiche Konfiguration wie der Gate-Grabenabschnitt 40 haben. Der Blind-Grabenabschnitt 30 enthält einen Blindgraben, eine Isolierschicht 32 und einen Blindleiter 34, die an der Stirnseite 21 ausgebildet sind. Die Isolierschicht 32 ist so ausgebildet, dass sie eine Innenwand des Blindgrabens umhüllt. Der Blindleiter 34 ist innerhalb des Blindgrabens ausgebildet und gleichzeitig auf einer Innenseite der Isolierschicht 32 ausgebildet. Die Isolierschicht 32 isoliert den Blindleiter 34 und das Halbleitersubstrat 10 gegeneinander. An der Stirnseite 21 ist der Blind-Grabenabschnitt 30 mit der dielektrischen Zwischenschicht 38 umhüllt.
  • Die dielektrische Zwischenschicht 38 ist an der Stirnseite 21 angeordnet. Die Emitterelektrode 52 ist oberhalb der dielektrischen Zwischenschicht 38 angeordnet. Ein oder mehrere Kontaktlöcher 54, die eingerichtet sind, die Emitterelektrode 52 und das Halbleitersubstrat 10 elektrisch miteinander zu verbinden, sind in der dielektrischen Zwischenschicht 38 angeordnet. Die Kontaktlöcher 55 und die Kontaktlöcher 56 können in ähnlicher Weise angeordnet sein, um sich durch die dielektrische Zwischenschicht 38 zu erstrecken.
  • 1C ist ein Diagramm, das ein Beispiel eines b-b'-Querschnitts von 1A veranschaulicht. Der b-b'-Querschnitt ist eine XZ-Ebene, die durch die Kontaktbereiche 15 in der Transistoreinheit 70 hindurchtritt.
  • In dem b-b'-Querschnitt enthält der Mesa-Abschnitt 71 den Basisbereich 14, den Kontaktbereich 15, den Akkumulationsbereich 16 und die Kontaktschicht 19. Der Mesa-Abschnitt 91 enthält den Kontaktbereich 15, den Akkumulationsbereich 16 und die Kontaktschicht 19 in ähnlicher Weise wie im a-a'-Querschnitt. Im b-b'-Querschnitt hat der Mesa-Abschnitt 71 die gleiche Konfiguration wie der Mesa-Abschnitt 91. Der Mesa-Abschnitt 81 enthält den Basisbereich 14, den Kontaktbereich 15, den Akkumulationsbereich 16 und die Kontaktschicht 19 in ähnlicher Weise wie im Fall des a-a'-Querschnitts.
  • 1D veranschaulicht ein Beispiel für eine vergrößerte Ansicht der Umgebung des Grabenkontakts 27. In diesem Beispiel erfolgt die Beschreibung anhand des Mesa-Abschnitts 71 zwischen dem Blind-Grabenabschnitt 30 und dem Gate-Grabenabschnitt 40. Der Mesa-Abschnitt 81 oder der Mesa-Abschnitt 91 kann jedoch eine ähnliche Konfiguration aufweisen.
  • Eine Mesa-Breite WM ist eine Breite des Mesa-Abschnitts in Richtung der X-Achse. Der Mesa-Abschnitt 71, der Mesa-Abschnitt 81 und der Mesa-Abschnitt 91 können die gleiche Mesa-Breite WM haben. Die Mesa-Breite WM ist in diesem Beispiel gleich oder größer als 0,8 µm und gleich oder kleiner als 1,5 µm.
  • Eine Länge A ist eine Länge des Kontakts zwischen dem tiefer gelegenen Endbereich des Emitterbereichs 12 und dem Basisbereich 14 in der Arrayrichtung. Zum Beispiel ist die Länge A größer als 0,1 µm und kleiner als 0,3 µm.
  • Die Länge B ist ein kürzester Abstand zwischen der Kontaktschicht 19 und einem benachbarten Grabenabschnitt der Mehrzahl der Grabenabschnitte. Die Kontaktschicht 19 ist von dem benachbarten Grabenabschnitt so beabstandet, dass sie einen Kanal ausbildet. Zum Beispiel ist die Länge B gleich oder größer als 0,1 µm. Dadurch kann die Bruchfestigkeit verbessert und gleichzeitig ein Einfluss auf die Gate-Schwellenspannung Vth vermieden werden.
  • Die Länge A ist größer als die Länge B. Das heißt, der Basisbereich 14, durch den Minoritätsträger hindurchgehen, hat eine geringere Breite als eine untere Oberfläche des Emitterbereichs 12. Dies erleichtert die Extraktion der Minoritätsträger in der Kontaktschicht 19, bevor die Minoritätsträger in die Nähe des Emitterbereichs 12 gelangen.
  • Ein Erstreckungsbereich E ist ein Bereich in der Kontaktschicht 19, der sich über den tiefer gelegenen Endbereich des Emitterbereichs 12 hinaus bis zur Seite der Stirnseite 21 erstreckt. Der Erstreckungsbereich E ist vorgesehen, um den Emitterbereich 12 und die Kontaktschicht 19 zuverlässig in Kontakt zu bringen. Darüber hinaus wird die Extraktionseffizienz der Minoritätsträger verbessert, um so die Verhinderung eines Latch-up zu erleichtern.
  • Eine Länge C ist eine Differenz zwischen einer Tiefe eines oberen Endes der Kontaktschicht 19 und einer Tiefe des tiefer gelegenen Endbereichs des Emitterbereichs 12. Das heißt, die Länge C gibt an, wie weit sich der Erstreckungsbereich E in den Emitterbereich 12 hinein erstreckt. Je größer die Länge C ist, desto weiter erstreckt sich die Kontaktschicht 19 in den Emitterbereich 12 hinein.
  • Eine Länge D ist ein maximaler Abstand von einem Seitenwandboden 29 des Grabenkontakts 27 zu der Kontaktschicht 19 in der Arrayrichtung. Die Länge D ist in diesem Beispiel größer als die Länge B. Das heißt, die Kontaktschicht 19 steht näher an dem Grabenabschnitt als der Seitenwandboden 29 des Grabenkontakts 27. Dies erleichtert die Führung der Minoritätsträger zur Kontaktschicht 19, so dass eine Menge der Minoritätsträger, die zwischen der Kontaktschicht 19 und dem Grabenabschnitt stehen und sich zum Emitterbereich 12 bewegen, reduziert werden kann.
  • Der Grabenkontakt 27 hat eine konkave Bodenfläche, die zur Rückseite 23 hin zurückgesetzt ist. Die konkave Bodenfläche des Grabenkontakts 27 dieses Beispiels ist von der Seitenwandboden 29 in Richtung der Mitte des Grabenkontakts 27 vertieft. Die Bodenfläche des Grabenkontakts 27 kann bogenförmig vertieft sein. Die konkave Bodenfläche des Grabenkontakts 27 wird durch Ätzen ausgebildet, um das Kontaktloch 54 des Grabenkontakts 27 auszubilden.
  • Eine Länge L1 ist eine Differenz zwischen dem tiefer gelegenen Endbereich des Emitters 12 und der unteren Oberfläche des Grabenkontakts 27. Je größer die Länge L1 ist, desto weiter steht der Grabenkontakt 27 in Kontakt mit dem Emitterbereich 12, wodurch die Extraktion der Minoritätsträger erleichtert wird. In der Halbleitervorrichtung 100 dieses Beispiels steht die Kontaktschicht 19 in Kontakt mit dem Emitterbereich 12, so dass selbst bei einer größeren Länge L1 verhindert werden kann, dass die Ladungsträger aus dem Emitterbereich 12 eingebracht werden.
  • Eine Länge L2 ist ein Abstand von der Stirnseite 21 zu einem oberen Ende des Blindleiters 34 oder einem oberen Ende des Gate-Leiters 44. Wenn der Blindleiter 34 oder der Gate-Leiter 44 am oberen Ende eine Ausnehmung aufweist, kann die Länge L2 ein Abstand von der Stirnseite 21 zu einem obersten Ende des Blindleiters 34 oder des Gate-Leiters 44 sein. Zum Beispiel ist die Länge L2 gleich oder größer als 0,1 µm und gleich oder kleiner als 0,4 µm.
  • Eine Tiefe D12 ist eine Tiefe von der Stirnseite 21 bis zum tiefer gelegenen Endbereich des Emitterbereichs 12. Zum Beispiel ist die Tiefe D12 gleich oder größer als 0,3 µm und gleich oder kleiner als 0,7 µm. Die Tiefe D12 kann größer sein als die Länge L2. Das heißt, der Emitterbereich 12 ist so angeordnet, dass er sich von der Stirnseite 21 bis zu einer Tiefe erstreckt, die dem Blindleiter 34 oder dem Gate-Leiter 44 gegenüberliegt.
  • Die Tiefe D27 ist eine Tiefe von der Stirnseite 21 bis zur unteren Oberfläche des Grabenkontakts 27. Die Tiefe D27 ist in diesem Beispiel eine Tiefe von der Stirnseite 21 bis zu einem tiefer gelegenen Endbereich der Seitenwand des Grabenkontakts 27. Die Tiefe D27 ist größer als die Tiefe D12. Zum Beispiel ist die Tiefe D27 gleich oder größer als 0,5 µm und gleich oder kleiner als 1,0 µm.
  • 1E veranschaulicht ein Beispiel für eine Dotierungskonzentrationsverteilung in der Nähe des Grabenkontakts 27. Die vertikale Achse stellt eine Dotierungskonzentration (cm-2) dar, und die horizontale Achse stellt einen Abstand (µm) vom oberen Ende der Kontaktschicht 19 in Tiefenrichtung dar. Die durchgehende Linie zeigt eine Dotierungskonzentrationsverteilung an einer Z-Z'-Position an. Die gestrichelte Linie zeigt eine Dotierungskonzentration im Emitterbereich 12 in der gleichen Tiefe an, die durch die feste Linie angegeben ist.
  • Die Kontaktschicht 19 wird durch das Einbringen von Ionen durch den Grabenkontakt 27 ausgebildet. Obwohl die Kontaktschicht 19 einen einzigen Peak aufweist, kann die Kontaktschicht 19 mehrere Peaks haben. Eine Position des Peaks der Kontaktschicht 19 kann an einer Stelle ausgebildet sein, die tiefer als der tiefer gelegene Endbereich des Emitterbereichs 12 liegt. Der Peak der Kontaktschicht 19 beträgt in diesem Beispiel etwa 1E20 cm-2.
  • Es ist zu beachten, dass die Dotierungskonzentrationsverteilung in diesem Beispiel nur ein Beispiel darstellt. Um die Halbleitervorrichtung 100, die in der vorliegenden Beschreibung offenbart ist, zu bereitzustellen, können beispielsweise ein Betrag und eine Tiefe des Dotierkonzentrationspeaks in geeigneter Weise geändert werden.
  • 1F veranschaulicht ein Beispiel einer vergrößerten Querschnittsansicht der Umgebung des abschließenden Endes 28. Diese Ansicht veranschaulicht eine XZ-Ebene, die durch das abschließende Ende 28 hindurchtritt.
  • Eine Seitenwand des abschließenden Endes 28 des Grabenkontakts 27 ist mit einem Bereich des zweiten Leitfähigkeitstyps umhüllt. Die Seitenwand des abschließenden Endes 28 des Grabenkontakts 27 dieses Beispiels ist mit dem Kontaktbereich 15 und der Kontaktschicht 19 umhüllt. Auf diese Weise kann die Kontaktschicht 19 in Kontakt mit dem Emitterbereich 12 oder in Kontakt mit dem Kontaktbereich 15 stehen.
  • Eine Länge A' ist eine Länge des Kontakts zwischen einem tiefer gelegenen Endbereich des Kontaktbereichs 15 und dem Basisbereich 14 in der Arrayrichtung. Zum Beispiel ist die Länge A größer als 0,1 µm und kleiner als 0,3 µm.
  • Eine Tiefe D15 ist eine Tiefe von der Stirnseite 21 bis zum tiefer gelegenen Endbereich des Kontaktbereichs 15. Zum Beispiel ist die Tiefe D15 gleich oder größer als 0,3 µm und gleich oder kleiner als 0,7 µm. Die Tiefe D15 kann größer sein als die Länge L2. Außerdem kann die Tiefe D15 gleich oder verschieden von der Tiefe D12 des Emitterbereichs 12 sein.
  • 2 veranschaulicht ein Beispiel für eine vergrößerte Ansicht der Umgebung des Grabenkontakts 27. Die Kontaktschicht 19 dieses Beispiels enthält zwei Kontaktschichten, nämlich eine Kontaktschicht 19a und eine Kontaktschicht 19b. Die Kontaktschicht 19a ist ein Beispiel für eine erste Kontaktschicht, und die Kontaktschicht 19b ist ein Beispiel für eine zweite Kontaktschicht.
  • Die Kontaktschicht 19a ist an der Seitenwand des Grabenkontakts 27 angeordnet. Die Kontaktschicht 19a steht in Kontakt mit dem Emitterbereich 12. Die Kontaktschicht 19a enthält den Erstreckungsbereich E, der sich in Richtung der Stirnseite 21 über den tiefer gelegenen Endbereich des Emitterbereichs 12 hinaus erstreckt. Selbst wenn der Grabenkontakt 27 so angeordnet ist, dass er vom Emitterbereich 12 zur Rückseite 23 hin vorsteht, steht die Kontaktschicht 19a in Kontakt mit dem Emitterbereich 12. Folglich kann die Extraktionseffizienz der Minoritätsträger verbessert werden, um ein Latch-up zu verhindern.
  • Die Kontaktschicht 19b ist an der Seitenwand des Grabenkontakts 27 und unterhalb der Kontaktschicht 19a angeordnet. Die Kontaktschicht 19b ist an der Seitenwand des Grabenkontakts 27 angeordnet und steht in Kontakt mit der Kontaktschicht 19a. Das heißt, die Seitenwand des Grabenkontakts 27 ist mit dem Emitterbereich 12, der Kontaktschicht 19a und der Kontaktschicht 19b umhüllt.
  • Eine Dotierungskonzentration der Kontaktschicht 19a kann gleich einer Dotierungskonzentration der Kontaktschicht 19b sein. Außerdem können die Dotierungskonzentrationen der Kontaktschicht 19a und der Kontaktschicht 19b gleich einer Dotierungskonzentration des Kontaktbereichs 15 sein. Alternativ dazu kann die Dotierungskonzentration der Kontaktschicht 19a niedriger sein als die Dotierungskonzentration der Kontaktschicht 19b.
  • Eine Länge B1 ist der kürzeste Abstand zwischen der Kontaktschicht 19a und einem benachbarten Grabenabschnitt aus der Mehrzahl der Grabenabschnitte. Eine Länge B2 ist der kürzeste Abstand zwischen der Kontaktschicht 19b und einem benachbarten Grabenabschnitt aus der Mehrzahl der Grabenabschnitte. Die Länge B1 ist größer als die Länge B2. Dadurch kann die Kontaktschicht 19b die Minoritätsträger zuverlässig herausziehen.
  • 3 veranschaulicht ein Beispiel für eine vergrößerte Querschnittsansicht der Umgebung des abschließenden Endes 28. Diese Ansicht veranschaulicht eine XZ-Ebene, die durch das abschließende Ende 28 hindurchtritt. In diesem Beispiel wird insbesondere ein Unterschied zu der Querschnittsansicht von 1D beschrieben.
  • Die Seitenwand des abschließenden Endes 28 ist mit einem Bereich des zweiten Leitfähigkeitstyps umhüllt. Die Kontaktschicht 19 ist bei diesem Beispiel an der Seitenwand des abschließenden Endes 28 angeordnet. Die Seitenwand des abschließenden Endes 28 ist mit dem Basisbereich 14, dem Kontaktbereich 15 und der Kontaktschicht 19 umhüllt. Auf diese Weise kann, wenn der Kontaktbereich 15 in der Stirnseite 21 angeordnet ist, die Kontaktschicht 19 getrennt vom Kontaktbereich 15 angeordnet werden.
  • 4A veranschaulicht ein Beispiel für eine Draufsicht auf die Halbleitervorrichtung 100 gemäß einem Beispiel. Die Halbleitervorrichtung 100 dieses Beispiels unterscheidet sich von der Draufsicht in 1A dadurch, dass die abschließenden Enden 28 der Stirnseite 21 in den Emitterbereichen 12 angeordnet sind. In diesem Beispiel wird insbesondere ein Unterschied zur Draufsicht von 1A beschrieben.
  • In jedem der Mesa-Abschnitte 71 ist der Basisbereich 14 angrenzend an den Emitterbereich 12 angeordnet. An der Stirnseite 21 sind die Emitterbereiche 12 und die Kontaktbereiche 15 in Richtung der y-Achse abwechselnd angeordnet. Die abschließenden Enden 28 dieses Beispiels sind in Bereichen angeordnet, in denen die Emitterbereiche 12 ausgebildet sind.
  • 4B veranschaulicht ein Beispiel für eine vergrößerte Querschnittsansicht der Umgebung des abschließenden Endes 28 in 4A. Diese Ansicht veranschaulicht eine XZ-Ebene, die durch das abschließende Ende 28 hindurchtritt. Die Halbleitervorrichtung 100 dieses Beispiels unterscheidet sich von der Querschnittsansicht in 1F dadurch, dass der Emitterbereich 12 in der Stirnseite 21 des abschließenden Endes 28 angeordnet ist. In diesem Beispiel wird insbesondere ein Unterschied zur Querschnittsansicht von 1F beschrieben.
  • Die Seitenwand des abschließenden Endes 28 des Grabenkontakts 27 ist mit dem Emitterbereich 12 und der Kontaktschicht 19 umhüllt. Wie in 1D veranschaulicht, ist die Kontaktschicht 19 in Kontakt mit dem Emitterbereich 12 angeordnet.
  • 5 veranschaulicht ein Beispiel für ein Verfahren zur Herstellung der Kontaktschicht 19 in einer einschichtigen Konfiguration.
  • In Schritt S100 werden der Emitterbereich 12 und der Basisbereich 14 in dem Halbleitersubstrat 10 ausgebildet. Ferner wird die dielektrische Zwischenschicht 38 auf einer oberen Oberfläche des Emitterbereichs 12 an der Stirnseite 21 ausgebildet.
  • In Schritt S102 wird das Kontaktloch 54 durch Ätzen durch den Emitterbereich 12 zum Basisbereich 14 ausgebildet. In diesem Schritt wird eine Oxidschichtmaske über dem Halbleitersubstrat 10 durch Ätzen der dielektrischen Zwischenschicht 38 ausgebildet.
  • In Schritt S104 wird unter Verwendung der dielektrischen Zwischenschicht 38 als Maske die Ionenimplantation ausgeführt, um die Kontaktschicht 19 auszubilden. Die gestrichelte Linie zeigt einen Bereich an, in dem ein Dotierstoff für die Kontaktschicht 19 eingebracht wurde.
  • In Schritt S106 wird die Kontaktschicht 19 durch eine Wärmebehandlung ausgebildet. Die Kontaktschicht 19 kann so angeordnet werden, dass sie sich durch die Wärmebehandlung in den Emitterbereich 12 erstreckt. So stehen der Emitterbereich 12 und die Kontaktschicht 19 an der Seitenwand des Grabenkontakts 27 in Kontakt miteinander.
  • Es wird beachtet, dass in diesem Beispiel, nachdem das Kontaktloch 54 des Grabenkontakts 27 angeordnet ist, eine Ionenimplantation eingesetzt wird, um die Kontaktschicht 19 auszubilden. Das heißt, da der Dopant für die Kontaktschicht 19 durch das Einbringen der dielektrischen Zwischenschicht 38 als Maske eingebracht wird, wird die Ausrichtungsgenauigkeit der Kontaktschicht 19 bezüglich des Grabenkontakts 27 verbessert.
  • 6 veranschaulicht ein Beispiel für ein Verfahren zum Herstellen der in Kontaktschicht 19 in einer doppelschichtigen Konfiguration.
  • In Schritt S200 wird ein Dopant zur Ausbildung der Kontaktschicht 19a eingebracht. Die gestrichelte Linie zeigt einen Bereich an, in dem der Dotierstoff für die Kontaktschicht 19a eingebracht wurde.
  • In Schritt S202 wird die Kontaktschicht 19a durch eine Wärmebehandlung aktiviert. Die Wärmebehandlung zur Aktivierung der Kontaktschicht 19a kann weggelassen werden, und die Kontaktschicht 19a und die Kontaktschicht 19b können gemeinsam der Wärmebehandlung unterzogen werden.
  • In Schritt S204 wird das Kontaktloch 54 durch Ätzen durch den Emitterbereich 12 zum Basisbereich 14 ausgebildet. Ein Teil der Kontaktschicht 19a verbleibt an einer Seitenwand des Kontaktlochs 54.
  • In Schritt S206 wird ein Dotierstoff zum Ausbilder der Kontaktschicht 19b eingebracht und einer Wärmebehandlung unterzogen. Die Kontaktschicht 19b wird unterhalb der Kontaktschicht 19a ausgebildet. Die gestrichelte Linie zeigt einen Bereich an, in den der Dotierstoff für die Kontaktschicht 19b eingebracht wurde.
  • Eine Einbringungsbreite der Ionenimplantation zum Ausbilden der Kontaktschicht 19a kann kleiner sein als eine Einbringungsbreite der Ionenimplantation zum Ausbilden der Kontaktschicht 19b. Außerdem kann die Dotierungskonzentration der Kontaktschicht 19a niedriger sein als die Dotierungskonzentration der Kontaktschicht 19b. Somit kann die Kontaktschicht 19b in einem größeren Bereich ausgebildet werden als die Kontaktschicht 19a.
  • 7 veranschaulicht eine Konfiguration einer Halbleitervorrichtung 500 gemäß einem vergleichenden Beispiel. In diesem Beispiel ist eine Querschnittsansicht veranschaulicht, die dem a-a'-Querschnitt von 1A entspricht.
  • An einer Seitenwand jedes Grabenkontakts 527 steht eine Kontaktschicht 519 nicht in Kontakt mit einer Emitterbereich 512. Folglich ist es in der Halbleitervorrichtung 500 schwierig, die Einbringung von Ladungsträgern aus dem Emitterbereich 512 zu verhindern.
  • Im Gegensatz dazu steht bei der Halbleitervorrichtung 100 die Kontaktschicht 19 in Kontakt mit dem Emitterbereich 12, so dass die Einbringung von Ladungsträgern aus dem Emitterbereich 12 verhindert werden kann, um die Bruchfestigkeit zu verbessern.
  • Während die vorliegenden Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen begrenzt. Es ist für den Fachmann offensichtlich, dass verschiedene Änderungen und Verbesserungen zu den oben beschriebenen Ausführungsformen hinzugefügt werden können. Es ist auch aus dem Umfang der Ansprüche ersichtlich, dass die Ausführungsformen, die mit solchen Änderungen oder Verbesserungen hinzugefügt werden, im technischen Umfang der Erfindung enthalten sein können.
  • Die in den Ansprüchen, Ausführungsformen oder Diagrammen dargestellten Vorgänge, Verfahren, Schritte und Stufen jedes Verfahrens, das von einer Vorrichtung, einem System, einem Programm und einem Verfahren ausgeführt wird, können in beliebiger Reihenfolge ausgeführt werden, solange die Reihenfolge nicht durch „vor“, „im Voraus“ oder dergleichen angegeben wird und solange das Ergebnis eines vorhergehenden Verfahrens nicht in einem späteren Verfahren verwendet wird. Selbst wenn der Prozessablauf in den Ansprüchen, Ausführungsformen oder Diagrammen mit Ausdrücken wie „zuerst“ oder „als nächstes“ beschrieben wird, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge ausgeführt werden muss.
  • Bezugszeichenliste
    • 10
    Halbleitersubstrat,
    12
    Emitterbereich,
    14
    Basisbereich,
    15
    Kontaktbereich,
    16
    Akkumulationsbereich,
    17
    Wannenbereich,
    18
    Driftbereich,
    19
    Kontaktschicht,
    21
    Stirnseite,
    22
    Kollektorbereich,
    23
    Rückseite,
    24
    Kollektorelektrode,
    25
    Steckverbinder,
    27
    Grabenkontakt,
    28
    abschließendes Ende,
    29
    Seitenwandboden,
    30
    Blind-Grabenabschnitt,
    31
    sich erstreckender Abschnitt,
    32
    Isolierschicht,
    33
    Verbindungsabschnitt,
    34
    Blindleiter,
    38
    dielektrische Zwischenschicht,
    40
    Gate-Grabenabschnitt,
    41
    Erstreckungsabschnitt,
    42
    Gate-Isolierschicht,
    43
    Verbindungsabschnitt,
    44
    Gate-Leiter,
    50
    Gate-Metallschicht,
    52
    Emitterelektrode,
    54
    Kontaktloch,
    55
    Kontaktloch,
    56
    Kontaktloch,
    70
    Transistoreinheit,
    71
    Mesa-Abschnitt,
    80
    Diodeneinheit,
    81
    Mesa-Abschnitt,
    82
    Kathodenbereich,
    90
    Randteil,
    91
    Mesa-Abschnitt,
    100
    Halbleitervorrichtung,
    500
    Halbleitervorrichtung,
    512
    Emitterbereich,
    519
    Kontaktschicht,
    527
    Grabenkontakt
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014158013 A [0002]
    • JP 2013065724 A [0002]
    • WO 2018/052099 A1 [0002]

Claims (20)

  1. Halbleitervorrichtung mit: einen Drift-Bereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der oberhalb des Driftbereichs angeordnet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der oberhalb des Basisbereichs angeordnet ist; eine Mehrzahl von Grabenabschnitten, die in einer vorher festgelegten Arrayrichtung an einer Stirnseite des Halbleitersubstrats angeordnet sind; einen Grabenkontakt, der an der Stirnseite des Halbleitersubstrats zwischen zwei benachbarten Grabenabschnitten der Mehrzahl der Grabenabschnitte angeordnet ist; und eine Kontaktschicht des zweiten Leitfähigkeitstyps, die unterhalb des Grabenkontakts angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist, wobei ein tiefer gelegener Endbereich des Grabenkontakts tiefer angeordnet ist als ein tiefer gelegener Endbereich des Emitterbereichs, und wobei der Emitterbereich und die Kontaktschicht an einer Seitenwand des Grabenkontakts in Kontakt miteinander stehen.
  2. Halbleitervorrichtung gemäß Anspruch 1, wobei in der Arrayrichtung eine Länge des Kontakts zwischen dem tiefer gelegenen Endbereich des Emitterbereichs und dem Basisbereich größer ist als ein kürzester Abstand zwischen der Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten.
  3. Halbleitervorrichtung gemäß Anspruch 1 oder 2, wobei in der Arrayrichtung ein maximaler Abstand von einem Seitenwandboden des Grabenkontakts zu der Kontaktschicht größer ist als ein kürzester Abstand zwischen der Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten.
  4. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 3, wobei ein kürzester Abstand zwischen der Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten gleich oder größer als 0,1 µm ist.
  5. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 4, wobei die Kontaktschicht einen sich erstreckenden Bereich umfasst, der sich über den tiefer gelegenen Endbereich des Emitterbereichs hinaus zur Stirnseite des Halbleitersubstrats erstreckt.
  6. Die Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei der Grabenkontakt eine im Wesentlichen ebene Bodenfläche aufweist.
  7. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 5, wobei der Grabenkontakt eine konkave Bodenfläche aufweist, die in eine hintere Oberflächenseite des Halbleitersubstrats eingelassen ist.
  8. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 7, wobei die Kontaktschicht eine erste Kontaktschicht, die an der Seitenwand des Grabenkontakts angeordnet ist, und eine zweite Kontaktschicht umfasst, die an der Seitenwand des Grabenkontakts und unterhalb der ersten Kontaktschicht angeordnet ist.
  9. Halbleitervorrichtung gemäß Anspruch 8, wobei ein kürzester Abstand zwischen der ersten Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten größer ist als ein kürzester Abstand zwischen der zweiten Kontaktschicht und einem benachbarten Grabenabschnitt der Mehrzahl von Grabenabschnitten.
  10. Halbleitervorrichtung gemäß Anspruch 8 oder 9, wobei eine Dotierungskonzentration der ersten Kontaktschicht niedriger ist als eine Dotierungskonzentration der zweiten Kontaktschicht.
  11. Halbleitervorrichtung gemäß einem der Ansprüche 1 bis 10, wobei der Grabenkontakt so angeordnet ist, dass er sich in einer Richtung der Mehrzahl von Grabenabschnitten erstreckt, und wobei die Kontaktschicht an einer Seitenwand eines abschließenden Endes angeordnet ist, das ein Ende des Grabenkontakts in der Erstreckungsrichtung ist.
  12. Halbleitervorrichtung gemäß Anspruch 11, wobei die Seitenwand des abschließenden Endes mit dem Emitterbereich und der Kontaktschicht umhüllt ist.
  13. Halbleitervorrichtung gemäß Anspruch 11, wobei die Seitenwand des abschließenden Endes mit einem Bereich des zweiten Leitfähigkeitstyps umhüllt ist.
  14. Halbleitervorrichtung gemäß Anspruch 13, ferner mit einem Kontaktbereich des zweiten Leitfähigkeitstyps, der an der Stirnseite des Halbleitersubstrats angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist, wobei die Seitenwand des abschließenden Endes mit dem Kontaktbereich, dem Basisbereich und der Kontaktschicht umhüllt ist.
  15. Halbleitervorrichtung gemäß Anspruch 13, ferner umfassend einen Kontaktbereich des zweiten Leitfähigkeitstyps, der an der Stirnseite des Halbleitersubstrats angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist, wobei die Seitenwand des abschließenden Endes mit dem Kontaktbereich und der Kontaktschicht umhüllt ist.
  16. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren umfasst: Anordnen eines Driftbereichs eines ersten Leitfähigkeitstyps in einem Halbleitersubstrat; Anordnen eines Basisbereichs eines zweiten Leitfähigkeitstyps oberhalb des Driftbereichs; Anordnen eines Emitterbereichs des ersten Leitfähigkeitstyps oberhalb des Basisbereichs; Anordnen einer Mehrzahl von Grabenabschnitten, die in einer vorher festgelegten Arrayrichtung an einer Stirnseite des Halbleitersubstrats anzuordnen sind; Anordnen eines Grabenkontakts an der Stirnseite des Halbleitersubstrats zwischen zwei benachbarten Grabenabschnitten der Mehrzahl von Grabenabschnitten; und Anordnen einer Kontaktschicht des zweiten Leitfähigkeitstyps unterhalb des Grabenkontakts, die eine höhere Dotierungskonzentration als der Basisbereich aufweist, wobei ein tiefer gelegener Endbereich des Grabenkontakts tiefer angeordnet ist als ein tiefer gelegener Endbereich des Emitterbereichs, und wobei der Emitterbereich und die Kontaktschicht an einer Seitenwand des Grabenkontakts in Kontakt miteinander stehen.
  17. Verfahren zum Herstellen der Halbleitervorrichtung gemäß Anspruch 16, ferner umfassend: Einbringen von Ionen, nachdem ein Kontaktloch des Grabenkontakts angeordnet wurde, um die Kontaktschicht auszubilden.
  18. Verfahren zum Herstellen der Halbleitervorrichtung gemäß Anspruch 16 oder 17, ferner umfassend Ausbilden einer Oxidschichtmaske oberhalb des Halbleitersubstrats; und Einbringen von Ionen, um die Kontaktschicht unter Verwendung der Oxidschichtmaske als Maske auszubilden.
  19. Verfahren zum Herstellen der Halbleitervorrichtung gemäß einem der Ansprüche 16 bis 18, ferner umfassend: Ausbilden einer ersten Kontaktschicht an der Seitenwand des Grabenkontakts; und Ausbilden einer zweiten Kontaktschicht an der Seitenwand des Grabenkontakts und unterhalb der ersten Kontaktschicht, wobei eine Einbringungsbreite der Ionenimplantation zum Ausbilden der ersten Kontaktschicht kleiner ist als eine Einbringungsbreite der Ionenimplantation zum Ausbilden der zweiten Kontaktschicht.
  20. Verfahren zum Herstellen der Halbleitervorrichtung gemäß einem der Ansprüche 16 bis 18, ferner umfassend: Ausbilden einer ersten Kontaktschicht auf der Seitenwand des Grabenkontakts; und Ausbilden einer zweiten Kontaktschicht auf der Seitenwand des Grabenkontakts und unterhalb der ersten Kontaktschicht, wobei eine Dotierungskonzentration der ersten Kontaktschicht niedriger ist als eine Dotierungskonzentration der zweiten Kontaktschicht.
DE112021000105.1T 2020-04-16 2021-03-08 Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung Pending DE112021000105T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020073309 2020-04-16
JP2020-073309 2020-04-16
PCT/JP2021/008891 WO2021210293A1 (ja) 2020-04-16 2021-03-08 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112021000105T5 true DE112021000105T5 (de) 2022-06-30

Family

ID=78085302

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021000105.1T Pending DE112021000105T5 (de) 2020-04-16 2021-03-08 Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20220216314A1 (de)
JP (2) JP7384274B2 (de)
CN (1) CN114503280A (de)
DE (1) DE112021000105T5 (de)
WO (1) WO2021210293A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7468786B2 (ja) 2021-05-19 2024-04-16 富士電機株式会社 半導体装置および製造方法
WO2024166492A1 (ja) * 2023-02-07 2024-08-15 富士電機株式会社 半導体装置
WO2024166493A1 (ja) * 2023-02-07 2024-08-15 富士電機株式会社 半導体装置
CN117497574B (zh) * 2023-08-31 2024-05-14 海信家电集团股份有限公司 半导体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065724A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体装置及びその製造方法
JP2014158013A (ja) 2013-01-17 2014-08-28 Denso Corp 半導体装置およびその製造方法
WO2018052099A1 (ja) 2016-09-14 2018-03-22 富士電機株式会社 Ｒｃ－ｉｇｂｔおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008160039A (ja) * 2006-12-26 2008-07-10 Nec Electronics Corp 半導体装置及びその製造方法
US8067798B2 (en) * 2008-03-31 2011-11-29 Rohm Co., Ltd. Semiconductor device
JP2009246225A (ja) * 2008-03-31 2009-10-22 Rohm Co Ltd 半導体装置
CN102576723B (zh) 2009-10-23 2014-09-24 松下电器产业株式会社 半导体装置及其制造方法
JP2018206842A (ja) * 2017-05-31 2018-12-27 ルネサスエレクトロニクス株式会社 半導体装置
JP6958093B2 (ja) * 2017-08-09 2021-11-02 富士電機株式会社 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065724A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体装置及びその製造方法
JP2014158013A (ja) 2013-01-17 2014-08-28 Denso Corp 半導体装置およびその製造方法
WO2018052099A1 (ja) 2016-09-14 2018-03-22 富士電機株式会社 Ｒｃ－ｉｇｂｔおよびその製造方法

Also Published As

Publication number Publication date
US20220216314A1 (en) 2022-07-07
JPWO2021210293A1 (de) 2021-10-21
JP2024010217A (ja) 2024-01-23
JP7384274B2 (ja) 2023-11-21
CN114503280A (zh) 2022-05-13
WO2021210293A1 (ja) 2021-10-21

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102017209017B4 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen einer Siliciumcarbid-Halbleitervorrichtung
DE69621200T2 (de) Durchgriff-feldeffekttransistor
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE102008023349B4 (de) Halbleitervorrichtung
DE102015204636B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102015107331B4 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112016002613B4 (de) Leistungs-Halbleiterbauelement
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE112013006308T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102021114181A1 (de) Halbleitervorrichtung
DE102021101762A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE112018001627B4 (de) Halbleitervorrichtung
DE112021000202T5 (de) Halbleitervorrichtung
DE102022100112A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE112021004603T5 (de) Halbleitervorrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE102021116586A1 (de) Halbleitervorrichtung
DE102021117663B4 (de) Halbleitervorrichtung
DE102019131060A1 (de) Halbleitergerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed