DE102021114181A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021114181A1
DE102021114181A1 DE102021114181.8A DE102021114181A DE102021114181A1 DE 102021114181 A1 DE102021114181 A1 DE 102021114181A1 DE 102021114181 A DE102021114181 A DE 102021114181A DE 102021114181 A1 DE102021114181 A1 DE 102021114181A1
Authority
DE
Germany
Prior art keywords
region
contact
trench portion
semiconductor substrate
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021114181.8A
Other languages
English (en)
Inventor
Makoto Shimosawa
Takeyoshi Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE102021114181A1 publication Critical patent/DE102021114181A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung, die umfasst: einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der im Halbleitersubstrat angeordnet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der auf einer Frontfläche des Halbleitersubstrats angeordnet ist; einen Kontaktbereich des zweiten Leitfähigkeitstyps, der auf dem Basisbereich angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist; einen Kontakt-Grabenabschnitt, der auf der Frontfläche des Halbleitersubstrats angeordnet ist; eine erste Sperrschicht, die auf einer Seitenwand und einer Bodenfläche des Kontakt-Grabenabschnitts angeordnet ist; und eine zweite Sperrschicht, die verbunden mit dem Kontaktbereich auf der Seitenwand des Kontakt-Grabenabschnitts angeordnet ist.

Description

  • TECHNISCHER HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • 2. STAND DER TECHNIK
  • Es sind herkömmliche Halbleitervorrichtungen bekannt, die einen Kontakt-Grabenabschnitt aufweisen. Siehe beispielsweise Patentdokumente 1 bis 4.
    • Patentdokument 1: Japanische Offenlegungsschrift Nr. 2014-158013
    • Patentdokument 2: Japanische Offenlegungsschrift Nr. 2013-065724
    • Patentdokument 3: Internationale PCT-Veröffentlichung Nr. 2018/052099
    • Patentdokument 4: Japanische Offenlegungsschrift Nr. 2016-225512
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Es gab ein Problem der Siliziumdefekte im Halbleitersubstrat, wenn ein Kontakt-Grabenabschnitt ausgebildet wird, wodurch die Eigenschaften der Vorrichtung verschlechtert werden.
  • Gemäß dem ersten Aspekt der vorliegenden Erfindung wird eine Halbleitervorrichtung bereitgestellt, die umfasst: einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der im Halbleitersubstrat angeordnet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der auf einer Frontfläche des Halbleitersubstrats angeordnet ist; einen Kontaktbereich des zweiten Leitfähigkeitstyps, der auf dem Basisbereich angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist; einen Kontakt-Grabenabschnitt, der auf der Frontfläche des Halbleitersubstrats angeordnet ist; eine erste Sperrschicht, die auf einer Seitenwand und einer Bodenfläche des Kontakt-Grabenabschnitts angeordnet ist; und eine zweite Sperrschicht, die verbunden mit dem Kontaktbereich auf der Seitenwand des Kontakt-Grabenabschnitts angeordnet ist.
  • Die erste Sperrschicht kann verbunden mit dem Emitterbereich auf der Seitenwand des Kontakt-Grabenabschnitts angeordnet sein.
  • Die zweite Sperrschicht kann verbunden mit dem Emitterbereich auf der Seitenwand des Kontakt-Grabenabschnitts angeordnet sein.
  • Die zweite Sperrschicht kann ein Siliziumoxidfilm sein.
  • Ein Kontaktwiderstand zwischen der ersten Sperrschicht und dem Emitterbereich kann 100 Ω oder weniger betragen.
  • Die zweite Sperrschicht kann eine Filmdicke von 1 nm oder mehr und 50 nm oder weniger aufweisen.
  • Eine Leitfähigkeit der zweiten Sperrschicht kann gleich groß wie oder kleiner als eine Leitfähigkeit der ersten Sperrschicht sein.
  • Die erste Sperrschicht kann mindestens eines von Ti, TiN, Ta oder TaN enthalten.
  • Die erste Sperrschicht kann einen Silizidbereich aufweisen, der an der Bodenfläche des Kontakt-Grabenabschnitts silizidiert wurde.
  • Der Kontakt-Grabenabschnitt kann in Form einem Streifenmuster zwischen und entlang einer Vielzahl von Grabenabschnitten angeordnet sein, wobei die Vielzahl von Grabenabschnitten in einer vorgegebenen Anordnungsrichtung auf der Seite der Frontfläche des Halbleitersubstrats angeordnet ist.
  • Der Kontakt-Grabenabschnitt kann in Form einer Matrix zwischen einer Vielzahl von Grabenabschnitten, die als Gitter auf der Seite der Frontfläche des Halbleitersubstrats angeordnet ist, angeordnet sein.
  • Der Kontakt-Grabenabschnitt kann in einem Gitter zwischen und entlang einer Vielzahl von Grabenabschnitten angeordnet sein, wobei die Vielzahl von Grabenabschnitten in einer Matrix auf der Seite der Frontfläche des Halbleitersubstrats angeordnet ist.
  • Die Zusammenfassung beschreibt nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1 illustriert ein Beispiel einer Draufsicht einer Halbleitervorrichtung 100 gemäß dem Beispiel.
    • 2 ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs A in 1 illustriert.
    • 3A ist ein Diagramm, das ein Beispiel eines Querschnitts a-a' in 2 illustriert.
    • 3B ist ein Diagramm, das ein Beispiel eines Querschnitts b-b' in 2 illustriert.
    • 4A ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs S in 3A illustriert.
    • 4B ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs T in 3B illustriert.
    • 5 ist eine vergrößerte Ansicht, die ein weiteres Beispiel des Bereichs S in 3A illustriert.
    • 6 ist eine vergrößerte Ansicht, die ein weiteres Beispiel des Bereichs T in 3B illustriert.
    • 7 ist ein Diagramm, das ein beispielhaftes Herstellungsverfahren der ersten Sperrschicht 64 und der zweiten Sperrschicht 66 illustriert.
    • 8 ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs B in 1 illustriert.
    • 9A illustriert ein Beispiel einer Draufsicht einer Halbleitervorrichtung 1100 gemäß dem Beispiel.
    • 9B ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs C in 9A illustriert.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung anhand von Ausführungsbeispielen der Erfindung beschrieben, wobei die folgenden Ausführungsbeispiele die beanspruchte Erfindung nicht einschränken. Auch sind nicht alle Kombinationen von Merkmalen, die in den Ausführungsbeispielen beschrieben werden, unbedingt notwendig zum Lösen der erfindungsgemäßen Aufgabe.
  • Wie in der vorliegenden Beschreibung verwendet, wird eine Seite in Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats als „obere“ und die andere Seite als „untere“ bezeichnet. Eine Oberfläche von zwei Hauptflächen eines Substrats, eine Schicht oder andere Elemente werden als eine „obere Oberfläche“ und die andere Oberfläche als eine „untere Oberfläche“ bezeichnet. Die „obere“, „untere“, „vordere“ und „hintere“ Richtungen sind nicht auf die Richtung der Schwerkraft oder die Richtung des Befestigens am Substrat oder dergleichen beim Implementieren der Halbleitervorrichtung beschränkt.
  • Wie hierin verwendet, können technische Sachverhalte unter Verwendung orthogonaler Koordinatenachsen einer X-Achse, Y-Achse und Z-Achse beschrieben werden. Eine Ebene parallel zur oberen Oberfläche des Halbleitersubstrats wird hier als eine XY-Ebene bezeichnet und eine Tiefenrichtung des Halbleitersubstrats wird als die Z-Achse bezeichnet. Man beachte, dass hier die Ansicht des Halbleitersubstrats in Z-Achsenrichtung als Draufsicht bezeichnet wird.
  • In jedem Beispiel wird ein erster Leitfähigkeitstyp als N-artig und ein zweiter Leitfähigkeitstyp wird als P-artig veranschaulicht. Der erste Leitfähigkeitstyp kann jedoch auch P-artig sein und der zweite Leitfähigkeitstyp kann N-artig sein. In diesem Fall haben die Leitfähigkeitstypen des Substrats, der Schichten, der Bereiche und dergleichen in jedem Beispiel jeweils gegensätzliche Polaritäten.
  • Eine N- oder P-artige Schicht oder ein Bereich bezeichnen hier eine Schicht oder einen Bereich, wo jeweils Elektronen oder Löcher als Majoritätsladungsträger existieren. Ferner bezeichnen die an N oder P angefügten Symbole „+“ und „-“ jeweils Bereich einer höheren Dotierungskonzentration und einer niedrigeren Dotierungskonzentration als Bereiche ohne diese Symbole und das Symbol „++“ bezeichnet eine höhere Dotierungskonzentration als „+“, während das Symbol „-“ eine niedrigere Dotierungskonzentration bezeichnet als „-“.
  • Der Begriff „Dotierungskonzentration“ bezeichnet hier die Konzentration der Donator- oder Akzeptor-Dotierstoffe. Die Einheit ist daher /cm3. Eine Differenz zwischen der Konzentration der Donatoren und der Konzentration der Akzeptoren (d.h. eine Netto-Dotierungskonzentration) kann hier als eine Dotierungskonzentration bezeichnet werden. In diesem Fall kann die Dotierungskonzentration mit dem SR-Verfahren gemessen werden. Außerdem kann auch eine chemische Konzentration von Donatoren und Akzeptoren als die Dotierungskonzentration bezeichnet werden. In diesem Fall kann die Dotierungskonzentration mit dem SIMS-Verfahren gemessen werden. Sofern nicht anders angegeben kann hierin eine beliebige der oben beschriebenen Dotierungskonzentrationen verwendet werden. Wenn nicht anders angegeben kann ein Spitzenwert der Verteilung der Dotierungskonzentrationen in einem Dotierungsbereich als die Dotierungskonzentration im Dotierungsbereich bezeichnet werden.
  • Außerdem bezeichnet hier der Begriff „Dosierung“ die Anzahl von Ionen, die pro Flächeneinheit während der Ionenimplantation in einen Wafer implantiert werden. Die Einheit ist daher /cm2. Man beachte, dass die Dosierung eines Halbleiterbereichs eine integrierte Konzentration bezeichnen kann, die ein integrierter Wert der Dotierungskonzentration über den Halbleiterbereich in Tiefenrichtung ist. Die Einheit der integrierten Konzentration ist /cm2. Daher kann die Dosierung als die integrierte Konzentration betrachtet werden. Die integrierte Konzentration kann auch ein integrierter Wert zur halben Breite sein. Falls Spektren oder andere Halbleiterbereiche überlappen, kann der Einfluss anderer Halbleiterbereiche auch ausgeschlossen werden, um die integrierte Konzentration abzuleiten.
  • Daher kann der Pegel der Dotierungskonzentration hier auch als der Pegel der Dosierung verstanden werden. Das heißt, falls eine Dotierungskonzentration eines Bereichs höher als eine Dotierungskonzentration eines anderen Bereichs ist, kann dies so verstanden werden, dass die Dosierung dieses einen Bereichs höher als die Dosierung des anderen Bereichs ist.
  • 1 illustriert ein Beispiel einer Draufsicht einer Halbleitervorrichtung 100 gemäß dem Beispiel. 1 illustriert eine Position jedes Elements projiziert auf eine Frontfläche eines Halbleitersubstrats 10. 1 illustriert nur einige Elemente der Halbleitervorrichtung 100, während andere Elemente weggelassen wurden.
  • Die Halbleitervorrichtung 100 umfasst das Halbleitersubstrat 10. Das Halbleitersubstrat 10 weist in Draufsicht eine Endseite 102 auf. Sofern nicht anders angegeben bezeichnet eine Draufsicht hier einfach eine Ansicht von der Seite der Frontfläche des Halbleitersubstrats 10. Das Halbleitersubstrat 10 des vorliegenden Beispiels weist zwei Paare von Endseiten 102 auf, die einander in Draufsicht gegenüberliegen. In 1 sind die X-Achse und die Y-Achse parallel zu einer der Endseiten 102. Ferner ist die Z-Achse senkrecht zur Frontfläche des Halbleitersubstrats 10.
  • Das Halbleitersubstrat 10 weist einen aktiven Bereich 160 auf. Der aktive Bereich 160 bezeichnet einen Bereich, wo Hauptströme in der Tiefenrichtung zwischen der Frontfläche und der Rückfläche des Halbleitersubstrats 10 fließen, wenn die Halbleitervorrichtung 100 betrieben wird. Eine Emitterelektrode ist über dem aktiven Bereich 160 angeordnet, wurde aber in 1 weggelassen.
  • Der aktive Bereich 160 weist einen Transistorabschnitt 70 mit einer Transistorvorrichtung wie z.B. einem IGBT und einen Diodenabschnitt 80 mit einer Diodenvorrichtung wie z.B. einer Freilaufdiode (FWD) auf. Beispielsweise ist die Halbleitervorrichtung 100 ein rückwärtsleitender IGBT (RC-IGBT). Man beachte, dass die Halbleitervorrichtung 100 ein IGBT oder ein MOS-Transistor sein kann.
  • Im Beispiel der 1 sind Transistorabschnitte 70 und Diodenabschnitte 80 abwechselnd entlang einer vorgegebenen Anordnungsrichtung (im vorliegenden Beispiel die X-Achsenrichtung) auf der Frontfläche des Halbleitersubstrats 10 angeordnet. In einem anderen Beispiel kann der aktive Bereich 160 nur die Transistorabschnitte 70 oder die Diodenabschnitte 80 aufweisen.
  • In 1, ist das Symbol „I“ im Bereich des Transistorabschnitts 70 dargestellt und das Symbol „F“ ist im Bereich des Diodenabschnitts 80 dargestellt. In Draufsicht kann hier eine Richtung senkrecht zur Anordnungsrichtung als eine Erstreckungsrichtung (die Y-Achsenrichtung in 1) bezeichnet werden. Der Transistorabschnitt 70 und der Diodenabschnitt 80 können jeweils eine Längslänge in Erstreckungsrichtung haben. Das bedeutet, dass der Diodenabschnitt 70 eine Länge in Y-Achsenrichtung hat, die größer als eine Breite in X-Achsenrichtung ist. In ähnlicher Weise hat der Diodenabschnitt 80 eine Länge in Y-Achsenrichtung, die größer als eine Breite in X-Achsenrichtung ist. Die Ausbreitungsrichtung des Transistorabschnitts 70 und des Diodenabschnitts 80 kann dieselbe sein wie eine Längsrichtung jedes Grabenabschnitts, der weiter unten beschrieben wird.
  • In 1 ist ein Rand des Transistorabschnitts 70 in Y-Achsenrichtung näher an der Endseite 102 angeordnet als ein Rand des Diodenabschnitts in Y-Achsenrichtung. Ferner ist die Breite des Transistorabschnitts 70 in X-Achsenrichtung größer als die Breite des Diodenabschnitts 80 in X-Achsenrichtung.
  • Der Diodenabschnitt 80 umfasst einen N+-artigen Kathodenbereich 82 in einem Bereich, der mit der Rückfläche des Halbleitersubstrats 10 verbunden ist. Der Bereich mit dem Kathodenbereich kann hier als der Diodenabschnitt 80 bezeichnet werden. Das heißt, der Diodenabschnitt 80 ist ein Bereich, der in Draufsicht mit dem Kathodenbereich überlappt. Die Rückfläche des Halbleitersubstrats 10 kann einen P+-artigen Kollektorbereich aufweisen, der in einem vom Kathodenbereich verschiedenen Bereich angeordnet ist.
  • Der Transistorabschnitt 70 umfasst einen P+-artigen Kollektorbereich 82 in einem Bereich, der mit der Rückfläche des Halbleitersubstrats 10 verbunden ist. Außerdem umfasst der Transistorabschnitt 70 N-artige Emitterbereiche, P-artige Basisbereiche und Gatter-Grabenabschnitte einschließlich Gatter-Leitungsabschnitte und Gatter-Isolierfilme, die periodisch auf der Seite der Frontfläche des Halbleitersubstrats 10 angeordnet sind.
  • Die Halbleitervorrichtung 100 kann eine oder mehr Anschlussflächen über dem Halbleitersubstrat 10 aufweisen. Als ein Beispiel kann die Halbleitervorrichtung 100 auch Anschlussflächen, wie z.B. eine Gatter-Anschlussfläche, eine Anoden-Anschlussfläche, eine Kathoden-Anschlussfläche und eine Strommess-Anschlussfläche aufweisen. Jede Anschlussfläche ist in der Nähe der Endseite 102 angeordnet. Die Umgebung der Endseite 102 bezieht sich auf einen Bereich, der sich in Draufsicht zwischen der Endseite 102 und der Emitterelektrode befindet. Bei der Implementierung der Halbleitervorrichtung 100 kann jede Anschlussfläche über eine Verdrahtung wie zum Beispiel einen Draht mit einem externen Schaltkreis verbunden sein.
  • Die Gatter-Metallschicht 50 ist in Draufsicht zwischen dem aktiven Bereich 160 und der Endseite 102 des Halbleitersubstrats 10 angeordnet. Die Gatter-Metallschicht 50 verbindet den Gatter-Grabenabschnitts und die Gatter-Anschlussfläche. Die Gatter-Metallschicht 50 des vorliegenden Beispiels umgibt den aktiven Bereich 160 in Draufsicht. Ein in Draufsicht durch die Gatter-Metallschicht 50 umgebener Bereich kann als der aktive Bereich 160 bezeichnet werden.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst eine Randabschlussstruktur 162 zwischen dem aktiven Bereich 160 und der Endseite 102. Der Randabschlussstruktur 162 des vorliegenden Beispiels ist zwischen der Gatter-Metallschicht 50 und der Endseite 102 angeordnet. Die Randabschlussstruktur 162 reduziert die Konzentration elektrischer Felder auf der Seite der Frontfläche des Halbleitersubstrats 10. Die Randabschlussstruktur 162 kann eine Vielzahl von Schutzringen aufweisen. Der Schutzring ist ein P-artiger Bereich, der mit der Frontfläche des Halbleitersubstrats 10 verbunden ist. Die Vielzahl von Schutzringen kann eine Verarmungsschicht auf einer Oberseite des aktiven Bereichs 160 nach außen erweitern, um die Durchbruchspannung der Halbleitervorrichtung 100 zu verbessern. Die Randabschlussstruktur 162 kann ferner mindestens eine Feldplatte oder ein RESURF aufweisen, die den aktiven Bereich 160 kreisförmig umgeben.
  • 2 ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs A in 1 illustriert. Der Bereich A illustriert die Umgebung der Grenze zwischen dem Transistorabschnitt 70 und dem Diodenabschnitt 80 der Halbleitervorrichtung 100 in Draufsicht auf der Randseite in negativer Richtung der Y-Achse.
  • Der Transistorabschnitt 70 ist ein Bereich, wo der auf der Rückseite des Halbleitersubstrats 10 angeordnete Kollektorbereich 22 auf die Frontfläche des Halbleitersubstrats 10 projiziert ist. Der Kollektorbereich 22 des vorliegenden Beispiels ist beispielsweise P+-artig. Der Transistorabschnitt 70 umfasst einen Transistor, wie z.B. einen IGBT. Der Transistorabschnitt 70 umfasst einen Grenzabschnitt 90, der an der Grenze zwischen dem Transistorabschnitt 70 und dem Diodenabschnitt 80 angeordnet ist. Der Grenzabschnitt 90 ist in einem Mesaabschnitt des Transistorabschnitts 70 angeordnet, der neben dem Diodenabschnitt 80 angeordnet ist und nicht als Transistor betrieben wird.
  • Der Diodenabschnitt 80 ist ein Bereich, wo der auf der Rückseite des Halbleitersubstrats 10 angeordnete Kathodenbereich 82 auf die Frontfläche des Halbleitersubstrats 10 projiziert ist. Der Kathodenbereich 82 des vorliegenden Beispiels ist beispielsweise N+-artig. Der Diodenabschnitt 80 umfasst eine Diode, wie z.B. eine Freilaufdiode (FWD), die neben dem Transistorabschnitt 80 auf der Frontfläche des Halbleitersubstrats 10 angeordnet ist.
  • Das Halbleitersubstrat 10 kann ein Siliziumsubstrat sein, kann ein Siliziumkarbidsubstrat sein oder kann ein Nitrid-Halbleitersubstrat, wie z.B. Galliumnitrid oder dergleichen sein. Das Halbleitersubstrat 10 des vorliegenden Beispiels ist ein Siliziumsubstrat.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst auf der Frontfläche 21 des Halbleitersubstrats 10 einen Gatter-Grabenabschnitt 40, eine Dummy-Grabenabschnitt 30, einen Emitterbereich 12, einen Basisbereich 14, einen Kontaktbereich 15 und einen Senkenbereich 17. Außerdem umfasst die Halbleitervorrichtung 100 des vorliegenden Beispiels eine Emitterelektrode 52 und eine Gatter-Metallschicht 50, die oberhalb der Frontfläche 21 des Halbleitersubstrats 10 angeordnet sind.
  • Die Emitterelektrode 52 ist oberhalb des Gatter-Grabenabschnitts 40, des Dummy-Grabenabschnitts 30, des Emitterbereichs 12, des Basisbereichs 14, des Kontaktbereichs 15 und des Senkenbereichs 17 angeordnet. Außerdem ist die Gatter-Metallschicht 50 oberhalb des Gatter-Grabenabschnitts 40 und des Senkenbereichs 17 angeordnet.
  • Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind aus einem Material ausgebildet, das Metall enthält. Zumindest einige Bereiche der Emitterelektrode 52 können aus Aluminium, einer Aluminium-Silizium-Legierung oder einer Aluminium-Silizium-Kupfer-Legierung gebildet sein. Zumindest einige Bereiche der Gatter-Metallschicht 50 können aus Aluminium, einer Aluminium-Silizium-Legierung oder einer Aluminium-Silizium-Kupfer-Legierung gebildet sein. Die Emitterelektrode 52 und die Gatter-Metallschicht 50 können eine Metallbarriere aus Titan, einem Titan-Verbundstoff oder dergleichen aufweisen, die unter einem Bereich aus Aluminium oder dergleichen angeordnet ist. Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind voneinander beabstandet angeordnet.
  • Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind oberhalb des Halbleitersubstrats 10 angeordnet mit einem dielektrischen Zwischenschichtfilm 38 dazwischen. Der dielektrische Zwischenschichtfilm 38 wurde in 2 weggelassen. Der dielektrische Zwischenschichtfilm 38 ist verbunden mit einem Kontaktloch 54, einem Kontaktloch 55 und einem Kontaktloch 56 angeordnet, die hindurch gehen.
  • Das Kontaktloch 55 verbindet Gatter-Leitungsabschnitte innerhalb der Gatter-Grabenabschnitte 40 im Transistorabschnitt 70 mit der Gatter-Metallschicht 50. Das Kontaktloch 55 mit einem darin ausgebildeten Stecker angeordnet sein, wobei der Stecker aus Wolfram oder dergleichen gebildet ist.
  • Das Kontaktloch 56 verbindet Dummy-Leitungsabschnitte innerhalb der Dummy-Grabenabschnitte 30 im Transistorabschnitt 70 und den Diodenabschnitt 80 mit der Emitterelektrode 52. Das Kontaktloch 56 mit einem darin ausgebildeten Stecker angeordnet sein, wobei der Stecker aus Wolfram oder dergleichen gebildet ist.
  • Das Verbindungsteil 25 verbindet eine Elektrode auf der Seite der Frontfläche, wie z.B. die Elektrode 52 oder die Gatter-Metallschicht 50 elektrisch mit dem Halbleitersubstrat 10. In einem Beispiel ist das Verbindungsteil 25 in einem Bereich angeordnet, der das Innere des Kontaktlochs 55 enthält, zwischen der Gatter-Metallschicht 50 und dem Gatter-Leitungsabschnitt. Das Verbindungsteil 25 ist auch in einem Bereich angeordnet, der das Innere des Kontaktlochs 56 enthält, zwischen der Emitterelektrode 52 und dem Dummy-Leitungsabschnitt. Das Verbindungsteil 25 ist aus einem leitenden Material gefertigt, das ein Metall wie z.B. Wolfram oder dergleichen enthält, das mit Verunreinigungen dotiert ist. Außerdem kann das Verbindungsteil 25 auch eine Metallbarriere aus Titannitrid oder dergleichen enthalten. Das Verbindungsteil 25 ist hier aus Polysilizium (N+) gefertigt, das mit N-artigen Verunreinigungen dotiert ist. Das Verbindungsteil 25 ist über einen Isolierfilm wie z.B. einen Oxidfilm oder dergleichen oberhalb der Frontfläche 21 des Halbleitersubstrats 10 angeordnet.
  • Der Gatter-Grabenabschnitt 40 ist in einem vorgegebenen Intervall entlang einer vorgegebenen Anordnungsrichtung (im vorliegenden Beispiel die X-Achsenrichtung) angeordnet. Der Gatter-Grabenabschnitt 40 kann im vorliegenden Beispiel umfassen: zwei Erstreckungsabschnitte 41, die sich entlang einer Erstreckungsrichtung (im vorliegenden Beispiel die Y-Achsenrichtung) parallel zur Frontfläche 21 des Halbleitersubstrats 10 und senkrecht zur Anordnungsrichtung erstreckt; und ein Verbindungsabschnitt 43, der die beiden Erstreckungsabschnitte 41 verbindet.
  • Zumindest ein Teil des Verbindungsabschnitts 43 ist vorzugsweise in einer gebogenen Form ausgebildet. Verbinden der Endabschnitten von zwei Erstreckungsabschnitten 41 des Gatter-Grabenabschnitts 40 kann die Konzentration elektrischer Felder an den Endabschnitten der Erstreckungsabschnitte 41 reduzieren. Am Verbindungsabschnitt 43 des Gatter-Grabenabschnitts 40 kann die Gatter-Metallschicht 50 mit dem Gatter-Leitungsabschnitt verbunden sein.
  • Der Dummy-Grabenabschnitt 30 ist ein Grabenabschnitt, der einen darin angeordneten und elektrisch mit der Emitterelektrode 52 verbundenen Dummy-Leitungsabschnitt aufweist. Der Dummy-Grabenabschnitt 30 ist ähnlich wie der Gatter-Grabenabschnitt 40 in einem vorgegebenen Intervall entlang einer vorgegebenen Anordnungsrichtung (im vorliegenden Beispiel die X-Achsenrichtung) angeordnet. Der Dummy-Grabenabschnitt 30 des vorliegenden Beispiels kann ähnlich wie der Gatter-Grabenabschnitt 40 eine U-Form auf der Frontfläche 21 des Halbleitersubstrats 10 aufweisen. Das heißt, der Dummy-Grabenabschnitt 30 kann zwei Erstreckungsabschnitte 31 aufweisen, die sich entlang der Erstreckungsrichtung erstrecken, und einen Verbindungsabschnitt, der die zwei Erstreckungsabschnitte 31 verbindet.
  • Der Transistorabschnitt 70 des vorliegenden Beispiels weist einen Aufbau auf, bei dem zwei Gatter-Grabenabschnitten 40 und drei Dummy-Grabenabschnitte 30 sich wiederholend angeordnet sind. Das heißt, der Transistorabschnitt 70 des vorliegenden Beispiels umfasst die Gatter-Grabenabschnitte 40 und die Dummy-Grabenabschnitte 30 im Verhältnis von 2:3. Beispielsweise umfasst der Transistorabschnitt 70 einen Erstreckungsabschnitt 31 zwischen zwei Erstreckungsabschnitten 41. Außerdem umfasst der Transistorabschnitt 70 zwei Erstreckungsabschnitte 31 neben dem Gatter-Grabenabschnitt 40.
  • Das Verhältnis der Gatter-Grabenabschnitte 40 und der Dummy-Grabenabschnitte 30 ist jedoch nicht auf das vorliegende Beispiel beschränkt. Das Verhältnis der Gatter-Grabenabschnitte 40 zu den Dummy-Grabenabschnitten 30 kann 1:1 oder 2:4 sein. Alternativ kann der Transistorabschnitt 70 insbesondere eine volle Gatter-Konfiguration aufweisen, nur mit dem Gatter-Grabenabschnitt 40 aber ohne Dummy-Grabenabschnitte 30.
  • Der Senkenbereich 17 ist näher an der Frontfläche des Halbleitersubstrats 10 als der Driftbereich 18 angeordnet, was im Folgenden beschrieben wird. Der Senkenbereich 17 ist ein Beispiel für einen Senkenbereich, der auf der Kantenseite der Halbleitervorrichtung 100 angeordnet ist. Der Senkenbereich 17 ist in einem Beispiel P+-artig. Der Senkenbereich 17 ist innerhalb eines vorgegebenen Bereichs vom Rand des aktiven Bereichs, der die Gatter-Metallschicht 50 aufweist, angeordnet. Der Senkenbereich 17 kann eine Diffusionstiefe aufweisen, die größer als die Tiefe des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 ist. Einige Bereiche des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 auf der Seite der Gatter-Metallschicht 50 sind im Senkenbereich 17 ausgebildet. Die Böden des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 an den Endabschnitten in Erstreckungsrichtung können vom Senkenbereich 17 bedeckt sein.
  • Das Kontaktloch 54 ist oberhalb jedes Bereichs des Emitterbereichs 12 und des Kontaktbereichs 17 im Transistorabschnitt 70 ausgebildet. Das Kontaktloch 54 ist oberhalb des Kontaktbereichs 15 im Grenzabschnitt 90 angeordnet. Das Kontaktloch 54 ist oberhalb des Basisbereichs 14 im Diodenabschnitt 80 angeordnet. Keine Kontaktlöcher 54 sind oberhalb des Senkenbereichs 17 angeordnet, der an beiden Enden in Y-Achsenrichtung angeordnet ist. Auf diese Weise umfasst der dielektrische Zwischenschichtfilm ein oder mehrere darin ausgebildete Kontaktlöcher 54. Ein oder mehrere Kontaktlöcher 54 können so angeordnet sein, dass sie sich in Erstreckungsrichtung erstrecken.
  • Der Kontakt-Grabenabschnitt 60 verbindet die Emitterelektrode 52 elektrisch mit dem Halbleitersubstrat 10. Der Kontakt-Grabenabschnitt 60 ist im Kontaktloch 54 angeordnet. Der Kontakt-Grabenabschnitt 60 ist so angeordnet, dass er sich in Erstreckungsrichtung erstreckt. Das heißt, der Kontakt-Grabenabschnitt 60 ist in einem Streifenmuster entlang des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 angeordnet.
  • Das Anschlussklemmen-Ende 68 ist der Endabschnitt des Kontakt-Grabenabschnitts 60 in Erstreckungsrichtung. Das Anschlussklemmen-Ende 68 kann in einem Bereich angeordnet sein, wo der Kontaktbereich 15 auf der Frontfläche 21 im Mesaabschnitt 71 und im Mesaabschnitt 91 ausgebildet ist. Das Anschlussklemmen-Ende 68 kann in einem Bereich angeordnet sein, wo der Basisbereich 14 auf der Frontfläche 21 im Mesaabschnitt 81 ausgebildet ist. Der Mesaabschnitt 71, der Mesaabschnitt 81 und der Mesaabschnitt 91 werden unten beschrieben.
  • Der Grenzabschnitt 90 ist ein Bereich, der im Transistorabschnitt 70 und verbunden mit dem Diodenabschnitt 80 angeordnet ist. Der Grenzabschnitt 90 umfasst den Kontaktbereich 15. Alternativ kann der Grenzabschnitt 90 nicht den Kontaktbereich 15 aufweisen. Der Grenzabschnitt 90 des vorliegenden Beispiels weist keinen Emitterbereich 12 auf. In einem Beispiel sind die Grabenabschnitte im Grenzabschnitt 90 die Dummy-Grabenabschnitte 30. Der Grenzabschnitt 90 des vorliegenden Beispiels umfasst die Grabenabschnitte, von denen die Dummy-Grabenabschnitte 30 an beiden Enden in X-Achsenrichtung angeordnet sind.
  • Der Mesaabschnitt 71, der Mesaabschnitt 81 und der Mesaabschnitt 91 sind Mesaabschnitte, die verbunden mit den Grabenabschnitten in einer Ebene parallel zur Frontfläche 21 des Halbleitersubstrats 10 angeordnet sind. Der Mesaabschnitt 71 ist ein Abschnitt des Halbleitersubstrats 10, der zwischen zwei benachbarten Grabenabschnitten eingeschlossen ist, und kann ein Abschnitt sein, der sich von der Frontfläche 21 des Halbleitersubstrats 10 bis in die Tiefe des tiefsten Bodenabschnitts jedes Grabenabschnitts erstreckt. Der Erstreckungsabschnitt jedes Grabenabschnitts kann einen Grabenabschnitt repräsentieren. Das heißt, ein Bereich, der zwischen zwei Erstreckungsabschnitten eingeschlossen ist, kann den Mesaabschnitt repräsentieren.
  • Der Mesaabschnitt 71 ist verbunden mit mindestens dem Dummy-Grabenabschnitt 90 und/oder dem Gatter-Grabenabschnitt 40 im Transistorabschnitt 70 verbunden. Der Mesaabschnitt 71 umfasst den Senkenbereich 17, den Emitterbereich 12, den Basisbereich 14 und den Kontaktbereich 15 auf der Frontfläche 21 des Halbleitersubstrats 10. Der Mesaabschnitt 71 umfasst die Emitterbereiche 12 und die Kontaktbereiche 15, die abwechselnd in Erstreckungsrichtung angeordnet sind.
  • Der Mesaabschnitt 91 ist im Grenzabschnitt 90 angeordnet. Der Mesaabschnitt 91 umfasst den Kontaktbereich 15 auf der Frontfläche 21 des Halbleitersubstrats 10. Der Mesaabschnitt 91 des vorliegenden Beispiels umfasst den Basisbereich 14 und den Senkenbereich 17 in negativer Richtung der Y-Achse.
  • Der Mesaabschnitt 81 ist in einem Bereich angeordnet, der zwischen den nebeneinander im Diodenabschnitt 80 angeordneten Dummy-Grabenabschnitten 30 eingeschlossen ist. Der Mesaabschnitt 81 des vorliegenden Beispiels umfasst den Basisbereich 14 und umfasst den Senkenbereich 17 in negativer Richtung der Y-Achse auf der Frontfläche 21 des Halbleitersubstrats 10. Der Mesaabschnitt 81 kann auch mit dem Kontaktbereich 15 näher an der Frontfläche 21 angeordnet sein als der Basisbereich 14, in derselben Weise wie im Grenzabschnitt 90.
  • Der Basisbereich 14 ist ein Bereich, der auf der Seite der Frontfläche 21 des Halbleitersubstrats 10 im Transistorabschnitt 70 und im Diodenabschnitt 80 angeordnet ist. Der Basisbereich 14 ist in einem Beispiel P--artig. Der Basisbereich 14 kann an beiden Rändern des Mesaabschnitts 71 und des Mesaabschnitts 91 in Y-Achsenrichtung auf der Frontfläche des Halbleitersubstrats 10 angeordnet sein. Man beachte, dass 2 nur den Rand des Basisbereichs 14 in negativer Richtung der Y-Achse illustriert.
  • Der Emitterbereich 12 ist vom selben Leitfähigkeitstyp wie der des Driftbereichs 18 und hat eine höhere Dotierungskonzentration als der Driftbereich 18. Der Emitterbereich 12 des vorliegenden Beispiels ist beispielsweise N+-artig. Ein Beispiel für einen Dotierstoff des Emitterbereichs 12 ist Arsen (As). Der Emitterbereich 12 ist verbunden mit dem Gatter-Grabenabschnitt 40 auf der Frontfläche 21 des Mesaabschnitts 71 angeordnet. Der Emitterbereich 12 kann sich von einem Grabenabschnitt zum anderen Grabenabschnitt von zwei Grabenabschnitten, die den Mesaabschnitt 71 dazwischen in X-Achsenrichtung teilen, erstrecken. Der Emitterbereich 12 ist auch unter dem Kontaktloch 54 angeordnet.
  • Außerdem kann der Emitterbereich 12 mit dem Dummy-Grabenabschnitt 30 verbunden sein oder nicht. Der Emitterbereich 12 des vorliegenden Beispiels ist mit dem Dummy-Grabenabschnitt 30 verbunden. Der Emitterbereich 12 kann nicht im Mesaabschnitt 81 oder im Mesaabschnitt 91 angeordnet sein.
  • Der Kontaktbereich 15 ist vom selben Leitfähigkeitstyp wie der des Basisbereichs 14 und hat eine höhere Dotierungskonzentration als der Basisbereich 14. Der Kontaktbereich 15 des vorliegenden Beispiels ist beispielsweise P+-artig. Der Kontaktbereich 15 des vorliegenden Beispiels ist auf der Frontfläche des Mesaabschnitts 71 und des Mesaabschnitts 91 angeordnet. Der Kontaktbereich 15 kann sich von einem Grabenabschnitt zum anderen Grabenabschnitt von zwei Grabenabschnitten, die den Mesaabschnitt 71 oder den Mesaabschnitt 91 dazwischen in X-Achsenrichtung teilen, erstrecken. Der Kontaktbereich 15 kann mit dem Gatter-Grabenabschnitt 40 verbunden sein oder nicht. Außerdem kann der Kontaktbereich 15 mit dem Dummy-Grabenabschnitt 30 verbunden sein oder nicht. Im vorliegenden Beispiel ist der Kontaktbereich 15 mit dem Dummy-Grabenabschnitt 30 und dem Gatter-Grabenabschnitt 40 verbunden. Der Kontaktbereich 15 ist auch unter dem Kontaktloch 54 angeordnet.
  • 3A ist ein Diagramm, das ein Beispiel eines Querschnitts a-a' in 2 illustriert. Der Querschnitt a-a' ist eine XZ-Ebene, die sich durch den Emitterbereich 12 im Transistorabschnitt 70 erstreckt. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst im Querschnitt a-a' das Halbleitersubstrat 10, den dielektrischen Zwischenschichtfilm 38, die Emitterelektrode 52 und die Kollektorelektrode 24. Die Emitterelektrode 52 ist oberhalb des Halbleitersubstrats 10 und des dielektrischen Zwischenschichtfilms 38 ausgebildet.
  • Der Driftbereich 18 ist ein Bereich, der im Halbleitersubstrat 10 angeordnet ist. Der Driftbereich 18 des vorliegenden Beispiels ist beispielsweise N--artig. Der Driftbereich 18 kann ein verbleibender Bereich sind, der im Halbleitersubstrat 10 undotiert bleibt, nachdem die anderen dotierten Bereiche ausgebildet werden. Das heißt, die Dotierungskonzentration des Driftbereichs 18 kann die Dotierungskonzentration des Halbleitersubstrats 10 sein.
  • Der Pufferbereich 20 ist ein Bereich, der unter dem Driftbereich 18 angeordnet ist. Der Pufferbereich 20 des vorliegenden Beispiels kann vom selben Leitfähigkeitstyp wie der des Driftbereichs 18 sein und beispielsweise N-artig sein. Die Dotierungskonzentration des Pufferbereichs 20 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Pufferbereich 20 kann als eine Feldstoppschicht fungieren, die verhindert, dass eine sich von einer unteren Oberflächenseite des Basisbereichs 14 ausbreitende Verarmungsschicht den Kollektorbereich 22 und den Kathodenbereich 82 erreicht.
  • Der Kollektorbereich 22 ist ein Bereich, der unter dem Pufferbereich 20 im Transistorabschnitt 70 angeordnet ist, und vom Leitfähigkeitstyp, der sich von dem des Driftbereichs 18 unterscheidet. Der Kathodenbereich 82 ist ein Bereich, der unter dem Pufferbereich 20 im Diodenabschnitt 80 angeordnet ist, und vom selben Leitfähigkeitstyp wie der Driftbereich 18. Die Grenze zwischen dem Kollektorbereich 22 und dem Kathodenbereich 82 ist eine Grenze zwischen dem Transistorabschnitt 70 und dem Diodenabschnitt 80.
  • Die Kollektorelektrode 24 ist auf der Rückfläche 23 des Halbleitersubstrats 10 ausgebildet. Die Kollektorelektrode 24 ist aus einem leitenden Material wie beispielsweise Metall ausgebildet.
  • Der Basisbereich 14 ist ein oberhalb des Driftbereichs 18 im Mesaabschnitt 71, im Mesaabschnitt 81 und im Mesaabschnitt 91 angeordneter Bereich, und vom Leitfähigkeitstyp, der sich von dem des Driftbereichs 18 unterscheidet. Der Basisbereich 14 des vorliegenden Beispiels ist beispielsweise P--artig. Der Basisbereich 14 ist verbunden mit dem Gatter-Grabenabschnitt 40 angeordnet. Der Basisbereich 14 ist mit dem Dummy-Grabenabschnitt 30 verbunden.
  • Der Emitterbereich 12 ist zwischen dem Basisbereich 14 und der Frontfläche 21 angeordnet. Der Emitterbereich 12 des vorliegenden Beispiels ist im Mesaabschnitt 71 angeordnet aber nicht im Mesaabschnitt 81 oder Mesaabschnitt 91 angeordnet. Der Emitterbereich 12 ist verbunden mit dem Gatter-Grabenabschnitt 40 angeordnet. Der Emitterbereich 12 kann mit dem Dummy-Grabenabschnitt 30 verbunden sein oder nicht.
  • Der Kontaktbereich 15 ist auf dem Basisbereich 14 im Mesaabschnitt 91 angeordnet. Der Kontaktbereich 15 ist mit dem Dummy-Grabenabschnitt 30 im Mesaabschnitt 91 verbunden. In einem anderen Querschnitt kann der Kontaktbereich 15 an der Frontfläche 21 im Mesaabschnitt 71 angeordnet sein.
  • Der Kontakt-Grabenabschnitt 60 umfasst ein leitfähiges Material, das ins Kontaktloch 54 eingefüllt ist. Der Kontakt-Grabenabschnitt 60 ist zwischen zwei nebeneinander liegenden Grabenabschnitten von der Vielzahl von Grabenabschnitten angeordnet. Der Kontakt-Grabenabschnitt 60 ist verbunden mit der Kontaktschicht 19 auf der Seite der Frontfläche 21 angeordnet. Der Kontakt-Grabenabschnitt 60 des vorliegenden Beispiels erstreckt sich durch den Emitterbereich 12 von der Frontfläche 21 und ist mit der Kontaktschicht 19 auf der Bodenfläche verbunden. Der Kontakt-Grabenabschnitt 60 kann dasselbe Material wie die Emitterelektrode 52 enthalten.
  • Das untere Ende des Kontakt-Grabenabschnitts 60 ist niedriger als das untere Ende des Emitterbereichs 12. Das Vorsehen des Kontakt-Grabenabschnitts 60 kann den Widerstand des Basisbereichs 14 reduzieren und ermöglichen, dass Minoritätsladungsträger (Beispielsweise Löcher) extrahiert werden. Dies kann die Durchbruchfestigkeit, wie z.B. eine Latch-up-Festigkeit aufgrund von Minoritätsladungsträgern.
  • Der Kontakt-Grabenabschnitt 60 enthält eine Bodenfläche 61 mit im Wesentlichen ebener Form. Die Bodenfläche des Kontakt-Grabenabschnitts 60 ist mit der Kontaktschicht 19 bedeckt. Der Kontakt-Grabenabschnitt 60 des vorliegenden Beispiels hat eine konische Form mit abgewinkelten Seitenwänden. Die Seitenwände des Kontakt-Grabenabschnitts 60 können jedoch auch im Wesentlichen senkrecht zur Frontfläche 21 angeordnet sein.
  • Die Kontaktschicht 19 ist unterhalb des Kontakt-Grabenabschnitts 60 angeordnet. Die Kontaktschicht 19 ist ein Bereich desselben Leitfähigkeitstyps wie die des Basisbereichs 14 und hat eine höhere Dotierungskonzentration als der Basisbereich 14. Die Kontaktschicht 19 des vorliegenden Beispiels ist beispielsweise P+-artig. Beispielsweise wird die Kontaktschicht 19 durch Ionenimplantation von Bor (B+) oder Borfluorid (BF2+) gebildet. Die Kontaktschicht 19 kann dieselbe Dotierungskonzentration wie der Kontaktbereich 15 aufweisen. Die Kontaktschicht 19 extrahiert Minoritätsladungsträger, um Latch-up zu unterdrücken.
  • Die Kontaktschicht 19 ist auf den Seitenwänden und der Bodenfläche des Kontakt-Grabenabschnitts 60 angeordnet. Die Kontaktschicht 19 des vorliegenden Beispiels ist jeweils im Mesaabschnitt 71, im Mesaabschnitt 81 und im Mesaabschnitt 91 angeordnet. Die Kontaktschicht 19 kann sich in Y-Achsenrichtung erstrecken.
  • Der Emitterbereich 12 und die Kontaktschicht 19 sind an der Seitenwand des Kontakt-Grabenabschnitts 60 miteinander verbunden. Die Seitenwand des Kontakt-Grabenabschnitts 60 des vorliegenden Beispiels wird vom Emitterbereich 12 und der Kontaktschicht 19 bedeckt. Das heißt, der Kontakt-Grabenabschnitt 60 ist nicht mit dem Basisbereich 14 im Transistorabschnitt 70 verbunden.
  • Im vorliegenden Beispiel sind der Emitterbereich 12 und die Kontaktschicht 19 miteinander verbunden, so dass sie ein Eindringen von Ladungsträgern aus dem Emitterbereich 12 unterdrücken und dadurch die Durchbruchfestigkeit verbessern. Außerdem, selbst wenn eine große Strommenge in der Halbleitervorrichtung 100 auftritt, kann die Kontaktschicht 19 die Extraktionseffizienz von Minoritätsladungsträgern verbessern, so dass das Potenzial des Basisbereichs 14 stabil bleibt.
  • Der Akkumulationsbereich 16 ist ein Bereich, der näher an der Frontfläche 21 des Halbleitersubstrats 10 als der Driftbereich 18 angeordnet ist. Der Akkumulationsbereich 16 des vorliegenden Beispiels ist vom selben Leitfähigkeitstyp wie der des Driftbereichs 18 sein und beispielsweise N+-artig. Der Akkumulationsbereich 16 ist im Transistorabschnitt 70 und im Diodenabschnitt 80 angeordnet. Der Akkumulationsbereich 16 kann nicht vorgesehen sein.
  • Außerdem ist der Akkumulationsbereich 16 verbunden mit dem Gatter-Grabenabschnitt 40 angeordnet. Der Akkumulationsbereich 16 kann mit dem Dummy-Grabenabschnitt 30 verbunden sein oder nicht. Die Dotierungskonzentration des Akkumulationsbereichs 16 ist höher als die Dotierungskonzentration des Driftbereichs 18. Die Dosierung der Ionenimplantation des Akkumulationsbereichs 16 kann 1-1012 cm-2 oder mehr und 1-1013 cm-2 oder weniger betragen. Außerdem kann die Dosierung der Ionenimplantation des Akkumulationsbereichs 16 auch 3-1012 cm-2 oder mehr und 6-1012 cm-2 oder weniger betragen. Anordnen des Akkumulationsbereichs 16 kann den Verstärkungseffekt der Ladungsträgerinjektion („Injection Enhancement“, IE-Effekt) erhöhen, um die EIN-Spannung des Transistorabschnitts 70 zu verringern.
  • Ein oder mehrere Gattergrabenabschnitte 40 und ein oder mehrere Dummy-Grabenabschnitte 30 sind auf der oberen Oberflächenseite angeordnet. Jeder Grabenabschnitt ist von der Frontfläche 21 zum Driftbereich 18 angeordnet. In einem Bereich, wo mindestens einer des Emitterbereichs 12, des Basisbereichs 14, des Kontaktbereichs 15 und des Akkumulationsbereichs 16 angeordnet ist, erstreckt sich jeder Grabenabschnitt durch diese Bereiche, um den Driftbereich 18 zu erreichen. Ein Grabenabschnitt, der sich durch dotierte Bereiche erstreckt, ist nicht auf den in der Reihenfolge gefertigten beschränkt, so dass ein Grabenabschnitt nach dem Ausbilden der dotierten Bereiche gefertigt wird. Ein Grabenabschnitt, der sich durch dotierte Bereiche erstreckt, umfasst den in der Reihenfolge gefertigten, dass dotierte Bereiche zwischen Grabenabschnitten gefertigt werden, nachdem der Grabenabschnitt gefertigt wurde.
  • Der Gatter-Grabenabschnitt 40 umfasst einen Gattergraben auf der Frontfläche 21, einen Gatter-Isolierfilm 42 und einen Gatter-Leitungsabschnitt 44. Der Gatter-Isolierfilm 42 bedeckt eine Innenwand des Gattergrabens. Der Gatter-Isolierfilm 42 kann durch Oxidieren oder Nitrieren eines Halbleiters auf der Innenwand des Gattergrabens ausgebildet werden. Der Gatter-Leitungsabschnitt 44 ist innerhalb des Gatter-Isolierfilms 42 im Gattergraben ausgebildet. Der Gatter-Isolierfilm 42 isoliert den Gatter-Leitungsabschnitt 44 vom Halbleitersubstrat 10. Der leitende Gatterabschnitt 44 ist aus einem leitenden Material wie beispielsweise Polysilizium ausgebildet. Der Gatter-Grabenabschnitt 40 wird auf der Frontfläche 21 vom dielektrischen Zwischenschichtfilm 38 bedeckt.
  • Der Gatter-Leitungsabschnitt 44 umfasst einen Bereich gegenüber des Basisbereichs 14 in Tiefenrichtung des Halbleitersubstrats 10, wo der Gatter-Leitungsabschnitt 44 neben dem Basisbereich 15 liegt auf der Seite des Mesaabschnitts 71 mit dem Gatter-Isolierfilm 42 dazwischen. Falls eine vorgegebene Gatterspannung an den Gatter-Leitungsabschnitt 40 angelegt wird, bildet eine Elektronen-Inversionsschicht einen Kanal in einer Oberflächenschicht des Basisbereichs 14 an einer Grenzfläche, die mit dem Gattergraben verbunden ist.
  • Der Dummy-Grabenabschnitt 30 kann denselben Aufbau wie der Gattergrabenabschnitt 40 haben. Der Dummy-Grabenabschnitt 30 umfasst einen Dummygraben auf der Seite der Frontfläche 21, einen Dummy-Isolierfilm 32 und einen Dummy-Leitungsabschnitt 34. Der Dummy-Isolierfilm 32 bedeckt eine Innenwand des Dummygrabens. Der Dummy-Leitungsabschnitt 34 ist im Dummygraben und innerhalb des Dummy-Isolierfilms 32 ausgebildet. Der Dummy-Isolierfilm 32 isoliert den Dummy-Leitungsabschnitt 34 vom Halbleitersubstrat 10. Der Dummy-Grabenabschnitt 30 wird auf der Frontfläche 21 vom dielektrischen Zwischenschichtfilm 38 bedeckt.
  • Der dielektrische Zwischenschichtfilm 38 ist auf der Frontfläche 21 angeordnet. Eine Emitterelektrode 52 ist oberhalb des dielektrischen Zwischenschichtfilms 38 angeordnet. Der dielektrische Zwischenschichtfilm 38 weist ein oder mehrere Kontaktlöcher 54 auf, um die Emitterelektrode 52 elektrisch mit dem Halbleitersubstrat 10 zu verbinden. In ähnlicher Weise können das Kontaktloch 55 und das Kontaktloch 56 durch den dielektrischen Zwischenschichtfilm 38 gehend angeordnet sein.
  • 3B ist ein Diagramm, das ein Beispiel eines Querschnitts b-b' in 2 illustriert. Der Querschnitt b-b' ist die XZ-Ebene, welche durch den Kontaktbereich 15 im Transistorabschnitt 70 geht.
  • Der Mesaabschnitt 71 umfasst im Querschnitt b-b' den Basisbereich 14, den Kontaktbereich 15, den Akkumulationsbereich 16 und die Kontaktschicht 19. Der Mesaabschnitt 91 umfasst, ähnlich wie der Querschnitt a-a', den Kontaktbereich 15, den Akkumulationsbereich 16 und die Kontaktschicht 19. Im Querschnitt b-b' weist der Mesaabschnitt 71 denselben Aufbau wie der Mesaabschnitt 91 auf. Der Mesaabschnitt 81 umfasst, ähnlich wie der Querschnitt a-a', den Basisbereich 14, den Akkumulationsbereich 16 und die Kontaktschicht 19.
  • 4A ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs S in 3A illustriert. Hier werden hauptsächlich der Kontakt-Grabenabschnitt 60 und eine erste Sperrschicht 64, die im Mesaabschnitt 71 zwischen dem Dummy-Grabenabschnitt 30 und dem Gatter-Grabenabschnitt 40 angeordnet sind, beschrieben.
  • Der Kontakt-Grabenabschnitt 60 weist eine Bodenfläche 61 und eine Seitenwand 62 auf. Die konkave Bodenfläche 61 des Kontakt-Grabenabschnitts 60 des vorliegenden Beispiels ist zur Mitte des Kontakt-Grabenabschnitts 60 von einem Seitenwandboden 63, die ein Endabschnitt der Seitenwand 62 in positiver Richtung der Z-Achse ist, konkav vertieft. Die Bodenfläche 61 des Kontakt-Grabenabschnitts 60 kann in Bogenform vertieft sein. Die konkave Bodenfläche 61 des Kontakt-Grabenabschnitts 60 wird durch Ätzen zum Ausbilden des Kontaktlochs 54 gebildet. Die Bodenfläche 61 kann neben der konkaven Form auch eine lineare Form aufweisen.
  • Die Kontaktschicht 19 ist teilweise an der Seitenwand und an der Bodenfläche des Kontakt-Grabenabschnitts 60 angeordnet. Die Kontaktschicht 19 ist vorgesehen, sich in Z-Achsenrichtung näher an der Frontfläche 21 zu erstrecken als das untere Ende des Emitterbereichs 12, um den Emitterbereich 12 zu berühren. Dieser Aufbau ist jedoch nicht unbedingt notwendig. Die Kontaktschicht 19 kann beabstandet vom Emitterbereich 12 angeordnet sein.
  • Die erste Sperrschicht 64 ist an der Seitenwand 62 und der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 angeordnet. Beispielsweise ist der Kontakt-Grabenabschnitt 60 ein Wolframfilm (W), der durch das CVD-Verfahren unter Verwendung eines WF6-Gases oder dergleichen ausgebildet wird. In diesem Verfahren kann ein Fluorbestandteil des WF6-Gases mit Silizium in einem Halbleitersubstrat reagieren, um das Halbleitersubstrat zu beschädigen. Die erste Sperrschicht 64 ist zwischen dem Kontakt-Grabenabschnitt 60 und dem Halbleitersubstrat 10 angeordnet, um die Widerstandsfähigkeit gegen Siliziumdefekte aufgrund des WF6-Gases zu verbessern.
  • Die erste Sperrschicht 64 ist mit dem Emitterbereich 12 auf der Seitenwand 62 des Kontakt-Grabenabschnitts 60 verbunden. Außerdem ist die erste Sperrschicht 64 leitend. Die erste Sperrschicht 64 des vorliegenden Beispiels enthält mindestens eines von Ti, TiN, Ta oder TaN. Dies ermöglicht der ersten Sperrschicht 64 einen Pfad an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 zu bilden, durch den sich ein Strom vom Kontakt-Grabenabschnitt 60 zum Emitterbereich 12 entlädt.
  • Außerdem ist die erste Sperrschicht 64 mit der Kontaktschicht 19 auf der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 verbunden. Dies ermöglicht der ersten Sperrschicht 64 einen Pfad auszubilden, durch den sich ein Strom von der Kontaktschicht 19 zum Kontakt-Grabenabschnitt 60 entlädt.
  • 4B ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs T in 3B illustriert. Hier werden hauptsächlich der Kontakt-Grabenabschnitt 60, die erste Sperrschicht 64 und die zweite Sperrschicht 66, die im Mesaabschnitt 71 zwischen dem Dummy-Grabenabschnitt 30 und dem Gatter-Grabenabschnitt 40 angeordnet sind, beschrieben. Der Mesaabschnitt 81 oder der Mesaabschnitt 91 können einen ähnlichen Aufbau haben. Außerdem können der Mesaabschnitt 71, der Mesaabschnitt 81 und der Mesaabschnitt 91 im gesamten Bereich oder nur in Teilen der Bereiche denselben Aufbau aufweisen.
  • Die Kontaktschicht 19 ist auf einem Teil der Seitenwand 62 und der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 angeordnet. Die Kontaktschicht 19 kann auch beabstandet vom Kontaktbereich 15 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 angeordnet sein.
  • Die erste Sperrschicht 64 ist im gesamten Bereich der Seitenwand 62 und der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 angeordnet. Anderseits ist die zweite Sperrschicht 66 ist an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 angeordnet. Außerdem ist die zweite Sperrschicht 66 näher am Kontaktbereich 15 angeordnet als die erste Sperrschicht 64 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 neben dem Kontaktbereich 15.
  • Die zweite Sperrschicht 66 des vorliegenden Beispiels ist verbunden mit dem Kontaktbereich 15 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 angeordnet. Außerdem ist die zweite Sperrschicht 66 im vorliegenden Beispiel nicht an der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 angeordnet, und die erste Sperrschicht 64 ist an der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 mit der Kontaktschicht 19 verbunden.
  • Die zweite Sperrschicht 66 des vorliegenden Beispiels kann beispielsweise eine Oxidschicht oder eine Siliziumoxidschicht (SiOx) sein. Die zweite Sperrschicht 66 kann eine Siliziumoxidschicht sein, die Bor, Phosphor oder dergleichen enthält, oder eine leitende Siliziumoxidschicht mit Sauerstoffdefekten oder dergleichen sein. Außerdem ist die Leitfähigkeit der zweiten Sperrschicht 66 gleich der Leitfähigkeit der ersten Sperrschicht 64 oder niedriger als die Leitfähigkeit der ersten Sperrschicht 64.
  • Beispielsweise wird die erste Sperrschicht 64 durch Sputtern ausgebildet. Beim Sputtern wird ein Gas mit niedrigerem Druck als beim CVD-Verfahren verwendet, wodurch es schwierig wird, die Schichtdicke an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 zu regeln. Daher kann die Widerstandsfähigkeit gegen Siliziumdefekte in einem Abschnitt mit geringerer Schichtdicke verringert sein.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst doppelte Sperrschichten der ersten Sperrschicht 64 und der zweiten Sperrschicht 66 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 neben dem Kontaktbereich 15, um die Widerstandsfähigkeit gegen Siliziumdefekte zu verbessern. Man beachte, dass die zweite Sperrschicht 66 in einem Abschnitt angeordnet sein kann, der mit dem dielektrischen Zwischenschichtfilm 38 verbunden ist oder nicht.
  • Man beachte außerdem, dass die zweite Sperrschicht 66 des vorliegenden Beispiels in einem Bereich neben dem Kontaktbereich 15 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 angeordnet ist, aber nicht in einem Bereich neben dem Emitterbereich 12. Auf der Frontfläche 21 des Halbleitersubstrats 10 ist die Fläche des Kontaktbereichs 15 jedoch viel größer als die Fläche des Emitterbereichs 12. Daher ist die Fläche der Seitenwand 62 des Kontakt-Grabenabschnitts 60 neben dem Kontaktbereich 15 viel größer als die Fläche neben dem Emitterbereich 12.
  • Somit weist die Halbleitervorrichtung 100 des vorliegenden Beispiels selektiv die zweite Sperrschicht 66 in einem Bereich neben dem Kontaktbereich 15 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 auf, um einen Pfad für einen Strom durch die erste Sperrschicht 64 aufrecht zu erhalten. Auf diese Weise kann die Halbleitervorrichtung 100 des vorliegenden Beispiels die Widerstandsfähigkeit gegen Siliziumdefekte verbessern, während sie als Vorrichtung dient.
  • 5 ist eine vergrößerte Ansicht, die ein weiteres Beispiel des Bereichs S in 3A illustriert. Hier werden hauptsächlich Unterschiede zur 4A beschrieben.
  • Die zweite Sperrschicht 66 des vorliegenden Beispiels ist verbunden mit dem Emitterbereich 12 auf der Seitenwand 62 des Kontakt-Grabenabschnitts 60 neben dem Emitterbereich 12 angeordnet. Andererseits ist die zweite Sperrschicht 66 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 neben dem Kontaktbereich 15 verbunden mit dem Kontaktbereich 15 angeordnet, ähnlich wie in 3B.
  • Das heißt, die erste Sperrschicht 64 des vorliegenden Beispiels ist im gesamten Bereich der Seitenwand 62 und der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 angeordnet. Die zweite Sperrschicht 66 ist nicht auf der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 angeordnet, sondern auf der gesamten Seitenwand 62 des Kontakt-Grabenabschnitts 60 Die zweite Sperrschicht 66 ist näher am Emitterbereich 12 und am Kontaktbereich 15 angeordnet als die erste Sperrschicht 64 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60.
  • Die zweite Sperrschicht 66 ist beispielsweise eine Oxidschicht, die Verunreinigungen enthält. Die zweite Sperrschicht 66 des vorliegenden Beispiels kann eine Siliziumoxidschicht sein, die Bor, Phosphor oder dergleichen enthält. Die zweite Sperrschicht 66 ist zumindest leitfähig, obwohl sie weniger leitfähig als die erste Sperrschicht 64 ist. Die zweite Sperrschicht 66 kann auch dieselbe Leitfähigkeit wie die erste Sperrschicht 64 haben.
  • Ein Kontaktwiderstand zwischen der zweiten Sperrschicht 66 und dem Kontaktbereich 15 des vorliegenden Beispiels kann im vorliegenden Beispiel ungefähr 100 Ω oder weniger oder vorzugsweise ungefähr 10 Ω oder weniger betragen. Man beachte, dass der Kontaktwiderstand von den Designvorgaben der Vorrichtung abhängt, aber nicht notwendigerweise auf den oben beschriebenen Bereich beschränkt ist.
  • Vorzugsweise weist die zweite Sperrschicht 66 solch eine Schichtdicke auf, so dass sie die Widerstandsfähigkeit gegen Siliziumdefekte aufgrund des WF6-Gases aufweist. Die Schichtdicke kann 1 nm oder mehr oder vorzugsweise ungefähr 5 nm oder mehr betragen. Außerdem hängt die obere Grenze der Schichtdicke der zweiten Sperrschicht 66 vom Widerstand der zweiten Sperrschicht 66 ab. Vorzugsweise fällt die Schichtdicke in den Bereich des oben beschriebenen Kontaktwiderstands. Beispielsweise kann die obere Grenze der Schichtdicke der zweiten Sperrschicht 66 50 nm betragen.
  • Auf diese Weise ist die zweite Sperrschicht 66 des vorliegenden Beispiels an der gesamten Seitenwand 62 des Kontakt-Grabenabschnitts 60 angeordnet, was den Herstellungsprozess erleichtert. Außerdem ist wie oben beschrieben die Fläche der Seitenwand 62 des Kontakt-Grabenabschnitts 60 neben dem Kontaktbereich 15 viel größer als die Fläche neben dem Emitterbereich 12. Außerdem ist die zweite Sperrschicht 66 des vorliegenden Beispiels zumindest leitfähig. Auf diese Weise umfasst die Halbleitervorrichtung 100 des vorliegenden Beispiels die zweite Sperrschicht 66, die sowohl mit dem Emitterbereich 12 als auch dem Kontaktbereich 15 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60 verbunden ist, wodurch die Widerstandsfähigkeit gegen Siliziumdefekte verbessert wird, während sie als Vorrichtung dient.
  • 6 ist eine vergrößerte Ansicht, die ein weiteres Beispiel des Bereichs T in 3B illustriert. Hier werden hauptsächlich Unterschiede zur 4B beschrieben.
  • Die erste Sperrschicht 64 umfasst einen Silizidbereich 65, der an der Bodenfläche 61 des Kontakt-Grabenabschnitts 60 silizidiert wurde. Beispielsweise enthält der Silizidbereich 65 Ti-Silizid oder Ta-Silizid. Andererseits ist die Seitenwand 62 des Kontakt-Grabenabschnitts 60 mit der zweiten Sperrschicht 66 näher am Kontaktbereich 15 versehen als die erste Sperrschicht 64, so dass die erste Sperrschicht 64 keinen Silizidbereich aufweist.
  • Man beachte, dass die Seitenwand 62 des Kontakt-Grabenabschnitts 60, der an den Emitterbereich 12 angrenzt, die zweite Sperrschicht 66 verbunden mit dem Emitterbereich 12 aufweisen kann, wie in 5, oder keine zweite Sperrschicht 66 aufweisen kann, wie in 4A. Falls die Seitenwand 62 des Kontakt-Grabenabschnitts 60 die erste Sperrschicht 64 verbunden mit dem Emitterbereich 12 aufweist, wie in 4A, umfasst die erste Sperrschicht 64 auch den Silizidbereich 65 an der Seitenwand 62 des Kontakt-Grabenabschnitts 60, wodurch die Eigenschaften der Vorrichtung verbessert werden.
  • 7 ist ein Diagramm, das ein beispielhaftes Herstellungsverfahren der ersten Sperrschicht 64 und der zweiten Sperrschicht 66 illustriert.
  • In Schritt S102 wird das Halbleitersubstrat 10 durch den Emitterbereich 12 zum Basisbereich 14 geätzt, um das Kontaktloch 54 auszubilden. In diesem Schritt wird anisotropes Ätzen des Halbleitersubstrats 10 durchgeführt, um das Kontaktloch 54 zu bilden, unter Verwendung des dielektrischen Zwischenschichtfilms 38, der einen geätzten Bereich als Oxidschichtmaske aufweist, welcher dem Kontaktloch 54 entspricht.
  • Außerdem werden in Schritt S102 Ionenimplantation des Halbleitersubstrats 10 durchgeführt, um die Kontaktschicht 19 zu bilden, unter Verwendung des dielektrischen Zwischenschichtfilms 38 als Maske, sowie Wärmebehandlung zum Bilden der Kontaktschicht 19. Die Kontaktschicht 19 kann so angeordnet sein, dass sie sich durch die Wärmebehandlung zum Emitterbereich 12 erstreckt.
  • Man beachte, dass die Ionenimplantation im vorliegenden Beispiel zum Ausbilden der Kontaktschicht 19 ausgeführt wird, nachdem das Kontaktloch 54 für den Kontakt-Grabenabschnitt 60 angeordnet wurde. Das heißt, die Ionenimplantation des Dotierstoffs für die Kontaktschicht 19 wird unter Verwendung des dielektrischen Zwischenschichtfilms 38 als Maske durchgeführt, wodurch die Genauigkeit der Positionierung der Kontaktschicht 19 in Bezug auf den Kontakt-Grabenabschnitt 60 verbessert wird.
  • In Schritt S104 wird die gesamte innere Oberfläche des Kontaktlochs 54 mit einem Oxid, das Bor, Phosphor oder dergleichen enthält, beschichtet, um die zweite Sperrschicht 66 zu bilden.
  • In Schritt S106 wird anisotropes Ätzen oder dergleichen an der Bodenfläche des Kontaktlochs 54 durchgeführt, um die zweite Sperrschicht 66 zu entfernen.
  • In Schritt S108 wird die gesamte innere Oberfläche des Kontaktlochs 54 mit Ti oder dergleichen beschichtet, um die erste Sperrschicht 64 zu bilden.
  • Man beachte, dass im Bereich, der nur die erste Sperrschicht 64 aufweist, wie in 4A, kann die zweite Sperrschicht 66 von der Innenwand des Kontaktlochs 54 durch Mustern oder dergleichen in Schritt S106 entfernt sein.
  • 8 ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs B in 1 illustriert. Man beachte, dass 1 bis 7 Anordnungen illustrieren, bei denen die Dummy-Grabenabschnitte 30 und die Gatter-Grabenabschnitte 40 in der vorgegebenen Anordnungsrichtung auf der Seite der Frontfläche 21 des Halbleitersubstrats 10 angeordnet sind. Andererseits illustriert 8 den Aufbau, bei dem der Dummy-Grabenabschnitt 30 und der Gatter-Grabenabschnitt 40 auf der Seite der Frontfläche 21 des Halbleitersubstrats 10 in einem Gitter angeordnet sind.
  • Im Transistorabschnitt 70 sind beispielsweise eine Vielzahl von Gatter-Grabenabschnitten 40, die sich in Y-Achsenrichtung erstrecken und in X-Achsenrichtung angeordnet sind, und eine Vielzahl von Gatter-Grabenabschnitten 40, die sich in X-Achsenrichtung erstrecken und in Y-Achsenrichtung angeordnet sind, in einem Gitter angeordnet. Außerdem sind im Diodenabschnitt 80 und im Grenzabschnitt 90 eine Vielzahl von Dummy-Grabenabschnitten 30, die sich in Y-Achsenrichtung erstrecken und in X-Achsenrichtung angeordnet sind, und eine Vielzahl von Dummy-Grabenabschnitten 30, die sich in X-Achsenrichtung erstrecken und in Y-Achsenrichtung angeordnet sind, in einem Gitter angeordnet.
  • 8 illustriert den Transistorabschnitt 70 in einer Voll-Gatter-Aufbau, der keine Dummy-Grabenabschnitte 30 enthält, ist aber nicht darauf beschränkt. Der Transistorabschnitt 70 kann auch den Dummy-Grabenabschnitt 30 und den Gatter-Grabenabschnitt 40 umfassen. Man beachte, dass der dielektrische Zwischenschichtfilm 38 und die Emitterelektrode 52 in 8 weggelassen wurden.
  • Der Mesaabschnitt 71, der Mesaabschnitt 81 und der Mesaabschnitt 91 weisen die Kontaktlöcher 54 auf. Der Kontakt-Grabenabschnitt 60 ist im Kontaktloch 54 angeordnet. Der Kontakt-Grabenabschnitt 60 ist so angeordnet, dass er sich in Erstreckungsrichtung erstreckt. Der Kontakt-Grabenabschnitt 60 ist in Form einer Matrix zwischen den Grabenabschnitten, die in einem Gitter angeordnet sind, angeordnet.
  • 9A illustriert ein Beispiel einer Draufsicht einer Halbleitervorrichtung 1100 gemäß dem Beispiel. Hier werden gleiche Bestandteile wie in der Halbleitervorrichtung 100 mit denselben Bezugszeichen versehen und es werden hauptsächlich die Unterschiede beschrieben.
  • Die Halbleitervorrichtung 1100 umfasst zusätzlich zur Gatter-Metallschicht 50 eine innere Gatter-Metallschicht 51. Die innere Gatter-Metallschicht 51 erstreckt sich in Y-Achsenrichtung im aktiven Bereich 160 und ist mit der Gatter-Metallschicht 50 verbunden. 9A zeigt nur ein paar innere Gatter-Metallschichten 51 zum Zwecke der Vereinfachung, wobei dies nicht als einschränkend zu verstehen ist. Wie weiter unten beschrieben sind die inneren Gatter-Metallschichten 51 so angeordnet, dass sie sich über einer Vielzahl von Gatter-Grabenabschnitten 40 erstrecken.
  • 9B ist eine vergrößerte Ansicht, die ein Beispiel eines Bereichs C in 9A illustriert. Die Halbleitervorrichtung 1100 umfasst die Grabenabschnitte, die in Form einer Matrix auf der Seite der Frontfläche 21 des Halbleitersubstrats 10 angeordnet sind. Das heißt, während die Halbleitervorrichtung 100 die jeweiligen Grabenabschnitte aufweist, die sich in Y-Achsenrichtung erstrecken, umfasst die Halbleitervorrichtung 1100 die jeweiligen Grabenabschnitte, die in eine Vielzahl von Abschnitten in Y-Achsenrichtung unterteilt sind, um als Ganzes in einer Matrixform angeordnet zu sein.
  • In 9B sind der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 neben dem Kontaktbereich 15 an den Endabschnitten in Y-Achsenrichtung im Transistorabschnitt 70 angeordnet aber nicht hierauf beschränkt. Der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 können neben dem Emitterbereich 12 an den Endabschnitten in Y-Achsenrichtung angeordnet sein.
  • Oberhalb der jeweiligen Gatter-Grabenabschnitte 40 ist die innere Gatter-Metallschicht 51 angeordnet, so dass sie sich in Y-Achsenrichtung entlang jedem Gatter-Grabenabschnitt 40 erstreckt, was in 9B jedoch nicht dargestellt ist. Auf diese Weise ist der Gatter-Grabenabschnitt 40 mit der Gatter-Anschlussfläche über die innere Gatter-Metallschicht 51 und die Gatter-Metallschicht 50 verbunden.
  • Der Mesaabschnitt 71, der Mesaabschnitt 81 und der Mesaabschnitt 91 weisen die Kontaktlöcher 54 auf. Der Kontakt-Grabenabschnitt 60 ist im Kontaktloch 54 angeordnet. Der Kontakt-Grabenabschnitt 60 ist so angeordnet, dass er sich in Erstreckungsrichtung erstreckt. Der Kontakt-Grabenabschnitt 60 ist in einem Gitter zwischen den Grabenabschnitten, die in Form einer Matrix angeordnet sind, angeordnet.
  • Während die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Für den Fachmann ist es offensichtlich, dass zu den oben beschriebenen Ausführungsformen verschiedene Änderungen und Verbesserungen hinzugefügt werden können. Aus dem Schutzbereich der Ansprüche ergibt sich auch, dass die mit solchen Änderungen oder Verbesserungen hinzugefügten Ausführungsformen in den technischen Umfang der Erfindung einbezogen werden können.
  • Die Vorgänge, Prozeduren, Schritte und Stufen jedes Prozesses, die von einer Vorrichtung, einem System, einem Programm und einem Verfahren durchgeführt werden, die in den Ansprüchen, Ausführungsbeispielen oder Zeichnungen dargestellt sind, können in beliebiger Reihenfolge ausgeführt werden, solange die Reihenfolge nicht durch „vorher“, „vor“ oder ähnlichen Begriffen angegeben ist und solange die Ausgabe eines vorhergehenden Prozesses nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf in den Ansprüchen, Ausführungsbeispielen oder Figuren durch Begriffe wie „erste“ oder „nächste“ beschrieben wird, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge durchgeführt werden muss.
  • Bezugszeichenliste
    • 10
    Halbleitersubstrat,
    12
    Emitterbereich,
    14
    Basisbereich,
    15
    Kontaktbereich,
    16
    Akkumulationsbereich,
    17
    Senkenbereich,
    18
    Driftbereich,
    19
    Kontaktschicht,
    21
    Frontfläche,
    22
    Kollektorbereich,
    23
    Rückfläche,
    24
    Kollektorelektrode,
    25
    Verbindungsteil,
    30
    Dummy-Grabenabschnitt,
    31
    Erstreckungsabschnitt,
    32
    Dummy-Isolierfilm,
    33
    Verbindungsabschnitt,
    34
    Dummy-Leitungsabschnitt,
    38
    dielektrischer Zwischenschichtfilm,
    40
    Gatter-Grabenabschnitt,
    41
    Erstreckungsabschnitt,
    42
    Gatter-Isolierfilm,
    43
    Verbindungsabschnitt,
    44
    leitender Gatterabschnitt,
    50
    Gatter-Metallschicht,
    51
    innere Gatter-Metallschicht,
    52
    Emitterelektrode,
    54
    Kontaktloch,
    55
    Kontaktloch,
    56
    Kontaktloch,
    60
    Kontakt-Grabenabschnitt,
    61
    Bodenfläche,
    62
    Seitenwand,
    63
    Seitenwandboden,
    64
    erste Sperrschicht,
    65
    Silizidbereich,
    66
    zweite Sperrschicht,
    68
    Klemmenende,
    70
    Transistorabschnitt,
    71
    Mesa-Abschnitt,
    80
    Diodenabschnitt,
    81
    Mesa-Abschnitt,
    82
    Kathodenbereich,
    90
    Grenzabschnitt,
    91
    Mesa-Abschnitt,
    100
    Halbleitervorrichtung,
    102
    Endseite;
    160
    aktiver Bereich,
    162
    Randabschlussstruktur,
    1100
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014158013 [0002]
    • JP 2013065724 [0002]
    • JP 2016225512 [0002]

Claims (12)

  1. Halbleitervorrichtung, umfassend: einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Halbleitersubstrat angeordnet ist; einen Basisbereich eines zweiten Leitfähigkeitstyps, der im Halbleitersubstrat angeordnet ist; einen Emitterbereich des ersten Leitfähigkeitstyps, der auf einer Frontfläche des Halbleitersubstrats angeordnet ist; einen Kontaktbereich des zweiten Leitfähigkeitstyps, der auf dem Basisbereich angeordnet ist und eine höhere Dotierungskonzentration als der Basisbereich aufweist; einen Kontakt-Grabenabschnitt, der auf der Frontfläche des Halbleitersubstrats angeordnet ist; eine erste Sperrschicht, die auf einer Seitenwand und einer Bodenfläche des Kontakt-Grabenabschnitts angeordnet ist; und eine zweite Sperrschicht, die verbunden mit dem Kontaktbereich auf der Seitenwand des Kontakt-Grabenabschnitts angeordnet ist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei die erste Sperrschicht verbunden mit dem Emitterbereich auf der Seitenwand des Kontakt-Grabenabschnitts angeordnet ist.
  3. Halbleitervorrichtung nach Anspruch 1, wobei die zweite Sperrschicht verbunden mit dem Emitterbereich auf der Seitenwand des Kontakt-Grabenabschnitts angeordnet ist.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 3, wobei die zweite Sperrschicht ein Siliziumoxidfilm ist.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei ein Kontaktwiderstand zwischen der ersten Sperrschicht und dem Emitterbereich 100 Ω oder weniger beträgt.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei die zweite Sperrschicht eine Filmdicke von 1 nm oder mehr und 50 nm oder weniger aufweist.
  7. Halbleitervorrichtung nach einem der Ansprüche 1 bis 6, wobei eine Leitfähigkeit der zweiten Sperrschicht gleich groß ist wie oder kleiner als eine Leitfähigkeit der ersten Sperrschicht.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei die erste Sperrschicht mindestens eines von Ti, TiN, Ta oder TaN enthält.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei die erste Sperrschicht einen Silizidbereich aufweist, der an der Bodenfläche des Kontakt-Grabenabschnitts silizidiert wurde.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei der Kontakt-Grabenabschnitt in einem Streifenmuster zwischen und neben einer Vielzahl von Grabenabschnitten angeordnet ist, wobei die Vielzahl von Grabenabschnitten in einer vorgegebenen Anordnungsrichtung auf der Seite der Frontfläche des Halbleitersubstrats angeordnet ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei der Kontakt-Grabenabschnitt in Form einer Matrix zwischen einer Vielzahl von Grabenabschnitten, die als Gitter auf der Seite der Frontfläche des Halbleitersubstrats angeordnet ist, angeordnet ist.
  12. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei der Kontakt-Grabenabschnitt in einem Gitter zwischen und neben einer Vielzahl von Grabenabschnitten angeordnet ist, wobei die Vielzahl von Grabenabschnitten in Form einer Matrix auf der Seite der Frontfläche des Halbleitersubstrats angeordnet ist.
DE102021114181.8A 2020-07-13 2021-06-01 Halbleitervorrichtung Pending DE102021114181A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020119805A JP2022016842A (ja) 2020-07-13 2020-07-13 半導体装置
JP2020-119805 2020-07-13

Publications (1)

Publication Number Publication Date
DE102021114181A1 true DE102021114181A1 (de) 2022-01-13

Family

ID=79020422

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021114181.8A Pending DE102021114181A1 (de) 2020-07-13 2021-06-01 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11699727B2 (de)
JP (1) JP2022016842A (de)
CN (1) CN113937159A (de)
DE (1) DE102021114181A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024014401A1 (ja) * 2022-07-11 2024-01-18 富士電機株式会社 半導体装置および半導体装置の製造方法
CN114899147B (zh) * 2022-07-12 2022-10-21 深圳芯能半导体技术有限公司 一种rc-igbt器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065724A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体装置及びその製造方法
JP2014158013A (ja) 2013-01-17 2014-08-28 Denso Corp 半導体装置およびその製造方法
JP2016225512A (ja) 2015-06-01 2016-12-28 富士電機株式会社 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447263B1 (ko) 1999-12-30 2004-09-07 주식회사 하이닉스반도체 식각 폴리머를 이용한 반도체 소자의 제조방법
KR100401348B1 (ko) 2000-06-30 2003-10-11 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
US6624066B2 (en) 2001-02-14 2003-09-23 Texas Instruments Incorporated Reliable interconnects with low via/contact resistance
JP4024503B2 (ja) 2001-09-19 2007-12-19 株式会社東芝 半導体装置及びその製造方法
JP4469524B2 (ja) 2001-09-20 2010-05-26 株式会社東芝 半導体装置の製造方法
JP4604444B2 (ja) 2002-12-24 2011-01-05 トヨタ自動車株式会社 埋設ゲート型半導体装置
KR100562650B1 (ko) * 2004-06-25 2006-03-20 주식회사 하이닉스반도체 반도체 소자 제조 방법
DE102004046697B4 (de) * 2004-09-24 2020-06-10 Infineon Technologies Ag Hochspannungsfestes Halbleiterbauelement mit vertikal leitenden Halbleiterkörperbereichen und einer Grabenstruktur sowie Verfahren zur Herstellung desselben
JP4839599B2 (ja) 2004-11-11 2011-12-21 富士電機株式会社 半導体装置及びその製造方法
KR20080095621A (ko) 2007-04-25 2008-10-29 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2009043966A (ja) 2007-08-09 2009-02-26 Toshiba Corp 半導体装置及びその製造方法
US8138605B2 (en) * 2009-10-26 2012-03-20 Alpha & Omega Semiconductor, Inc. Multiple layer barrier metal for device component formed in contact trench
JP2014049707A (ja) 2012-09-04 2014-03-17 Ps4 Luxco S A R L 半導体装置およびその製造方法
CN103165524B (zh) * 2013-04-03 2015-07-15 株洲南车时代电气股份有限公司 一种igbt芯片及其正面铜金属化结构的制作方法
CN108780809B (zh) 2016-09-14 2021-08-31 富士电机株式会社 Rc-igbt及其制造方法
JP6817796B2 (ja) 2016-11-28 2021-01-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP7283036B2 (ja) * 2018-07-13 2023-05-30 富士電機株式会社 半導体装置および製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065724A (ja) 2011-09-16 2013-04-11 Toshiba Corp 半導体装置及びその製造方法
JP2014158013A (ja) 2013-01-17 2014-08-28 Denso Corp 半導体装置およびその製造方法
JP2016225512A (ja) 2015-06-01 2016-12-28 富士電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022016842A (ja) 2022-01-25
US20220013645A1 (en) 2022-01-13
US11699727B2 (en) 2023-07-11
CN113937159A (zh) 2022-01-14

Similar Documents

Publication Publication Date Title
DE112019000094T5 (de) Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE112017000689T5 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102019115161A1 (de) Leistungsvorrichtung mit superübergang und schottky-diode
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102010042929A1 (de) Halbleitervorrichtung und deren Herstellungsverfahren
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102021114181A1 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102020108652A1 (de) Feldplatte und isolationsstruktur für hochspannungsbauelement
DE102013113540B4 (de) Transistorzellenanordnung mit halbleiterdiode
DE10129289A1 (de) Halbleitervorrichtung mit einer Diode für eine Eingangschutzschaltung einer MOS-Vorrichtung und Verfahren zu deren Herstellung
DE102018118875A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102018102109A1 (de) Leistungshalbleitervorrichtung und herstellungsverfahren dafür
DE112021004603T5 (de) Halbleitervorrichtung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102021123451A1 (de) Halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung
DE112021000202T5 (de) Halbleitervorrichtung
DE112019000166T5 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE102021124500A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112021004621T5 (de) Halbleitervorrichtung
DE102021134457A1 (de) Verfahren und strukturen zum kontaktieren des abschirmleiters in einer halbleitervorrichtung
DE112017003314T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed