DE112021000166T5 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE112021000166T5
DE112021000166T5 DE112021000166.3T DE112021000166T DE112021000166T5 DE 112021000166 T5 DE112021000166 T5 DE 112021000166T5 DE 112021000166 T DE112021000166 T DE 112021000166T DE 112021000166 T5 DE112021000166 T5 DE 112021000166T5
Authority
DE
Germany
Prior art keywords
region
transistor
semiconductor device
dummy
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112021000166.3T
Other languages
English (en)
Inventor
Kouta YOKOYAMA
Toru AJIKI
Tohru SHIRAKAWA
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of DE112021000166T5 publication Critical patent/DE112021000166T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Bereitgestellt wird eine Halbleitervorrichtung mit einem Halbleitersubstrat, das einen Transistorabschnitt und einen Diodenabschnitt aufweist. Das Halbleitersubstrat weist einen innen angeordneten Driftbereich eines ersten Leitfähigkeitstyp auf. Der Transistorbereich umfasst einen Transistorbereich, der in Draufsicht auf das Halbleitersubstrat getrennt vom Diodenabschnitt angeordnet ist; und einen Grenzbereich, der in Draufsicht auf das Halbleitersubstrat zwischen dem Transistorbereich und dem Diodenabschnitt angeordnet ist und einen Lebensdauer-Steuerbereich auf einer Frontflächenseite des Halbleitersubstrats im Driftbereich umfasst. Der Grenzbereich weist eine Stromunterdrückungsstruktur auf.

Description

  • TECHNISCHER HINTERGRUND
  • 1. TECHNISCHES GEBIET
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung.
  • 2. STAND DER TECHNIK
  • Üblicherweise ist in einer Halbleitervorrichtung, in der ein Transistorabschnitt, wie z.B. ein Bipolartransistor mit isolierter Gatterelektrode (IGBT), und ein Diodenabschnitt auf demselben Substrat ausgebildet sind, eine Technik bekannt, bei der eine vorgegebene Tiefenposition eines Halbleitersubstrats mit einem Teilchenstrahl, wie z.B. Heliumionen, bestrahlt wird, um einen Lebensdauer-Steuerbereich einschließlich eines Lebensdauerkillers zu anzuordnen. Der Lebensdauer-Steuerbereich ist über einem Teil des Bereichs vom Diodenabschnitt zum danebenliegenden Transistorabschnitt angeordnet, um ein Ansteigen der Ladungsträger vom Transistorabschnitt zu unterdrücken. (siehe beispielsweise Patentdokumente 1 und 2).
    • Patentdokument 1: Japanische Patentanmeldung Nr. 2017-135339
    • Patentdokument 2: Japanische Patentanmeldung Nr. 2014-175517
  • TECHNISCHE AUFGABE
  • Ein Gatteroxidfilm in solch einer Halbleitervorrichtung wird beschädigt, da der Transistorabschnitt mit dem Lebensdauerkiller bestrahlt wird, und eine Schwellenspannung steigt an. Da Stromkonzentration aufgrund einer Abnahme der Schwellenspannung auftritt, besteht das Problem, dass es beim Ausschalten zum Zeitpunkt des Überstrombetriebs zu einem Einrasten kommt, das einen Zusammenbruch verursacht.
  • ALLGEMEINE OFFENBARUNG
  • Ein erster Gesichtspunkt der vorliegenden Erfindung betrifft eine Halbleitervorrichtung. Eine Halbleitervorrichtung umfasst ein Halbleitersubstrat mit einem Transistorabschnitt und einem Diodenabschnitt. Das Halbleitersubstrat weist einen innen angeordneten Driftbereich eines ersten Leitfähigkeitstyp auf. Der Transistorbereich umfasst einen Transistorbereich, der in Draufsicht auf das Halbleitersubstrat getrennt vom Diodenabschnitt angeordnet ist; und einen Grenzbereich, der in Draufsicht auf das Halbleitersubstrat zwischen dem Transistorbereich und dem Diodenabschnitt angeordnet ist und einen Lebensdauer-Steuerbereich auf einer Frontflächenseite des Halbleitersubstrats im Driftbereich umfasst. Der Grenzbereich weist eine Stromunterdrückungsstruktur auf.
  • Der Transistorabschnitt kann ferner mindestens einen Gatter-Grabenabschnitt und mindestens einen Dummy-Grabenabschnitt aufweisen, die von einer Frontfläche des Halbleitersubstrats bis zum Driftbereich angeordnet sind. Ein Dummy-Verhältnis, das ein Verhältnis einer Anzahl der Dummy-Grabenabschnitte zur einer Anzahl der Gatter-Grabenabschnitte ist, kann im Grenzbereich größer als 1 sein.
  • Das Dummy-Verhältnis kann im Grenzbereich größer sein als das Dummy-Verhältnis im Transistorbereich.
  • Das Dummy-Verhältnis im Grenzbereich kann das einfache oder mehr und das neunfache oder weniger vom Dummy-Verhältnis im Transistorbereich betragen.
  • Der Transistorabschnitt kann ferner einen Emitterbereich eines ersten Leitfähigkeitstyps auf einer Frontfläche des Halbleitersubstrats umfassen. Der Anteil des Emitterbereichs im Grenzbereich kann kleiner sein als der Anteil des Emitterbereichs im Transistorbereich.
  • Die Breite des Grenzbereichs in einer Anordnungsrichtung des Transistorabschnitts und des Diodenabschnitts in Draufsicht des Halbleitersubstrats kann 50 µm oder mehr und 150 µm oder weniger betragen.
  • Die Breite des Grenzbereichs kann 100 µm oder mehr betragen.
  • In Draufsicht des Halbleitersubstrats kann die Fläche des Grenzbereichs das dreifache oder mehr des Transistorbereichs betragen.
  • Der Lebensdauer-Steuerbereich kann einen Lebensdauerkiller aufweisen, dessen Dotierungskonzentration 1 × 1010 cm-3 oder mehr und 1 × 1013 cm-3 oder weniger beträgt.
  • Im Driftbereich kann der Lebensdauer-Steuerbereich ferner über den gesamten Transistorabschnitt und den gesamten Diodenabschnitt auf der Rückenflächenseite des Halbleitersubstrats angeordnet sein.
  • Man beachte, dass die Zusammenfassung nicht notwendigerweise alle notwendigen Merkmale der Ausführungsformen der vorliegenden Erfindung beschreibt. Die vorliegende Erfindung kann auch eine Unterkombination der oben beschriebenen Merkmale sein.
  • Figurenliste
    • 1A ist eine Teil-Draufsicht einer Halbleitervorrichtung 100 gemäß Beispiel 1.
    • 1B ist ein Schaubild, das einen Querschnitt a-a' in 1A illustriert.
    • 1C ist eine Teil-Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 1.
    • 1D ist eine Teil-Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 1.
    • 1E ist eine Teil-Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 1.
    • 2 ist ein Diagramm, das eine Beziehung zwischen einer Gatterspannung Vge und einem Strom illustriert.
    • 3 ist eine Teil-Draufsicht einer Halbleitervorrichtung 200 gemäß Beispiel 2.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Im Folgenden wird die vorliegende Erfindung anhand von Ausführungsbeispielen der Erfindung beschrieben, wobei die folgenden Ausführungsbeispiel die in den Ansprüchen offenbarte Erfindung nicht einschränken. Nicht alle Kombinationen von Merkmalen, die in den Ausführungsbeispielen beschrieben werden, sind essenziell für die erfindungsgemäße Lösung.
  • Wie in der vorliegenden Beschreibung verwendet, wird eine Seite in Richtung parallel zu einer Tiefenrichtung eines Halbleitersubstrats als „obere“ und die andere Seite als „untere“ bezeichnet. Eine Oberfläche von zwei Hauptflächen eines Substrats, eine Schicht oder ein anderes Element wird als eine Frontfläche und die andere Oberfläche als eine untere Rückfläche bezeichnet. Die „untere“ Richtung und „obere“ Richtung sind nicht auf eine Richtung der Schwerkraft oder auf eine Richtung, in der eine Halbleitervorrichtung montiert ist, beschränkt.
  • In der vorliegenden Beschreibung können technische Sachverhalte unter Verwendung orthogonaler Koordinatenachsen X, Y und Z beschrieben werden. Die orthogonalen Koordinatenachsen bezeichnen lediglich relative Positionen von Komponenten und schränken nicht auf eine bestimmte Richtung ein. Beispielsweise ist die Z-Achse nicht ausschließlich auf die Höhenrichtung relativ zum Boden beschränkt. Eine +Z-Richtung und eine -Z-Richtung sind einander entgegengesetzte Richtungen. Wenn die Z-Achsen-Richtung ohne Vorzeichen beschrieben wird, wird auf eine Richtung parallel zur +Z-Achse und zur Z-Achse Bezug genommen.
  • In der vorliegenden Beschreibung werden orthogonalen Achsen parallel zur Frontfläche und zur Rückenfläche des Halbleitersubstrats als die X-Achse und die Y-Achse bezeichnet.
  • Außerdem wird eine Achse senkrecht zur Frontfläche und zur Rückenfläche des Halbleitersubstrats als die Z-Achse bezeichnet. In der vorliegenden Beschreibung kann die Richtung der Z-Achse als die Tiefenrichtung bezeichnet werden. Außerdem kann in der vorliegenden Beschreibung eine Richtung parallel zur Frontfläche und zur Rückenfläche des Halbleitersubstrats als eine horizontale Richtung, einschließlich einer X-Achse und einer Y-Achse, bezeichnet werden.
  • In der vorliegenden Beschreibung können die Begriffe „gleich“ oder „selbe“ einen Fall bezeichnen, bei dem ein Fehler aufgrund einer Abweichung bei der Herstellung oder dergleichen enthalten ist. Der Fehler beträgt beispielsweise bis zu 10%.
  • In der vorliegenden Beschreibung wird eine Leitfähigkeitsart eines Dotierungsbereichs, wo eine Dotierung mit einer Verunreinigung durchgeführt wurde, als p-artig oder n-artig bezeichnet. In der vorliegenden Beschreibung kann sich die Verunreinigung insbesondere auf einen beliebigen N-artigen Donator oder einen P-artigen Akzeptor beziehen und kann als Dotierstoff beschrieben werden. In der vorliegenden Beschreibung ist mit Dotierung das Einbringen des Donators oder des Akzeptors in ein Halbleitersubstrat zum Bilden eines Halbleiters mit einem N-artigen Leitfähigkeitstyp oder einem P-artigen Leitfähigkeitstyp gemeint.
  • In der vorliegenden Beschreibung bezeichnet eine Dotierungskonzentration eine Konzentration des Donators oder eine Konzentration des Akzeptors in einem thermisch Gleichgewichtszustand. In der vorliegenden Beschreibung bezeichnet eine Netto-Dotierungskonzentration eine Netto-Konzentration, die durch Hinzufügen der Donatorenkonzentration als Konzentration positiver Ionen zur Akzeptorenkonzentration als Konzentration negativer Ionen erhalten wird, wobei die Polaritäten der Ladungen beachtet werden. Wenn beispielsweise ND die Donatorenkonzentration ist und NA die Akzeptorenkonzentration, wird die Netto-Dotierungskonzentration an einer beliebigen Position durch ND - NA angegeben.
  • Der Donator hat die Funktion, Elektronen an einen Halbleiter bereitzustellen. Der Akzeptor hat die Funktion, Elektronen vom Halbleiter zu empfangen. Der Donator und der Akzeptor sind nicht auf die Verunreinigungen selbst beschränkt. Beispielsweise dient ein VOH-Defekt, der eine Kombination aus einer Leerstelle (V), Sauerstoff (O) und Wasserstoff (H) ist, die im Halbleiter vorliegen, als der Donator, der Elektronen bereitstellt.
  • P+-artig oder N+-artig bedeutet hier, dass eine Dotierungskonzentration höher ist als die von P-artig oder N-artig, und P-artig oder N--artig bedeuten hier, dass eine Dotierungskonzentration niedriger ist als die von P-artig oder N-artig. Außerdem bedeuten P++-artig oder N++-artig hier, dass eine Dotierungskonzentration höher ist als die von P+-artig oder N+artig.
  • Eine chemische Konzentration in der vorliegenden Beschreibung bezieht sich auf Konzentration einer Verunreinigung, die unabhängig von einem elektrischen Aktivierungszustand gemessen wird. Die chemische Konzentration kann beispielsweise durch Sekundärionen-Massenspektrometrie (SIMS) gemessen werden. Die oben beschriebene Netto-Dotierungskonzentration kann durch Kapazitäts-Spannungs-Profilierung (CV-Profilierung) gemessen werden. Außerdem kann eine durch ein Ausbreitungswiderstands-Verfahren („Spreading Resistance“, SRP-Verfahren) gemessene Ladungsträgerkonzentration als die Dotierungskonzentration verwendet werden. Die durch die CV-Profilierung oder das SR-Verfahren gemessene Ladungsträgerkonzentration kann ein Wert im thermischen Gleichgewichtszustand sein. Außerdem ist die Donatorenkonzentration in einem N-artigen Bereich ausreichend höher als die Akzeptorenkonzentration, so dass die Ladungsträgerkonzentration des Bereichs als die Donatorenkonzentration verwendet werden kann. In ähnlicher Weise kann die Ladungsträgerkonzentration eines P-artigen Bereichs als die Akzeptorenkonzentration festgelegt sein.
  • Wenn zudem eine Konzentrationsverteilung des Donators, des Akzeptors oder der Nettodotierung einen Peak in einem Bereich aufweist, kann ein Wert des Peaks als die Konzentration des Donators, des Akzeptors oder der Nettodotierung in dem Bereich verwendet werden. Wenn die Konzentration des Donators, Akzeptors oder Nettodotierung in einem Bereich im Wesentlichen gleichförmig oder dergleichen ist, kann ein Mittelwert der Konzentration des Donators, Akzeptors oder Nettodotierung im Bereich als die Konzentration des Donators, Akzeptors oder Nettodotierung verwendet werden.
  • Bei der mit dem SR-Verfahren gemessenen Ladungsträgerkonzentration kann die Ladungsträgerkonzentration im Bereich mit Kristalldefekten niedriger sein als die Ladungsträgerkonzentration des Halbleitersubstrats. Die Ladungsträgerbeweglichkeit des Halbleitersubstrats ist niedriger als der Wert der Ladungsträgerbeweglichkeit von Silizium in einem Bereich, wo ein Strom fließt, wenn der Ausbreitungswiderstand gemessen wird. Die Reduzierung der Ladungsträgermobilität tritt auf, wenn Ladungsträger aufgrund von Unordnung einer Kristallstruktur aufgrund von Kristalldefekten oder dergleichen gestreut werden.
  • [Beispiel 1] 1A ist eine Teil-Draufsicht einer Halbleitervorrichtung 100 gemäß Beispiel 1 der vorliegenden Ausführungsform. Die Halbleitervorrichtung 100 umfasst ein Halbleitersubstrat, das einen Transistorabschnitt 70 mit einem Transistorelement, wie z.B. einem IGBT und einen Diodenabschnitt 80 mit einem Diodenelement, wie z.B. einer Freilaufdiode (FWD) aufweist. 1A illustriert hauptsächlich eine Umgebung einer Grenze zwischen dem Transistorabschnitt 70 und dem Diodenabschnitt 80.
  • Man beachte, dass wenn in der vorliegenden Beschreibung lediglich eine Draufsicht angegeben ist, eine Ansicht von der Vorderseite des Halbleitersubstrats gemeint ist. Im vorliegenden Beispiel eine Anordnungsrichtung des Transistorabschnitts 70 und des Diodenabschnitts 80 in Draufsicht als X-Achse bezeichnet, wird eine Richtung senkrecht zur X-Achse auf der Frontfläche des Halbleitersubstrats als Y-Achse bezeichnet und wird eine Richtung senkrecht zur Frontfläche des Halbleitersubstrats als Z-Achse bezeichnet.
  • Der Transistorabschnitt 70 und der Diodenabschnitt 80 können jeweils eine Längslänge in einer Erstreckungsrichtung haben. Das heißt, die Länge des Transistorabschnitts 70 in Y-Achsenrichtung ist größer als dessen Breite in X-Achsenrichtung. In ähnlicher Weise ist die Länge des Diodenabschnitts 80 in Y-Achsenrichtung größer als dessen Breite in X-Achsenrichtung. Die Erstreckungsrichtung des Transistorabschnitts 70 und des Diodenabschnitts 80 kann dieselbe sein wie die Längsrichtung jedes Grabenabschnitts, der weiter unten beschrieben wird.
  • Der Diodenabschnitt 80 umfasst einen N+-artigen Kathodenbereich auf der Rückenfläche des Halbleitersubstrats. In der vorliegenden Beschreibung wird ein Bereich, in dem der Kathodenbereich angeordnet ist, als Diodenabschnitt 80 bezeichnet. Das heißt, der Diodenabschnitt 80 ist ein Bereich, der in Draufsicht mit dem Kathodenbereich überlappt. Andererseits umfasst der Transistorabschnitt 70 einen P+-artigen Kollektorbereich auf der Rückenfläche des Halbleitersubstrats.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst einen Gatter-Grabenabschnitt 40, einen Dummy-Grabenabschnitt 30, einen Emitterbereich 12, einen Basisbereich 14 und einen Entnahmebereich 15 in der Frontfläche 21 des Halbleitersubstrats. Der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 sind jeweils Beispiele eines Grabenabschnitts.
  • Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst eine Gatter-Metallschicht 50 und eine Emitterelektrode 52 über der Frontfläche 21 des Halbleitersubstrats. Die Gatter-Metallschicht 50 und die Emitterelektrode 52 sind getrennt voneinander angeordnet.
  • Ein dielektrischer Zwischenschichtfilm ist zwischen der Emitterelektrode 52 und der Gatter-Metallschicht 50 und der Frontfläche des Halbleitersubstrats angeordnet aber auf dessen Darstellung wurde in 1A verzichtet. Im dielektrischen Zwischenschichtfilm des vorliegenden Beispiels sind Kontaktlöcher 49, 54, 56 und 58 den dielektrischen Zwischenschichtfilm durchdringend angeordnet. In 1A ist jedes Kontaktloch mit schrägen Linien schraffiert.
  • Die Emitterelektrode 52 ist über dem Gatter-Grabenabschnitt 40, dem Dummy-Grabenabschnitt 30, dem Senkenbereich 11, dem Emitterbereich 12, dem Basisbereich 14 und dem Entnahmebereich 15 angeordnet. Die Emitterelektrode 52 geht durch das Kontaktloch 54 und ist elektrisch mit dem Emitterbereich 12, dem Basisbereich 14 und dem Entnahmebereich 15 auf der Frontfläche des Halbleitersubstrats verbunden.
  • Die Emitterelektrode 52 ist durch das Kontaktloch 56 oder das Kontaktloch 58 mit einem Dummy-Leitungsabschnitt im Dummy-Grabenabschnitt 30 elektrisch verbunden. Ein Verbindungsabschnitt 25 aus einem leitfähigen Material wie z.B. Polysilizium, das mit Verunreinigungen dotiert ist, kann zwischen der Emitterelektrode 52 und dem Dummy-Leitungsabschnitt angeordnet sein. Jeder der Verbindungsabschnitte 25 ist auf dem dielektrischen Film angeordnet. Ein dielektrischer Zwischenschichtfilm, wie z.B. BPSG (Borphosphorsilikatglas) und die Emitterelektrode 52 sind auf der oberen Oberfläche des dielektrischen Films angeordnet.
  • Die Gatter-Metallschicht 50 ist durch das Kontaktloch 49 mit einem Gatterläufer 48 elektrisch verbunden. Der Gatter-Runner 48 kann aus Polysilizium oder dergleichen, das mit Verunreinigungen dotiert ist, ausgebildet sein. Der Gatterläufer 48 ist elektrisch mit einem Gatter-Leitungsabschnitt im Gatter-Grabenabschnitt 40 auf der Frontfläche des Halbleitersubstrats verbunden. Die Gatter-Metallschicht 50 ist nicht mit dem Dummy-Leitungsabschnitt im Dummy-Grabenabschnitt 30 und der Emitterelektrode 52 elektrisch verbunden.
  • Das Gatterläufer 48 und die Emitterelektrode 52 können durch einen Isolator, wie z.B. einem dielektrischen Zwischenschichtfilm und einer Oxidschicht elektrisch voneinander getrennt sein. Der Gatterläufer 48 des vorliegenden Beispiels ist von unter dem Kontaktloch 49 zum Randabschnitt des Gatter-Grabenabschnitts 40 angeordnet. Am Randabschnitt des Gatter-Grabenabschnitts 40 liegt der Gatter-Leitungsabschnitt an der Frontfläche des Halbleitersubstrats frei und wird mit dem Gatterläufer 48 verbunden.
  • Die Emitterelektrode 52 und die Gatter-Metallschicht 50 sind aus einem leitfähigen Material ausgebildet, das Metall enthält. Beispielsweise sind die Emitterelektrode 52 und die Gatter-Metallschicht 50 aus Aluminium oder einer Legierung, die Aluminium als Hauptbestandteil (Aluminium-Silizium, Aluminium-Silizium-Kupfer, usw.) enthält, ausgebildet. Jede dieser Elektroden kann in einer Schicht eines Bereichs aus Aluminium oder dergleichen eine Metallbarriere aus Titan oder einem Titanverbundstoff aufweisen.
  • Jede Elektrode kann einen Stecker aus Wolfram oder dergleichen im Kontaktloch aufweisen. Der Stecker kann in das Kontaktloch eingebettet sein oder durch Vorsehen einer Metallbarriere auf der Seite, die das Halbleitersubstrat berührt, und Einbetten von Wolfram, so dass es die Metallbarriere berührt, ausgebildet werden.
  • Der Senkenbereich 11 ist den Gatterläufer 48 und den Dummy-Grabenabschnitt 30 überlappend angeordnet. Der Senkenbereich 11 des vorliegenden Beispiels ist beabstandet vom Ende des Kontaktlochs 54 in Y-Achsenrichtung zum Gatterläufer 48 angeordnet. Der Senkenbereich 11 bedeckt den Dummy-Grabenabschnitt 30. Der Senkenbereich 11 ist ein Bereich eines zweiten Leitfähigkeitstyps mit einer höheren Dotierungskonzentration als der Basisbereichs 14.
  • Der Basisbereich 14 des vorliegenden Beispiels ist P--artig und der Senkenbereich 11 ist P+-artig. Der Senkenbereich 11 ist von der Frontfläche des Halbleitersubstrats bis zu einer Position, die tiefer als das untere Ende des Basisbereichs 14 ist, ausgebildet und tiefer als der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30.
  • Der Transistorabschnitt 70 und der Diodenabschnitt 80 weisen jeweils eine Vielzahl in Anordnungsrichtung (X-Achsenrichtung) angeordneter Grabenabschnitte auf. Der Transistorabschnitt 70 des vorliegenden Beispiels umfasst einen oder mehrere Gatter-Grabenabschnitte 40 und einen oder mehrere Dummy-Grabenabschnitte 30 entlang der X-Achsenrichtung. Der Diodenabschnitt 80 des vorliegenden Beispiels weist eine Vielzahl von Dummy-Grabenabschnitten 30 entlang der X-Achsenrichtung auf. Der Diodenabschnitt 80 des vorliegenden Beispiels weist keinen Gatter-Grabenabschnitt 40 auf.
  • Der Gatter-Grabenabschnitt 40 des vorliegenden Beispiels kann zwei gerade Abschnitte 39 (Abschnitte von Gräben, die entlang der Y-Achsenrichtung gerade sind) aufweisen, die sich entlang der Erstreckungsrichtung (Y-Achsenrichtung) senkrecht zur Anordnungsrichtung erstrecken, und einen Randabschnitt 41, der die zwei linearen Abschnitte 39 verbindet.
  • Mindestens ein Teil des Randabschnitts 41 kann in gekrümmter Form in Draufsicht angeordnet sein. Wie später beschrieben, sind die Enden der beiden geraden Abschnitte 39 in Y-Achsenrichtung durch den Randabschnitt 41 mit dem Gatterläufer 48 miteinander verbunden.
  • Der Dummy-Grabenabschnitt 30 kann eine gerade Form haben, die sich in Erstreckungsrichtung erstreckt, und kann einen geraden Abschnitt 29 und einen Randabschnitt 31 ähnlich wie der Gatter-Grabenabschnitt 40 aufweisen. Die in 1A dargestellte Halbleitervorrichtung 100 enthält sowohl den geraden Dummy-Grabenabschnitt 30 ohne Randabschnitt 31 und den Dummy-Grabenabschnitt 30 mit dem Randabschnitt 31.
  • Die Endabschnitte des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 in Y-Achsenrichtung weisen in Draufsicht den Senkenbereich 11 auf. Das heißt, am Endabschnitt jedes Grabenabschnitts in Y-Achsenrichtung ist der Bodenabschnitt eines jeden Grabenabschnitts in der Tiefenrichtung (Z-Achsenrichtung) mit dem Senkenbereich 11 bedeckt. Dies kann somit die elektrische Feldkonzentration am Bodenabschnitt jedes Grabenabschnitts reduzieren.
  • 1B ist ein Schaubild, das einen Querschnitt a-a' in 1A illustriert. Der Querschnitt a-a' ist eine XZ-Ebene, welche den Gatter-Grabenabschnitt 40 und den Dummy-Grabenabschnitt 30 enthält, und die durch den Entnahmebereich 15 und den Basisbereich 14 geht. Die Halbleitervorrichtung 100 des vorliegenden Beispiels umfasst im Querschnitt a-a' ein Substrat 10, einen dielektrischen Zwischenschichtfilm 38, die Emitterelektrode 52 und eine Kollektorelektrode 24.
  • Ein Mesaabschnitt ist in X-Achsenrichtung zwischen den nebeneinanderliegenden Grabenabschnitten angeordnet. Der Mesaabschnitt bezieht sich auf einen Bereich, der zwischen den Grabenabschnitten im Substrat 10 eingeschlossen ist. Beispielsweise geht die Tiefenposition des Mesaabschnitts von der Frontfläche 21 des Substrats 10 zum unteren Ende des Grabenabschnitts.
  • Der Mesaabschnitt des vorliegenden wird zwischen den benachbarten Grabenabschnitten in X-Achsenrichtung eingeschlossen und so angeordnet, dass er sich in Y-Achsenrichtung entlang des Grabens in einer Frontfläche 21 des Substrats 10 erstreckt. Wie später beschrieben, weist der Transistorabschnitt 70 im vorliegenden Beispiel einen Mesaabschnitt 60 auf und der Diodenabschnitt 80 weist einen Mesaabschnitt 61 auf. Falls in der vorliegenden Beschreibung einfach ein Mesaabschnitt erwähnt wird, bezeichnet der Mesaabschnitt jeweils den Mesaabschnitt 60 und den Mesaabschnitt 61.
  • Der Basisbereich 14 ist in jedem Mesaabschnitt angeordnet. In jedem Mesaabschnitt des Transistorabschnitts 70 kann der Emitterbereichs 12 des ersten Leitfähigkeitstyps und/oder der Entnahmebereich 15 des zweiten Leitfähigkeitstyps in einem Bereich, der in Draufsicht zwischen den Basisbereichen 14 eingeschlossen ist, angeordnet sein. Wie in 1A dargestellt ist der Emitterbereich 12 N+-artig und der Entnahmebereich 15 ist P+-artig. Der Emitterbereich 12 und der Entnahmebereich 15 können in Z-Achsenrichtung zwischen dem Basisbereich 14 und der Frontfläche 21 des Substrats 10 angeordnet sein.
  • Der Mesaabschnitt des Transistorabschnitts 70 umfasst einen Emitterbereich 12, der an der Frontfläche 21 des Substrats 10 freiliegt. Im vorliegenden Beispiel weist der Mesaabschnitt des Transistorabschnitts 70 den Emitterbereich 12 und den Entnahmebereich 15 auf, der an der Frontfläche 21 des Substrats 10 freiliegt.
  • Wenn wie später beschrieben eine Gatterspannung an den Gatter-Leitungsabschnitt des Gatter-Grabenabschnitts 40 angelegt wird, bildet sich ein Kanal aus, der aus einer N+-artigen Inversionsschicht im Basisbereich 14 zwischen dem Emitterbereich 12 und dem Driftbereich in Z-Achsenrichtung gebildet wird. Da der Entnahmebereich 15 den Lochstrom, der von einem P+artigen Kollektorbereich 22 zur Frontflächenseite 21 des Substrats 10 fließt, entnehmen kann, kann das Einrasten („Latch-Up“) unterdrückt werden.
  • Der Entnahmebereich 12 und der Emitterbereich 15 im Mesaabschnitt des Transistorabschnitts 70 sind jeweils in X-Achsenrichtung von einem Grabenabschnitt bis zum anderen Grabenabschnitt angeordnet. Zum Beispiel sind die Entnahmebereiche 12 und die Emitterbereiche 15 des Mesaabschnitts abwechselnd entlang der Y-Achsenrichtung angeordnet.
  • In einem anderen Beispiel können der Emitterbereich 12 und der Entnahmebereich 15 im Mesaabschnitt des Transistorabschnitts 70 in Streifenform entlang der Y-Achsenrichtung angeordnet sein. Beispielsweise ist der Emitterbereich 12 in einem Bereich angeordnet, der mit dem Grabenabschnitt verbunden ist, und der Entnahmebereich 15 ist in einem Bereich angeordnet, der zwischen den Emitterbereichen 12 eingeschlossen ist.
  • Allerdings ist der Emitterbereich 12 im Transistorabschnitt 70 nicht im Mesaabschnitt neben dem Diodenabschnitt 80 angeordnet und der an der Frontfläche 21 des Substrats 10 freiliegende Entnahmebereich 15 ist in einem Bereich angeordnet, der in Draufsicht zwischen den Basisbereichen 14 eingeschlossen ist.
  • Der Emitterbereich 12 ist nicht im Mesaabschnitt des Diodenabschnitts 80 angeordnet. Der Mesaabschnitt des Diodenabschnitts 80 kann den an der Frontfläche 21 des Substrats 10 freiliegenden Basisbereich 14 aufweisen. Der Basisbereich 14 kann im gesamten Mesaabschnitt des Diodenabschnitts 80 angeordnet sein.
  • Das Kontaktloch 54 ist über jedem Mesaabschnitt angeordnet. Das Kontaktloch 54 ist in einem Bereich angeordnet, der in Draufsicht zwischen den Basisbereichen 14 in Erstreckungsrichtung (Y-Achsenrichtung) eingeschlossen ist. Das Kontaktloch 54 des vorliegenden Beispiels ist jeweils über jedem Bereich des Entnahmebereichs 15, des Basisbereichs 14 und des Emitterbereichs 12 vorgesehen. Das Kontaktloch 54 kann in Anordnungsrichtung der Mesaabschnitte (X-Achsenrichtung) jeweils in der Mitte jedes Mesaabschnitts angeordnet sein.
  • Im Diodenabschnitt 80 ist ein N+-artiger Kathodenbereich 82 in einem Bereich neben einer Rückenfläche 23 des Substrats 10 angeordnet. Auf der Rückenfläche 23 des Substrats 10 kann der P+-artige Kollektorbereich 22 in einem Bereich angeordnet sein, wo der Kathodenbereich 82 nicht angeordnet ist. In 1A ist die Grenze zwischen dem Kathodenbereich 82 und dem Kollektorbereich 22 durch eine gestrichelte Linie dargestellt.
  • Der Kathodenbereich 82 ist in Y-Achsenrichtung beabstandet vom Senkenbereich 11 angeordnet. Dies kann somit einen Abstand zwischen dem Kathodenbereich 82 und dem P-artigen Senkenbereich 11 sicherstellen, der eine relativ hohe Dotierungskonzentration aufweist, und der bis zu einer tiefen Position ausgebildet ist, um Locheinspeisung vom Senkenbereich 11 zu unterdrücken, so dass der Sperrverzögerungsverlust verringert werden kann.
  • In Y-Achsenrichtung ist der Endabschnitt des Kathodenbereichs 82 im vorliegenden Beispiel weiter entfernt vom Senkenbereich 11 angeordnet als der Endabschnitt des Kontaktlochs 54 in Y-Achsenrichtung. In einem weiteren Beispiel kann der Endbereich des Kathodenbereichs 82 in der Y-Achsenrichtung zwischen dem Senkenbereich 11 und dem Kontaktloch 54 angeordnet sein.
  • Das Substrat 10 kann ein Siliziumsubstrat, ein Siliziumkarbidsubstrat, ein Nitrid-Halbleitersubstrat, wie z.B. Galliumnitrid oder dergleichen sein. Das Substrat 10 des vorliegenden Beispiels ist ein Siliziumsubstrat.
  • Das Substrat 10 weist einen Driftbereich 18 des ersten Leitfähigkeitstyps auf. Der Driftbereich 18 des vorliegenden Beispiels ist N-artig. Der Driftbereich 18 kann ein Bereich sein, der ohne andere im Substrat 10 angeordnete Dotierungsbereiche verbleibt.
  • Über dem Driftbereich 18 können ein oder mehr Sammelbereiche 16 in Z-Achsenrichtung angeordnet sein. Der Sammelbereich 16 ist ein Bereich, in dem derselbe Dotierstoff wie im Driftbereich 18 mit höherer Konzentration als im Driftbereich 18 angesammelt ist. Der Sammelbereich 16 ist N-artige mit einer höheren Dotierungskonzentration als der Driftbereich 18. Durch Vorsehen des Sammelbereichs 16 erhöht sich die angesammelte Menge von Löchern aus der Rückenflächenseite des Substrats 10 vom P-artigen Basisbereich 14 des Transistorabschnitts 70 zum Bodenabschnitt des Grabenabschnitts. Infolgedessen kann der Einspeiseverstärkungseffekt (IE-Effekt) von Ladungsträgern durch Elektronen erhöht und somit die EIN-Spannung verringert werden.
  • Der dielektrische Zwischenschichtfilm 38 ist in einer Frontfläche 21 des Substrats 10 angeordnet. Der dielektrische Zwischenschichtfilm 38 ist ein dielektrischer Film wie z.B. Silikatglas, dem eine Verunreinigung wie z.B. Bor oder Phosphor zugefügt wurde. Der dielektrische Zwischenschichtfilm 38 kann mit der Frontfläche 21 verbunden sein und eine andere Schicht, wie z.B. eine Oxidschicht kann zwischen dem dielektrischen Zwischenschichtfilm 38 und der Frontfläche 21 angeordnet sein. Der dielektrische Zwischenschichtfilm 38 ist in Kontakt mit dem in 1A beschriebenen Kontaktloch 54 angeordnet.
  • Die Emitterelektrode 52 ist auf der Frontfläche 21 des Substrats 10 und der oberen Oberfläche des dielektrischen Zwischenschichtfilms 38 angeordnet. Die Emitterelektrode 52 ist aus einem Material gebildet, das Metall enthält. Die Emitterelektrode 52 ist durch das Kontaktloch 54 des dielektrischen Zwischenschichtfilms 38 elektrisch mit der Frontfläche 21 des Substrats 10 verbunden.
  • Ein Kontaktstecker wie z.B. Wolfram (W) kann im Kontaktloch 54 angeordnet sein. Der Stecker ist in einem Bereich des Kontaktlochs 54 jeweils mit dem Entnahmebereich 15, dem Basisbereich 14 und dem Emitterbereich 12 verbunden.
  • Ein Steckerbereich 17 ist am Bodenabschnitt (ein Endabschnitt auf der positiven Seite der Z-Achse) des Kontaktlochs, das den Stecker aufweist, ausgebildet. Der Steckerbereich 17 ist ein Bereich des zweiten Leitfähigkeitstyps, der eine höhere Dotierungskonzentration aufweist als der Entnahmebereich 15. Der Steckerbereich 17 des vorliegenden Beispiels ist P++-artig. Infolgedessen wird der Kontaktwiderstand zwischen der Metallbarriere und dem Entnahmebereich 15 verbessert. Außerdem beträgt die Dicke (der Abstand in Z-Achsenrichtung) des Steckerbereichs 17 ungefähr 0,5 µm oder weniger, welcher ein Bereich ist, der in Draufsicht kleiner als der Entnahmebereich 15 ist.
  • Der Steckerbereich 17 verbessert die Einrast-Durchbruchfestigkeit durch Verbessern des Kontaktwiderstands beim Betrieb des Transistorabschnitts 70. Andererseits ist der Kontaktwiderstand zwischen der Metallbarriere und dem Basisbereich 14 im Betrieb des Diodenabschnitts 80 im Fall, dass kein Steckerbereich bereitgestellt wird, hoch und der Leitungsverlust und der Schaltverlust steigen an. Durch Vorsehen des Steckerbereichs 17 werden der Leitungsverlust und der Schaltverlust jedoch am Ansteigen gehindert.
  • Die Kollektorelektrode 24 ist in der Rückenfläche 23 des Substrats 10 angeordnet. Die Kollektorelektrode 24 ist aus einem Material gebildet, das Metall enthält.
  • Im Transistorabschnitt 70 ist der Mesaabschnitt 60 zwischen in X-Achsenrichtung nebeneinanderliegenden Grabenabschnitten angeordnet. Im Mesaabschnitt 60 sind der Emitterbereich 12 und/oder der Entnahmebereich 15 über dem Basisbereich 14 verbunden mit der Frontfläche 21 angeordnet. Die Dotierungskonzentration des Emitterbereichs 12 ist höher als die Dotierungskonzentration des Driftbereichs 18.
  • Im vorliegenden Beispiel sind im Mesaabschnitt 60 des Transistorabschnitts 70 der Emitterbereich 12 und der Entnahmebereich 15 auf, der an der Frontfläche 21 des Substrats 10 freiliegt, abwechselnd entlang der Y-Achsenrichtung angeordnet. Da der in 1B dargestellte Querschnitt a-a' durch die Position geht, wo der Entnahmebereich 15 entlang der X-Achsenrichtung angeordnet ist, ist der Emitterbereich 12 nicht dargestellt.
  • Im Mesaabschnitt 60 auf der Seite des Diodenabschnitts 80 ist der Emitterbereich 12 nicht angeordnet und der Entnahmebereich 15, der zur Frontfläche 21 des Substrats 10 freiliegt, ist angeordnet.
  • Im Diodenabschnitt 80 ist der Mesaabschnitt 61 zwischen nebeneinanderliegenden Grabenabschnitten angeordnet. Der Mesaabschnitt 61 ist mit dem Basisbereich 14 an der Frontfläche 21 freiliegend angeordnet. Der Basisbereich 14 des Diodenabschnitts 80 dient als Anode.
  • Ein Pufferbereich 20 des ersten Leitfähigkeitstyps kann unter dem Driftbereich 18 angeordnet sein. Der Pufferbereich 20 des vorliegenden Beispiels ist N-artig. Die Dotierungskonzentration des Pufferbereichs 20 ist höher als die Dotierungskonzentration des Driftbereichs 18. Der Pufferbereich 20 kann als eine Feldstoppschicht dienen, die verhindert, dass eine sich von einer Rückflächenseite des Basisbereichs 14 erstreckende Verarmungsschicht den Kollektorbereich 22 und den Kathodenbereich 82 erreicht.
  • Im Transistorabschnitt 70 ist der Kollektorbereich 22 unterhalb vom Pufferbereich 20 angeordnet. Im Diodenabschnitt 80 ist der Kathodenbereich 82 unterhalb vom Pufferbereich 20 angeordnet. Der Kollektorbereich 22 und der Kathodenbereich 82 können in derselben Tiefe angeordnet sein. Der Kollektorbereich 22 und der Kathodenbereich 82 können verbunden mit der Rückenfläche 23 des Substrats 10 angeordnet sein. Der Diodenabschnitt 80 kann als Freilaufdiode (FWD) dienen, der es einem Freilaufstrom, der in Sperrrichtung leitet, zu fließen, wenn der Transistorabschnitt 70 abgeschaltet wird.
  • Das Substrat 10 weist den Gatter-Grabenabschnitt 40 und den Dummy-Grabenabschnitt 30 auf. Der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 sind so angeordnet, dass sie den Basisbereich 14 und den Sammelbereich 16 von der Frontfläche 21 durchdringen und den Driftbereich 18 erreichen.
  • Der in den Dotierungsbereich eindringende Grabenabschnitt ist nicht auf jene beschränkt, die in der Reihenfolge des Bildens des Dotierungsbereichs und dann des Bildens des Grabenabschnitts hergestellt sind. Ein Fall, bei dem ein Dotierungsbereich zwischen den Grabenabschnitten gebildet wird, nachdem der Grabenabschnitt ausgebildet wird, ist auch in dem Fall enthalten, wo der Grabenabschnitt in den Dotierungsbereich eindringt.
  • Der Gatter-Grabenabschnitt 40 umfasst einen auf der Frontfläche 21 angeordneten Gattergraben, einen dielektrischen Gatterfilm 42 und einen Gatter-Leitungsabschnitt 44. Der dielektrische Gatterfilm 42 ist die innere Wand des Gattergrabens bedeckend angeordnet. Der dielektrische Gatterfilm 42 kann durch Oxidieren oder Nitrieren des Halbleiters der inneren Wand des Gattergrabens ausgebildet werden. Der Gatter-Leitungsabschnitt 44 ist auf einer inneren Seite des dielektrischen Gatterfilms 42 im Gattergraben angeordnet. Die obere Oberfläche des Gatter-Leitungsabschnitts 44 kann in derselben XY-Ebene liegen wie die Frontfläche 21 des Substrats 10. Der dielektrische Gatterfilm 42 isoliert den Gatter-Leitungsabschnitt 44 vom Substrat 10. Der Gatter-Leitungsabschnitt 44 ist aus einem Halbleiter wie z.B. Polysilizium, das mit Verunreinigungen dotiert ist, gefertigt.
  • Der Gatter-Leitungsabschnitt 44 kann in Z-Achsenrichtung bis zu einer Position angeordnet sein, die tiefer als der Basisbereich 14 ist. Der Gatter-Grabenabschnitt 40 wird auf der Frontfläche 21 mit dem dielektrischen Zwischenschichtfilm 38 bedeckt. Wenn eine Gatterspannung an den Gatter-Leitungsabschnitt 44 angelegt wird, wird auf einer Oberflächenschicht einer Schnittstelle, die den Gatter-Grabenabschnitt 40 berührt, ein durch eine Inversionsschicht von Elektronen verursachter Kanal im Basisbereich 14, der in Z-Achsenrichtung zwischen dem Emitterbereich 12 und dem Driftbereich 18 liegt, gebildet.
  • Der Dummy-Grabenabschnitt 30 kann im XZ-Querschnitt denselben Aufbau wie der Gatter-Grabenabschnitt 40 haben. Der Dummy-Grabenabschnitt 30 umfasst einen Dummygraben in der Frontfläche 21 des Substrat 10, einen dielektrischen Dummyfilm 32 und einen Dummy-Leitungsabschnitt 34.
  • Der dielektrische Dummyfilm 32 ist die innere Wand des Dummygrabens bedeckend angeordnet. Der dielektrische Dummyfilm 32 kann durch Oxidieren oder Nitrieren eines Halbleiters der Innenwand des Dummygrabens ausgebildet werden. Der Dummy-Leitungsabschnitt 34 ist auf der inneren Seite des dielektrischen Dummyfilms 32 im Dummygraben angeordnet. Die obere Oberfläche des Dummy-Leitungsabschnitts 34 kann in derselben XY-Ebene liegen wie die Frontfläche 21. Der dielektrische Dummyfilm 32 isoliert den Dummy-Leitungsabschnitt 34 vom Substrat 10. Der Dummy-Leitungsabschnitt 34 kann aus demselben Material wie der Gatter-Leitungsabschnitt 44 ausgebildet sein.
  • Der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 des vorliegenden Beispiels werden in der Frontfläche 21 des Substrat 10 vom dielektrischen Zwischenschichtfilm 38 bedeckt. Man beachte, dass die Bodenabschnitte des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 in Z-Achsenrichtung eine gekrümmte Oberflächenform (eine gekrümmte Form im Querschnitt) haben können, die nach unten absteht.
  • Im Driftbereich 18 ist ein Lebensdauer-Steuerbereich 85 mit einem Lebensdauerkiller mindestens von einem Teil des Transistorabschnitts 70 zum Diodenabschnitt 80 auf der Frontflächenseite 21 des Substrats 10 angeordnet. Im Transistorabschnitt 70 wird eine Bereich ohne den Lebensdauer-Steuerbereich 85 als Transistorbereich 72 bezeichnet und ein Bereich mit dem Lebensdauer-Steuerbereich 85 wird als Grenzbereich 74 bezeichnet. Der Transistorbereich 72 ist ein Bereich, der in Draufsicht auf das Halbleitersubstrat getrennt vom Diodenabschnitt 80 angeordnet ist. Der Grenzbereich 74 ist ein Bereich, der in Draufsicht auf das Halbleitersubstrat zwischen dem Transistorbereich 72 und dem Diodenabschnitt 80 angeordnet ist.
  • Der Lebensdauer-Steuerbereich 85 kann tiefer als der Bodenabschnitt des Grabenabschnitts in Richtung von der Frontfläche 21 zur Rückenfläche 23 des Substrats 10 ausgebildet werden, indem Protonen oder Helium von der Frontfläche 21 oder der Rückenfläche 23 des Substrats 10 eingestrahlt werden. Der Lebensdauerkiller bildet Kristalldefekte im Substrat 10, beispielsweise durch Einspeisen von Helium oder Protonen an eine vorgegebenen Tiefenposition. Im vorliegenden Beispiel ist der Lebensdauer-Steuerbereich mit einer Dotierungsmenge von 1 × 1010 cm-3 oder mehr und 1 × 1013 cm-3 oder weniger ausgebildet.
  • Wenn zum Beispiel Protonen oder Helium von der Frontfläche 21 des Substrats 10 eingestrahlt werden, wird ein Bereich, wo der Lebensdauer-Steuerbereich 85 nicht ausgebildet wird, durch eine Metall- oder Lackmaske abgeschirmt und der Transistorabschnitt 70 und der Diodenabschnitt 80 werden mit Protonen oder Helium bestrahlt. Die maskierten Bereiche werden nicht mit Protonen oder Helium bestrahlt.
  • In 1B wird die Position des Lebensdauer-Steuerbereich 85 in Z-Achsenrichtung durch ein Symbol „x“ dargestellt. Der Ort des Lebensdauer-Steuerbereichs 85 in Z-Achsenrichtung ist eine Position eines Spitzenwerts der Konzentrationsverteilung des Lebensdauerkillers in der Z-Achsenrichtung.
  • Die Position des Lebensdauer-Steuerbereichs 85 in Z-Achsenrichtung kann gleich der Position der Rückenfläche des Senkenbereichs 11 in Z-Achsenrichtung sein und die Position eines Lebensdauer-Steuerbereichs 86 in Z-Achsenrichtung kann niedriger als die Position der Rückenfläche des Senkenbereich 11 in Z-Achsenrichtung sein.
  • Ein Endabschnitt K des Lebensdauer-Steuerbereichs 85 auf der negativen Seite der X-Achse ist eine Grenze zwischen dem Transistorbereich 71 des Transistorabschnitts 70 und dem Grenzbereich 74 in Draufsicht.
  • Wenn der Diodenabschnitt 80 leitet, fließt der Elektronenstrom vom Kathodenbereich 82 zum Basisbereich 14, der als Anodenschicht betrieben wird. Wenn der Elektronenstrom den Basisbereich 14 erreicht, tritt Leitfähigkeitsmodulation auf und der Lochstrom fließt von der Anodenschicht aus. Da jedoch der Basisbereich 14 auch im Transistorabschnitt 70 angeordnet ist, wird ein diffundierter Elektronenstrom vom Kathodenbereich 82 zum Basisbereich 14 des Transistorabschnitts 70 erzeugt.
  • Daher wird ein zum Kathodenbereich 82 gerichteter Lochstrom nicht nur aus dem Basisbereich 14 des Diodenabschnitts 80, sondern auch aus dem Basisbereich 14 des Transistorabschnitts 70 erzeugt. Außerdem wird die Locheinspeisung vom Entnahmebereich 15 des Transistorabschnitts 70 durch den zum Transistorabschnitt 70 diffundierten Elektronenstrom gefördert.
  • Da die Dotierungskonzentration von Bor im Entnahmebereich 15 höher ist als das 100-fache derjenigen im Basisbereich 14, erhöht sich die Lochdichte des Substrats 10 durch Locheinspeisung vom Entnahmebereich 15. Infolgedessen dauert es einige Zeit, bis Löcher verschwinden, wenn der Diodenabschnitt 80 abgeschaltet wird, so dass der Spitzenstrom der Sperrverzögerung zunimmt und der Sperrverzögerungsverlust zunimmt.
  • Der Lebensdauer-Steuerbereich 85 des vorliegenden Beispiels fördert die Rekombination von im Basisbereich 14 erzeugten Löchern und vom Kathodenbereich 82 einspeisten Elektronen zum Zeitpunkt des Abschaltens. Auf diese Weise reduziert der Lebensdauer-Steuerbereich 85 den Sperrverzögerungsverlust, indem das Verschwinden der Ladungsträger zum Zeitpunkt des Abschaltens gefördert wird und der Spitzenstrom zum Zeitpunkt der Sperrverzögerung unterdrückt wird.
  • Da der Lebensdauer-Steuerbereich 85 des vorliegenden Beispiels vom Diodenabschnitt 80 zum Grenzbereich 74 angeordnet ist, ist der Abstand zwischen dem Endabschnitt K des Lebensdauer-Steuerbereichs 85 und dem Kathodenbereich 82 kurz im Vergleich mit dem Fall, dass der Lebensdauer-Steuerbereich nur im Diodenabschnitt 80 angeordnet ist. Somit wird die Rekombination zwischen den im Basisbereich 14 des Grenzbereichs 74 erzeugten Löchern und den vom Kathodenbereich 82 zuströmenden Elektronen weiter gefördert und der Spitzenstrom zum Zeitpunkt der Sperrverzögerung des Diodenabschnitts 80 kann unterdrückt werden.
  • Im Bereich, wo der Lebensdauer-Steuerbereich 85 angeordnet ist, wird die Graben-Oxidschicht jedoch durch Protonen oder Helium, die von der Frontfläche 21 des Substrats 10 eingestrahlt werden, beschädigt und der Zustand der Schnittstelle ändert sich.
  • In dem mit Protonen oder Helium bestrahltem Gatter-Grabenabschnitt 40 verbleibt eine Beschädigung auf dem dielektrischen Gatterfilm 42 des Gatter-Grabenabschnitts 40, wenn die Gatterspannung an den Gatter-Leitungsabschnitt 44 angelegt wird und der Tunnelstrom nimmt zu. Somit ist die Schwellenspannung im Grenzbereich 74 niedriger als jene im Transistorbereich 72. Infolgedessen konzentriert sich der Strom leicht auf den Grenzbereich 74 zum Zeitpunkt des Ausschaltens, so dass die Halbleitervorrichtung 100 leicht durch Einrasten zerstört wird.
  • Der Grenzbereich 74 des vorliegenden Beispiels umfasst eine Stromunterdrückungsstruktur, die den Tunnelstrom unterdrückt, der erzeugt wird, wenn die Gatterspannung angelegt wird. In einem Beispiel umfasst der Grenzbereich 74 den Dummy-Grabenabschnitt 30 als Stromunterdrückungsstruktur anstelle eines Teils des Gatter-Grabenabschnitts 40. In einem Beispiel ist im Grenzbereich 74 das Dummy-Verhältnis, welches das Verhältnis der Anzahl der Dummy-Grabenabschnitte 30 zur Anzahl der Gatter-Grabenabschnitte 40 ist, größer als 1. Außerdem kann das Dummy-Verhältnis im Grenzbereich 74 größer sein als das Dummy-Verhältnis im Transistorbereich 72.
  • Auf diese Weise umfasst der Grenzbereich 74 des vorliegenden Beispiels die Stromunterdrückungsstruktur, die das Dummy-Verhältnis zwischen dem Gatter-Grabenabschnitt 40 und dem Dummy-Grabenabschnitt 30 ändert, wodurch ein Anstieg des Tunnelstroms unterdrückt wird, während die Funktion als Transistorabschnitt 70 aufrecht erhalten wird. Andererseits kann durch Verringern der Rate des Elektronenstroms im Grenzbereich 74 die Schwellenspannung des Grenzbereichs 74 höher als diejenige des Transistorabschnitts 70 eingestellt werden.
  • Somit kann der Abfall der Schwellenspannung des Grenzbereichs 74 aufgrund des Anstiegs des Tunnelstroms durch Verringern der Rate des Elektronenstroms unterdrückt werden. Im Grenzbereich 74 kann eine Abnahme der Schwellenspannung des Grenzbereichs 74 durch Verringern der Stromdichte unterdrückt werden und eine Abnahme oder eine Schwankung der Schwellenspannung im gesamten Transistorabschnitt 70 kann unterdrückt werden.
  • Außerdem kann der Driftbereich 18 den Lebensdauer-Steuerbereich 86 über den gesamten Transistorabschnitt 70 und den gesamten Diodenabschnitt 80 auf der Rückenflächenseite 23 des Substrats 10 aufweisen. Der Lebensdauer-Steuerbereich 86 kann durch Bestrahlen von Protonen oder Helium von der Rückenfläche 23 des Substrats 10 ausgebildet werden.
  • Wenn Helium oder Protonen von der Rückenfläche 23 des Substrats 10 eingestrahlt werden, gehen das Helium oder die Protonen nicht durch die Graben-Oxidschicht und der Schnittstellenzustand der Graben-Oxidschicht ändert sich nicht. Da der Abstand von der Rückenfläche 23 des Substrats 10 zur Position des Lebensdauer-Steuerbereichs 86 in Tiefenrichtung kurz ist, kann der Lebensdauer-Steuerbereich 86 durch Bestrahlen im unteren Energiezustand ausgebildet werden.
  • Da die Halbleitervorrichtung 100 des vorliegenden Beispiels zusätzlich zum Lebensdauer-Steuerbereich 85 den Lebensdauer-Steuerbereich 86 aufweist, ist es auf diese Weise möglich, das Verschwinden der Ladungsträger im Zeitpunkt des Abschaltens zu fördern. Da beispielsweise der Lebensdauer-Steuerbereich 85 den Spitzenstrom zum Zeitpunkt der Sperrverzögerung unterdrücken kann und der Lebensdauer-Steuerbereich 85 den Strom schnell abschneiden kann, kann der Sperrverzögerungsverlust weiter reduziert werden.
  • 1C ist eine Teil-Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 1 der vorliegenden Ausführungsform. 1C illustriert hauptsächlich den Transistorbereich 72 des Transistorabschnitts 70.
  • Im Transistorbereich 72 kann der Dummy-Grabenabschnitt 30 zwischen den jeweiligen geraden Abschnitten 39 des Gatter-Grabenabschnitts 40 angeordnet sein. Ein Dummy-Grabenabschnitt 30 kann zwischen den jeweiligen geraden Abschnitten 39 angeordnet sein und es kann eine Vielzahl von Dummy-Grabenabschnitten 30 vorgesehen sein.
  • Es kann kein Dummy-Grabenabschnitt 30 zwischen den jeweiligen geraden Abschnitten 39 angeordnet sein und der Gatter-Grabenabschnitt 40 kann vorgesehen sein. Mit solch einer Anordnung kann der Elektronenstrom vom Emitterbereich 12 im Vergleich mit einem Fall, dass der Grenzbereich 74 komplett der Dummy-Grabenabschnitt 30 ist, erhöht werden, so dass die Einschaltspannung reduziert wird.
  • Im Transistorbereich 72 des vorliegenden Beispiels sind ein Gatter-Grabenabschnitt 40 und zwei Dummy-Grabenabschnitte 30 abwechselnd entlang der X-Achsenrichtung angeordnet. In 1C ist der Dummy-Grabenabschnitt 30 auf der Seite des Grenzbereichs 74 vom Transistorbereich 72 angeordnet, aber der Gatter-Grabenabschnitt 40 kann vorgesehen sein.
  • In dem in 1C dargestellten Beispiel sind die geraden Abschnitte 29 der zwei Dummy-Grabenabschnitte 30 zwischen den geraden Abschnitten 39 der beiden Gatter-Grabenabschnitte 40 im Transistorbereich 72 angeordnet. Die Endabschnitte der zwei geraden Abschnitte 39 in Y-Achsenrichtung sind mit dem Gatterläufer 48 am Randabschnitt 41 verbunden, so dass die Gatter-Metallschicht 50 dem Gatter-Grabenabschnitt 40 als eine Gatterelektrode dient. Andererseits ist es durch Ausbilden des Randabschnitts 41 in gekrümmter Form möglich, die elektrische Feldkonzentration am Endabschnitt im Vergleich mit dem Fall, dass er durch den geraden Abschnitt 39 abgeschlossen wird, zu reduzieren.
  • 1D ist eine Teil-Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 1 der vorliegenden Ausführungsform. 1D illustriert hauptsächlich den Grenzbereich 74 des Transistorabschnitts 70.
  • Der Grenzbereich 74 umfasst den Lebensdauer-Steuerbereich 85, der im Driftbereich 18 angeordnet ist. Im Grenzbereich 74 des vorliegenden Beispiels sind ein Gatter-Grabenabschnitt 40 und fünf Dummy-Grabenabschnitte 30 abwechselnd entlang der X-Achsenrichtung angeordnet. Im Grenzbereich 74 ist das Dummy-Verhältnis, welches das Verhältnis der Anzahl der Dummy-Grabenabschnitte 30 zur Anzahl der Gatter-Grabenabschnitte 40 ist, größer als 1.
  • In dem in 1D dargestellten Beispiel sind im Grenzbereich 74 ein Gatter-Grabenabschnitt 40 und fünf Dummy-Grabenabschnitte 30 der Reihe nach von der Grenze mit dem Transistorbereich 72 zur positiven Seite der X-Achse angeordnet.
  • In dem in 1D dargestellten Beispiel sind die geraden Abschnitte 29 der fünf Dummy-Grabenabschnitte 30 zwischen den geraden Abschnitten 39 der beiden Gatter-Grabenabschnitte 40 im Grenzbereich 74 angeordnet. Die Endabschnitte der zwei geraden Abschnitte 39 in Y-Achsenrichtung sind mit dem Gatterläufer 48 am Randabschnitt 41 verbunden, so dass die Gatter-Metallschicht 50 dem Gatter-Grabenabschnitt 40 als eine Gatterelektrode dient. Andererseits ist es durch Ausbilden des Randabschnitts 41 in gekrümmter Form möglich, die elektrische Feldkonzentration am Endabschnitt im Vergleich mit dem Fall, dass er durch den geraden Abschnitt 39 abgeschlossen wird, zu reduzieren.
  • Im Transistorbereich 72 des vorliegenden Beispiels sind ein Gatter-Grabenabschnitt 40 und zwei Dummy-Grabenabschnitte 30 abwechselnd in X-Achsenrichtung angeordnet, während im Grenzbereich 74 ein Gatter-Grabenabschnitt 40 und fünf Dummy-Grabenabschnitte 30 abwechselnd in X-Achsenrichtung angeordnet sind. Auf diese Weise ist das Dummy-Verhältnis im Grenzbereich 74 größer als das Dummy-Verhältnis im Transistorbereich 72.
  • Das heißt, der Transistorabschnitt 70 des vorliegenden Beispiels ändert das Dummy-Verhältnis zwischen dem Transistorbereich 72 und dem Grenzbereich 74. Der Grenzbereich 74 umfasst den Dummy-Grabenabschnitt 30 als Stromunterdrückungsstruktur anstelle des Gatter-Grabenabschnitts 40 und die Rate des fließenden Elektronenstroms kann reduziert werden, in dem das Dummy-Verhältnis höher als im Transistorbereich 72 eingestellt wird. Somit kann die Schwellenspannung des Grenzbereichs 74 höher eingestellt werden als die des Transistorabschnitts 70 und eine Abnahme der Schwellenspannung aufgrund eines Anstiegs im Tunnelstrom kann unterdrückt werden. Auf diese Weise ist es möglich, den Einfluss der durch den Lebensdauer-Steuerbereich 85 verursachten Absenkung des Schwellenwerts zu unterdrücken.
  • Die Breite des Grenzbereichs 74 in X-Achsenrichtung kann 50 µm oder mehr und 150 µm oder weniger betragen. Alternativ kann die Breite des Grenzbereichs 74 in X-Achsenrichtung 100 µm oder mehr und 150 µm oder weniger betragen. Die Fläche des Grenzbereichs 74 kann das dreifache oder mehr der Fläche des Transistorbereichs 72 betragen.
  • Da der Grenzbereich 74 mit dem Lebensdauer-Steuerbereich 85 die Stromunterdrückungsstruktur aufweist, ist es auf diese Weise möglich, den Einfluss der Absenkung des Schwellenwerts durch den Lebensdauer-Steuerbereich 85 zu unterdrücken.
  • 1E ist eine Teil-Draufsicht der Halbleitervorrichtung 100 gemäß Beispiel 1 der vorliegenden Ausführungsform. 1E illustriert eine Schwankung der Anordnung des Gatter-Grabenabschnitts 40 und des Dummy-Grabenabschnitts 30 im Grenzbereich 74.
  • In dem in 1E dargestellten Beispiel sind ein Gatter-Grabenabschnitt 40 und zwei Dummy-Grabenabschnitte 30 abwechselnd in X-Achsenrichtung im Transistorbereich 72 angeordnet, und ein Gatter-Grabenabschnitt 40 und fünf Dummy-Grabenabschnitte 30 sind abwechselnd in X-Achsenrichtung im Grenzbereich 74 angeordnet, was identisch mit dem in 1D dargestellten Beispiel ist. Allerdings sind im Grenzbereich 74 des vorliegenden Beispiels fünf Dummy-Grabenabschnitte 30 und ein Gatter-Grabenabschnitt 40 der Reihe nach von der Grenze mit dem Transistorbereich 72 zur positiven Seite der X-Achse angeordnet.
  • Auch im vorliegenden Beispiel ist im Grenzbereich 74 das Dummy-Verhältnis, welches das Verhältnis der Anzahl der Dummy-Grabenabschnitte 30 zur Anzahl der Gatter-Grabenabschnitte 40 ist, größer als 1. Das Dummy-Verhältnis im Grenzbereich 74 ist größer als das Dummy-Verhältnis im Transistorbereich 72.
  • Da der Grenzbereich 74 die Stromunterdrückungsstruktur aufweist, wird auf diese Weise der Einfluss der durch den Lebensdauer-Steuerbereich 85 verursachten Absenkung des Schwellenwerts unterdrückt, und der Gatter-Grabenabschnitt 40 und der Dummy-Grabenabschnitt 30 können mit einem hohen Freiheitsgrad angeordnet werden, ohne durch die Anordnungsreihenfolge oder Regelmäßigkeit eingeschränkt zu sein.
  • Man beachte, dass die Bereiche der Breite und der Fläche des Grenzbereichs 74 im vorliegenden Beispiel dieselben sind wie jene in dem in 1D dargestellten Beispiel, weshalb auf hier auf deren Beschreibung verzichtet wird.
  • 2 ist ein Diagramm, das die Beziehung zwischen einer Gatterspannung Vge und einem Strom illustriert. In 2 bezeichnet die horizontale Achse die Gatterspannung Vge [V], die an den Gatter-Leitungsabschnitt 44 des Gatter-Grabenabschnitts 40 angelegt wird, und die senkrechte Achse bezeichnet den Strom [A], der erzeugt wird, wenn die Gatterspannung Vge angelegt wird. Als Bedingung für die Berechnung in der Halbleitervorrichtung 100 mit einem 30 A Nennspannungsprodukt wird Helium von der Frontflächenseite 21 des Substrats 10 in einem Bereich von 100 µm von der Grenze zwischen dem Transistorabschnitt 70 und dem Diodenabschnitt 80 zur Seite des Transistorabschnitts 70 eingestrahlt, um den Lebensdauer-Steuerbereich 85 auszubilden.
  • Das Flächenverhältnis zwischen dem Transistorbereich 72 und dem Grenzbereich 74 wird auf 1:3 eingestellt und die Beziehung zwischen der Gatterspannung Vge und dem Strom wird berechnet. Hier sind die Gatterspannung Vge bei einem Strom von 22,5 mA im Transistorbereich 72 und die Gatterspannung Vge bei einem Strom von 7,5 mA im Grenzbereich 74 die Schwellenspannungen.
  • In 2 bezeichnet eine durchgezogene Linie den gesamten Transistorabschnitt 70, eine gestrichelte Linie bezeichnet den Transistorbereich 72 und eine gepunktete Linie bezeichnet den Strom im Grenzbereich 74. Als Ergebnis der Berechnung beträgt die Schwellenspannung im gesamten Transistorabschnitt 70 6,2 V, die Schwellenspannung im Transistorbereich 72 6,52 V und die Schwellenspannung im Grenzbereich 74 5,92 V.
  • Unter den obigen Berechnungsbedingungen nimmt die Schwellenspannung um 0,3 V im gesamten Transistorabschnitt 70 ab und nimmt um 0,6 V im Grenzbereich 74 ab im Vergleich mit der Schwellenspannung im Transistorbereich.
  • Die Stromdichte im Grenzbereich 74 beträgt ungefähr das 9-fache der Stromdichte im Transistorbereich 72. Wenn das Dummy-Verhältnis im Transistorbereich 72 auf diese Weise auf das 1-fache eingestellt wird, wird das Dummy-Verhältnis im Grenzbereich 74 auf das 1-fache oder mehr und das 9-fache oder weniger eingestellt, so dass es möglich ist, einen Abfall der Schwellenspannung zu unterdrücken, während ein Anstieg der Stromdichte verhindert wird.
  • [Beispiel 3] 3 ist eine Teil-Draufsicht einer Halbleitervorrichtung 200 gemäß Beispiel 2. Hier werden mit der Halbleitervorrichtung 100 gemeinsame Elemente mit denselben Bezugszeichen versehen und auf eine Beschreibung wird verzichtet. 3 illustriert hauptsächlich den Grenzbereich 74 des Transistorabschnitts 70.
  • Im Grenzbereich 74 der Halbleitervorrichtung 200 sind die geraden Abschnitte 29 der zwei Dummy-Grabenabschnitte 30 zwischen den geraden Abschnitten 39 der beiden Gatter-Grabenabschnitte 40 angeordnet. Das heißt, im Grenzbereich 74 der Halbleitervorrichtung 200 sind ähnlich wie im Transistorbereich 72 ein Gatter-Grabenabschnitt 40 und fünf Dummy-Grabenabschnitte 30 abwechselnd in X-Achsenrichtung angeordnet.
  • Der Transistorbereich 72 und der Grenzbereich 74 weisen den Emitterbereich 12 und den Entnahmebereich 15 auf, der an der Frontfläche 21 des Substrats 10 freiliegt. Im Transistorbereich 72 sind der Emitterbereich 12 und Entnahmebereich 15 abwechselnd in Y-Achsenrichtung angeordnet aber im Grenzbereich 74 ist ein Teil des Emitterbereichs 12 ausgedünnt. Das heißt, der Anteil des Emitterbereichs 12 im Grenzbereich 74 ist niedriger als der Anteil des Emitterbereichs 12 im Transistorbereich 72.
  • Im Grenzbereich 74 des vorliegenden Beispiels ist der Entnahmebereich 15 anstelle eines Teils des Emitterbereichs 12 angeordnet oder der Basisbereich 14 liegt an der Frontfläche 21 des Substrats 10 frei. Wenn der Bereich, wo der Emitterbereich 12 ausgedünnt ist benachbart zum Emitterbereich 12 angeordnet ist, kann der Entnahmebereich 15 vorgesehen sein, und wenn der Bereich nicht benachbart zum Emitterbereich 12 angeordnet ist, kann der Basisbereich 14 an der Frontfläche 21 des Substrats 10 freiliegend vorgesehen sein.
  • In einem Teil des Gatter-Grabenabschnitts 40 im Grenzbereich 74 ist der Emitterbereich 12 ausgedünnt vom benachbarten Mesaabschnitt 60 und berührt den Emitterbereich 12 nicht. Solch ein Gatter-Grabenabschnitt 40 wird zu einem sogenannten Dummygraben, in dem kein Strom fließt, wenn eine Gatterspannung angelegt wird, selbst falls der Gatter-Grabenabschnitt mit der Gatter-Metallschicht 50 verbunden ist, und dient als Stromunterdrückungsstruktur.
  • Da der Grenzbereich 74 des vorliegenden Beispiels den aktiven Dummygraben als die Stromunterdrückungsstruktur aufweist, kann derselbe Effekt, wie der des Grenzbereichs 74 der Halbleitervorrichtung 100, erzielt werden. Im Grenzbereich 74 des vorliegenden Beispiels kann die Anzahl der aktiven Dummygräben größer als die Anzahl der Gatter-Grabenabschnitte 40 sein. Im Grenzbereich 74 des vorliegenden Beispiels kann das Verhältnis der Gesamtzahl der Anzahl von Dummy-Grabenabschnitten 30 und der Anzahl von aktiven Dummygräben zur Anzahl der Gatter-Grabenabschnitten 40 erhöht sein.
  • Auf diese Weise kann in der Halbleitervorrichtung 200 die Elektronenstromdichte, die aus dem Emitterbereich 12 fließt, durch Verringern des Verhältnisses des Emitterbereichs 12 im Grenzbereich 74 verringert werden, und es kann der gleiche Effekt wie bei der Halbleitervorrichtung 100 erzielt werden, bei der die Anzahl der Gatter-Grabenabschnitte 40 im Grenzbereich 74 verringert wird.
  • Ähnlich dem Transistorbereich 72 im Grenzbereich 74 können in der Halbleitervorrichtung 200 ein Gatter-Grabenabschnitt 40 und zwei Dummy-Grabenabschnitte 30 abwechselnd in X-Achsenrichtung angeordnet sein aber die vorliegende Erfindung ist nicht hierauf beschränkt. Ähnlich wie in der Halbleitervorrichtung 100 können im Grenzbereich 74 der Halbleitervorrichtung 200 ein Gatter-Grabenabschnitt 40 und fünf Dummy-Grabenabschnitte 30 abwechselnd in X-Achsenrichtung angeordnet sein, oder sie kann andere Dummy-Verhältnisse aufweisen.
  • Während die Ausführungsformen der vorliegenden Erfindung beschrieben wurden, ist der technische Umfang der Erfindung nicht auf die oben beschriebenen Ausführungsformen beschränkt. Für den Fachmann ist es offensichtlich, dass zu den oben beschriebenen Ausführungsformen verschiedene Änderungen und Verbesserungen hinzugefügt werden können. Aus dem Schutzbereich der Ansprüche ergibt sich auch, dass die mit solchen Änderungen oder Verbesserungen hinzugefügten Ausführungsformen in den technischen Umfang der Erfindung einbezogen werden können.
  • Die Vorgänge, Prozeduren, Schritte und Stufen jedes Prozesses, die von einer Vorrichtung, einem System, einem Programm und einem Verfahren durchgeführt werden, die in den Ansprüchen, Ausführungsbeispielen oder Zeichnungen dargestellt sind, können in beliebiger Reihenfolge ausgeführt werden, solange die Reihenfolge nicht durch „vorher“, „vor“ oder ähnlichen Begriffen angegeben ist und solange die Ausgabe eines vorhergehenden Prozesses nicht in einem späteren Prozess verwendet wird. Selbst wenn der Prozessablauf in den Ansprüchen, Ausführungsbeispielen oder Figuren durch Begriffe wie „erste“ oder „nächste“ beschrieben wird, bedeutet dies nicht unbedingt, dass der Prozess in dieser Reihenfolge durchgeführt werden muss.
  • Bezugszeichenliste
    • 10
    Substrat
    11
    Senkenbereich
    12
    Emitterbereich
    14
    Basisbereich
    15
    Entnahmebereich
    16
    Sammelbereich
    17
    Steckerbereich
    18
    Driftbereich
    20
    Pufferbereich
    21
    Frontfläche
    22
    Kollektorbereich
    23
    Rückenfläche
    24
    Kollektorelektrode
    25
    Verbindungsabschnitt
    29
    gerader Abschnitt
    30
    Dummy-Grabenabschnitt
    31
    Randabschnitt
    32
    dielektrischer Dummyfilm
    34
    Dummy-Leitungsabschnitt
    38
    dielektrischer Zwischenschichtfilm
    39
    gerader Abschnitt
    40
    Gatter-Grabenabschnitt
    41
    Randabschnitt
    42
    dielektrischer Gatterfilm
    44
    Gatter-Leitungsabschnitt
    48
    Gatterläufer
    49
    Kontaktloch
    50
    Gatter-Metallschicht
    52
    Emitterelektrode
    54
    Kontaktloch
    56
    Kontaktloch
    58
    Kontaktloch
    60
    Mesaabschnitt
    61
    Mesaabschnitt
    70
    Transistorabschnitt
    72
    Transistorbereich
    74
    Grenzbereich
    80
    Diodenabschnitt
    82
    Kathodenbereich
    85
    Lebensdauer-Steuerbereich
    86
    Lebensdauer-Steuerbereich
    100
    Halbleitervorrichtung
    200
    Halbleitervorrichtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2017135339 [0002]
    • JP 2014175517 [0002]

Claims (14)

  1. Halbleitervorrichtung, umfassend: ein Halbleitersubstrat mit einem Transistorabschnitt und einem Diodenabschnitt, wobei das Halbleitersubstrat einen innen angeordneten Driftbereich eines ersten Leitfähigkeitstyp aufweist, der Transistorabschnitt umfasst: einen Transistorbereich, der in Draufsicht auf das Halbleitersubstrat getrennt vom Diodenabschnitt angeordnet ist; und einen Grenzbereich, der in Draufsicht auf das Halbleitersubstrat zwischen dem Transistorbereich und dem Diodenabschnitt angeordnet ist und einen Lebensdauer-Steuerbereich auf einer Frontflächenseite des Halbleitersubstrats im Driftbereich umfasst, und der Grenzbereich eine Stromunterdrückungsstruktur aufweist.
  2. Halbleitervorrichtung nach Anspruch 1, wobei der Transistorabschnitt ferner mindestens einen Gatter-Grabenabschnitt und mindestens einen Dummy-Grabenabschnitt aufweist, die von einer Frontfläche des Halbleitersubstrats bis zum Driftbereich angeordnet sind, und ein Dummy-Verhältnis, das ein Verhältnis einer Anzahl der Dummy-Grabenabschnitte zur einer Anzahl der Gatter-Grabenabschnitte ist, im Grenzbereich größer als 1 ist.
  3. Halbleitervorrichtung nach Anspruch 2, wobei das Dummy-Verhältnis im Grenzbereich größer ist als das Dummy-Verhältnis im Transistorbereich.
  4. Halbleitervorrichtung nach Anspruch 2, wobei das Dummy-Verhältnis im Grenzbereich das einfache oder mehr und das neunfache oder weniger vom Dummy-Verhältnis im Transistorbereich beträgt.
  5. Halbleitervorrichtung nach einem der Ansprüche 1 bis 4, wobei der Transistorabschnitt ferner einen Emitterbereich eines ersten Leitfähigkeitstyps auf einer Frontfläche des Halbleitersubstrats umfasst, und ein Anteil des Emitterbereichs im Grenzbereich kleiner ist als ein Anteil des Emitterbereichs im Transistorbereich.
  6. Halbleitervorrichtung nach einem der Ansprüche 1 bis 5, wobei eine Breite des Grenzbereichs in einer Anordnungsrichtung des Transistorabschnitts und des Diodenabschnitts in Draufsicht des Halbleitersubstrats 50 µm oder mehr und 150 µm oder weniger beträgt.
  7. Halbleitervorrichtung nach Anspruch 6, wobei eine Breite des Grenzbereichs 100 µm oder mehr beträgt.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, wobei eine Fläche des Grenzbereichs das dreifache oder mehr einer Fläche des Transistorbereichs in Draufsicht auf das Halbleitersubstrat beträgt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 8, wobei der Lebensdauer-Steuerbereich einen Lebensdauerkiller aufweist, dessen Dotierungskonzentration 1 × 1010 cm-3 oder mehr und 1 × 1013 cm-3 oder weniger beträgt.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, wobei ein Lebensdauer-Steuerbereich der Rückenfläche ferner über den gesamten Transistorabschnitt und den gesamten Diodenabschnitt auf einer Rückenflächenseite des Halbleitersubstrats im Driftbereich angeordnet ist.
  11. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei der Grenzbereich umfasst: einen Entnahmebereich eines zweiten Leitfähigkeitstyps in einem ersten Mesaabschnitt neben dem Diodenabschnitt in Draufsicht.
  12. Halbleitervorrichtung nach Anspruch 11, wobei der Grenzbereich ferner einen zweiten Mesaabschnitt umfasst, in dem der Emitterbereich und der Entnahmebereich abwechselnd entlang einer Erstreckungsrichtung des Gatter-Grabenabschnitts und des Dummy-Grabenabschnitts in Draufsicht angeordnet sind.
  13. Halbleitervorrichtung nach einem der Ansprüche 1 bis 10, wobei der Grenzbereich umfasst: einen ersten Mesaabschnitt mit einem Basisbereich eines zweiten Leitfähigkeitstyps in Draufsicht; einen zweiten Mesaabschnitt neben den ersten Mesaabschnitt mit dem Dummy-Grabenabschnitt dazwischen eingeschlossen, wobei der zweite Mesaabschnitt den Entnahmebereich umfasst; und einen dritten Mesaabschnitt, der den Emitterbereich und den Entnahmebereich zwischen dem dritten Mesaabschnitt und dem zweiten Mesaabschnitt eingeschlossen aufweist, die abwechselnd entlang einer Erstreckungsrichtung des Gatter-Grabenabschnitts und des Dummy-Grabenabschnitts angeordnet sind.
  14. Halbleitervorrichtung nach einem der Ansprüche 1 bis 13, wobei der Gatter-Grabenabschnitt des Grenzbereichs umfasst: einen ersten Gatter-Grabenabschnitt, der den Emitterbereich berührt; und einen zweiten Gatter-Grabenabschnitt, der den Emitterbereich nicht berührt.
DE112021000166.3T 2020-06-09 2021-04-22 Halbleitervorrichtung Pending DE112021000166T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2020-100458 2020-06-09
JP2020100458 2020-06-09
PCT/JP2021/016322 WO2021251011A1 (ja) 2020-06-09 2021-04-22 半導体装置

Publications (1)

Publication Number Publication Date
DE112021000166T5 true DE112021000166T5 (de) 2022-07-28

Family

ID=78845539

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112021000166.3T Pending DE112021000166T5 (de) 2020-06-09 2021-04-22 Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US20220278094A1 (de)
JP (1) JP7384287B2 (de)
CN (1) CN114730805A (de)
DE (1) DE112021000166T5 (de)
WO (1) WO2021251011A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7446198B2 (ja) * 2020-10-01 2024-03-08 三菱電機株式会社 半導体装置
WO2024014401A1 (ja) * 2022-07-11 2024-01-18 富士電機株式会社 半導体装置および半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175517A (ja) 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6881599B2 (ja) * 2017-12-06 2021-06-02 富士電機株式会社 半導体装置
JP7001104B2 (ja) * 2017-12-14 2022-01-19 富士電機株式会社 半導体装置
JP2020031155A (ja) * 2018-08-23 2020-02-27 トヨタ自動車株式会社 半導体装置
JP7067636B2 (ja) * 2018-10-18 2022-05-16 富士電機株式会社 半導体装置および製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175517A (ja) 2013-03-11 2014-09-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2017135339A (ja) 2016-01-29 2017-08-03 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JPWO2021251011A1 (de) 2021-12-16
JP7384287B2 (ja) 2023-11-21
CN114730805A (zh) 2022-07-08
WO2021251011A1 (ja) 2021-12-16
US20220278094A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
DE112010005443B4 (de) Halbleitervorrichtung mit einem Halbleitersubstrat mit einem Diodenbereich und einem IGBT-Bereich sowie Verfahren zu dessen Herstellung
DE102016116564B4 (de) Halbleitervorrichtung
DE112019000094T5 (de) Halbleitervorrichtung und verfahren zum herstellen einerhalbleitervorrichtung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE112017000727T5 (de) RC-IGBT und Herstellungsverfahren dafür
DE102012210053A1 (de) Halbleitervorrichtung, die einen Bipolartransistor mit isolierter Gate-Elektrode und eine Diode beinhaltet
DE102010039258A1 (de) Transistorbauelement mit reduziertem Kurzschlussstrom
DE102008032547A1 (de) Grabenisoliertes Gate-MOS-Halbleiterbauelement
DE112013002352T5 (de) Halbleitervorrichtung
DE112018006404T5 (de) Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102012108302A1 (de) Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE19707513A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE112021004603T5 (de) Halbleitervorrichtung
DE102019131060A1 (de) Halbleitergerät
DE102019216131A1 (de) Halbleitervorrichtung
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE102021114181A1 (de) Halbleitervorrichtung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE102021116586A1 (de) Halbleitervorrichtung
DE112021000202T5 (de) Halbleitervorrichtung
DE102015110484B4 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements

Legal Events

Date Code Title Description
R012 Request for examination validly filed