DE102021117663A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102021117663A1
DE102021117663A1 DE102021117663.8A DE102021117663A DE102021117663A1 DE 102021117663 A1 DE102021117663 A1 DE 102021117663A1 DE 102021117663 A DE102021117663 A DE 102021117663A DE 102021117663 A1 DE102021117663 A1 DE 102021117663A1
Authority
DE
Germany
Prior art keywords
layer
type
semiconductor device
region
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102021117663.8A
Other languages
English (en)
Other versions
DE102021117663B4 (de
Inventor
Kazuki Kudo
Hidenori Fujii
Tetsuo Takahashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102021117663A1 publication Critical patent/DE102021117663A1/de
Application granted granted Critical
Publication of DE102021117663B4 publication Critical patent/DE102021117663B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Eine Halbleitervorrichtung gemäß der vorliegenden Offenbarung ist ein RC-IGBT, in dem ein IGBT-Bereich (10) und ein Diodenbereich (20) einander benachbart angeordnet sind. Der Diodenbereich (20) enthält eine Anodenschicht (25) vom p-Typ, die auf einer Seite einer ersten Hauptoberfläche einer Driftschicht (1) vom n--Typ angeordnet ist, eine Kontaktschicht (24) vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Anodenschicht (25) vom p-Typ und an einer Oberflächenschicht eines Halbleitersubstrats auf der Seite der ersten Hauptoberfläche angeordnet und mit einer Emitterelektrode (6) verbunden ist, und eine Kathodenschicht (26) vom n+-Typ, die an einer Oberflächenschicht des Halbleitersubstrats auf einer Seite der zweiten Hauptoberfläche angeordnet ist. Die Kontaktschicht (24) vom p-Typ enthält Aluminium als Störstellen vom p-Typ, und die Dicke der Kontaktschicht (24) vom p-Typ ist geringer als die Dicke einer im IGBT-Bereich (10) angeordneten Sourceschicht (13) vom n+-Typ.

Description

  • Hintergrund der Erfindung
  • Gebiet
  • Die vorliegende Offenbarung bezieht sich auf eine Halbleitervorrichtung.
  • Hintergrund
  • Herkömmlicherweise wurde ein rückwärts leitender IGBT (RC-IGBT) als eine Halbleitervorrichtung offenbart, in der ein Bipolartransistor mit isoliertem Gate (IGBT) und eine Freilaufdiode in einem Halbleitersubstrat ausgebildet sind. In solch einer Halbleitervorrichtung ist eine Kontaktschicht vom p+-Typ mit einer hohen Störstellenkonzentration an einer Oberflächenschicht eines Anodenteils in einem Diodenbereich angeordnet, um einen Kontaktwiderstand zwischen einer Oberflächenelektrode und dem Anodenteil zu reduzieren (siehe zum Beispiel JP 2010-192597 A ).
  • Wenn jedoch die Kontaktschicht vom p+-Typ beim Anodenteil im Diodenbereich angeordnet ist, nimmt im Diodenbetrieb der Betrag einer Lochinjektion vom Anodenteil zu und erhöht sich ein Erholungsverlust, was ein Problem war.
  • Zusammenfassung
  • Die vorliegende Offenbarung soll das oben beschriebene Problem lösen und eine Halbleitervorrichtung erhalten, in der der Erholungsverlust eines Diodenbereichs eines RC-IGBT reduziert ist.
  • Die Merkmale und Vorteile der vorliegenden Offenbarung können wie folgt zusammengefasst werden.
  • Gemäß einem Aspekt der vorliegenden Offenbarung weist eine Halbleitervorrichtung einen Bereich eines Bipolartransistors mit isoliertem Gate und einen Diodenbereich, die in einem Halbleitersubstrat einander benachbart angeordnet sind, das eine Driftschicht vom n-Typ zwischen einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche aufweist, und eine Emitterelektrode auf, die auf der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei der Bereich eines Bipolartransistors mit isoliertem Gate eine Basisschicht vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Driftschicht angeordnet ist, eine Sourceschicht vom n-Typ, die auf der Seite der ersten Hauptoberfläche der Basisschicht und an einer Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche selektiv angeordnet ist, eine erste Kontaktschicht vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Basisschicht und in einem Bereich angeordnet ist, in dem die Sourceschicht auf der Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche nicht angeordnet ist, wobei die erste Kontaktschicht mit der Emitterelektrode verbunden ist, einen Isolierfilm eines Gate-Grabens, der auf einer inneren Oberfläche eines Grabens angeordnet ist, der durch die Basisschicht zur Driftschicht durchdringt, eine Elektrode eines Gate-Grabens, die im Graben über den Isolierfilm eines Gate-Grabens angeordnet ist, und eine Kollektorschicht vom p-Typ aufweist, die an einer Oberflächenschicht des Halbleitersubstrats auf der Seite der zweiten Hauptoberfläche angeordnet ist, der Diodenbereich eine Anodenschicht vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Driftschicht angeordnet ist, eine zweite Kontaktschicht vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Anodenschicht und an der Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche angeordnet und mit der Emitterelektrode verbunden ist, und eine Kathodenschicht vom n-Typ aufweist, die an der Oberflächenschicht des Halbleitersubstrats auf der Seite der zweiten Hauptoberfläche angeordnet ist, und die zweite Kontaktschicht Aluminium als Störstellen vom p-Typ enthält.
  • Andere und weitere Aufgaben, Merkmale und Vorteile der Offenbarung werden sich aus der folgenden Beschreibung deutlicher zeigen.
  • Figurenliste
    • 1 ist eine Draufsicht, die eine Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 2 ist eine Draufsicht, die eine Halbleitervorrichtung der ersten Ausführungsform mit einer anderen Konfiguration veranschaulicht.
    • 3 ist eine partiell vergrößerte Draufsicht, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 4 ist eine A-A-Querschnittsansicht, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 5 ist eine B-B-Querschnittsansicht, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 6 ist eine partiell vergrößerte Draufsicht, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 7 ist eine C-C-Querschnittsansicht, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 8 ist eine D-D-Querschnittsansicht, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 9 ist eine G-G-Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung der ersten Ausführungsform veranschaulicht.
    • 10A und 10B sind Querschnittsansichten, die die Konfiguration des Abschlussbereichs in der Halbleitervorrichtung der ersten Ausführungsform veranschaulichen.
    • 11A und 11B sind die ersten Darstellungen, die das Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform veranschaulichen.
    • 12A und 12B sind die zweiten Darstellungen, die das Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform veranschaulichen.
    • 13A und 13B sind die dritten Darstellungen, die das Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform veranschaulichen.
    • 14A und 14B sind die vierten Darstellungen, die das Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform veranschaulichen.
    • 15A und 15B sind die fünften Darstellungen, die das Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform veranschaulichen.
    • 16A und 16B sind die sechsten Darstellungen, die das Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform veranschaulichen.
    • 17 ist eine G-G-Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung der zweiten Ausführungsform veranschaulicht.
    • 18 ist eine G-G-Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in einer Modifikation der Halbleitervorrichtung der zweiten Ausführungsform veranschaulicht.
    • 19 ist eine G-G-Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung der dritten Ausführungsform veranschaulicht.
    • 20 ist eine G-G-Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung der vierten Ausführungsform veranschaulicht.
    • 21 ist eine G-G-Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung der fünften Ausführungsform veranschaulicht.
    • 22 ist eine G-G-Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung der sechsten Ausführungsform veranschaulicht.
  • Beschreibung von Ausführungsformen
  • Im Folgenden werden unter Bezugnahme auf die beiliegenden Zeichnungen Ausführungsformen beschrieben. In den im Folgenden beschriebenen Zeichnungen sind Teile, die identisch oder einander äquivalent sind, mit einem identischen Bezugszeichen bezeichnet und wird deren wiederholte Beschreibung unterlassen. In der folgenden Beschreibung werden Begriffe „Aufwärts“ und „Abwärts“, die bestimmte Richtungen meinen, in einigen Fällen verwendet; aber diese Begriffe werden der Zweckmäßigkeit halber verwendet und beziehen sich nicht auf Richtungen, wenn die vorliegende Offenbarung tatsächlich ausgeführt wird.
  • In der folgenden Beschreibung geben n und p die Leitungstypen eines Halbleiters an. Außerdem gibt n- eine Störstellenkonzentration an, die niedriger als jene von n ist, und gibt n+ eine Störstellenkonzentration an, die höher als jene von n ist. Ähnlich gibt p- eine Störstellenkonzentration an, die niedriger als jene von p ist, und p+ gibt eine Störstellenkonzentration an, die höher als jene von p ist.
  • Erste Ausführungsform
  • Das Folgende beschreibt unter Bezugnahme auf 1 bis 16 eine Halbleitervorrichtung und ein Verfahren zum Herstellen der Halbleitervorrichtung einer ersten Ausführungsform.
  • Zunächst wird unter Bezugnahme auf 1 und 2 die Gesamtkonfiguration der Halbleitervorrichtung der ersten Ausführungsform beschrieben. 1 ist eine Draufsicht, die eine Halbleitervorrichtung 100 als RC-IGBT veranschaulicht. 2 ist eine Draufsicht, die eine Halbleitervorrichtung 101 als RC-IGBT mit einer anderen Konfiguration veranschaulicht.
  • Die in 1 veranschaulichte Halbleitervorrichtung 100 weist einen IGBT-Bereich 10 und einen Diodenbereich 20 auf, die in Streifen angeordnet sind, und auf sie kann einfach als „Streifentyp“ verwiesen werden. Die in 2 veranschaulichte Halbleitervorrichtung 101 weist eine Vielzahl von in der longitudinalen Richtung und der lateralen Richtung angeordneten Diodenbereichen 20 und einen um die Diodenbereiche 20 herum angeordneten IGBT-Bereich 10 auf, und auf sie kann einfach als „Inseltyp“ verwiesen werden.
  • In 1 weist eine Halbleitervorrichtung 100 einen IGBT-Bereich 10 und einen Diodenbereich 20 auf. Der IGBT-Bereich 10 und der Diodenbereich 20 erstrecken sich von einer Endseite zur anderen Endseite der Halbleitervorrichtung 100 und sind in einer Richtung, die zu einer Richtung orthogonal ist, in der sich der IGBT-Bereich 10 und der Diodenbereich 20 erstrecken, abwechselnd in Streifen angeordnet. Obgleich 1 drei IGBT-Bereiche 10 und zwei Diodenbereiche 20 in einer Konfiguration veranschaulicht, in der jeder Diodenbereich 20 zwischen dem entsprechenden Paar IGBT-Bereiche 10 sandwichartig angeordnet ist, sind die Anzahl an IGBT-Bereichen 10 und die Anzahl an Diodenbereichen 20 nicht darauf beschränkt. Die Anzahl an IGBT-Bereichen 10 kann gleich Drei oder größer sein oder kann gleich Drei oder kleiner sein, und die Anzahl an Diodenbereichen 20 kann gleich Zwei oder größer sein oder kann gleich Zwei oder kleiner sein. Die Positionen der IGBT-Bereiche 10 und der Diodenbereiche 20 in 1 können vertauscht werden, sodass jeder IGBT-Bereich 10 zwischen dem entsprechenden Paar Diodenbereiche 20 sandwichartig angeordnet ist. Alternativ dazu können nur ein IGBT-Bereich 10 und ein Diodenbereich 20 nebeneinander angeordnet sein.
  • Wie in 1 veranschaulicht ist, ist an einem unteren Teil des Blatts ein Pad-Bereich 40 einem IGBT-Bereich 10 benachbart angeordnet. Der Pad-Bereich 40 enthält ein Steuerungs-Pad 41 zum Steuern der Halbleitervorrichtung 100. Auf die IGBT-Bereiche 10 und die Diodenbereiche 20 wird zusammen als Zellenbereich verwiesen. Ein Terminal- bzw. Abschlussbereich 30 (engl.: terminal region), um die Stehspannung der Halbleitervorrichtung 100 aufrechtzuerhalten, ist um eine Integration bzw. Zusammenfassung des Zellenbereichs und des Pad-Bereichs 40 herum angeordnet. Der Abschlussbereich 30 kann gegebenenfalls eine allgemein bekannte, eine Stehspannung aufrechterhaltende Struktur selektiv aufweisen. In der eine Stehspannung aufrechterhaltenden Struktur kann beispielsweise ein feldbegrenzender Ring (FLR), in dem der Zellenbereich von einer Abschluss-Wannenschicht vom p-Typ eines Halbleiters vom p-Typ umgeben ist, oder eine Variation einer lateralen Dotierung (VLD), in der der Zellenbereich von einer Wannenschicht vom p-Typ mit einem Konzentrationsgradienten umgeben ist, auf einer Seite der ersten Hauptoberfläche angeordnet sein, die eine Seite der vorderen Oberfläche der Halbleitervorrichtung 100 ist. Die Anzahl von im FLR genutzten, ringförmigen Abschluss-Wannenschichten vom p-Typ und die in der VLD genutzte Konzentrationsverteilung können in Abhängigkeit von einer Auslegung der Stehspannung der Halbleitervorrichtung 100 wie jeweils anwendbar ausgewählt werden. Außerdem kann eine Abschluss-Wannenschicht vom p-Typ über einen im Wesentlichen gesamten Bereich des Pad-Bereichs 40 angeordnet sein, und eine IGBT-Zelle oder eine Diodenzelle kann im Pad-Bereich 40 vorgesehen sein.
  • Die Steuerungs-Pads 41 können zum Beispiel ein Stromerfassungs-Pad 41a, ein Kelvin-Emitter-Pad 41 b, ein Gate-Pad 41c und Pads 41d und 41e für eine Temperaturerfassungsdiode sein. Das Stromerfassungs-Pad 41a ist ein Steuerungs-Pad, um einen zum Zellenbereich der Halbleitervorrichtung 100 fließenden Strom zu erfassen, und ist mit einer IGBT-Zelle oder einer Diodenzelle als Teil des Zellenbereichs elektrisch verbunden, sodass, wenn Strom zum Zellenbereich der Halbleitervorrichtung 100 fließt, ein Strom fließt, der um ein Vielfaches bis mehrere zehntausend Mal kleiner als der zum gesamten Zellenbereich fließende Strom ist.
  • Das Kelvin-Emitter-Pad 41b und das Gate-Pad 41c sind Steuerungs-Pads, an die eine Spannung zur Gate-Ansteuerung zur Ein-Aus-Steuerung der Halbleitervorrichtung 100 angelegt wird. Das Kelvin-Emitter-Pad 41b ist mit einer Basisschicht vom p-Typ der IGBT-Zelle elektrisch verbunden, und das Gate-Pad 41 ist mit einer Elektrode eines Gate-Grabens der IGBT-Zelle elektrisch verbunden. Das Kelvin-Emitter-Pad 41b und die Basisschicht vom p-Typ können durch eine Kontaktschicht vom p-Typ miteinander elektrisch verbunden sein. Die Pads 41d und 41e für eine Temperaturerfassungsdiode sind Steuerungs-Pads, die mit der Anode und Kathode einer in der Halbleitervorrichtung 100 angeordneten Temperaturerfassungsdiode elektrisch verbunden sind. Die Pads 41 d und 41 e für eine Temperaturerfassungsdiode messen eine Spannung zwischen der Anode und der Kathode der im Zellenbereich angeordneten (nicht veranschaulichten) Temperaturerfassungsdiode, wodurch die Temperatur der Halbleitervorrichtung 100 gemessen wird.
  • In 2 weist eine Halbleitervorrichtung 101 einen IGBT-Bereich 10 und einen Diodenbereich 20 auf. Eine Vielzahl von Diodenbereichen 20 ist in sowohl der longitudinalen Richtung als auch der lateralen Richtung in der Halbleitervorrichtung angeordnet, und jeder Diodenbereich 20 ist vom IGBT-Bereich 10 umgeben. Mit anderen Worten ist im IGBT-Bereich 10 die Vielzahl von Diodenbereichen 20 als Inseln angeordnet. Obgleich 2 eine Konfiguration veranschaulicht, in der die Diodenbereiche 20 in einer Matrix aus vier Spalten in der Rechts-Links-Richtung des Blatts und zwei Reihen in der Aufwärts-Abwärts-Richtung des Blatts angeordnet sind, sind die Anzahl und Anordnung der Diodenbereiche 20 nicht darauf beschränkt. Einer oder eine Vielzahl von Diodenbereichen 20 kann im IGBT-Bereich 10 so verstreut sein, dass jeder Diodenbereich 20 vom IGBT-Bereich 10 umgeben ist.
  • Wie in 2 veranschaulicht ist, ist an einem unteren Teil des Blatts dem IGBT-Bereich 10 benachbart ein Pad-Bereich 40 angeordnet. Ein Abschlussbereich 30, um die Stehspannung der Halbleitervorrichtung 101 aufrechtzuerhalten, ist um eine Zusammenfassung des Pad-Bereichs 40 und eines den IGBT-Bereich 10 und die Diodenbereiche 20 aufweisenden Zellenbereichs herum angeordnet. Die Strukturen des Pad-Bereichs 40 und des Abschlussbereichs 30 können die gleichen wie jene der in 1 veranschaulichten Halbleitervorrichtung 100 sein.
  • Nachfolgend wird unter Bezugnahme auf 3 bis 5 die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung der ersten Ausführungsform unten im Detail beschrieben. 3 ist eine partiell vergrößerte Draufsicht, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung als RC-IGBT veranschaulicht. 4 und 5 sind Querschnittsansichten, die die Konfiguration des IGBT-Bereichs der Halbleitervorrichtung als RC-IGBT veranschaulichen. 3 ist eine vergrößerte Ansicht eines Bereichs, der von einer gestrichelten Linie 82 in der in 1 veranschaulichten Halbleitervorrichtung 100 oder der in 2 veranschaulichten Halbleitervorrichtung 101 umgeben ist. 4 ist eine Querschnittsansicht der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101, die entlang einer in 3 veranschaulichten gestrichelten Linie A-A genommen ist. 5 ist eine Querschnittsansicht der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101, die entlang einer in 3 veranschaulichten gestrichelten Linie B-B genommen ist.
  • Wie in 3 veranschaulicht ist, weist der IGBT-Bereich 10 ein Gate 11 eines aktiven Grabens und ein Gate 12 eines Dummy-Grabens auf, die in Streifen angeordnet sind. In der Halbleitervorrichtung 100 erstrecken sich das Gate 11 eines aktiven Grabens und das Gate 12 eines Dummy-Grabens in der longitudinalen Richtung des IGBT-Bereichs 10 und weisen mit der longitudinalen Richtung des IGBT-Bereichs 10 ausgerichtete longitudinale Richtungen auf. In der Halbleitervorrichtung 101 werden die longitudinalen und transversalen Richtungen des IGBT-Bereichs 10 nicht sonderlich unterschieden, können aber die longitudinalen Richtungen des Gates 11 eines aktiven Grabens und des Gates 12 eines Dummy-Grabens mit der Rechts-Links-Richtung des Blatts oder der Aufwärts-Abwärts-Richtung des Blatts ausgerichtet sein.
  • Das Gate 11 eines aktiven Grabens hat eine Konfiguration, in der eine Elektrode 11a eines Gate-Grabens Graben über einen Isolierfilm 11b eines Gate-Grabens in einem im Halbleitersubstrat ausgebildeten angeordnet ist. Das Gate 12 eines Dummy-Grabens hat eine Konfiguration, in der eine Elektrode 12a eines Dummy-Grabens über einen Isolierfilm 12b eines Dummy-Grabens in einem im Halbleitersubstrat ausgebildeten Graben angeordnet ist. Die Elektrode 11a eines Gate-Grabens des Gates 11 eines aktiven Grabens ist mit dem Gate-Pad 41c elektrisch verbunden. Die Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens ist mit einer auf der ersten Hauptoberfläche der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 angeordneten Emitterelektrode elektrisch verbunden.
  • Sourceschichten 13 vom n+-Typ sind auf beiden Seiten in der Breitenrichtung des Gates 11 eines aktiven Grabens in Kontakt mit dem Isolierfilm 11b eines Gate-Grabens angeordnet. Jede Sourceschicht 13 vom n+-Typ ist eine Halbleiterschicht, die als Störstellen vom n-Typ zum Beispiel Arsen oder Phosphor enthält, und die Konzentration der Störstellen vom n-Typ ist 1,0E+17/cm3 bis 1,0E+20/cm3. Die Sourceschichten 13 vom n+-Typ sind in einer Richtung, in der sich das Gate 11 eines aktiven Grabens erstreckt, mit Kontaktschichten 14 vom p-Typ abwechselnd angeordnet. Eine andere Kontaktschicht 14 vom p-Typ ist zwischen jedem Paar benachbarter Gates 12 von Dummy-Gräben angeordnet. Jede Kontaktschicht 14 vom p-Typ ist eine Halbleiterschicht, die als Störstellen vom p-Typ Aluminium enthält, und die Konzentration von Aluminium als die Störstellen vom p-Typ ist vorzugsweise 1,0E+12/cm3 bis 1,0E+18/cm3.
  • Wie in 3 veranschaulicht ist, sind im IGBT-Bereich 10 der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 drei Gates 12 von Dummy-Gräben drei Gates 11 von aktiven Gräben benachbart angeordnet und sind weitere drei Gates 11 von aktiven Gräben den drei Gates 12 von Dummy-Gräben benachbart angeordnet. Der IGBT-Bereich 10 hat solch eine Konfiguration, in der der Satz von Gates 11 von aktiven Gräben und der Satz von Gates 12 von Dummy-Gräben abwechselnd angeordnet sind. Die Anzahl an Gates 11 von aktiven Gräben, die in einem Satz von Gates 11 von aktiven Gräben enthalten sind, ist in 3 Drei, kann aber gleich Eins oder größer sein. Die Anzahl an Gates 12 von Dummy-Gräben, die in einem Satz von Gates 12 von Dummy-Gräben enthalten sind, kann gleich Eins oder größer sein, oder die Anzahl an Gates 12 von Dummy-Gräben kann Null sein. Mit anderen Worten können alle, im IGBT-Bereich 10 angeordneten Gräben Gates 11 von aktiven Gräben sein.
  • 4 ist eine Querschnittsansicht der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101, die entlang der gestrichelten Linie A-A in 3 genommen ist, und ist eine Querschnittsansicht des IGBT-Bereichs 10. Die Halbleitervorrichtung 100 oder die Halbleitervorrichtung 101 enthält eine aus dem Halbleitersubstrat geschaffene Driftschicht 1 vom n--Typ. Die Driftschicht 1 vom n--Typ ist eine Halbleiterschicht, die als Störstellen vom n-Typ zum Beispiel Arsen oder Phosphor enthält, und die Konzentration der Störstellen vom n-Typ ist 1,0E+12/cm3 bis 1,0E+15/cm3, was niedriger als die Konzentration von Störstellen vom p-Typ der Kontaktschicht 14 vom p-Typ ist. Das Halbleitersubstrat reicht von der Sourceschicht 13 vom n+-Typ und der Kontaktschicht 14 vom p-Typ bis zu einer Kollektorschicht 16 vom p-Typ in 4. In 4 wird auf obere Enden der Sourceschicht 13 vom n+-Typ und der Kontaktschicht 14 vom p-Typ im Blatt als die erste Hauptoberfläche des Halbleitersubstrats verwiesen, und auf ein unteres Ende der Kollektorschicht 16 vom p-Typ im Blatt wird als eine zweite Hauptoberfläche des Halbleitersubstrats verwiesen. Die erste Hauptoberfläche des Halbleitersubstrats ist eine Hauptoberfläche der Halbleitervorrichtung 100 auf der Seite der vorderen Oberfläche, und die zweite Hauptoberfläche des Halbleitersubstrats ist eine Hauptoberfläche der Halbleitervorrichtung 100 auf einer Seite der rückseitigen Oberfläche. Die Halbleitervorrichtung 100 enthält die Driftschicht 1 vom n--Typ zwischen der ersten Hauptoberfläche und der der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche im IGBT-Bereich 10 des Zellenbereichs.
  • Wie in 4 veranschaulicht ist, ist im IGBT-Bereich 10 eine Trägerakkumulierungsschicht 2 vom n-Typ mit einer Konzentration von Störstellen vom n-Typ, die höher als jene der Driftschicht 1 vom n--Typ ist, auf der Seite der ersten Hauptoberfläche der Driftschicht 1 vom n--Typ angeordnet. Die Trägerakkumulierungsschicht 2 vom n-Typ ist eine Halbleiterschicht, die als Störstellen vom n-Typ zum Beispiel Arsen oder Phosphor enthält, und die Konzentration der Störstellen vom n-Typ ist 1,0E+13/cm3 bis 1,0E+17/cm3. Die Halbleitervorrichtung 100 oder die Halbleitervorrichtung 101 kann eine Konfiguration aufweisen, in der keine Trägerakkumulierungsschicht 2 vom n-Typ vorgesehen ist und die Driftschicht 1 vom n--Typ auch im Bereich der in 4 veranschaulichten Trägerakkumulierungsschicht 2 vom n-Typ vorgesehen ist. Mit der Trägerakkumulierungsschicht 2 vom n-Typ ist es möglich, einen Erregungsverlust zu reduzieren, wenn im IGBT-Bereich 10 Strom fließt. Auf die Trägerakkumulierungsschicht 2 vom n-Typ und die Driftschicht 1 vom n--Typ wird zusammen als Driftschicht verwiesen.
  • Die Trägerakkumulierungsschicht 2 vom n-Typ wird gebildet, indem eine Ioneninjektion von Störstellen vom n-Typ in das Halbleitersubstrat als die Driftschicht vom n--Typ durchgeführt wird und man danach die injizierten Störstellen vom n-Typ im Halbleitersubstrat als die Driftschicht 1 vom n-- Typ durch Ausheilen diffundieren lässt.
  • Eine Basisschicht 15 vom p-Typ ist auf der Seite der ersten Hauptoberfläche der Trägerakkumulierungsschicht 2 vom n-Typ angeordnet. Die Basisschicht 15 vom p-Typ ist eine Halbleiterschicht, die als Störstellen vom p-Typ zum Beispiel Bor oder Aluminium enthält, und die Konzentration der Störstellen vom p-Typ ist 1,0E+12/cm3 bis 1,0E+18/cm3. Die Basisschicht 15 vom p-Typ ist mit dem Isolierfilm 11b eines Gate-Grabens des Gates 11 eines aktiven Grabens in Kontakt. Jede Sourceschicht 13 vom n+-Typ ist Gräben auf der Seite der ersten Hauptoberfläche der Basisschicht 15 vom p-Typ in Kontakt mit dem Isolierfilm 11b eines Gate-Grabens des entsprechenden Gates 11 von aktiven angeordnet, und die Kontaktschichten 14 vom p-Typ sind im verbleibenden Bereich angeordnet. Die Sourceschichten 13 vom n+-Typ und die Kontaktschichten 14 vom p-Typ fungieren als die erste Hauptoberfläche des Halbleitersubstrats. Jede Kontaktschicht 14 vom p-Typ ist ein Bereich mit einer Konzentration von Störstellen vom p-Typ, die höher als jene der Basisschicht 15 vom p-Typ ist. Auf die Kontaktschicht 14 vom p-Typ und die Basisschicht 15 vom p-Typ kann einzeln verwiesen werden, wenn sie voneinander unterschieden werden müssen, oder auf die Kontaktschicht 14 vom p-Typ und die Basisschicht 15 vom p-Typ kann zusammen als Basisschicht vom p-Typ verwiesen werden.
  • Wie in 3 und 4 veranschaulicht ist, ist die Kontaktschicht 14 vom p-Typ eine Halbleiterschicht, die auf einer Oberflächenschicht zwischen Gräben ausgebildet ist und als Störstellen vom p-Typ Aluminium enthält. Die Kontaktschicht 14 vom p-Typ, die als Störstellen vom p-Typ Aluminium enthält, kann so ausgebildet sein, dass sie eine geringere Dicke als jene der Sourceschicht 13 vom n+-Typ hat, und hat vorzugsweise eine Dicke, die gleich 1/2 der Dicke der Sourceschicht 13 vom n+-Typ oder geringer ist. Die Störstellenkonzentration von Aluminium in der Kontaktschicht 14 vom p-Typ ist vorzugsweise 1,0E+12/cm3 bis 1,0E+18/cm3. Das Aluminium kann dotiert werden, indem von der Seite der ersten Hauptoberfläche aus Aluminiumionen injiziert werden oder eine Aluminium enthaltende elektrolytische Lösung verwendet wird. Die Kontaktschicht 14 vom p-Typ kann auf zumindest einem Teil der Oberflächenschicht zwischen Gräben ausgebildet werden.
  • In der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 ist eine Pufferschicht 3 vom n-Typ mit einer Konzentration von Störstellen vom n-Typ, die höher als jene der Driftschicht 1 vom n--Typ ist, auf der Seite der zweiten Hauptoberfläche der Driftschicht 1 vom n--Typ angeordnet. Die Pufferschicht 3 vom n-Typ ist vorgesehen, um einen Durchgriff einer verarmten Schicht zu verhindern, die sich von der Basisschicht 15 vom p-Typ zur Seite der zweiten Hauptoberfläche erstreckt, wenn die Halbleitervorrichtung 100 aus ist. Die Pufferschicht 3 vom n-Typ kann gebildet werden, indem beispielsweise Phosphor (P) oder Protonen (H+) injiziert werden oder indem sowohl Phosphor (P) als auch Protonen (H+) injiziert werden. Die Konzentration von Störstellen vom n-Typ der Pufferschicht 3 vom n-Typ ist 1,0E+12/cm3 bis 1,0E+18/cm3.
  • Die Halbleitervorrichtung 100 oder die Halbleitervorrichtung 101 kann eine Konfiguration aufweisen, in der keine Pufferschicht 3 vom n-Typ vorgesehen ist und die Driftschicht 1 vom n- -Typ auch in dem Bereich der Pufferschicht 3 vom n-Typ, der in 4 veranschaulicht ist, vorgesehen ist. Auf die Pufferschicht 3 vom n-Typ und die Driftschicht 1 vom n--Typ kann zusammen als Driftschicht verwiesen werden.
  • In der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 ist die Kollektorschicht 16 vom p-Typ auf der Seite der zweiten Hauptoberfläche der Pufferschicht 3 vom n-Typ angeordnet. Konkret ist die Kollektorschicht 16 vom p-Typ zwischen der Driftschicht 1 vom n--Typ und der zweiten Hauptoberfläche angeordnet. Die Kollektorschicht 16 vom p-Typ ist eine Halbleiterschicht, die als Störstellen vom p-Typ zum Beispiel Bor oder Aluminium enthält, und die Konzentration der Störstellen vom p-Typ ist 1,0E+16/cm3 bis 1,0E+20/cm3. Die Kollektorschicht 16 vom p-Typ fungiert als die zweite Hauptoberfläche des Halbleitersubstrats. Die Kollektorschicht 16 vom p-Typ ist nicht nur im IGBT-Bereich 10, sondern auch im Abschlussbereich 30 angeordnet, und ein Teil der Kollektorschicht 16 vom p-Typ, der im Abschlussbereich 30 angeordnet ist, dient als Abschluss-Kollektorschicht 16a vom p-Typ. Die Kollektorschicht 16 vom p-Typ kann teilweise vom IGBT-Bereich 10 in den Diodenbereich 20 vorragen.
  • Wie in 4 veranschaulicht ist, enthält die Halbleitervorrichtung 100 oder die Halbleitervorrichtung 101 einen Graben, der von der ersten Hauptoberfläche des Halbleitersubstrats aus durch die Basisschicht 15 vom p-Typ bis zur Driftschicht 1 vom n--Typ ausgebildet ist. Die Elektrode 11a eines Gate-Grabens ist in solch einem Graben über den Isolierfilm 11b eines Gate-Grabens angeordnet, wodurch das Gate 11 eines aktiven Grabens gebildet wird. Die Elektrode 11a eines Gate-Grabens liegt über den Isolierfilm 11b eines Gate-Grabens der Driftschicht 1 vom n--Typ gegenüber. Die Elektrode 12a eines Dummy-Grabens ist über den Isolierfilm 12b eines Dummy-Grabens in einem anderen Graben angeordnet, wodurch das Gate 12 eines Dummy-Grabens gebildet wird. Die Elektrode 12a eines Dummy-Grabens liegt über den Isolierfilm 12b eines Dummy-Grabens der Driftschicht 1 vom n--Typ gegenüber. Der Isolierfilm 11b eines Gate-Grabens des Gates 11 eines aktiven Grabens ist in Kontakt mit der Basisschicht 15 vom p-Typ und der Sourceschicht 13 vom n+-Typ. Wenn eine Spannung zur Gate-Ansteuerung an die Elektrode 11a eines Gate-Grabens angelegt wird, wird in der Basisschicht 15 vom p-Typ in Kontakt mit dem Isolierfilm 11b eines Gate-Grabens des Gates 11 eines aktiven Grabens ein Kanal ausgebildet.
  • Wie in 4 veranschaulicht ist, ist auf der Elektrode 11a eines Gate-Grabens des Gates 11 eines aktiven Grabens ein Zwischenschicht-Isolierfilm 4 angeordnet. Ein Barrierenmetall 5 ist auf dem Zwischenschicht-Isolierfilm 4 und einem Bereich, in dem der Zwischenschicht-Isolierfilm 4 nicht angeordnet ist, auf der ersten Hauptoberfläche des Halbleitersubstrats ausgebildet. Das Barrierenmetall 5 besteht vorzugsweise aus Titan (Ti) oder einer Titanlegierung und kann beispielsweise ein leitfähiger Körper sein, der Titan wie etwa Nitrierungstitan oder TiSi als Legierung aus Titan und Silizium (Si) enthält. Wie in 4 veranschaulicht ist, steht das Barrierenmetall 5 in ohmschem Kontakt mit der Sourceschicht 13 vom n+-Typ, der Kontaktschicht 14 vom p-Typ und der Elektrode 12a eines Dummy-Grabens und ist mit der Sourceschicht 13 vom n+-Typ, der Kontaktschicht 14 vom p-Typ und der Elektrode 12a eines Dummy-Grabens elektrisch verbunden.
  • Auf dem Barrierenmetall 5 ist eine Emitterelektrode 6 angeordnet. Die Emitterelektrode 6 kann beispielsweise aus einer Aluminiumlegierung wie etwa einer Aluminium-Silizium-Legierung (Al-Si-Legierung) gebildet sein oder kann eine Elektrode sein, die aus einer Vielzahl geschichteter Metallfilme geschaffen ist, worauf ein plattierter Film durch eine nicht-elektrolytische Plattierung oder elektrolytische Plattierung auf einer aus einer Aluminiumlegierung gebildeten Elektrode ausgebildet ist. Der durch nicht-elektrolytische Plattierung oder elektrolytische Plattierung gebildete plattierte Film kann beispielsweise ein mit Nickel (Ni) plattierter Film oder ein mit Kupfer (Cu) plattierter Film sein. Die Störfestigkeit gegenüber Leistungszyklen verbessert sich, wenn die Emitterelektrode 6 aus Kupfer oder einer Kupferlegierung, was eine große mechanische Festigkeit aufweist, wie etwa einem mit Kupfer plattierten Film gebildet ist. Die Emitterelektrode 6 kann überdies einen mit Gold (Au) plattierten Film auf einem mit Nickel plattierten Film oder einem mit Kupfer plattierten Film aufweisen.
  • Wenn es einen winzigen Bereich wie etwa einen Bereich zwischen den einander benachbarten Zwischenschicht-Isolierfilmen 4 gibt, in dem mit der Emitterelektrode 6 kein vorteilhaftes Einbetten erhalten werden kann, kann Wolfram, das eine vorteilhaftere Einbettungseigenschaft als jene der Emitterelektrode 6 hat, in dem winzigen Bereich angeordnet werden, und die Emitterelektrode 6 kann auf dem Wolfram angeordnet werden. Die Barrierenschicht 5 kann nur auf der Halbleiterschicht vom n-Typ wie etwa der Sourceschicht 13 vom n+-Typ angeordnet werden. Auf das Barrierenmetall 5 und die Emitterelektrode 6 kann zusammen als Emitterelektrode verwiesen werden. Obgleich 4 eine Darstellung veranschaulicht, in der auf der Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens kein Zwischenschicht-Isolierfilm 4 angeordnet ist, kann der Zwischenschicht-Isolierfilm 4 auf der Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens ausgebildet sein.
  • Wenn der Zwischenschicht-Isolierfilm 4 auf der Elektrode 12a eines Dummy-Grabens des Gates 12 eines Dummy-Grabens ausgebildet ist, können die Emitterelektrode 6 und die Elektrode 12a eines Dummy-Grabens an einem anderen Abschnitt bzw. Schnitt miteinander elektrisch verbunden sein.
  • Das Folgende beschreibt die Konfiguration der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, die das Barrierenmetall 5 enthält; jedoch kann kein Barrierenmetall 5 vorgesehen werden, sodass die Emitterelektrode 6 auf der Sourceschicht 13 vom n+-Typ, der Kontaktschicht 14 vom p-Typ und der Elektrode 12a eines Dummy-Grabens angeordnet ist. Im Barrierenmetall enthaltenes Titan weist eine hohe Energiebarrierenhöhe für Silizium vom p-Typ auf, und somit wurde herkömmlicherweise ein ohmscher Kontakt zwischen dem Barrierenmetall und der Kontaktschicht vom p-Typ aus Silizium vom p-Typ erreicht, indem die Störstellenkonzentration der Kontaktschicht vom p-Typ hoch eingestellt wurde. In der Emitterelektrode enthaltenes Aluminium weist eine geringere Barrierenhöhe für Silizium vom p-Typ als jene von Titan auf, und somit kann ein ohmscher Kontakt zwischen der Emitterelektrode und der Kontaktschicht vom p-Typ aus Silizium vom p-Typ bei einer niedrigen Konzentration von Störstellen vom p-Typ erreicht werden.
  • Eine Kollektorelektrode 7 ist auf der Seite der zweiten Hauptoberfläche der Kollektorschicht 16 vom p-Typ angeordnet. Ähnlich der Emitterelektrode 6 kann die Kollektorelektrode 7 aus einer Aluminiumlegierung geschaffen sein oder kann aus einer Aluminiumlegierung und einem plattierten Film geschaffen sein. Die Kollektorelektrode 7 kann eine Konfiguration aufweisen, die von jener der Emitterelektrode 6 verschieden ist. Die Kollektorelektrode 7 steht in ohmschem Kontakt mit der Kollektorschicht 16 vom p-Typ und ist mit der Kollektorschicht 16 vom p-Typ elektrisch verbunden.
  • 5 ist eine Querschnittsansicht der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101, die entlang der gestrichelten Linie B-B in 3 genommen ist, und ist eine Querschnittsansicht des IGBT-Bereichs 10. Der Unterschied gegenüber der entlang der gestrichelten Linie A-A genommenen und in 4 veranschaulichten Querschnittsansicht besteht darin, dass die Sourceschicht 13 vom n+-Typ, die in Kontakt mit dem Gate 11 eines aktiven Grabens auf der Seite der ersten Hauptoberfläche im Halbleitersubstrat angeordnet ist, in einem entlang der gestrichelten Linie B-B in 5 genommenen Querschnitt nicht enthalten ist. Wie in 3 veranschaulicht ist, ist die Sourceschicht 13 vom n+-Typ auf der Seite der ersten Hauptoberfläche einer Basisschicht vom p-Typ selektiv angeordnet. Diese Basisschicht vom p-Typ ist die Basisschicht vom p-Typ, als die die Basisschicht 15 vom p-Typ und die Kontaktschicht 14 vom p-Typ gemeinsam bezeichnet werden.
  • Anschließend wird im Folgenden unter Bezugnahme auf 6 bis 8 die Konfiguration des Diodenbereichs der Halbleitervorrichtung der ersten Ausführungsform im Detail beschrieben. 6 ist eine partiell vergrößerte Draufsicht, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung als RC-IGBT veranschaulicht. 7 und 8 sind Querschnittsansichten, die die Konfiguration des Diodenbereichs der Halbleitervorrichtung als RC-IGBT veranschaulichen. 6 ist eine vergrößerte Ansicht eines von einer in 1 veranschaulichten gestrichelten Linie 83 umgebenen Bereichs in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101. 7 ist eine Querschnittsansicht der in 6 veranschaulichten Halbleitervorrichtung 100, die entlang einer gestrichelten Linie C-C genommen ist. 8 ist eine Querschnittsansicht der in 6 veranschaulichten Halbleitervorrichtung 100, die entlang einer gestrichelten Linie D-D genommen ist.
  • Ein Gate 21 eines Diodengrabens erstreckt sich entlang der ersten Hauptoberfläche der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 von einer Endseite in Richtung der gegenüberliegenden anderen Endseite des Diodenbereichs 20 des Zellenbereichs. Das Gate 21 eines Diodengrabens hat eine Konfiguration, in der eine Elektrode 21a eines Diodengrabens über einen Isolierfilm 21b eines Diodengrabens in einem im Halbleitersubstrat im Diodenbereich 20 ausgebildeten Graben angeordnet ist. Die Elektrode 21a eines Diodengrabens liegt über den Isolierfilm 21b eines Diodengrabens der Driftschicht 1 vom n--Typ gegenüber. Eine Kontaktschicht 24 vom p-Typ und eine Anodenschicht 25 vom p-Typ sind zwischen zwei, einander benachbarten Gates 21 von Diodengräben angeordnet. Die Kontaktschicht 24 vom p-Typ ist eine Halbleiterschicht, die als Störstellen vom p-Typ Aluminium enthält, und die Konzentration von Aluminium als die Störstellen vom p-Typ ist vorzugsweise 1,0E+12/cm3 bis 1,0E+18/cm3. Die Anodenschicht 25 vom p-Typ ist eine Halbleiterschicht, die als Störstellen vom p-Typ zum Beispiel Bor oder Aluminium enthält, und die Konzentration der Störstellen vom p-Typ ist 1,0E+12/cm3 bis 1,0E+18/cm3. Die Kontaktschicht 24 vom p-Typ und die Anodenschicht 25 vom p-Typ sind in der longitudinalen Richtung des Gates 21 eines Diodengrabens abwechselnd angeordnet.
  • 7 ist eine Querschnittsansicht der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101, die entlang der gestrichelten Linie C-C in 6 genommen ist, und ist eine Querschnittsansicht des Diodenbereichs 20. In der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 enthält der Diodenbereich 20 wie der IGBT-Bereich 10 die Driftschicht 1 vom n--Typ, die aus dem Halbleitersubstrat geschaffen ist. Die Driftschicht 1 vom n--Typ im Diodenbereich 20 und die Driftschicht 1 vom n--Typ im IGBT-Bereich 10 sind durchgehend und integral aus dem identischen Halbleitermaterial gebildet. In 7 reicht das Halbleitersubstrat von der Kontaktschicht 24 vom p-Typ bis zu einer Kathodenschicht 26 vom n+-Typ. In 7 wird auf ein oberes Ende, auf dem Blatt, der Kontaktschicht 24 vom p-Typ als die erste Hauptoberfläche des Halbleitersubstrats verwiesen, und auf ein unteres Ende, auf dem Blatt, der Kathodenschicht 26 vom n+-Typ wird als die zweite Hauptoberfläche des Halbleitersubstrats verwiesen. Die erste Hauptoberfläche im Diodenbereich 20 ist die gleiche wie die erste Hauptoberfläche im IGBT-Bereich 10, und die zweite Hauptoberfläche im Diodenbereich 20 ist die gleiche wie die zweite Hauptoberfläche im IGBT-Bereich 10.
  • Wie in 7 veranschaulicht ist, ist im Diodenbereich 20 ähnlich dem IGBT-Bereich 10 die Trägerakkumulierungsschicht 2 vom n-Typ auf der Seite der ersten Hauptoberfläche der Driftschicht 1 vom n--Typ angeordnet und ist die Pufferschicht 3 vom n-Typ auf der Seite der zweiten Hauptoberfläche der Driftschicht 1 vom n--Typ angeordnet. Die Trägerakkumulierungsschicht 2 vom n-Typ und die Pufferschicht 3 vom n-Typ, die im Diodenbereich 20 angeordnet sind, haben Konfigurationen, die mit jenen der Trägerakkumulierungsschicht 2 vom n-Typ und der Pufferschicht 3 vom n-Typ, die im IGBT-Bereich 10 ausgebildet sind, identisch sind. Die Trägerakkumulierungsschicht 2 vom n-Typ muss nicht notwendigerweise in dem IGBT-Bereich 10 und dem Diodenbereich 20 angeordnet sein, und im Diodenbereich 20 kann keine Trägerakkumulierungsschicht 2 vom n-Typ vorgesehen werden, selbst wenn die Trägerakkumulierungsschicht 2 vom n-Typ im IGBT-Bereich 10 angeordnet ist. Ähnlich dem Fall des IGBT-Bereichs 10 kann auf die Driftschicht 1 vom n--Typ, die Trägerakkumulierungsschicht 2 vom n-Typ und die Pufferschicht 3 vom n-Typ zusammen als Driftschicht verwiesen werden.
  • Die Anodenschicht 25 vom p-Typ ist auf der Seite der ersten Hauptoberfläche der Trägerakkumulierungsschicht 2 vom n-Typ angeordnet. Die Anodenschicht 25 vom p-Typ ist zwischen der Driftschicht 1 vom n--Typ und der ersten Hauptoberfläche angeordnet. Die Anodenschicht 25 vom p-Typ kann eine Konzentration von Störstellen vom p-Typ aufweisen, die gleich jener der Basisschicht 15 vom p-Typ im IGBT-Bereich 10 ist, und die Anodenschicht 25 vom p-Typ und die Basisschicht 15 vom p-Typ können gleichzeitig gebildet werden. Alternativ dazu kann die Konzentration von Störstellen vom p-Typ der Anodenschicht 25 vom p-Typ niedriger als jene der Basisschicht 15 vom p-Typ im IGBT-Bereich 10 sein, um die Anzahl von Löchern zu reduzieren, die im Diodenbetrieb in den Diodenbereich 20 injiziert werden. Der Erholungsverlust im Diodenbetrieb kann reduziert werden, wenn die Anzahl an im Diodenbetrieb injizierten Löchern reduziert wird.
  • Die Kontaktschicht 24 vom p-Typ ist auf der Seite der ersten Hauptoberfläche der Anodenschicht 25 vom p-Typ angeordnet. Die Konzentration von Aluminium als die Störstellen vom p-Typ der Kontaktschicht 24 vom p-Typ kann die gleiche wie die Konzentration von Aluminium als die Störstellen vom p-Typ der Kontaktschicht 14 vom p-Typ im IGBT-Bereich 10 oder von ihr verschieden sein. Die Kontaktschicht 24 vom p-Typ dient als die erste Hauptoberfläche des Halbleitersubstrats. Die Kontaktschicht 24 vom p-Typ ist ein Bereich mit einer Konzentration von Störstellen vom p-Typ, die höher als jene der Anodenschicht 25 vom p-Typ ist. Auf die Kontaktschicht 24 vom p-Typ und die Anodenschicht 25 vom p-Typ kann einzeln verwiesen werden, wenn sie voneinander unterschieden werden müssen, oder auf die Kontaktschicht 24 vom p-Typ und die Anodenschicht 25 vom p-Typ kann zusammen als Anodenschicht vom p-Typ verwiesen werden.
  • Im Diodenbereich 20 ist die Kathodenschicht 26 vom n+-Typ auf der Seite der zweiten Hauptoberfläche der Pufferschicht 3 vom n-Typ angeordnet. Die Kathodenschicht 26 vom n+-Typ ist zwischen der Driftschicht 1 vom n--Typ und der zweiten Hauptoberfläche angeordnet. Die Kathodenschicht 26 vom n+-Typ ist eine Halbleiterschicht, die als Störstellen vom n-Typ zum Beispiel Arsen oder Phosphor enthält, und die Konzentration der Störstellen vom n-Typ ist 1 ,0E+16/cm3 bis 1,0E+21/cm3. Wie in 9 veranschaulicht ist, ist die Kathodenschicht 26 vom n+-Typ ganz oder teilweise im Diodenbereich 20 angeordnet. Die Kathodenschicht 26 vom n+-Typ fungiert als die zweite Hauptoberfläche des Halbleitersubstrats. Obgleich nicht veranschaulicht können zusätzliche Störstellen vom p-Typ in einen Bereich selektiv injiziert werden, in dem die Kathodenschicht 26 vom n+-Typ wie oben beschrieben ausgebildet ist, wodurch eine Kathodenschicht vom p-Typ als Halbleiter vom p-Typ in einem Teil des Bereichs vorgesehen wird, in dem die Kathodenschicht 26 vom n+-Typ ausgebildet ist.
  • Wie in 7 veranschaulicht ist, enthält der Diodenbereich 20 der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 einen Graben, der sich von der ersten Hauptoberfläche des Halbleitersubstrats durch die Anodenschicht 25 vom p-Typ bis zur Driftschicht 1 vom n--Typ erstreckt. Die Elektrode 21a eines Diodengrabens ist über den Isolierfilm 21b eines Diodengrabens in dem Graben im Diodenbereich 20 angeordnet, wodurch das Gate 21 eines Diodengrabens gebildet wird. Die Elektrode 21a eines Diodengrabens liegt über den Isolierfilm 21b eines Diodengrabens der Driftschicht 1 vom n--Typ gegenüber.
  • Wie in 7 veranschaulicht ist, ist das Barrierenmetall 5 auf der Elektrode 21a eines Diodengrabens und der Kontaktschicht 24 vom p-Typ ausgebildet. Das Barrierenmetall 5 steht in ohmschem Kontakt mit der Elektrode 21a eines Diodengrabens und der Kontaktschicht 24 vom p-Typ und ist mit der Elektrode 21a eines Diodengrabens und der Kontaktschicht 24 vom p-Typ elektrisch verbunden. Das Barrierenmetall 5 kann eine Konfiguration aufweisen, die mit jener des Barrierenmetalls 5 im IGBT-Bereich 10 identisch ist. Die Emitterelektrode 6 ist auf dem Barrierenmetall 5 angeordnet. Die im Diodenbereich 20 angeordnete Emitterelektrode 6 ist durchgehend mit der im IGBT-Bereich 10 angeordneten Emitterelektrode 6 ausgebildet.
  • Ähnlich dem Fall des IGBT-Bereichs 10 kann kein Barrierenmetall 5 vorgesehen werden, sodass die Elektrode 21a eines Diodengrabens und die Kontaktschicht 24 vom p-Typ in ohmschem Kontakt mit der Emitterelektrode 6 stehen. Obgleich 7 eine Darstellung veranschaulicht, in der auf der Elektrode 21a eines Diodengrabens des Gates 21 eines Diodengrabens kein Zwischenschicht-Isolierfilm 4 angeordnet ist, kann auf der Elektrode 21a eines Diodengrabens des Gates 21 eines Diodengrabens der Zwischenschicht-Isolierfilm 4 ausgebildet werden. Wenn der Zwischenschicht-Isolierfilm 4 auf der Elektrode 21a eines Diodengrabens des Gates 21 eines Diodengrabens ausgebildet wird, können die Emitterelektrode 6 und die Elektrode 21a eines Diodengrabens an einem anderen Abschnitt miteinander elektrisch verbunden sein.
  • Die Kollektorelektrode 7 ist auf der Seite der zweiten Hauptoberfläche der Kathodenschicht 26 vom n+-Typ angeordnet. Ähnlich der Emitterelektrode 6 ist die Kollektorelektrode 7 im Diodenbereich 20 durchgehend mit der im IGBT-Bereich 10 angeordneten Kollektorelektrode 7 ausgebildet. Die Kollektorelektrode 7 steht in ohmschem Kontakt mit der Kathodenschicht 26 vom n+-Typ und ist mit der Kathodenschicht 26 vom n+-Typ elektrisch verbunden.
  • 8 ist eine Querschnittsansicht der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101, die entlang der gestrichelten Linie D-D in 6 genommen ist, und ist eine Querschnittsansicht des Diodenbereichs 20. Der Unterschied gegenüber der entlang der gestrichelten Linie C-C genommenen und in 7 veranschaulichten Querschnittsansicht besteht darin, dass zwischen der Anodenschicht 25 vom p-Typ und der Barrierenschicht 5 keine Kontaktschicht 24 vom p-Typ angeordnet ist und die Anodenschicht 25 vom p-Typ als die erste Hauptoberfläche des Halbleitersubstrats fungiert. Folglich ist die in 7 veranschaulichte Kontaktschicht 24 vom p-Typ auf der Seite der ersten Hauptoberfläche der Anodenschicht 25 vom p-Typ selektiv angeordnet.
  • Das Folgende beschreibt mit Verweis auf 9 einen Grenzbereich zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung der ersten Ausführungsform. 9 ist eine Querschnittsansicht, die die Konfiguration einer Grenze zwischen dem IGBT-Bereich und dem Diodenbereich in der Halbleitervorrichtung als RC-IGBT veranschaulicht. 9 ist eine Querschnittsansicht, die entlang einer in 1 veranschaulichten gestrichelten Linie G-G in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 genommen ist. 9 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem die Sourceschicht 13 vom n+-Typ enthalten ist, wie mit der gestrichelten Linie A-A in 3 veranschaulicht ist.
  • Wie in 9 veranschaulicht ist, ragt die auf der Seite der zweiten Hauptoberfläche im IGBT-Bereich 10 angeordnete Kollektorschicht 16 vom p-Typ von der Grenze zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 um einen Abstand U1 auf der Seite des Diodenbereichs 20 vor. Wenn die Kollektorschicht 16 vom p-Typ auf diese Weise in den Diodenbereich 20 vorragt, nimmt der Abstand zwischen der Kathodenschicht 26 vom n+-Typ und dem Gate 11 eines aktiven Grabens im IGBT-Bereich 10 zu, um einen Stromfluss zur Kathodenschicht 26 vom n+-Typ durch einen Kanal zu verhindern, der dem Gate 11 eines aktiven Grabens im IGBT-Bereich 10 benachbart ausgebildet wird, wenn an die Elektrode 11a eines Gate-Grabens eine Spannung zur Gate-Ansteuerung in einem Betrieb einer Freilaufdiode angelegt wird. Der Abstand U1 kann beispielsweise 100 µm betragen. Der Abstand U1 kann je nach Nutzung der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 als RC-IGBT Null oder kleiner als 100 µm sein.
  • Wie in 9 veranschaulicht ist, ist die Kontaktschicht 24 vom p-Typ auf der Oberflächenschicht zwischen Gräben ausgebildet und ist eine Halbleiterschicht, die als Störstellen vom p-Typ Aluminium enthält. Die Kontaktschicht 24 vom p-Typ, die als Störstellen vom p-Typ Aluminium enthält, kann so ausgebildet werden, dass sie eine geringere Dicke als jene der Sourceschicht 13 vom n+-Typ hat, und hat vorzugsweise eine Dicke gleich 1/2 der Dicke der Sourceschicht 13 vom n+-Typ. Das Aluminium kann dotiert werden, indem von der Seite der ersten Hauptoberfläche aus Aluminiumionen injiziert werden oder eine Aluminium enthaltende elektrolytische Lösung verwendet wird. Die Kontaktschicht 24 vom p-Typ kann auf zumindest einem Teil der Oberflächenschicht zwischen Gräben ausgebildet sein.
  • Die Konfiguration des Abschlussbereichs der Halbleitervorrichtung der ersten Ausführungsform wird im Folgenden unter Bezugnahme auf 10 beschrieben. 10 sind Querschnittsansichten, die die Konfiguration des Abschlussbereichs der Halbleitervorrichtung als RC-IGBT veranschaulichen. 10A ist eine entlang einer gestrichelten E-E- in 1 oder 2 genommene und vom IGBT-Bereich 10 zum Abschlussbereich 30 reichende Querschnittsansicht. 10B ist eine entlang einer gestrichelten Linie F-F in 1 genommene und vom Diodenbereich 20 zum Abschlussbereich 30 reichende Querschnittsansicht.
  • Wie in 10A und 10B veranschaulicht ist, enthält der Abschlussbereich 30 der Halbleitervorrichtung 100 zwischen den ersten und zweiten Hauptoberflächen des Halbleitersubstrats eine Driftschicht 1 vom n--Typ. Die ersten und zweiten Hauptoberflächen im Abschlussbereich 30 sind jeweils die gleichen wie die ersten und zweiten Hauptoberflächen in jedem des IGBT-Bereichs 10 und des Diodenbereichs 20. Die Driftschicht 1 vom n--Typ im Abschlussbereich 30 hat eine Konfiguration, die mit jener der Driftschicht 1 vom n--Typ in jedem des IGBT-Bereichs 10 und des Diodenbereichs 20 identisch ist, und ist über die Bereiche durchgehend und integral ausgebildet.
  • Eine Abschluss-Wannenschicht 31 vom p-Typ ist auf der Seite der ersten Hauptoberfläche der Driftschicht 1 vom n--Typ, mit anderen Worten zwischen der ersten Hauptoberfläche des Halbleitersubstrats und der Driftschicht 1 vom n--Typ, angeordnet. Die Abschluss-Wannenschicht 31 vom p-Typ ist eine Halbleiterschicht, die als Störstellen vom p-Typ zum Beispiel Bor oder Aluminium enthält, und die Konzentration der Störstellen vom p-Typ ist 1,0E+14 /cm3 bis 1,0E+19 /cm3. Die Abschluss-Wannenschicht 31 vom p-Typ umgibt den den IGBT-Bereich 10 und den Diodenbereich 20 umfassenden Zellenbereich. Eine Vielzahl von Abschluss-Wannenschichten 31 vom p-Typ ist in Ringformen angeordnet, und die Anzahl angeordneter Abschluss-Wannenschichten 31 vom p-Typ wird je nach Auslegung der Stehspannung der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 wie jeweils anwendbar ausgewählt. Außerdem ist auf einer Seite des äußeren Randes der Abschluss-Wannenschicht 31 vom p-Typ die Abschluss-Wannenschicht 31 vom p-Typ umgebend eine Kanalstoppschicht 32 vom n+-Typ angeordnet.
  • Die Abschluss-Kollektorschicht 16a vom p-Typ ist zwischen der Driftschicht 1 vom n--Typ und der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Die Abschluss-Kollektorschicht 16a vom p-Typ ist mit der im Zellenbereich angeordneten Kollektorschicht 16 vom p-Typ durchgehend und integral ausgebildet. Somit kann die Kollektorschicht 16 vom p-Typ die Abschluss-Kollektorschicht 16a vom p-Typ einschließen. Wenn der Diodenbereich 20 wie in der in 1 veranschaulichten Halbleitervorrichtung 100 dem Abschlussbereich 30 benachbart angeordnet ist, ragt wie in 10B veranschaulicht ein Endteil der Abschluss-Kollektorschicht 16a vom p-Typ auf der Seite des Diodenbereichs 20 um einen Abstand U2 in den Diodenbereich 20 vor. Wenn die Abschluss-Kollektorschicht 16a vom p-Typ auf diese Weise in den Diodenbereich 20 vorragt, nimmt der Abstand zwischen der Kathodenschicht 26 vom n+-Typ im Diodenbereich 20 und der Abschluss-Wannenschicht 31 vom p-Typ zu, um zu verhindern, dass die Abschluss-Wannenschicht 31 vom p-Typ als die Anode einer Diode arbeitet. Der Abstand U2 kann beispielsweise 100 µm betragen.
  • Die Kollektorelektrode 7 ist auf der zweiten Hauptoberfläche des Halbleitersubstrats angeordnet. Die Kollektorelektrode 7 ist vom den IGBT-Bereich 10 und den Diodenbereich 20 umfassenden Zellenbereich bis zum Abschlussbereich 30 durchgehend und integral ausgebildet. Die vom Zellenbereich aus durchgehende Emitterelektrode 6 und eine von der Emitterelektrode 6 getrennte Abschlusselektrode 6a sind im Abschlussbereich 30 auf der ersten Hauptoberfläche des Halbleitersubstrats angeordnet.
  • Die Emitterelektrode 6 und die Abschlusselektrode 6a sind über einen halbisolierenden Film 33 miteinander elektrisch verbunden. Der halbisolierende Film 33 kann aus beispielsweise einem halbisolierenden Siliziumnitrid (sinSiN) geschaffen sein. Jede Abschlusselektrode 6a und die Abschluss-Wannenschicht 31 vom p-Typ oder die Kanalstoppschicht 32 vom n+-Typ sind durch ein Kontaktloch miteinander elektrisch verbunden, das in dem auf der ersten Hauptoberfläche im Abschlussbereich 30 angeordneten Zwischenschicht-Isolierfilm 4 ausgebildet ist. Außerdem ist im Abschlussbereich 30 ein Abschluss-Schutzfilm 34 angeordnet, der die Emitterelektrode 6, die Abschlusselektrode 6a und den halbisolierenden Film 33 bedeckt. Der Abschluss-Schutzfilm 34 kann beispielsweise mit Polyimid geschaffen werden.
  • Nachfolgend wird unter Bezugnahme auf 11 bis 16 ein Verfahren zum Herstellen der Halbleitervorrichtung der ersten Ausführungsform beschrieben. 11 bis 16 sind Darstellungen, die das Verfahren zum Herstellen der Halbleitervorrichtung als RC-IGBT veranschaulichen. 11 bis 14 sind Darstellungen, die einen Prozess zum Ausbilden der Seite der vorderen Oberfläche der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 veranschaulichen, und 15 und 16 sind Darstellungen, die einen Prozess zum Ausbilden der Seite einer rückseitigen Oberfläche der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 darstellen.
  • Zunächst wird wie in 11A veranschaulicht das Halbleitersubstrat als die Driftschicht 1 vom n--Typ präpariert. Das Halbleitersubstrat kann beispielsweise ein sogenannter Zonenschmelz- bzw. Floating-Zone- (FZ-) Wafer, der durch ein FZ-Verfahren hergestellt wird, oder ein sogenannter Czochralski- (MCZ-) Wafer mit angelegtem Magnetfeld, der durch ein MCZ-Verfahren hergestellt wird, sein und kann ein Störstellen vom n-Typ enthaltender Wafer vom n-Typ sein. Die Konzentration der im Halbleitersubstrat enthaltenen Störstellen vom n-Typ wird je nach der Stehspannung einer Halbleitervorrichtung, die hergestellt werden soll, wie jeweils anwendbar ausgewählt. Für eine Halbleitervorrichtung mit einer Stehspannung von beispielsweise 1200 V wird die Konzentration von Störstellen vom n-Typ so eingestellt, dass die Driftschicht 1 vom n--Typ als das Halbleitersubstrat einen spezifischen Widerstand von annähernd 40 bis 120 Ω·cm aufweist. Wie in 11A veranschaulicht ist, ist im Prozess zum Präparieren des Halbleitersubstrats das gesamte Halbleitersubstrat die Driftschicht 1 vom n--Typ. Danach werden Störstellenionen vom p-Typ oder n-Typ von der Seite der ersten Hauptoberfläche oder der Seite der zweiten Hauptoberfläche aus im Halbleitersubstrat injiziert, und danach lässt man sie durch eine thermische Behandlung und dergleichen im Halbleitersubstrat diffundieren, wodurch eine Halbleiterschicht vom p-Typ oder n-Typ gebildet wird. Dementsprechend wird die Halbleitervorrichtung 100 oder die Halbleitervorrichtung 101 hergestellt.
  • Wie in 11A veranschaulicht ist, enthält das Halbleitersubstrat als die Driftschicht 1 vom n--Typ Bereiche, die als der IGBT-Bereich 10 und der Diodenbereich 20 ausgebildet werden sollen. Obgleich nicht veranschaulicht enthält das Halbleitersubstrat um die als der IGBT-Bereich 10 und der Diodenbereich 20 auszubildenden Bereiche herum auch einen als den Abschlussbereich 30 auszubildenden Bereich. Im Folgenden wird vorwiegend ein Verfahren zum Herstellen der Konfigurationen des IGBT-Bereichs 10 und des Diodenbereichs 20 der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 beschrieben; jedoch kann der Abschlussbereich 30 der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 durch ein allgemein bekanntes Herstellungsverfahren hergestellt werden. Wenn beispielsweise ein eine Abschluss-Wannenschicht 51 vom p-Typ enthaltender FLR als eine eine Stehspannung aufrechterhaltende Struktur im Abschlussbereich 30 ausgebildet werden soll, kann der FLR gebildet werden, indem Störstellenionen vom p-Typ injiziert werden, bevor der IGBT-Bereich 10 und der Diodenbereich 20 der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 hergestellt werden, oder kann gebildet werden, indem Störstellenionen vom p-Typ gleichzeitig mit einer Ioneninjektion von Störstellen vom p-Typ in den IGBT-Bereich 10 oder den Diodenbereich 20 der Halbleitervorrichtung 100 injiziert werden.
  • Anschließend wird, wie in 11B veranschaulicht ist, die Trägerakkumulierungsschicht 2 vom n-Typ gebildet, indem von der Seite der ersten Hauptoberfläche aus Störstellen vom n-Typ wie etwa Phosphor (P) im Halbleitersubstrat injiziert werden. Außerdem werden die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ gebildet, von der Seite der ersten Hauptoberfläche aus indem Störstellen vom p-Typ wie etwa Bor (B) im Halbleitersubstrat injiziert werden. Die Trägerakkumulierungsschicht 2 vom n-Typ, die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ werden gebildet, indem Störstellenionen in das Halbleitersubstrat injiziert werden und man die Störstellenionen durch eine thermische Behandlung diffundieren lässt. Die Schichten werden auf der Seite der ersten Hauptoberfläche im Halbleitersubstrat selektiv ausgebildet, da Störstellenionen vom n-Typ und p-Typ injiziert werden, nachdem eine Maskenprozessierung auf der ersten Hauptoberfläche des Halbleitersubstrats vorgenommen bzw. durchgeführt ist. Die Trägerakkumulierungsschicht 2 vom n-Typ, die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ werden in dem IGBT-Bereich 10 und dem Diodenbereich 20 ausgebildet und mit der Abschluss-Wannenschicht 51 vom p-Typ im Abschlussbereich 30 verbunden. Die Maskenprozessierung ist eine Bearbeitung bzw. Prozessierung zum Ausbilden einer Maske auf dem Halbleitersubstrat, um ein Resist auf dem Halbleitersubstrat aufzubringen, eine Öffnung in einem vorbestimmten Bereich des Resists unter Verwendung einer Fotogravur- bzw. Fotolithografietechnologie auszubilden und eine Ioneninjektion und Ätzung in einem vorbestimmten Bereich des Halbleitersubstrats durch die Öffnung vorzunehmen.
  • Die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ können mittels gleichzeitiger Ioneninjektion von Störstellen vom p-Typ gebildet werden. In diesem Fall haben die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ die gleiche Tiefe und die gleiche Konzentration von Störstellen vom p-Typ und weisen einander identische Konfigurationen auf. Alternativ dazu können die Tiefe und die Konzentration von Störstellen vom p-Typ zwischen der Basisschicht 15 vom p-Typ und der Anodenschicht 25 vom p-Typ verschieden geschaffen werden, indem über eine Maskenprozessierung eine Ioneninjektion von Störstellen vom p-Typ in die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ getrennt durchgeführt wird.
  • Die Abschluss-Wannenschicht 51 vom p-Typ kann an einem anderen Abschnitt mit der Anodenschicht 25 vom p-Typ mittels gleichzeitiger Ioneninjektion von Störstellen vom p-Typ gebildet werden. In diesem Fall haben die Abschluss-Wannenschicht 51 vom p-Typ und die Anodenschicht 25 vom p-Typ die gleiche Tiefe und die gleiche Konzentration von Störstellen vom p-Typ und können einander identische Konfigurationen aufweisen. Die Abschluss-Wannenschicht 51 vom p-Typ und die Anodenschicht 25 vom p-Typ können mittels gleichzeitiger Ioneninjektion von Störstellen vom p-Typ gebildet werden, sodass die Konzentration von Störstellen vom p-Typ zwischen der Abschluss-Wannenschicht 51 vom p-Typ und der Anodenschicht 25 vom p-Typ verschieden ist. In diesem Fall kann eine Maschen- bzw. Gittermaske als eine der Masken, um ein geändertes Öffnungsverhältnis zu erhalten, oder beide verwendet werden. Alternativ dazu können die Tiefe und die Konzentration von Störstellen vom p-Typ zwischen der Abschluss-Wannenschicht 51 vom p-Typ und der Anodenschicht 25 vom p-Typ verschieden geschaffen werden, indem eine Ioneninjektion von Störstellen vom p-Typ über eine Maskenprozessierung in die Abschluss-Wannenschicht 51 vom p-Typ und die Anodenschicht 25 vom p-Typ getrennt durchgeführt wird. Die Abschluss-Wannenschicht 51 vom p-Typ, die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ können mittels gleichzeitiger Ioneninjektion von Störstellen vom p-Typ gebildet werden.
  • Wie in 12A veranschaulicht ist, wird anschließend die Sourceschicht 13 vom n+-Typ gebildet, indem Störstellen vom n-Typ auf der Seite der ersten Hauptoberfläche der Basisschicht 15 vom p-Typ über eine Maskenprozessierung in den IGBT-Bereich 10 selektiv injiziert werden. Die injizierten Störstellen vom n-Typ können zum Beispiel Arsen (As) oder Phosphor (P) sein. Außerdem wird die Kontaktschicht 14 vom p-Typ gebildet, indem als Störstellen vom p-Typ Aluminium auf der Seite der ersten Hauptoberfläche der Basisschicht 15 vom p-Typ über eine Maskenprozessierung im IGBT-Bereich selektiv injiziert wird. Darüber hinaus wird die Kontaktschicht 24 vom p-Typ gebildet, indem als Störstellen vom p-Typ Aluminium auf der Seite der ersten Hauptoberfläche der Anodenschicht 25 vom p-Typ im Diodenbereich 20 über eine Maskenprozessierung selektiv injiziert wird. In diesem Fall werden die Kontaktschichten 14 und 24 vom p-Typ so ausgebildet, dass sie eine geringere Dicke als jene der Sourceschicht 13 vom n+-Typ, zum Beispiel eine Dicke gleich 1/2 der Dicke der Sourceschicht 13 vom n+-Typ oder geringer, haben. Die Kontaktschichten 14 und 24 vom p-Typ können gleichzeitig oder getrennt gebildet werden.
  • Wie in 12B veranschaulicht ist, wird anschließend ein Graben 8 gebildet, der sich von der Seite der ersten Hauptoberfläche im Halbleitersubstrat durch die Basisschicht 15 vom p-Typ und die Anodenschicht 25 vom p-Typ zur Driftschicht 1 vom n--Typ erstreckt. Im IGBT-Bereich 10 wird die Seitenwand des durch die Sourceschicht 13 vom n+-Typ und die Kontaktschicht 14 vom p-Typ durchgehenden Grabens 8 teilweise von der Sourceschicht 13 vom n+-Typ und der Kontaktschicht 14 vom p-Typ gebildet. Der Graben 8 kann gebildet werden, indem ein aus SiO2 oder dergleichen bestehender Oxidfilm auf dem Halbleitersubstrat akkumuliert wird, über eine Maskenprozessierung eine Öffnung in einem als der Graben 8 auszubildenden Teil des Oxidfilms gebildet wird und das Halbleitersubstrat geätzt wird, indem als Maske der Oxidfilm genutzt wird, durch den die Öffnung ausgebildet ist. Die Gräben 8 werden in einem Abstand von Mitte zu Mitte ausgebildet, der in dem IGBT-Bereich 10 und dem Diodenbereich 20 in 12B gleich ist; aber der Abstand von Mitte zu Mitte der Gräben 8 kann zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 verschieden sein. Das Muster des Abstands von Mitte zu Mitte der Gräben 8 in Draufsicht kann über ein Maskenmuster in einer Maskenprozessierung wie jeweils anwendbar geändert werden.
  • Wie in 13A veranschaulicht ist, wird anschließend ein Oxidfilm 9 auf der Innenwand jedes Grabens 8 und der ersten Hauptoberfläche des Halbleitersubstrats gebildet, indem das Halbleitersubstrat in einer Sauerstoff enthaltenden Atmosphäre erhitzt wird. Der auf der Innenwand jedes Grabens 8 im IBGT-Bereich 10 ausgebildete Oxidfilm 9 ist der Isolierfilm 11b eines Gate-Grabens des Gates 11 eines aktiven Grabens und der Isolierfilm 12b eines Dummy-Grabens des Gates 12 eines Dummy-Grabens. Der im Graben 8 im Diodenbereich 20 ausgebildete Oxidfilm 9 ist der Isolierfilm 21b eines Diodengrabens. Der auf der ersten Hauptoberfläche des Halbleitersubstrats ausgebildete Oxidfilm 9 wird durch einen späteren Prozess entfernt.
  • Wie in 13B veranschaulicht ist, wird anschließend durch eine chemische Gasphasenabscheidung (CVD) oder dergleichen mit Störstellen vom n-Typ oder p-Typ dotiertes Polysilizium in jedem Graben 8, auf dessen Innenwand der Oxidfilm 9 ausgebildet ist, akkumuliert, wodurch die Elektrode 11a eines Gate-Grabens, die Elektrode 12a eines Dummy-Grabens und die Elektrode 21a eines Diodengrabens ausgebildet werden.
  • Wie in 14A veranschaulicht ist, wird anschließend der Zwischenschicht-Isolierfilm 4 auf der Elektrode 11a eines Gate-Grabens des Gates 11 eines aktiven Grabens im IGBT-Bereich 10 ausgebildet und wird dann der auf der ersten Hauptoberfläche des Halbleitersubstrats ausgebildete Oxidfilm 9 entfernt. Der Zwischenschicht-Isolierfilm 4 ist aus beispielsweise SiO2 geschaffen. Kontaktlöcher werden dann über eine Maskenprozessierung im akkumulierten Zwischenschicht-Isolierfilm 4 ausgebildet. Die Kontaktlöcher werden auf der Sourceschicht 13 vom n+-Typ, auf der Kontaktschicht 14 vom p-Typ, auf der Kontaktschicht 24 vom p-Typ, auf der Elektrode 12a eines Dummy-Grabens und auf der Elektrode 21a eines Diodengrabens ausgebildet.
  • Wie in 14B veranschaulicht ist, wird anschließend das Barrierenmetall 5 auf der ersten Hauptoberfläche des Halbleitersubstrats und dem Zwischenschicht-Isolierfilm 4 gebildet, und außerdem wird auf dem Barrierenmetall 5 die Emitterelektrode 6 ausgebildet. Das Barrierenmetall 5 wird gebildet, indem über eine physikalische Gasphasenabscheidung (PVD) oder CVD ein Film aus Nitrierungstitan erzeugt wird.
  • Die Emitterelektrode 6 kann gebildet werden, indem beispielsweise eine Aluminium-Silizium-Legierung (AI-Si-Legierung) auf dem Barrierenmetall 5 durch PVD wie etwa eine Sputter- oder Verdampfungsbeschichtung akkumuliert wird. Außerdem kann eine Nickellegierung (Ni-Legierung) auf der gebildeten Aluminium-Silizium-Legierung durch eine nicht-elektrolytische Plattierung oder elektrolytische Plattierung gebildet werden, wodurch die Emitterelektrode 6 geschaffen wird. Die Emitterelektrode 6 kann mittels Plattierung als dicker Metallfilm einfach ausgebildet werden, und somit kann die Wärmekapazität der Emitterelektrode 6 erhöht werden, um die Wärmebeständigkeit zu verbessern. Wenn zusätzlich eine Nickellegierung über eine Plattierungsbearbeitung gebildet wird, nachdem die aus einer Aluminium-Silizium-Legierung geschaffene Emitterelektrode 6 durch PVD ausgebildet ist, kann die Plattierungsbearbeitung zum Ausbilden der Nickellegierung nach Herstellung der Seite der zweiten Hauptoberfläche im Halbleitersubstrat durchgeführt werden.
  • Anschließend wird, wie in 15A veranschaulicht ist, die Seite der zweiten Hauptoberfläche im Halbleitersubstrat geschliffen, um die Dicke des Halbleitersubstrats auf eine gewünschte Dicke zu reduzieren. Die Dicke des Halbleitersubstrats nach dem Schleifen kann beispielsweise 80 µm bis 200 µm betragen.
  • Wie in 15B veranschaulicht ist, wird anschließend die Pufferschicht 3 vom n-Typ gebildet, indem von der Seite der zweiten Hauptoberfläche aus Störstellen vom n-Typ im Halbleitersubstrat injiziert werden. Außerdem wird die Kollektorschicht 16 vom p-Typ gebildet, indem von der Seite der zweiten Hauptoberfläche aus Störstellen vom p-Typ im Halbleitersubstrat injiziert werden. Die Pufferschicht 3 vom n-Typ kann in dem IGBT-Bereich 10, dem Diodenbereich 20 und dem Abschlussbereich 30 gebildet werden oder kann nur in dem IGBT-Bereich 10 oder dem Diodenbereich 20 ausgebildet werden.
  • Die Pufferschicht 3 vom n-Typ kann gebildet werden, indem beispielsweise Phosphor- (P-) Ionen injiziert werden. Alternativ dazu kann die Pufferschicht 3 vom n-Typ durch Injizieren von Protonen (H+) gebildet werden. Alternativ dazu kann die Pufferschicht 3 vom n-Typ durch Injizieren von sowohl Protonen als auch Phosphor gebildet werden. Protonen können von der zweiten Hauptoberfläche des Halbleitersubstrats aus mit einer verhältnismäßig geringen Beschleunigungsenergie bis zu einer tiefen Position injiziert werden. Die Tiefe, bis zu der Protonen injiziert werden, kann durch Ändern der Beschleunigungsenergie verhältnismäßig einfach geändert werden. Wenn die Pufferschicht 3 vom n-Typ mittels Protonen gebildet wird, kann somit die Pufferschicht 3 vom n-Typ mit einer größeren Breite in der Dickenrichtung des Halbleitersubstrats als im Fall einer Ausbildung mit Phosphor gebildet werden, indem eine Injektion eine Vielzahl von Malen durchgeführt wird, während die Beschleunigungsenergie geändert wird.
  • Außerdem kann die Aktivierungsrate von Phosphor als Störstellen vom n-Typ so eingestellt werden, dass sie verglichen mit Protonen hoch ist, und folglich ist es möglich, einen Durchgriff einer verarmten Schicht im Halbleitersubstrat mit einer Dicke, die durch Ausbilden der Pufferschicht 3 vom n-Typ aus Phosphor reduziert wird, zuverlässiger zu verhindern. Für eine weitere Reduzierung der Dicke des Halbleitersubstrats wird bevorzugt, die Pufferschicht 3 vom n-Typ auszubilden, indem sowohl Protonen als auch Phosphor injiziert werden, und in diesem Fall werden Protonen von der zweiten Hauptoberfläche aus in tiefere Positionen als Phosphor injiziert.
  • Die Kollektorschicht 16 vom p-Typ kann gebildet werden, indem beispielsweise Bor (B) injiziert wird. Die Kollektorschicht 16 vom p-Typ wird auch im Abschlussbereich 30 ausgebildet, und die Kollektorschicht 16 vom p-Typ im Abschlussbereich 30 dient als die Abschluss-Kollektorschicht 16a vom p-Typ. Wenn von der Seite der zweiten Hauptoberfläche aus eine Injektion von Borionen im Halbleitersubstrat durchgeführt wird und dann ein Laser-Ausheilen durchgeführt wird, indem die zweite Hauptoberfläche mit einem Laser bestrahlt wird, wird das injizierte Bor aktiviert, wodurch die Kollektorschicht 16 vom p-Typ gebildet wird. In diesem Fall wird gleichzeitig Phosphor für die Pufferschicht 3 vom n-Typ, der von der zweiten Hauptoberfläche des Halbleitersubstrats aus in verhältnismäßig flache Positionen injiziert ist, aktiviert. Da Protonen bei einer verhältnismäßig niedrigen Ausheiltemperatur von 380°C bis 420°C aktiviert werden, muss außer für einen Prozess zur Protonenaktivierung verhindert werden, dass nach einer Protoneninjektion das gesamte Halbleitersubstrat auf eine höhere Temperatur als 380°C bis 420°C erhitzt wird. Das Laser-Ausheilen kann die Temperatur nur in der Umgebung der zweiten Hauptoberfläche des Halbleitersubstrats erhöhen und kann folglich genutzt werden, um Störstellen vom n-Typ und p-Typ auch nach einer Protoneninjektion zu aktivieren.
  • Wie in 16A veranschaulicht ist, wird anschließend die Kathodenschicht 26 vom n+-Typ im Diodenbereich 20 gebildet. Die Kathodenschicht 26 vom n+-Typ kann gebildet werden, indem beispielsweise Phosphor (P) injiziert wird. Phosphor wird von der Seite der zweiten Hauptoberfläche aus mittels einer Maskenprozessierung so selektiv injiziert, dass die Grenze zwischen der Kollektorschicht 16 vom p-Typ und der Kathodenschicht 26 vom n+-Typ in einem Abstand U1 auf der Seite des Diodenbereichs 20 der Grenze zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 positioniert ist, wie in 16A veranschaulicht ist. Der Betrag einer Injektion von Störstellen vom n-Typ zum Ausbilden der Kathodenschicht 26 vom n+-Typ ist größer als der Betrag einer Injektion von Störstellen vom p-Typ zum Ausbilden der Kollektorschicht 16 vom p-Typ. Obgleich die Tiefen der Kollektorschicht 16 vom p-Typ und der Kathodenschicht 26 vom n+-Typ von der zweiten Hauptoberfläche aus in 16A einander gleich sind, ist die Tiefe der Kathodenschicht 26 vom n+-Typ gleich der Tiefe der Kollektorschicht 16 vom p-Typ oder größer als diese. Da ein Bereich, in dem die Kathodenschicht 26 vom n+-Typ ausgebildet ist, ein Halbleiter vom n-Typ sein muss, indem Störstellen vom n-Typ in einen Bereich injiziert werden, in dem Störstellen vom p-Typ injiziert sind, wird die Konzentration injizierter Störstellen vom p-Typ in dem gesamten Bereich, in dem die Kathodenschicht 26 vom n+-Typ ausgebildet wird, höher eingestellt als die Konzentration von Störstellen vom n-Typ.
  • Wie in 16B veranschaulicht ist, wird anschließend die Kollektorelektrode 7 auf der zweiten Hauptoberfläche des Halbleitersubstrats ausgebildet. Die Kollektorelektrode 7 wird über die gesamte zweite Hauptoberfläche in dem IGBT-Bereich 10, dem Diodenbereich 20 und dem Abschlussbereich 30 ausgebildet. Die Kollektorelektrode 7 kann über die gesamte zweite Hauptoberfläche eines Wafers vom n-Typ als das Halbleitersubstrat gebildet werden. Die Kollektorelektrode 7 kann gebildet werden, indem eine Aluminium-Silizium-Legierung (Al-Si-Legierung), Titan (Ti) oder dergleichen durch PVD wie etwa eine Sputter- oder Verdampfungsbeschichtung akkumuliert wird, oder kann gebildet werden, indem eine Vielzahl von Metallen wie etwa eine Aluminium-Silizium-Legierung, Titan, Nickel und Gold gestapelt wird. Alternativ dazu kann die Kollektorelektrode 7 gebildet werden, indem auf einem mittels PVD gebildeten Metallfilm ein weiterer Metallfilm durch nicht-elektrolytische Plattierung oder elektrolytische Plattierung gebildet wird.
  • Die Halbleitervorrichtung 100 oder die Halbleitervorrichtung 101 wird durch den oben beschriebenen Prozess hergestellt. Eine Vielzahl von Halbleitervorrichtungen 100 oder Halbleitervorrichtungen 101 wird auf einem Wafer vom n-Typ in einer Matrix hergestellt und durch Zerteilen mit einem Laser oder Zerteilen mit einem Messer in Einzelstücke geteilt bzw. vereinzelt, und dementsprechend wird jede Halbleitervorrichtung 100 oder Halbleitervorrichtung 101 fertiggestellt.
  • Effekte der Halbleitervorrichtung und des Verfahrens zum Herstellen von Halbleitervorrichtungen gemäß der vorliegenden Ausführungsform, die wie oben beschrieben konfiguriert ist, werden im Folgenden beschrieben.
  • In den Halbleitervorrichtungen 100 und 101 gemäß der vorliegenden Ausführungsform können, da Aluminium als die Störstellen vom p-Typ der Kontaktschicht 14 vom p-Typ und der Kontaktschicht 24 vom p-Typ verwendet wird, die Dicken der Kontaktschicht 14 vom p-Typ und der Kontaktschicht 24 vom p-Typ so eingestellt werden, dass sie geringer als die Dicke der Sourceschicht 13 vom n+-Typ sind. Dies verhält sich so, da der Atomradius von Aluminium größer als jener von Bor ist, und somit wird Bor, das den kleineren Atomradius hat, wenn es einer Ioneninjektion mit der gleichen Beschleunigungsenergie unterworfen wird, tief injiziert, wird aber Aluminium, das den größeren Atomradius hat, flacher als bzw. nicht so tief wie Bor injiziert. Wenn Aluminium, das ein Metall ist, als die Störstellen vom p-Typ verwendet wird, kann außerdem ein ohmscher Kontakt mit einem Elektrodenteil aufrechterhalten werden, und folglich ist es möglich, die Störstellenkonzentration jeder Kontaktschicht vom p-Typ so einzustellen, dass sie niedriger als in einer herkömmlichen Halbleitervorrichtung ist, wodurch anders als in der herkömmlichen Halbleitervorrichtung eine Injektion einer großen Menge von Löchern von der Kontaktschicht 14 vom p-Typ oder der Kontaktschicht 24 vom p-Typ in die Driftschicht 1 vom n--Typ verhindert wird. Infolgedessen können die Halbleitervorrichtungen 100 und 101 gemäß der vorliegenden Ausführungsform den Erholungsverlust des Diodenbereichs 20 reduzieren, während ein Kontaktwiderstand verringert wird.
  • Obgleich die Dicken der Kontaktschichten 14 und 24 vom p-Typ in den Halbleitervorrichtungen 100 und 101 gemäß der vorliegenden Ausführungsform geringer als jene der Sourceschicht 13 vom n+-Typ sind, ist die vorliegende Offenbarung nicht darauf beschränkt, und es ist nur notwendig, dass Aluminium als die Störstellen vom p-Typ der Kontaktschichten 14 und 24 vom p-Typ verwendet wird. Mit dieser Konfiguration ist es möglich, zumindest einen ohmschen Kontakt mit einem Elektrodenteil aufrechtzuerhalten und folglich die Störstellenkonzentration jeder Kontaktschicht vom p-Typ zu verringern, wodurch der Erholungsverlust des Diodenbereichs 20 reduziert wird, während der Kontaktwiderstand gesenkt wird.
  • Zweite Ausführungsform
  • Das Folgende beschreibt mit Verweis auf 17 eine Halbleitervorrichtung einer zweiten Ausführungsform. 17 ist eine Querschnittsansicht, die die Konfiguration der Grenze zwischen den IGBT- und Diodenbereichen der Halbleitervorrichtung als RC-IGBT veranschaulicht. 17 entspricht einer Querschnittsansicht, die entlang der in 1 veranschaulichten gestrichelten Linie G-G in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 genommen ist. 17 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem die Sourceschicht 13 vom n+-Typ wie mit der gestrichelten Linie A-A in 3 veranschaulicht enthalten ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist von der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform insofern verschieden, als der IGBT-Bereich 10 eine Kontaktschicht 44 vom p+-Typ mit einer Störstellenkonzentration enthält, die höher als jene der Kontaktschicht 24 vom p-Typ im Diodenbereich 20 ist. Die übrige Konfiguration der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist die gleiche wie jene der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform, und somit wird im Folgenden vorwiegend der Unterschied gegenüber der Halbleitervorrichtung 100 oder 101 beschrieben.
  • Ähnlich der ersten Ausführungsform hat die Kontaktschicht 24 vom p-Typ eine Dicke, die geringer als jene der Sourceschicht 13 vom n+-Typ ist, und hat beispielsweise eine Dicke gleich 1/2 der Dicke der Sourceschicht 13 vom n+-Typ. Die Störstellenkonzentration von Aluminium in der Kontaktschicht 24 vom p-Typ ist vorzugsweise 1,0E+12/cm3 bis 1,0E+18/cm3.
  • Die Kontaktschicht 44 vom p+-Typ ist eine Halbleiterschicht, die auf der Oberflächenschicht zwischen Gräben ausgebildet ist und als Störstellen vom p-Typ Bor enthält, und die Konzentration der Störstellen vom p-Typ ist 1,0E+15/cm3 bis 1,0E+20/cm3. Die Störstellenkonzentration der Kontaktschicht 44 vom p+-Typ ist höher als jene der Kontaktschicht 24 vom p-Typ. Wie in 17 veranschaulicht ist, hat die Kontaktschicht 44 vom p+-Typ eine Dicke, die größer als jene der Sourceschicht 13 vom n+-Typ ist, und hat beispielsweise eine Dicke, die 1,5-mal größer als die Dicke der Sourceschicht 13 vom n+-Typ ist.
  • Obgleich vorzugsweise Bor als die Störstellen vom p-Typ der Kontaktschicht 44 vom p+-Typ verwendet wird, ist die vorliegende Offenbarung nicht darauf beschränkt, und Aluminium kann verwendet werden, oder andere Störstellen vom p-Typ können genutzt werden. Außerdem ist die Dicke der Kontaktschicht 44 vom p+-Typ vorzugsweise größer als jene der Sourceschicht 13 vom n+-Typ, kann aber der Dicke der Sourceschicht 13 vom n+-Typ äquivalent sein.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, die so konfiguriert ist, können, da die Störstellenkonzentration der Kontaktschicht 24 vom p-Typ, die im Diodenbereich 20 ausgebildet ist, niedriger als jene der im IGBT-Bereich 10 ausgebildeten Kontaktschicht 44 vom p+-Typ ist, sowohl eine Reduzierung des Erholungsverlusts als auch eine Leitungseigenschaft des IGBT-Bereichs erzielt werden. Die Dicke der Kontaktschicht 44 vom p+-Typ im IGBT-Bereich 10 ist vorzugsweise größer als jene der Sourceschicht 13 vom n+-Typ, um einen Lochfluss in die Kontaktschicht 44 vom p+-Typ zu fördern und eine Störfestigkeit gegen einen Latch-Up im IGBT-Vorwärts- bzw. Durchlassbetrieb zu verbessern. Die dicke Kontaktschicht vom p+-Typ kann gebildet werden, indem als Störstellen Bor oder dergleichen verwendet wird oder die Störstellenkonzentration so eingestellt wird, dass sie gleich 1,0E+15/cm3 oder höher ist.
  • Das Folgende beschreibt mit Verweis auf 18 eine Modifikation der Halbleitervorrichtung der zweiten Ausführungsform. 18 entspricht einer Querschnittsansicht, die entlang der in 1 veranschaulichten gestrichelten Linie G-G in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 genommen ist, ist aber eine Querschnittsansicht von einer Position aus, die von jener der Querschnittsansicht von 17 verschieden ist. 17 und 18 veranschaulichen die Konfiguration der Grenze zwischen den IGBT- und Diodenbereichen der Halbleitervorrichtung als RC-IGBT. 17 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem die Sourceschicht 13 vom n+-Typ enthalten ist, wie mit der gestrichelten Linie A-A in 3 veranschaulicht ist. 18 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem keine Sourceschicht 13 vom n+-Typ enthalten ist, wie mit der gestrichelten Linie B-B in 3 veranschaulicht ist.
  • Die Halbleitervorrichtung gemäß der Modifikation der vorliegenden Ausführungsform ist von der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform insofern verschieden, als wie in 18 veranschaulicht auf der Seite des IGBT-Bereichs 10 im Grenzbereich die Kontaktschicht 14 vom p-Typ zusätzlich ausgebildet ist. Die übrige Konfiguration der Halbleitervorrichtung gemäß der Modifikation ist die gleiche wie jene der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, und somit wird im Folgenden vorwiegend der Unterschied beschrieben.
  • Die Kontaktschicht 14 vom p-Typ hat eine Konfiguration, die gleich jener der Kontaktschicht 14 vom p-Typ ist, die in der Halbleitervorrichtung der ersten Ausführungsform vorgesehen ist, und hat eine geringere Dicke als jene der Sourceschicht 13 vom n+-Typ, hat vorzugsweise eine Dicke gleich 1/2 der Dicke der Sourceschicht 13 vom n+-Typ oder geringer. Die Störstellenkonzentration von Aluminium in der Kontaktschicht 14 vom p-Typ ist vorzugsweise 1,0E+12/cm3 bis 1,0E+18/cm3. In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist die Kontaktschicht 14 vom p-Typ nur auf der Seite des IGBT-Bereichs 10 im Grenzbereich zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 angeordnet.
  • In der zweiten Ausführungsform ist die Grenze zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 die Position eines überwiegend auf der Seite des Diodenbereichs 20 positionierten Grabens unter Gräben in Kontakt mit der Sourceschicht 13 vom n+-Typ an Positionen, die im IGBT-Bereich 10 dem Diodenbereich 20 am nächsten liegen. Auf den überwiegend auf der Seite des Diodenbereichs 20 positionierten Graben unter Gräben in Kontakt mit der Sourceschicht 13 vom n+-Typ an Positionen, die im IGBT-Bereich 10 dem Diodenbereich 20 am nächsten liegen, kann als Graben der Grenze oder Grenzgraben verwiesen werden und wird in der folgenden Beschreibung als Grenzgraben 50 verwiesen. Der Grenzgraben 50 ist ein Graben, der im Halbleitersubstrat ausgebildet ist und in dem eine Elektrode 50a eines Grenzgrabens über einen Isolierfilm 50b eines Grenzgrabens angeordnet ist.
  • In dieser Weise ist die Kontaktschicht 14 vom p-Typ an einer Position nahe dem Grenzgraben 50 angeordnet und ist die Kontaktschicht 44 vom p+-Typ an einer vom Grenzgraben 50 getrennten Position angeordnet. Mit dieser Konfiguration kann die Anzahl von Löchern, die von der Kontaktschicht vom p-Typ im IGBT-Bereich 10 in die Driftschicht 1 vom n--Typ injiziert werden, nahe dem Grenzgraben 50 reduziert werden. Dementsprechend kann die Anzahl von Löchern, die vom IGBT-Bereich 10 in den Diodenbereich 20 fließen, reduziert werden und kann der Erholungsverlust des Diodenbereichs 20 weiter reduziert werden.
  • Dritte Ausführungsform
  • Das Folgende beschreibt mit Verweis auf 19 eine Halbleitervorrichtung einer dritten Ausführungsform. 19 ist eine Querschnittsansicht, die die Konfiguration der Grenze zwischen den IGBT- und Diodenbereichen der Halbleitervorrichtung als RC-IGBT veranschaulicht. 19 entspricht einer Querschnittsansicht, die entlang der in 1 veranschaulichten gestrichelten Linie G-G in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 genommen ist. 19 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem die Sourceschicht 13 vom n+-Typ wie mit der gestrichelten Linie A-A in 3 veranschaulicht enthalten ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist von der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform insofern verschieden, als eine als Störstellen vom p-Typ Aluminium enthaltende Anodenschicht 45 vom p--Typ unterhalb der Kontaktschicht 24 vom p-Typ im Diodenbereich 20 angeordnet ist und keine Trägerakkumulierungsschicht 2 vom n-Typ angeordnet ist. Die übrige Konfiguration der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist die gleiche wie jene der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform, und somit wird im Folgenden vorwiegend der Unterschied gegenüber der Halbleitervorrichtung 100 oder 101 beschrieben.
  • Die Anodenschicht 45 vom p--Typ enthält als Störstellen vom p-Typ Aluminium und hat eine Konzentration von Störstellen vom p-Typ, die niedriger als jene der im IGBT-Bereich 10 ausgebildeten Basisschicht 15 vom p-Typ ist. Die Störstellenkonzentration von Aluminium in der Anodenschicht 45 vom p--Typ ist 1,0E+12/cm3 bis 1,0E+17/cm3. Unterhalb der Anodenschicht 45 vom p--Typ ist keine Trägerakkumulierungsschicht 2 vom n-Typ ausgebildet.
  • Die Konzentration von Störstellen vom p-Typ der Anodenschicht 45 vom p--Typ kann jener der im IGBT-Bereich 10 ausgebildeten Basisschicht 15 vom p-Typ äquivalent sein, ist aber vorzugsweise niedriger als jene der Basisschicht 15 vom p-Typ, um den Erholungsverlust des Diodenbereichs 20 weiter zu reduzieren.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, die so konfiguriert ist, kann, da die Kontaktschicht 24 vom p-Typ bei einem Teil der Oberflächenschicht zwischen Gräben ausgebildet ist und die Störstellen vom p-Typ der Anodenschicht 45 vom p--Typ Aluminium sind, die Lochinjektion von der Kontaktschicht 24 vom p-Typ und der Anodenschicht 45 vom p--Typ unterdrückt werden und kann der Erholungsverlust des Diodenbereichs 20 weiter reduziert werden.
  • Vierte Ausführungsform
  • Das Folgende beschreibt mit Verweis auf 20 eine Halbleitervorrichtung einer vierten Ausführungsform. 20 ist eine Querschnittsansicht, die die Konfiguration der Grenze zwischen den IGBT- und Diodenbereichen der Halbleitervorrichtung als RC-IGBT veranschaulicht. 20 entspricht einer Querschnittsansicht, die entlang der in 1 veranschaulichten gestrichelten Linie G-G in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 genommen ist. 20 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem wie mit der gestrichelten Linie A-A in 3 veranschaulicht die Sourceschicht 13 vom n+-Typ enthalten ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unterscheidet sich von der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform dadurch, dass die Kollektorschicht 16 vom p-Typ in der Kathodenschicht 26 vom n+-Typ im Diodenbereich 20 verstreut ist. Die in der Kathodenschicht 26 vom n+-Typ im Diodenbereich 20 verstreute Kollektorschicht 16 vom p-Typ kann gleichzeitig mit der Kollektorschicht 16 vom p-Typ im IGBT-Bereich 10 gebildet werden. Die in der Kathodenschicht 26 vom n+-Typ im Diodenbereich 20 verstreute Kollektorschicht 16 vom p-Typ ist auf der Seite der zweiten Hauptoberfläche in Kontakt mit der Kollektorelektrode 7 und ist auf der Seite der ersten Hauptoberfläche in Kontakt mit der Pufferschicht 3 vom n-Typ.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, die so konfiguriert ist, kann im Rückwärts- bzw. Sperrbetrieb einer Diode eine geeignete Anzahl von Löchern in die Driftschicht vom n--Typ injiziert werden und verbessert sich somit die Leistungsfähigkeit der Diode weiter.
  • Fünfte Ausführungsform
  • Das Folgende beschreibt mit Verweis auf 21 eine Halbleitervorrichtung einer fünften Ausführungsform. 21 ist eine Querschnittsansicht, die die Konfiguration der Grenze zwischen den IGBT- und Diodenbereichen der Halbleitervorrichtung als RC-IGBT veranschaulicht. 21 entspricht einer Querschnittsansicht, die entlang der in 1 veranschaulichten gestrichelten Linie G-G in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 genommen ist. 21 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem wie mit der gestrichelten Linie A-A in 3 veranschaulicht die Sourceschicht 13 vom n+-Typ enthalten ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist von der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform insofern verschieden, als im Diodenbereich 20 kein Graben ausgebildet ist. Die Konfiguration „im Diodenbereich 20 ist kein Graben ausgebildet“ meint eine Konfiguration, in der das in der ersten Ausführungsform beschriebene Gate 21 eines Diodengrabens nicht enthalten ist, und schließt eine Konfiguration ein, in der der Grenzgraben 50 an der Grenze zwischen dem IGBT-Bereich 10 und dem Diodenbereich 20 angeordnet ist.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, die so konfiguriert ist, vergrößert sich, da im Diodenbereich 20 kein Graben ausgebildet ist, die Zone einer Trägerleitung, um einen Stromfluss zu erleichtern, und somit kann eine Ein-Spannung reduziert werden.
  • Sechste Ausführungsform
  • Das Folgende beschreibt mit Verweis auf 22 eine Halbleitervorrichtung einer sechsten Ausführungsform. 22 ist eine Querschnittsansicht, die die Konfiguration der Grenze zwischen den IGBT- und Diodenbereichen der Halbleitervorrichtung als RC-IGBT veranschaulicht. 22 entspricht einer Querschnittsansicht, die entlang der in 1 veranschaulichten gestrichelten Linie G-G in der Halbleitervorrichtung 100 oder der Halbleitervorrichtung 101 genommen ist. 22 ist eine Querschnittsansicht an einer Stelle mit einem Abschnitt, in dem wie mit der gestrichelten Linie A-A in 3 veranschaulicht die Sourceschicht 13 vom n+-Typ enthalten ist.
  • Die Halbleitervorrichtung gemäß der vorliegenden Ausführungsform unterscheidet sich von der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform dadurch, dass ein vertiefter Grabenkontakt 46 zwischen benachbarten Gräben angeordnet ist. Die übrige Konfiguration der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist die gleiche wie jene der Halbleitervorrichtung 100 oder 101 der ersten Ausführungsform, und somit wird im Folgenden der Unterschied gegenüber der Halbleitervorrichtung 100 oder 101 vorwiegend beschrieben.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform ist ein als Vertiefung an der ersten Hauptoberfläche ausgebildeter Grabenkontakt 46 zwischen benachbarten Gräben angeordnet und ist die Emitterelektrode 6 im Grabenkontakt 46 eingebettet. Eine als Störstellen vom p-Typ Aluminium enthaltende Kontaktschicht 17 vom p-Typ ist auf der Oberflächenschicht des Grabenkontakts 46 auf der Seite des IGBT-Bereichs 10 ausgebildet, und eine als Störstellen vom p-Typ Aluminium enthaltende Kontaktschicht 27 vom p-Typ ist auf der Oberflächenschicht des Grabenkontakts 46 auf der Seite des Diodenbereichs 20 ausgebildet. Außerdem ist zwischen der Emitterelektrode 6 im Grabenkontakt 46 und der Kontaktschicht 17 vom p-Typ oder der Kontaktschicht 27 vom p-Typ das Barrierenmetall 5 ausgebildet. Der Grabenkontakt 46 weist einen auf der Seite der zweiten Hauptoberfläche der Sourceschicht 13 vom n+-Typ gelegenen Bodenteil auf. Der Grabenkontakt 46 muss nicht notwendigerweise zwischen jedem Paar benachbarter Gräben ausgebildet sein.
  • In der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform, die so konfiguriert ist, kann, da die Kontaktschicht 17 vom p-Typ am Bodenteil des Grabenkontakts im IGBT-Bereich 10 positioniert ist, der Effekt einer Verbesserung der Störfestigkeit gegen einen Latch-Up erhalten werden. Außerdem führt der Grabenkontakt zu einer größeren Fläche der Kontaktoberfläche, und somit kann der Kontaktwiderstand weiter reduziert werden.
  • Eine Kombination, Änderung und Weglassung der Ausführungsformen, wie jeweils anwendbar, sind im Umfang der vorliegenden Offenbarung eingeschlossen.
  • In einer Halbleitervorrichtung gemäß der vorliegenden Offenbarung enthält eine im Diodenbereich eines RC-IGBT angeordnete zweite Kontaktschicht Aluminium als Störstellen vom p-Typ, und somit wird der Erholungsverlust des Diodenbereichs reduziert.
  • Offensichtlich sind im Lichte der obigen Lehren viele Modifikationen und Variationen der vorliegenden Offenbarung möglich. Es versteht sich daher, dass innerhalb des Umfangs der beigefügten Ansprüche die Offenbarung anders als konkret beschrieben in die Praxis umgesetzt werden kann.
  • Die gesamte Offenbarung einer am 30. September 2020 eingereichten japanischen Patentanmeldung Nr. 2020-164288 , einschließlich Beschreibung, Ansprüche, Zeichnungen und Zusammenfassung, worauf die Priorität gemäß Übereinkommen der vorliegenden Anmeldung basiert, sind durch Verweis in ihrer Gesamtheit einbezogen.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2010192597 A [0002]
    • JP 2020164288 [0114]

Claims (17)

  1. Halbleitervorrichtung (100, 101), in der ein Bereich (10) eines Bipolartransistors mit isoliertem Gate und ein Diodenbereich (20) in einem Halbleitersubstrat, das eine Driftschicht (1) vom n-Typ zwischen einer ersten Hauptoberfläche und einer der ersten Hauptoberfläche entgegengesetzten zweiten Hauptoberfläche aufweist, einander benachbart angeordnet sind und eine Emitterelektrode (6) auf der ersten Hauptoberfläche des Halbleitersubstrats angeordnet ist, wobei der Bereich (10) eines Bipolartransistors mit isoliertem Gate aufweist eine Basisschicht (15) vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Driftschicht (1) angeordnet ist, eine Sourceschicht (13) vom n-Typ, die auf der Seite der ersten Hauptoberfläche der Basisschicht (15) und an einer Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche selektiv angeordnet ist, eine erste Kontaktschicht (14, 17) vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Basisschicht (15) und in einem Bereich angeordnet ist, in dem die Sourceschicht (13) auf der Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche nicht angeordnet ist, wobei die erste Kontaktschicht (14, 17) mit der Emitterelektrode (6) verbunden ist, einen Isolierfilm (11b) eines Gate-Grabens, der auf einer inneren Oberfläche eines Grabens angeordnet ist, der durch die Basisschicht (15) zur Driftschicht (1) durchdringt, eine Elektrode (11a) eines Gate-Grabens, die über den Isolierfilm (11b) eines Gate-Grabens im Graben angeordnet ist, und eine Kollektorschicht (16) vom p-Typ, die an einer Oberflächenschicht des Halbleitersubstrats auf der Seite der zweiten Hauptoberfläche angeordnet ist, der Diodenbereich (20) aufweist eine Anodenschicht (25) vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Driftschicht (1) angeordnet ist, eine zweite Kontaktschicht (24, 27) vom p-Typ, die auf der Seite der ersten Hauptoberfläche der Anodenschicht (25) und an der Oberflächenschicht des Halbleitersubstrats auf der Seite der ersten Hauptoberfläche angeordnet und mit der Emitterelektrode (6) verbunden ist, und eine Kathodenschicht (26) vom n-Typ, die an der Oberflächenschicht des Halbleitersubstrats auf der Seite der zweiten Hauptoberfläche angeordnet ist, und die zweite Kontaktschicht (24, 27) Aluminium als Störstellen vom p-Typ enthält.
  2. Halbleitervorrichtung (100, 101) nach Anspruch 1, wobei die Dicke der zweiten Kontaktschicht (24, 27) geringer als die Dicke der Sourceschicht (13) ist.
  3. Halbleitervorrichtung (100, 101) nach Anspruch 2, wobei die Dicke der zweiten Kontaktschicht (24, 27) gleich 1/2 der Dicke der Sourceschicht (13) oder geringer ist.
  4. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 3, wobei die Störstellenkonzentration der zweiten Kontaktschicht (24, 27) niedriger als 1,0E+18/cm3 ist.
  5. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 4, wobei die erste Kontaktschicht (14, 17) Aluminium als Störstellen vom p-Typ enthält.
  6. Halbleitervorrichtung (100, 101) nach Anspruch 5, wobei die Dicke der ersten Kontaktschicht (14, 17) geringer als die Dicke der Sourceschicht (13) ist.
  7. Halbleitervorrichtung (100, 101) nach Anspruch 6, wobei die Dicke der ersten Kontaktschicht (14, 17) gleich 1/2 der Dicke der Sourceschicht (13) oder geringer ist.
  8. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 5 bis 7, wobei die Störstellenkonzentration der ersten Kontaktschicht (14, 17) niedriger als 1,0E+18/cm3 ist.
  9. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 4, aufweisend eine Vielzahl der ersten Kontaktschichten (14, 17), wobei zumindest eine der Vielzahl erster Kontaktschichten (14, 17) eine dritte Kontaktschicht (44) mit einer Störstellenkonzentration ist, die höher als die Störstellenkonzentration der zweiten Kontaktschicht (24, 27) ist.
  10. Halbleitervorrichtung (100, 101) nach Anspruch 9, wobei zumindest eine der Vielzahl erster Kontaktschichten (14, 17) eine vierte Kontaktschicht (14, 17) mit einer Störstellenkonzentration ist, die niedriger als die Störstellenkonzentration der dritten Kontaktschicht (44) ist, und die vierte Kontaktschicht (14, 17) auf der Seite des Diodenbereichs (20) der dritten Kontaktschicht (44) positioniert ist.
  11. Halbleitervorrichtung (100, 101) nach Anspruch 9 oder 10, wobei die Dicke der dritten Kontaktschicht (44) größer als die Dicke der Sourceschicht (13) ist.
  12. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 11, wobei die Anodenschicht (25) Aluminium als Störstellen vom p-Typ enthält und die Störstellenkonzentration der Anodenschicht (25) niedriger als die Störstellenkonzentration der zweiten Kontaktschicht (24, 27) ist.
  13. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 12, wobei der Diodenbereich (20) den Graben nicht aufweist.
  14. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 13, wobei die Emitterelektrode (6) in Kontakt mit der Sourceelektrode (13) und der ersten Kontaktschicht (14, 17) angeordnet ist.
  15. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 14, wobei eine Kupferschicht oder eine Kupferlegierungsschicht auf einer Aluminiumlegierungsschicht in der Emitterelektrode (6) ausgebildet ist.
  16. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 15, wobei ein als Vertiefung an der ersten Hauptoberfläche ausgebildeter Grabenkontakt (46) zwischen den einander benachbarten Gräben angeordnet ist und eine Oberflächenschicht des Grabenkontakts (46) die erste Kontaktschicht (14, 17) oder die zweite Kontaktschicht (24, 27) ist.
  17. Halbleitervorrichtung (100, 101) nach einem der Ansprüche 1 bis 16, wobei die Kollektorschicht (16) vom p-Typ in der Kathodenschicht (26) verstreut ist.
DE102021117663.8A 2020-09-30 2021-07-08 Halbleitervorrichtung Active DE102021117663B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020164288A JP2022056498A (ja) 2020-09-30 2020-09-30 半導体装置
JP2020-164288 2020-09-30

Publications (2)

Publication Number Publication Date
DE102021117663A1 true DE102021117663A1 (de) 2022-03-31
DE102021117663B4 DE102021117663B4 (de) 2023-12-21

Family

ID=80624543

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021117663.8A Active DE102021117663B4 (de) 2020-09-30 2021-07-08 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US11830872B2 (de)
JP (1) JP2022056498A (de)
CN (1) CN114335137A (de)
DE (1) DE102021117663B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN118156264A (zh) * 2022-12-05 2024-06-07 华为数字能源技术有限公司 一种功率半导体器件及功率转换电路、制备方法
CN115985852B (zh) * 2023-03-22 2023-06-23 上海鼎阳通半导体科技有限公司 半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192597A (ja) 2009-02-17 2010-09-02 Toyota Motor Corp 半導体装置、スイッチング装置、及び、半導体装置の制御方法。
JP2020164288A (ja) 2019-03-29 2020-10-08 三菱電機ビルテクノサービス株式会社 エレベーターの乗場ドア用インターロックの位置確認装置および敷居間閉塞体の取付方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045733B2 (ja) 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP5549118B2 (ja) * 2009-05-27 2014-07-16 トヨタ自動車株式会社 半導体装置の製造方法
US8716746B2 (en) 2010-08-17 2014-05-06 Denso Corporation Semiconductor device
JP5636808B2 (ja) * 2010-08-17 2014-12-10 株式会社デンソー 半導体装置
DE112012007322B3 (de) * 2011-07-27 2022-06-09 Denso Corporation Diode, Halbleitervorrichtung und MOSFET
JP5787853B2 (ja) 2012-09-12 2015-09-30 株式会社東芝 電力用半導体装置
JP6158058B2 (ja) * 2013-12-04 2017-07-05 株式会社東芝 半導体装置
JP6221974B2 (ja) * 2014-07-14 2017-11-01 トヨタ自動車株式会社 半導体装置
DE102014111981B4 (de) * 2014-08-21 2020-08-13 Infineon Technologies Ag Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
JP6540563B2 (ja) 2016-03-15 2019-07-10 三菱電機株式会社 半導体装置
CN108780814B (zh) 2016-09-14 2021-12-21 富士电机株式会社 半导体装置及其制造方法
JP6666224B2 (ja) * 2016-09-21 2020-03-13 株式会社東芝 半導体装置
JP7334407B2 (ja) 2017-12-28 2023-08-29 富士電機株式会社 半導体装置および半導体装置の製造方法
US11393812B2 (en) 2017-12-28 2022-07-19 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
JP7222180B2 (ja) * 2018-04-04 2023-02-15 富士電機株式会社 半導体装置
JP6961088B2 (ja) * 2018-07-12 2021-11-05 三菱電機株式会社 半導体装置及び半導体装置の製造方法
WO2020026401A1 (ja) * 2018-08-02 2020-02-06 三菱電機株式会社 ワイドバンドギャップ半導体装置、および、電力変換装置
CN113169226B (zh) * 2018-12-19 2024-05-31 三菱电机株式会社 半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192597A (ja) 2009-02-17 2010-09-02 Toyota Motor Corp 半導体装置、スイッチング装置、及び、半導体装置の制御方法。
JP2020164288A (ja) 2019-03-29 2020-10-08 三菱電機ビルテクノサービス株式会社 エレベーターの乗場ドア用インターロックの位置確認装置および敷居間閉塞体の取付方法

Also Published As

Publication number Publication date
JP2022056498A (ja) 2022-04-11
US20220102341A1 (en) 2022-03-31
CN114335137A (zh) 2022-04-12
US11830872B2 (en) 2023-11-28
DE102021117663B4 (de) 2023-12-21

Similar Documents

Publication Publication Date Title
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE112012002956B4 (de) Bipolarer Transistor mit isoliertem Gate
DE112016000071T5 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE112014003712T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
DE102011080351A1 (de) Halbleitereinrichtung mit einer lateralen Diode
DE102021101762A1 (de) Halbleitervorrichtung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102021117405A1 (de) Halbleitervorrichtung
DE102021109587A1 (de) Halbleitervorrichtung
DE102014101130A1 (de) Rückwärts sperrende Halbleitervorrichtung, Halbleitervorrichtung mit lokaler Emittereffizienzmodifikation und Methode zur Herstellung einer rückwärtssperrenden Halbleitervorrichtung
DE102021117663B4 (de) Halbleitervorrichtung
DE102012205879B4 (de) Siliciumcarbid-Halbleitervorrichtung
DE102021125993A1 (de) Rückwärts leitende Halbleitervorrichtung und Verfahren zum Herstellen einer rückwärts leitenden Halbleitervorrichtung
DE102021122335A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE112021002169T5 (de) Halbleitervorrichtung
DE102022100112A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE102022102392A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen einerHalbleitervorrichtung
DE112017008299T5 (de) Halbleitereinheit
DE102021123451A1 (de) Halbleitervorrichtung
DE102021107989A1 (de) Halbleitervorrichtung
DE102021127759A1 (de) Halbleitervorrichtung und Halbleitereinrichtung
DE102021116586A1 (de) Halbleitervorrichtung
DE112021000105T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE112021000166T5 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence