DE102014111981B4 - Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur - Google Patents

Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur Download PDF

Info

Publication number
DE102014111981B4
DE102014111981B4 DE102014111981.9A DE102014111981A DE102014111981B4 DE 102014111981 B4 DE102014111981 B4 DE 102014111981B4 DE 102014111981 A DE102014111981 A DE 102014111981A DE 102014111981 B4 DE102014111981 B4 DE 102014111981B4
Authority
DE
Germany
Prior art keywords
zones
semiconductor
control
charge
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014111981.9A
Other languages
English (en)
Other versions
DE102014111981A1 (de
Inventor
Johannes Georg Laven
Wolfgang Rösner
Matteo Dainese
Christian Jäger
Anton Mauder
Franz Hirler
Robert Strenz
Martin Stiftinger
Maximilian Rösch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014111981.9A priority Critical patent/DE102014111981B4/de
Priority to US14/814,758 priority patent/US9543398B2/en
Priority to CN201510516306.7A priority patent/CN105390545B/zh
Publication of DE102014111981A1 publication Critical patent/DE102014111981A1/de
Application granted granted Critical
Publication of DE102014111981B4 publication Critical patent/DE102014111981B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Abstract

Halbleitervorrichtung, umfassend:einen ersten Lastanschluss (L1), der elektrisch mit Sourcezonen (110) von Transistorzellen (TC) verbunden ist, wobei die Sourcezonen (110) erste pn-Übergänge (pn1) mit Bodyzonen (115) bilden,einen zweiten Lastanschluss (L2), der elektrisch mit einer Drainkonstruktion (120) verbunden ist, die zweite pn-Übergänge (pn2) mit den Bodyzonen (115) bildet, undSteuerstrukturen (400), die direkt an die Bodyzonen (115) angrenzen, wobei die Steuerstrukturen (400) eine Steuerelektrode (420) und Ladungsspeicherstrukturen (410) umfassen, die Steuerelektrode (420) gestaltet ist, um einen Laststrom durch die Bodyzonen (115) zu steuern, die Ladungsspeicherstrukturen (410) die Steuerelektrode (420) von den Bodyzonen (115) isolieren und eine Steuerladung (419) enthalten, die ausgeführt ist, um bei Abwesenheit einer Potentialdifferenz zwischen der Steuerelektrode (420) und dem ersten Lastanschluss (L1) Inversionskanäle in den Bodyzonen (115) zu induzieren, wobeidie Bodyzonen (115) in Halbleitermesas (160) gebildet sind, die von Teilen eines Halbleiterkörpers (100) gebildet und voneinander durch die Steuerstrukturen (400) getrennt sind.

Description

  • HINTERGRUND
  • Leistungshalbleiterschaltvorrichtungen sind entweder selbstleitende Vorrichtungen, die einen Laststrom bei Abwesenheit einer Potentialdifferenz zwischen Gate und Source leiten, oder selbstsperrende Vorrichtungen, die einen Laststrom bei Abwesenheit einer Potentialdifferenz zwischen Gate und Source nicht leiten. Unter anderem aus Sicherheitsgründen sind selbstsperrende Schaltvorrichtungen populärer. Andererseits können bei einigen Anwendungen, wie Kaskodenschaltungen, selbstleitende Halbeiterschaltvorrichtungen eine Schaltungskomplexität reduzieren.
  • Weiterhin kann auf dem Gebiet von Leistungshalbleiterschaltvorrichtungen ein Entsättigungszyklus teilweise ein Ladungsträgerplasma vor Schalten der Halbleiterschaltvorrichtungen von einem Ein-Zustand zu einem SperrZustand reduzieren.
  • Die Druckschrift US 2004 / 0 032 762 A1 beschreibt ein MOS-gated Halbleiterbauelement für den Verarmungsbetrieb („depletion mode MOS-gated device“), das als Stromquelle betrieben werden kann, wobei ein Steuergate mit der Source des Halbleiterbauelements verbunden bist. Der Ausgangsstrom hängt von der Schwellenspannung ab. Die Schwellenspannung lässt sich über die auf ein Floating Gate aufgebrachte Ladung einstellen. Steuergate und Floating-Gate sind oberhalb der Halbleiteroberfläche ausgebildet.
  • Die Druckschrift US 2003 / 0 173 619 A1 beschreibt einen selbstsperrenden DMOS Leistungstransistor mit zwei separat voneinander ansteuerbaren Gateelektroden Die Druckschriften DE 100 38 177 A1 und DE 10 2005 025 734 B4 beschreiben weitere selbstsperrende Halbleiterbauelemente mit ersten Steuerelektroden und zweiten Steuerelektroden, die durch erste Isolationsschichten und zweite Isolationsschichten von Kanalzonen und Anschlusszonen im Halbleiter isoliert sind. Die Isolationsschichten bestehen aus einem Halbleiteroxid.
  • Die Druckschrift US 6 664 587 B2 beschreibt ein Halbleiterspeicherbauelement mit EEPROM-Speicherzellen. Jede EEPROM-Speicherzelle umfasst ein Floating Gate und ein Steuergate. Der Ladungszustand des Floating Gates repräsentiert den Speicherinhalt der EEPROM-Speicherzelle.
  • Der Anmeldung liegt die Aufgabe zugrunde, selbstleitende Halbleiterschaltvorrichtungen sowie entsättigbare Halbleiterschaltvorrichtungen mit verbesserten Vorrichtungseigenschaften vorzusehen.
  • ZUSAMMENFASSUNG
  • Die Aufgabe wird durch den Gegenstand der unabhängigen Patentansprüche gelöst. Die abhängigen Patentansprüche definieren weitere Ausführungsbeispiele.
  • Gemäß einem Ausführungsbeispiel umfasst eine Halbleiterschaltvorrichtung einen ersten Lastanschluss, der elektrisch mit Sourcezonen von Transistorzellen verbunden ist. Die Sourcezonen bilden erste pn-Übergänge mit Bodyzonen. Ein zweiter Lastanschluss ist elektrisch mit einer Drainkonstruktion verbunden, die zweite pn-Übergänge mit den Bodyzonen bildet. Steuerstrukturen, die eine Steuerelektrode und Ladungsspeicherstrukturen umfassen, grenzen direkt an die Bodyzonen an. Die Steuerelektrode steuert einen Laststrom durch die Bodyzonen. Die Ladungsspeicherstrukturen isolieren die Steuerelektrode von den Bodyzonen und enthalten eine Steuerladung, die gestaltet ist, um Inversionskanäle in den Bodyzonen bei der Abwesenheit einer Potentialdifferenz zwischen der Steuerelektrode und der ersten Lastelektrode zu induzieren. Die Bodyzonen können in Halbleitermesas gebildet sein, die von Teilen eines Halbleiterkörpers gebildet und voneinander durch die Steuerstrukturen getrennt sind.
  • Gemäß einem anderen Ausführungsbeispiel umfasst eine Halbleiterschaltvorrichtung Transistorzellen, die Sourcezonen aufweisen, die erste pn-Übergänge mit Bodyzonen bilden. Die Bodyzonen bilden zweite pn-Übergänge mit einer Drainkonstruktion. Hilfszellen umfassen Ladungsträgertransferzonen beziehungsweise Ladungsträgerübertragungszonen, die dritte pn-Übergänge mit Entsättigungsteilen der Drainkonstruktion bilden. Eine erste Steuerstruktur umfasst einen ersten Teil einer Steuerelektrode und induziert einen Inversionskanal durch die Bodyzonen in einem Ein-Zustand beziehungsweise Einschaltzustand. Eine zweite Steuerstruktur grenzt direkt an die Entsättigungsteile der Drainkonstruktion an. Die zweite Steuerstruktur umfasst einen zweiten Teil der Steuerelektrode und eine geladene Schicht, die sandwichartig zwischen dem zweiten Teil der Steuerelektrode und den Entsättigungsteilen vorgesehen ist. Die geladene Schicht enthält eine Steuerladung, die gestaltet ist, um eine Inversionsschicht in den Entsättigungsteilen in dem Ein-Zustand zu induzieren.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung vorzusehen, und sie sind in die Offenbarung einbezogen und bilden einen Teil von dieser. Die Zeichnungen veranschaulichen die Ausführungsbeispiele der vorliegenden Erfindung und dienen gemeinsam mit der Beschreibung zur Erläuterung der Prinzipien der Erfindung. Andere Ausführungsbeispiele der Erfindung und beabsichtigte Vorteile der vorliegenden Erfindung werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung zum Veranschaulichen von Effekten von Ausführungsbeispielen, die selbstleitende Halbleiterschaltvorrichtungen betreffen.
    • 1B zeigt schematische IL/VGS-Kennlinien zum Diskutieren von Effekten von Ausführungsbeispielen, die selbstleitende Halbleiterschaltvorrichtungen betreffen.
    • 2A ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf feste Ladungsträger in einem Steuerdielektrikum einer selbstleitenden Halbleiterschaltvorrichtung bezogen ist.
    • 2B ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf Ladungen bezogen ist, die in einer dielektrischen Ladungseinfangschicht beziehungsweise Ladungstrapschicht einer selbstleitenden Halbleiterschaltvorrichtung eingefangen sind.
    • 2C ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf eine leitende Ladungsspeicherschicht einer selbstleitenden Halbleiterschaltvorrichtung bezogen ist.
    • 2D ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das selbstleitenden Halbleiterschaltvorrichtungen betrifft, die eine Programmelektrode umfassen.
    • 3A ist eine schematische perspektivische Darstellung eines Teiles einer selbstleitenden Halbleiterschaltvorrichtung mit planaren Gatestrukturen.
    • 3B ist eine schematische perspektivische Darstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf selbstleitende Halbleiterschaltvorrichtungen mit Trench- beziehungsweise Grabengatestrukturen bezogen ist.
    • 3C ist eine schematische perspektivische Darstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf selbstleitende Halbleiterschaltvorrichtungen bezogen ist, die auf FinFET-(Fin-FeldeffektTransistor-)Zellen beruhen.
    • 4A ist ein schematisches Schaltungsdiagram einer elektronischen Schaltung einschließlich einer selbstleitenden Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel.
    • 4B ist ein schematisches Schaltungsdiagram einer elektronischen Schaltung einschließlich einer selbstleitenden Halbleiterschaltvorrichtung gemäß einem weiteren Ausführungsbeispiel, das auf Kaskodenschaltungen bezogen ist.
    • 5 ist ein schematisches Diagramm, das den Drainstrom ID als eine Funktion der Gate-Source-Spannung VGS und eine Steuerladung auf einem floatenden beziehungsweise potentialfreien Gate zeigt, um Effekte von Ausführungsbeispielen bezüglich selbstleitenden Halbleiterschaltvorrichtungen zu diskutieren.
    • 6 ist ein schematisches Diagramm, das eine Ladung auf einer floatenden beziehungsweise potentialfreien Gatestruktur als eine Funktion einer Ladezeit zeigt, um Effekte von Ausführungsbeispielen bezüglich selbstleitenden Halbleiterschaltvorrichtungen sowie entsättigbaren Halbleiterschaltvorrichtungen zu diskutieren.
    • 7A ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung zu veranschaulichen von Effekten von Ausführungsbeispielen bezüglich entsättigbaren Halbleiterschaltvorrichtungen.
    • 7B ist ein schematisches Zeitdiagram zum Veranschaulichen eines Betriebsmodus der Halbleiterschaltvorrichtung von 7A.
    • 8A ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf Ladungen bezogen ist, die in einer dielektrischen Ladungseinfangschicht einer entsättigbaren Halbleiterschaltvorrichtung eingefangen sind.
    • 8B ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf eine leitende Ladungsspeicherschicht einer entsättigbaren Halbleiterschaltvorrichtung bezogen ist.
    • 8C ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf entsättigbare Halbleiterschaltvorrichtungen einschließlich einer Programmelektrode bezogen ist.
    • 8D ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf eine geladene Schicht außerhalb eines Haupttrenches bezogen ist.
    • 8E ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf eine geladene Schicht bezogen ist, die aus eingebetteten Silizium-Nanokristalliten gebildet ist.
    • 8F ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf eine kombinierte Hilfs/Transistorzelle bezogen ist.
    • 9A ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf einen entsättigbaren IGBT bezogen ist.
    • 9B ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf einen entsättigbaren IGFET bezogen ist.
    • 10A ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf ein Layout beziehungsweise eine Gestaltung mit Paaren von Transistorzellen und Paaren von Hilfszellen, getrennt durch Feldelektroden, bezogen ist.
    • 10B ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf ein Layout mit Paaren von spiegelinvertierten Hilfszellen und Paaren von spiegelinvertierten Transistorzellen bezogen ist.
    • 10C ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung gemäß einem Ausführungsbeispiel, das auf ein Layout mit asymmetrischen Steuerstrukturen bezogen ist.
    • 11 ist eine schematische Schnittdarstellung eines Teiles einer Halbleiterschaltvorrichtung mit planaren Steuerstrukturen.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsbeispiele gezeigt sind, in denen die Erfindung ausgeführt werden kann. Es ist zu verstehen, dass andere Ausführungsbeispiele verwendet und strukturelle oder logische Änderungen gemacht werden können, ohne von dem Bereich der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für ein Ausführungsbeispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsbeispielen verwendet werden, um zu noch einem weiteren Ausführungsbeispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen einschließt. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Bereich der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Zur Klarheit sind die gleichen Elemente durch entsprechende Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch zusätzliche Elemente oder Merkmale nicht aus. Die unbestimmten und bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischen liegende Elemente, die für eine Signalübertragung geeignet sind, zwischen den „elektrisch gekoppelten“ Elementen vorgesehen sein können, beispielsweise Elemente, die steuerbar sind, um zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorzusehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ nächst dem Dotiertyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger ist als die Dotierungskonzentration eines „n“-Dotierungsbereiches, während ein „n+“-Dotierungsbereich eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsbereich. Dotierungsbereiche der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsbereiche die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bezieht sich auf eine Halbleiterschaltvorrichtung 500, die aktive Transistorzellen TC umfasst, beispielsweise einen IGFET (Feldeffekttransistor mit isoliertem Gate), wie einen MOSFET (Metall-Oxyd-Halbleiter-FET) in der üblichen Bedeutung einschließlich FETs mit Metallgates sowie FETs mit Nicht-Metallgates.
  • Die Halbleiterschaltvorrichtung 500 beruht auf einem Halbleiterkörper 100 aus einem einkristallinen Halbleitermaterial, wie Silizium (Si), Siliziumkarbid (SiC), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN), Galliumarsenid (GaAs) oder irgendeinem anderen AIIIBV-Halbleiter. Der Halbleiterkörper 100 hat eine erste Oberfläche 101, die angenähert planar sein kann oder die durch einen Ebene definiert sein kann, die durch coplanare Oberflächenabschnitte aufgespannt ist, sowie eine planare zweite Oberfläche 102 parallel zu der ersten Oberfläche 101. Eine Senkrechte zu der ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind horizontale Richtungen. In einer horizontalen Ebene kann der Halbleiterkörper 100 eine rechteckförmige Gestalt mit einer Randbeziehungsweise Kantenlänge in dem Bereich von einigen Millimeter haben oder kann scheibenförmig mit einem Durchmesser von einigen Zentimeter sein.
  • Der Halbleiterkörper 100 umfasst Sourcezonen 110 eines ersten Leitfähigkeitstyps, die direkt an die erste Oberfläche 101 angrenzen können. Die Sourcezonen 110 bilden erste pn-Übergänge pn1 mit Bodyzonen 115, die einen zweiten, komplementären Leitfähigkeitstyp haben. Ein erster Lastanschluss L1 ist elektrisch mit den Sourcezonen 110 und den Bodyzonen 115 verbunden. Die Bodyzonen 115 bilden zweite pn-Übergänge pn2 mit einer Drainkonstruktion 120 und trennen die Sourcezonen 110 von der Drainkonstruktion 120. Die Drainkonstruktion 120 ist elektrisch mit einem zweiten Lastanschluss L2 verbunden.
  • Die Drainkonstruktion 120 umfasst eine Driftzone 121 des ersten Leitfähigkeitstyps. Eine Dotierstoffkonzentration in der Driftzone 121 kann graduell oder in Stufen mit zunehmendem Abstand zu der ersten Oberfläche 101 wenigstens in Teilen ihrer vertikalen Ausdehnung zunehmen oder abnehmen. Gemäß anderen Ausführungsbeispielen kann die Dotierstoffkonzentration in der Driftzone 121 angenähert gleichförmig sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 121 kann zwischen 5E12 cm-3 und 5E17 cm-3, beispielsweise in einem Bereich von 5E13cm-3 bis 5E16 cm-3 sein. Die Drainkonstruktion 120 kann weitere dotierte Zonen von beiden Leitfähigkeitstypen umfassen, beispielsweise eine Superjunction- beziehungsweise Superübergangsstruktur, eine Feldstoppschicht, Barrierezonen, gegendotierte Inseln und/oder eine stark dotierte Kontaktschicht, deren Dotierstoffkonzentration ausreichend hoch ist, um einen ohmschen Kontakt mit einem direkt an die zweite Oberfläche 102 angrenzenden Metall zu bilden.
  • Steuerstrukturen 400 grenzen direkt an die Bodyzonen 115 an. Wenigstens eine Steuerstruktur 400 umfasst eine Steuerelektrode 420 und eine Ladungsspeicherstruktur 410.
  • Die Steuerelektrode 420 kann elektrisch mit einem Gateanschluss G der Halbleitervorrichtung 500 gekoppelt oder verbunden sein. Die Steuerelektrode 420 kann eine stark dotierte polykristalline Siliziumschicht oder ein Metall, beispielsweise ein Metallsilizid enthaltende Schicht umfassen oder aus einer solchen bestehen oder eine Schicht aufweisen beziehungsweise aus einer Schicht bestehen, die Tantal, Tantalnitrid, Titan, Titannitrid oder Wolfram enthält beziehungsweise aus diesen besteht. Die Steuerelektrode 420 ist kapazitiv mit den Bodyzonen 115 so gekoppelt, dass in Kanalteilen 115x der Bodyzonen 115 Inversionskanäle ein- und ausgeschaltet werden können, indem ein Potential verändert wird, das zwischen den Gateanschluss G und dem ersten Lastanschluss L1 liegt. Durch die Inversionskanäle fließt ein Laststrom zwischen den ersten und zweiten Lastanschlüssen L1, L2 in einem Ein-Zustand der Halbleitervorrichtung 500. Steuerdielektrika 430 können die Steuerelektroden 420 von weiteren Teilen des Halbleiterkörpers 100 so isolieren, dass die Steuerelektroden 420 vollständig von dem Halbleiterkörper 100 isoliert sind.
  • Die Ladungsspeicherstrukturen 410 sind sandwichartig zwischen den Bodyzonen 115 und den Steuerelektroden 420 vorgesehen und isolieren die Steuerelektroden 420 von den Bodyzonen 115. Eine vertikale Ausdehnung beziehungsweise Erstreckung der Ladungsspeicherstruktur 410 kann gleich sein wie oder größer als die vertikale Ausdehnung beziehungsweise Erstreckung der entsprechenden Bodyzone 115. Die Ladungsspeicherstruktur 410 enthält Ladungsträger eines Typs entsprechend dem Majoritätsladungsträgertyp in den Bodyzonen 115. Beispielsweise sind für p-Typ-Bodyzonen 115 die in der Ladungsspeicherstruktur 410 eingefangenen oder gespeicherten Ladungsträger Löcher. Die Menge in der Steuerladung 419 in der Ladungsspeicherstruktur 410 ist ausreichend hoch derart, dass ein Laststrom mit keiner zwischen dem Gate und ersten Lastanschlüssen G, L1 anliegenden Spannung VGS fließt.
  • In 1B zeigt die IL/VGS Kennlinie 441 den Laststrom IL als eine Funktion der Gate-Source-Spannung VGS, die zwischen den Gateanschluss G und dem ersten Lastanschluss L1 einer selbstsperrenden Halbleiterschalvorrichtung bei einer konstanten Drain-Source-Spannung VDS anliegt. Die selbstsperrende Vorrichtung beginnt einen Laststrom IL bei VGS=Vth1 zu leiten.
  • Die positive Steuerladung 419 in der Ladungsspeicherstruktur 410 der Halbleiterschaltvorrichtung 500 spannt die Steuerstrukturen 400 derart vor, dass die Halbleitervorrichtung 500 von 1A einen Laststrom IL selbst bei VGS=0 leitet, wie dies durch eine IL/VGS-Kennlinie 442 gezeigt ist. Ein negatives VGS niedriger als eine zweite Schwellenspannung Vth2 muss an die Steuerelektrode 420 gelegt werden, um die Halbleiterschaltvorrichtung 500 abzuschalten. Obwohl die interne Konfiguration der Halbleiterschaltvorrichtung 500 diejenige eines selbstsperrenden Anreicherungstransistors ist, verhält sich die Halbleiterschaltvorrichtung 500 wie ein selbstleitender Verarmungstransistor.
  • Gewöhnliche selbstleitende Halbleiterschaltvorrichtungen mit einem Kanalteil des gleichen Leitfähigkeitstyps wie die Sourcezonen zwischen den Sourcezonen und der Drainkonstruktion haben eine geringere maximale Kanalträgerdichte als selbstsperrende Vorrichtungen mit einer komplementär dotierten Bodyzone, die die Sourcezone von der Drainkonstruktion trennt. Dagegen sieht die Halbleiterschaltvorrichtung 500 von 1A und 1B eine selbstleitende Kennlinie vor, die von der höheren maximalen Kanalträgerdichte von selbstsperrenden Designs beziehungsweise Gestaltungen mit den Bodyzonen 115 profitiert, welche einen Leitfähigkeitstyp entgegengesetzt zu demjenigen der Sourcezonen 110 haben.
  • 2A bis 2D beziehen sich auf Einzelheiten der Ladungsspeicherstruktur 410. Eine erste Lastelektrode 310, die elektrisch mit den Source- und Bodyzonen 110, 115 verbunden ist, kann elektrisch mit dem ersten Lastanschluss L1 verbunden oder gekoppelt sein. Die erste Lastelektrode 310 kann die Sourceelektrode eines IGFET sein und kann als Hauptbestandteil beziehungsweise Hauptbestandteile Aluminium (Al), Kupfer (Cu) oder Legierungen von Aluminium oder Kupfer, beispielsweise Al-Si, AlCu oder AlSiCu enthalten oder aus diesen bestehen. Gemäß anderen Ausführungsbeispielen kann die erste Lastelektrode 310 als Hauptbestandteil beziehungsweise Hauptbestandteile Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Vanadium (V), Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd) enthalten. Beispielsweise kann die erste Lastelektrode 310 zwei oder mehr Unterschichten umfassen, beispielsweise ein Silizid, ein leitendes Nitrid und/oder eine Metalllegierung.
  • Eine dielektrische Struktur 210 kann die erste Lastelektrode 310 von der Steuerelektrode 420 isolieren. Die dielektrische Struktur 210 kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, dotiertem oder undotiertem Siliziumglas, beispielsweise BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) umfassen.
  • Kontaktstrukturen 315 können sich durch Öffnungen der dielektrischen Struktur 210 erstrecken und können elektrisch die erste Lastelektrode 310 mit den Sourcezonen 110 und den Bodyzonen 115 verbinden. Die Bodyzonen 115 können stark dotierte Kontaktteile 115a umfassen, um einen ohmschen Kontakt zwischen den Kontaktstrukturen 315 und den Bodyzonen 115 zu gewährleisten.
  • In 2A ist die Ladungsspeicherstruktur 410 ein Teil des Steuerdielektrikums 430, das die betreffende Steuerelektrode 420 von umgebenden Teilen des Halbleiterkörpers 100 trennt. Die Ladungsspeicherstruktur 410 kann Fremdstoffatome, wie Cäsium-(Cs-)Atome längs der Zwischenfläche zwischen dem Steuerdielektrikum 430 und der Bodyzone 115 umfassen. Die Cäsiumatome können die Basis von positiven Ladungen sein, die in molekularen Schichten des an die Bodyzonen 115 angrenzenden Steuerdielektrikums 430 gelegen sind. Die Fremdstoffatome können während der Bildung des Steuerdielektrikums 430 abgeschieden beziehungsweise aufgetragen werden.
  • Eine Flächenträgerdichte der Steuerladung ist gleich wie oder größer als eine Trägerdichte, die durch Integrieren der Nettodotierstoffkonzentration in den Bodyzonen 115 in horizontalen Schnittebenen erhalten ist. Gemäß einem Ausführungsbeispiel ist ein Absolutwert der Flächenträgerdichte wenigstens 1E11 cm-2, das heißt wenigstens 1E12 cm-2 oder wenigstens 1E13 cm-2. Für Halbleiterkörper 100 aus einkristallinen Silizium kann die Flächenträgerdichte zwischen 1E12 cm-2 und 2E12 cm-2 sein, für Halbleiter mit weitem Bandabstand wie SiC oder GaN kann die Flächenträgerdichte zwischen 1E12 cm-2 und 2E13 cm-2 sein.
  • Die positive Steuerladung 419 induziert negative Ladungen in einen Kanalteil 115x der Bodyzonen 115 derart, dass bei VGS=0 ein Elektronenkanal die Sourcezone110 mit der Drainkonstruktion 120 verbindet. Ein Anlegen eines ausreichend negativen VGS kompensiert die Steuerladung 419, und die jeweilige Transistorzelle TC sperrt.
  • In 2B umfasst die Ladungsspeicherstruktur 410 eine Ladungsspeicherschicht 415, ein erstes Dielektrikum 411, das die Ladungsspeicherschicht 415 von der Bodyzone 115 trennt, und ein zweites Dielektrikum 412, das die Ladungsspeicherschicht 415 von der Steuerelektrode 420 trennt. Gemäß einem Ausführungsbeispiel ist die Ladungsspeicherschicht 415 eine dielektrische Einfangschicht, die auf einer Siliziumnitridschicht beruht. Die ersten und zweiten dielektrischen Schichten 411, 412 können Siliziumoxydschichten sein.
  • Die Steuerladung 419 ist auf der Ladungsträgerschicht 415 eingefangen. Die Ladungsträgerschicht 415 kann in einem Programmschritt geladen werden, der ein Fowler-Nordheim-Tunneln oder eine heiße Lochinjektion verwendet.
  • Beispielsweise kann eine Programmspannung zwischen dem Gateanschluss G und dem ersten Lastanschluss L1 derart angelegt werden, dass Löcher direkt von entweder der Steuerelektrode 420 oder der Bodyzone 115 zu der Ladungsspeicherschicht tunneln können. Gemäß einem anderen Ausführungsbeispiel kann eine erste Programmspannung zwischen die ersten und zweiten Lastanschlüsse L1, L2 derart angelegt werden, dass Löcher in der Bodyzone 115 und/oder in der Driftzone 121 in einer vertikalen Richtung beschleunigt werden und ein zusätzliches elektrisches Feld, das zwischen den Bodyzonen 115 und/oder der Driftzone 121 und den Steuerelektroden 420 anliegt, die beschleunigten Löcher derart ablenkt, dass sie die Ladungsspeicherschicht 415 erreichen.
  • In 2C ist die Ladungsspeicherschicht 415 eine leitende Ladungsspeicherschicht oder ein „Floating Gate“ beziehungsweise ein potentialfreies Gate. Ein erstes Dielektrikum 411 trennt die Ladungsspeicherschicht 415 von den Bodyzonen 115, und ein zweites Dielektrikum 412 isoliert die Ladungsspeicherschicht 415 von der Steuerelektrode 420.
  • Die Ladungsspeicherschicht 415 kann ein stark dotiertes polykristallines Halbleitermaterial sein oder ein solches enthalten und kann mittels Fowler-Nordheim-Tunneln oder heißer Lochinjektion geladen werden, wie dies oben anhand von 2B beschrieben ist. Gemäß einem anderen Ausführungsbeispiel verbindet eine Verdrahtungsstruktur die Ladungsspeicherschichten 415 mit einem programmierenden Kissen beziehungsweise Pad 450, das auf oder in der endgültigen Halbleitschaltvorrichtung 500 gelegen sein kann. Gemäß einem weiteren Ausführungsbeispiel verbinden die Verdrahtungsstrukturen die leitenden Ladungsspeicherschichten 415 mit einander und zeitweise, während einer Herstellungsphase, mit einem programmierenden Pad 450 außerhalb der endgültigen Halbleitervorrichtung 500, beispielsweise in einem Kerfgebiet des Halbleiterwafers, von welchem der Halbleiterkörper 100 der Halbleiterschaltvorrichtung 500 erhalten ist. In einem nach Bildung der Transistorzellen TC durchgeführtem Programmschritt kann eine Ladungsquelle zeitweise mit dem programmierenden Pad 450 verbunden werden und die leitenden Ladungsspeicherschichten 415 aufladen. Dann wird die Halbleiterschaltvorrichtung 500 von einer Struktur einschließlich des programmierenden Pads 450 getrennt, und eine Unterbrechung der Verdrahtungsstruktur kann an der Vorrichtungsseite versiegelt werden. Als ein Ergebnis wird die Steuerladung 419 auf den vollständig isolierten leitenden Ladungsspeicherschichten 415 eingefangen.
  • Gemäß einem weiteren Ausführungsbeispiel ist das programmierende Pad 450 nicht direkt zugänglich, sondern dielektrisch von einer weiteren Elektrode isoliert. Der Programmschritt wird vorgenommen durch Anlegen einer Spannung an die weitere Elektrode und mittels eines Fowler-Nordheim-Tunnelns oder einer heißen Trägerinjektion über das weitere Dielektrikum, das das programmierende Pad 450 von der weiteren Elektrode isoliert. Das programmierende Pad 450 und die verbundenen Ladungsspeicherschichten 415 können beide vollständig isoliert sein.
  • In 2D umfasst die Ladungsspeicherschicht 415 eine dielektrische Ladungseinfangschicht oder eine leitende Ladungsspeicherschicht. Ein erstes Dielektrikum 411 trennt die Ladungsspeicherschicht 415 von der Bodyzone 115. Ein drittes Dielektrikum 413 trennt die Ladungsspeicherschicht 415 von einer Programmelektrode 418, und ein viertes Dielektrikum 414 kann die Programmelektrode 418 von der Steuerelektrode 420 trennen. Die Programmelektrode 418 kann elektrisch mit einem programmierenden Pad beziehungsweise Kissen 450 verbunden sein, das in der endgültigen Halbleiterschaltvorrichtung 500 gelegen sein kann. Gemäß einem anderen Ausführungsbeispiel ist die Programmelektrode 418 lediglich zeitweise mit dem programmierenden Pad 450 während einer programmierenden Phase verbunden. Sobald einmal programmiert ist, kann die Programmelektrode 418 während eines Betriebes der Halbleitervorrichtung floaten beziehungsweise potentialfrei sein, so dass ein an der Steuerelektrode 420 liegendes Potential in den Kanalteilen 115x der Bodyzonen 115 wirksam ist. Da die Ladungsspeicherschicht 415 von umgebenden leitenden Strukturen selbst während des Programmschrittes isoliert ist, tritt kein oder lediglich ein vernachlässigbares Lecken der gespeicherten Speicherladung auf.
  • In den 3A bis 3B umfasst die Drainkonstruktion 120 eine vergleichsweise niedrig dotierte Driftzone 121, eine stark dotierte Kontaktschicht 129, die direkt an die zweite Oberfläche 102 angrenzt, sowie eine Feldstoppschicht 128, die einen unipolaren Homoübergang mit der Driftzone 121 bildet. In einem Fall, in welchem der Halbleiterkörper 100 auf Silizium (Si) beruht, ist längs der zweiten Oberfläche 102 eine Dotierstoffkonzentration in einer n-Typ-Kontaktschicht 129 wenigstens 1E18 cm-3, beispielsweise wenigstens 5E19 cm-3. Eine mittlere Fremdstoffkonzentration in der Feldstoppschicht 128 kann wenigstens zweimal so hoch wie die mittlere Fremdstoffkonzentration in der Driftzone 121 und höchstens die Hälfte einer maximalen Fremdstoffkonzentration in der Kontaktschicht 129 sein.
  • Eine zweite Lastelektrode 320 kann direkt an die Kontaktschicht 129 längs der zweiten Oberfläche 102 angrenzen. Die zweite Lastelektrode 320 bildet einen zweiten Lastanschluss L2 oder ist elektrisch mit einem solchen verbunden. Die Materialien der zweiten Lastelektrode 320 können aus den gleichen Materialien gewählt sein, wie diese für die erste Lastelektrode 310 beschrieben sind. Die zweite Lastelektrode 320 kann die Drainelektrode eines IGFET sein.
  • Hinsichtlich weiterer Einzelheiten bezüglich der Steuerstrukturen 400, der dielektrischen Struktur 210 und der ersten Lastelektrode 310 wird auf die Erläuterungen zu den vorangehenden Figuren verwiesen.
  • In 3A sind die Steuerstrukturen 400 der Halbleitervorrichtung 500 als planare Strukturen längs der ersten Oberfläche 101 und außerhalb einer Kontur des Halbleiterkörpers 100 gebildet. Die Bodyzonen 115 können auf Wannen beruhen, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken. Die Sourcezonen 110 können Wannen sein, die sich von der ersten Oberfläche 101 in die Wannen der Bodyzonen 115 erstrecken.
  • Die Transistorzellen TC können Streifen sein, die sich längs einer ersten horizontalen Richtung erstrecken. Paare von streifenförmigen Transistorzellen TC können symmetrisch bezüglich einer Symmetrieebene angeordnet sein, die sich in der ersten horizontalen Richtung längs einer Longitudinalachse der Kontaktstruktur 315 erstreckt, die elektrisch die Source- und Bodyzonen 110, 115 von beiden Transistorzellen TC verbindet. Gemäß anderen Ausführungsbeispielen sind die streifenförmigen Transistorzellen TC mit der gleichen Orientierung bezüglich der ersten horizontalen Richtung angeordnet. Gemäß einem anderen Ausführungsbeispiel können die Transistorzellen TC in einem zweidimensionalen periodischen Muster, beispielsweise einem quadratischen oder einem hexagonalen periodischen Muster, angeordnet sein.
  • In 3B sind die Steuerstrukturen 400 als Trenchstrukturen gebildet, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 so erstrecken, dass Teile des Halbleiterkörpers 100 zwischen benachbarten Steuerstrukturen 400 Halbleitermesas 160 bilden. Eine vertikale Ausdehnung bzw. Erstreckung der Steuerstrukturen 400 kann gleich sein wie oder größer als eine gesamte vertikale Ausdehnung bzw. Erstreckung der Source- und Bodyzonen 110, 115, während pn-Übergänge zwischen Bodyzonen 115 und der Drainkonstruktion 120 angenähert mit einem vergrabenen Rand der Ladungsspeicherstruktur 410 fluchten. Die Steuerstrukturen 400 können weitere Teile umfassen, beispielsweise Feldelektroden 440, die von den Steuerelektroden 420 und dem Halbleiterkörper 100, also von beiden isoliert sind.
  • Die Bodyzonen 115 sind in den Halbleitermesas 160 in der horizontalen Projektion der Steuerelektroden 420 und der Ladungsspeicherstrukturen 410 gebildet.
  • Obwohl die in 3B gezeigte Struktur ähnlich zu der in 2B dargestellten Zellkonstruktion TC ist, können die Zellkonstruktionen TC, wie in den 2A, 2C oder 2D dargestellt, auch mit der in 3B gezeigten vertikalen Struktur gemäß Ausführungsbeispielen kombiniert werden.
  • In den Transistorzellen TC von 3C sind die Sourcezonen 110 und die Drainkonstruktion 120 längs einer ersten horizontalen Richtung angeordnet. Im Ein- bzw. Einschaltzustand der Halbleitervorrichtung 500 fließt ein Laststrom durch die Bodyzonen 115 längs der ersten horizontalen Richtung längs beiden Seitenwänden von Halbleiterrippen, die von Teilen des Halbleiterkörpers 100 zwischen benachbarten Steuerstrukturen 400 gebildet sind.
  • 4A bezieht sich auf eine elektronische Schaltung 510 einschließlich eines virtuellen Verarmungstransistors TD, der auf der Halbleiterschaltvorrichtung 500 der vorangehenden Figuren beruht, und eines Anreicherungstransistors TE in einer Kaskodenanordnung.
  • Im Folgenden wird der Betriebsmodus der elektronischen Schaltung 510 für einen n-Kanal-Anreicherungstransistor TE und einen virtuellen n-Kanal-Verarmungstransistor TD beschrieben, wobei der erste Leitfähigkeitstype der n-Typ ist. Äquivalente Überlegungen gelten für Ausführungsbeispiele mit p-Kanal-Anreicherungs- und Verarmungstransistoren.
  • Zum Schalten der elektronischen Schaltung 510 liegt ein positives Potential an einem Gateanschluss G. Das positive Potential induziert einen n-Typ-Inversionskanal durch Bodyzonen des Anreicherungstransistors TE, um dadurch ein an dem Sourceanschluss S liegendes Sourcepotential zu einer Drainelektrode de des Anreicherungstransistors TE zu schalten. Das Potential an der Drainelektrode de des Anreicherungstransistors unterscheidet sich lediglich geringfügig von dem Potential an dem Sourceanschluss S wegen eines fließenden Laststroms. Das gleiche Potential liegt an einem Gate gd des virtuellen Verarmungstransistors TD. Wenn ein an dem Gate gd liegendes Potential gleich zu dem Potential an der Sourceelektrode sd des virtuellen Verarmungstransistors ist, wird der virtuelle Verarmungstransistor TD leitend und schaltet das Drainpotential des Anreicherungstransistors TE zu der Drainelektrode dd des virtuellen Verarmungstransistors TD und zu dem Drainanschluss D der elektrischen Schaltung 510. Die Serienverbindung der zwei Transistoren TE und TD wird leitend und erlaubt es einem Laststrom, vom dem Drainanschluss D zu dem Sourceanschluss S zu fließen, was einen kleinen Spannungsabfall aufgrund des ohmschen Widerstandes der zwei Transistoren TE und TD verursacht.
  • Wenn das Potential an dem Gateanschluss G unter die Schwellenspannung des Anreicherungstransistors TE fällt, sperrt der Anreicherungstransistor TE, und das Drainpotential des Anreicherungstransistors TE nimmt ein positives Potential an, das über dem Drainanschluss D durch die Schaltungsumgebung angelegt ist. Da das Gate gd des virtuellen Verarmungstransistors TD auf das Sourcepotential bei S festgelegt ist, das niedriger als das Potential an der Drainelektrode de des Anreicherungstransistors TD ist, fällt das Gatepotential des virtuellen Verarmungstransistors TD unter dessen Schwellenspannung, und der virtuelle Verarmungstransistor TD ändert sich auch zu dem Sperrzustand. Eine zwischen S und D angelegte Sperrspannung ist unter den Drain-Source-Pfaden von beiden Transistoren TD, TE zerlegt.
  • Ein Ausnutzen der Halbleitervorrichtung 500 als virtuellen Verarmungstransistor erlaubt es, aus der höheren Kanalleitfähigkeit in dem virtuellen Verarmungstransistor TD verglichen mit wahren Verarmungstransistoren Vorteil zu ziehen. Die Transistoren TD, TE der elektronischen Schaltung 510 können die gleiche Halbleiterdie beziehungsweise den gleichen Halbleiterchip teilen oder können aus getrennten Halbleiterdies gebildet sein. Die Transistoren TD, TE können beispielsweise in einem Gehäuse oder auf einer PCB (gedruckte Schaltungsplatte) integriert sein.
  • 4B zeigt das Schaltungsdiagramm einer weiteren Halbleitervorrichtung 520 mit mehr als einem virtuellen Verarmungstransistor, nämlich virtuellen Verarmungstransistoren TD1, TD2, ..., TDn, die in einer Kaskodenkonfiguration einschließlich eines Anreicherungstransistors TE angeordnet sind. Ein Spannungsbegrenzungselement ZO, Z1, ..., Zn kann jeweils parallel zu jedem Transistor TE, TD1, TD2, ..., TDn angeordnet sein. Gemäß dem in 4B gezeigten Ausführungsbeispiel können die Spannungsbegrenzungselemente Zener-Dioden oder Avalanche-Dioden sein. Gemäß einem anderen Ausführungsbeispiel können die Spannungsbegrenzungselemente wenigstens teilweise durch die Transistorstrukturen TE, TD1, TD2, ..., TDn selbst realisiert sein.
  • Wenn die Transistoren TE, TD1, ..., TDn horizontal in einem Halbleiterkörper angeordnet sind, kann die Anzahl n von virtuellen Verarmungstransistoren TD einfach an die Anwendungserfordernisse angepasst werden, beispielsweise an die Zielsperrfähigkeit, derart, dass Vorrichtungen von verschiedenen Sperrfähigkeiten aufgrund des gleichen Layoutkernes ohne aufwändige Schleif- und Polierprozesse, die den Halbleiterkörper 100 dünnen, hergestellt werden können.
  • Gemäß einem anderen Ausführungsbeispiel können die Transistoren TE, TD1, TD2, ..., TDn als einzelne Dies beziehungsweise Chips mit einem vertikalen Stromfluss auf einem gemeinsamen Substrat wie einer gedruckten Schaltungsplatte oder einem keramischen Substrat realisiert und elektrisch in Reihenverbindung verbunden werden. Eine Bemessung auf die gewünschte Sperrspannung kann einfach mit der Anzahl von Transistoren TD1, TD2, ..., TDn in Reihenverbindung vorgenommen werden. Eine Bemessung auf die gewünschte Laststromfähigkeit kann einfach durch Bemessen des Gebietes jedes Transistors TE, TD1, TD2, ..., TDn und/oder durch paralleles Anordnen von zwei oder mehr Transistoren TEa, TEb, TD1a, TD1b, TD2a, TD2b, ..., TDna, TDnb in jedem Pegel beziehungsweise in jedem Niveau der Kaskodenschaltung vorgenommen werden.
  • 5 veranschaulicht schematisch ID/VGS-Kennlinien für verschiedene Mengen einer Steuerladung auf einem potentialfreien beziehungsweise floatenden Gate bezüglich eines n-FET-Designs mit einer nominellen Sperrspannung von 100V. Eine ID/VGS-Kennlinie 451 bezieht sich auf eine Ladungsdichte von 1E12 As cm-3, und eine ID/VGS-Kennlinie 452 bezieht sich auf eine Ladungsdichte von 1E13 As cm-2. Mit zunehmender positiver Steuerladung wird die Schwellenspannung Vth des n-FET zu mehr negativen Werten verschoben.
  • 6 zeigt Ladungsraten zum Laden eines floatenden Gates einer Halbleiterschaltvorrichtung. Eine Ladungsrate 461 bezieht sich auf eine erste Ladungsspannung zwischen der Steuerelektrode und den Bodyzonen, und eine Ladungsrate 462 bezieht sich auf eine zweite, negativere Ladungsspannung zwischen der Steuerelektrode und den Bodyzonen.
  • Bei der negativeren Ladungsspannung benötigt es um 10 µs, um das floatende Gate auf eine Ladungsdichte von 4E11 e/cm2 zu laden, wobei e die Elementarladung e=1,6E-19 As darstellt. Wie auf 6 ersehen werden kann, kann die Ladung auf dem floatenden Gate durch die angelegte Spannung und die Zeit gesteuert werden. Eine Zunahme der Zeit führt zu einem Sättigungseffekt, während die Ladungsspannung einen großen Einfluss auf die auf dem floatenden Gate gespeicherte Ladung hat.
  • Die 7A und 7B beziehen sich auf Halbleiterschaltvorrichtungen mit Transistorzellen TC zum Steuern eines Laststromes und mit Hilfszellen AC zum Steuern einer Ladungsträgerplasmadichte während eines Einschaltzustandes der Halbleitervorrichtung 500.
  • 7A zeigt einen Teil einer Halbleiterschaltvorrichtung 500, die ein IGBT, beispielsweise ein RB-IGBT (rückwärtssperrender IGBT), ein RC-IGBT (rückwärtsleitender IGBT) oder ein IGFET sein kann. Ein Halbleiterkörper 100 der Halbleitervorrichtung 500 ist aus einem einkristallinen Halbleitermaterial, beispielsweise Silizium (Si), Siliziumkarbid (SiC), Germanium (Ge), einem Silizium-Germanium-Kristall (SiGe), Galliumnitrid (GaN) oder Galliumarsenid (GaAs) vorgesehen.
  • Der Halbleiterkörper 100 hat eine erste Oberfläche 101, die angenähert planar sein kann oder die durch eine Ebene gegeben sein kann, die durch coplanare Oberflächenabschnitte aufgespannt ist, sowie eine hauptsächlich planare zweite Oberfläche 102 parallel zu der ersten Oberfläche 101.
  • In einer Ebene senkrecht zu der Schnittebene kann der Halbleiterkörper 100 eine rechteckförmige Gestalt mit einer Randlänge in dem Bereich von einigen Millimetern haben. Die Senkrechte zu der ersten Oberfläche 101 definiert eine vertikale Richtung, und Richtungen orthogonal zu der vertikalen Richtung sind horizontale Richtungen.
  • Transistorzellen TC steuern einen Laststrom zwischen einem ersten Lastanschluss L1 und einem zweiten Lastanschluss L2. Jede Transistorzelle TC umfasst eine Sourcezone 110, die einen ersten pn-Übergang pn1 mit einer Bodyzone 115 bildet. Die Bodyzonen 115 bilden zweite pn-Übergänge pn2 mit einer Drainkonstruktion 120 einschließlich einer Driftzone 121. Falls die Halbleitervorrichtung 500 ein IGFET ist, kann der zweite Lastanschluss L2 elektrisch mit der Driftzone 121 durch eine stark dotierte Kontaktschicht verbunden sein. Falls die Halbleitervorrichtung 500 ein IGBT ist, ist die zweite Lastelektrode L2 mit der Driftzone 121 durch den Drain-pn-Übergang pnz verbunden.
  • Die Source- und Driftzonen 110, 121 haben einen ersten Leitfähigkeitstyp, und die Bodyzonen 115 haben einen zweiten, komplementären Leitfähigkeitstyp. Für die veranschaulichten Ausführungsbeispiele ist der erste Leitfähigkeitstyp ein n-Typ, und der zweite Leitfähigkeitstyp ist ein p-Typ. Ähnliche Überlegungen, wie unten angegeben, gelten für Ausführungsbeispiele, bei denen der erste Leitfähigkeitstyp ein p-Typ ist, während der zweite Leitfähigkeitstyp ein n-Typ ist.
  • Eine Fremdstoffkonzentration in der Driftzone 121 kann graduell oder in Stufen mit zunehmendem Abstand zu der ersten Oberfläche 101 wenigstens in Teilen ihrer vertikalen Ausdehnung beziehungsweise Erstreckung zunehmen oder abnehmen. Gemäß anderen Ausführungsbeispielen kann die Fremdstoffkonzentration in der Driftzone 121 angenähert gleichmäßig sein. Eine mittlere Fremdstoffkonzentration in der Driftzone 121 kann zwischen 1E12 cm-3 und 1E15 cm-3, beispielweise in einem Bereich von 5E12 cm-3 bis 5E13 cm-3 sein.
  • Erste Steuerstrukturen oder Gatestrukturen 150 umfassen einen ersten Teil einer Steuerelektrode 420, die elektrisch mit einem Gateanschluss G der Halbleitervorrichtung 500 verbunden oder gekoppelt sein kann. Die ersten Steuerstrukturen 150 steuern einen Laststrom durch die Transistorzellen TC.
  • Die Halbleiterschaltvorrichtung 500 umfasst weiterhin Hilfszellen AC zum Entsättigen der Driftzone 121, bevor die Halbleiterschaltvorrichtung 500 von einem leitenden Modus zu einem sperrenden Modus schaltet. Jede Hilfszelle AC umfasst eine Ladungsträgertransferzone 118, die einen dritten pn-Übergang pn3 mit Entsättigungsteilen 121a der Driftzone 121 bildet. Die Ladungsträgertransferzonen 118 sind elektrisch mit dem ersten Lastanschluss L1 verbunden.
  • Gemäß einem Ausführungsbeispiel sind die Hilfszellen AC frei von Sourcezonen und bilden typischerweise nicht pn-Übergänge mit weiteren dotierten Zonen, die elektrisch mit dem ersten Lastanschluss L1 verbunden sind. Gemäß anderen Ausführungsbeispielen können die Hilfszellen auch Sourcezonen 110 umfassen. Die Body- und Ladungsträgertransferzonen 115, 118 können die gleichen lateralen und/oder vertikalen Ausdehnungen haben und können angenähert beziehungsweise ungefähr die gleiche Hauptnettofremdstoffkonzentration haben.
  • Zweite Steuerstrukturen 400 umfassen zweite Teile der Steuerelektrode 420. In einem Einschaltzustand der Transistorzellen TC induziert ein an der Steuerelektrode 420 liegendes geeignetes Potential n-Typ-Inversionskanäle in den Bodyzonen 115, wobei sich die Inversionskanäle von den Sourcezonen 110 zu der Driftzone 121 erstrecken. In einem Aus- beziehungsweise Ausschaltzustand der Hilfszellen AC verhindert ein an der Steuerelektrode 120 liegendes geeignetes Potential die Bildung von p-Typ-Inversionsschichten in den Entsättigungsteilen 121a, so dass keine Löcher von der Driftzone 121 zu dem ersten Lastanschluss L1 abgeführt werden.
  • Die zweiten Steuerstrukturen 400 umfassen geladene Schichten 415, die sandwichartig jeweils zwischen der Steuerelektrode 420 und den Entsättigungsteilen 121a vorgesehen sind. Eine geladene Schicht 415 enthält eine Steuerladung 419, die eine permanente negative Vorspannung zwischen der Steuerelektrode 420 und den Entsättigungsteilen 121a induziert. So lange eine zwischen dem Gateanschluss G und der ersten Lastelektrode L1 liegende Spannung VGS nicht eine Schwellenspannung VthAC der Hilfszellen AC überschreitet, induziert die Steuerladung 419 eine p-Typ-Inversionsschicht 121x in den Entsättigungsteilen 121a der Driftzone 121.
  • Die geladene Schicht 415 kann eine leitende Schicht sein, die aus einer stark dotierten polykristalline Schicht besteht oder eine solche umfasst. Gemäß einem Ausführungsbeispiel ist die geladene Schicht 415 eine dielektrische Fangschicht, beispielsweise eine Siliziumnitridschicht. Ein erstes Dielektrikum 411 kann die geladene Schicht 415 von den Entsättigungsteilen 121a trennen. Ein zweites Dielektrikum 412 kann die geladene Schicht 415 von der Steuerelektrode 420 der jeweiligen Steuerstruktur 400 trennen. Die ersten und zweiten Dielektrika 411, 412 können Siliziumoxydschichten, beispielsweise TEOS-(Tetraethyl-Orthosilikat-)Schichten sein, die aus der Abscheidung beziehungsweise Auftragung eines Siliziumoxids resultieren, das TEOS als Vorläufermaterial verwendet. Die Steuerstrukturen 400 können weiterhin ein Trenndielektrikum 430 umfassen, das die Steuerelektrode 420 von weiteren Teilen des Halbleiterkörpers 100 trennt. Die Steuerelektrode 420 kann aus einem stark dotierten polykristallinen Siliziummaterial vorgesehen sein und kann Metall enthaltende Schichten umfassen. Die geladene Schicht 415 kann exklusiv sandwichartig jeweils zwischen der Steuerelektrode 420 und dem Entsättigungsteil 121a vorgesehen sein oder auch mit den Bodyzonen 115 überlappen.
  • Die Menge an auf der geladenen Schicht 415 eingefangener Ladung kann so gewählt sein, dass die Inversionsschichten 121x in den Entsättigungsteilen 121a der Driftzone 121 während des Einschaltzustandes der Halbleitervorrichtung 500 ein- und ausgeschaltet werden können, in welcher die Transistorzellen TC leitend und n-Typ-Inversionskanäle 118 durch die Bodyzonen 115 gebildet sind.
  • Jenseits von VthAC kompensiert VGS vollständig die negative Steuerladung 419 derart, dass keine Inversionsschichten 121x gebildet werden. Eine Ladungsträgerplasmadichte in der Driftzone 121 verbleibt unbeeinträchtigt. Unterhalb der Schwellenspannung VthAC der Hilfszellen AC kompensiert VGS nicht ausreichend die negative Steuerladung 419. Die unkompensierte negative Steuerladung 419 induziert p-Typ-Inversionsschichten 121x, durch die Löcher zu den ersten Lastanschluss L1 abgeführt werden. Die Ladungsträgerplasmadichte wird reduziert. Für Vth<VGS<VthAC ist die Halbleiterschaltvorrichtung 500 „ein“ und entsättigt. Für VGS<Vth ist die Halbleiterschaltvorrichtung 500 „aus“, wobei die p-Typ-Inversionsschichten 121x keinen oder lediglich einen marginalen negativen Einfluss auf die Sperrfähigkeiten haben.
  • Die Hilfszellen AC können sich von einem Nicht-Inversionszustand ohne p-Typ-Inversionsschichten 121x in der Driftzone 121 zu einem Inversionszustand mit p-Typ-Inversionsschichten 121x in der Driftzone 121 ändern, ohne den Betrieb der Transistorzellen TC zu beeinträchtigen.
  • Gemäß dem dargestellten Ausführungsbeispiel, das sich auf n-Kanal-IGBTs oder n-Kanal-IGFETs bezieht, ist die Schwellenspannung VthAC über der Schwelle Vth der Transistorzellen TC. Beispielsweise kann VthAC in einem Bereich von 10V bis 12V sein, und Vth kann in einem Bereich von 6V bis 8V sein.
  • Das Zeitdiagramm in 7B zeigt einen hohen Plasmadichtezustand oder Akkumulationszustand zwischen t0 und t1, wenn die Spannung des Gatesignales VGS über der Schwellenspannung Vth der Transistorzellen TC und der Schwellenspannung VthAC der Hilfszellen AC, also über beiden Schwellenspannungen ist. In einer Entsättigungsperiode zwischen t1 und t2 ist die Spannung VGS unter der Schwellenspannung VthAC der Hilfszellen AC, jedoch über der Schwellenspannung Vth der Transistorzellen TC. Die Transistorzellen TC verbleiben in dem Einschaltzustand, während p-Typ-Inversionsschichten um die Steuerstrukturen 180 der Hilfszellen AC die Driftzone 121 entsättigen. Zu t2 kann die Spannung des Gatesignales VGS direkt von einer Spannung zwischen den zwei Schwellenspannungen Vth, VthAC bis unter die Schwellenspannung Vth übergehen, um dadurch die Transistorzellen TC auszuschalten. Die Entsättigungsperiode reduziert die Ladung in der Driftzone 121 gerade bevor die Halbleiterschaltvorrichtung 500 von 7A ausgeschaltet wird. Die Entsättigung reduziert signifikant Schaltverluste.
  • Die Hilfszellen AC können als Entsättigungszellen betrieben werden, die aktiv Ladungsträger von der Driftzone 121 durch den ersten Lastanschluss L1 vor einem an den Gateanschluss G der Halbleiterschaltvorrichtung 500 gelegten Abschaltsignal abführen.
  • Die 8A bis 8E beziehen sich auf Einzelheiten der Hilfszellen AC einschließlich der geladenen Schicht 415. Eine erste Lastelektrode 310 kann elektrisch mit dem ersten Lastanschluss L1 verbunden oder gekoppelt sein. Die erste Lastelektrode 310 kann die Sourceelektrode eines n-IGFET oder die Emitterelektrode eines n-IGBT als Beispiel sein. Die erste Lastelektrode 310 kann als Hauptbestandteil beziehungsweise als Hauptbestandteile aus Aluminium (Al), Kupfer (Cu) oder Legierungen von Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu bestehen oder diese enthalten. Gemäß anderen Ausführungsbeispielen kann die erste Lastelektrode 310 als Hauptbestandteil beziehungsweise Hauptbestandteile Nickel (Ni), Titan (Ti), Wolfram (W), Tantal (Ta), Vanadium (V), Silber (Ag), Gold (Au), Platin (Pt) und/oder Palladium (Pd) enthalten. Beispielsweise kann die erste Lastelektrode 310 zwei oder mehr Unterschichten, beispielsweise ein Silizid, ein leitendes Nitrid und/oder eine Metalllegierung umfassen.
  • Eine dielektrische Struktur 210 kann die erste Lastelektrode 310 von der Steuerelektrode 420 isolieren, die elektrisch mit dem Gateanschluss G der Halbleitervorrichtung 500 gekoppelt oder verbunden sein kann. Die dielektrische Struktur 210 kann eine oder mehrere dielektrische Schichten aus Siliziumoxid, Siliziumnitrid, Siliziumoxynitrid, dotiertem oder undotiertem Siliziumglas, beispielsweise BSG (Borsilikatglas), PSG (Phosphorsilikatglas) oder BPSG (Borphosphorsilikatglas) umfassen.
  • Kontaktstrukturen 315 können sich durch Öffnungen der dielektrischen Struktur 210 erstrecken und können elektrisch die erste Lastelektrode 310 mit den Ladungstransferzonen 118 verbinden und können elektrisch die erste Lastelektrode 310 mit den Ladungsträgertransferzonen 118 verbinden. Die Ladungsträgertransferzonen 118 können stark dotierte Kontaktteile 118a umfassen, die einen ohmschen Kontakt zwischen den Kontaktstruktur 315 und den Ladungsträgertransferzonen 118 gewährleisten.
  • Die Halbleitervorrichtung 500 von 8A umfasst weiterhin eine Barrierezone 125, die einen Teil der Drainkonstruktion 120 bildet. Die Barrierezone 125 kann innerhalb der Ladungsträgertransferzone 118 und unter einem Abstand zu den Entsättigungsteilen 121a der Driftzone 121 gebildet sein. Gemäß anderen Ausführungsbeispielen kann die Barrierezone 125 innerhalb der Driftzone 121 unter einem Abstand zu der Ladungsträgertransferzone 118 gebildet sein. Gemäß dem dargestellten Ausführungsbeispiel ist die Barrierezone 125 längs der Zwischenfläche zwischen der Ladungsträgertransferzone 118 und den Entsättigungsteilen 121a der Driftzone 121 gebildet. Die Barrierezone 125 vergrößert eine Potentialbarriere für Löcher in einem Einschaltzustand der Halbleitervorrichtung 500, so dass weniger Ladungsträger aus einem Ladungsträgerplasma in die Driftzone 121 in dem Einschaltzustand der Halbleitervorrichtung 500 lecken.
  • Die geladene Schicht 415 erstreckt sich wenigstens längs der Barrierezone 125 derart, dass wenigstens die durch die Barrierezone 125 gebildete Potentialbarriere in dem Entsättigungsmodus der Halbleitervorrichtung 500 überbrückt ist. Die geladene Schicht 415 kann sich weiterhin längs wenigstens Teilen der Driftzone 121 und/oder der Ladungsträgertransferzone 118 erstrecken. Die geladene Schicht 415 kann eine dielektrische Fangschicht sein, die auf einer Siliziumnitridschicht beruht. Die ersten und zweiten dielektrischen Schichten 411, 412 können Siliziumoxydschichten sein. Die Steuerladung 419 wird auf der geladenen Schicht 415 eingefangen, die in einem Programmschritt geladen werden kann, der ein Fowler-Nordheim-Tunneln oder eine Heißelektroneninjektion als Beispiel verwendet.
  • Beispielsweise kann eine Programmspannung zwischen dem Gateanschluss G und dem ersten Lastanschluss L1 so gelegt werden, dass Elektronen direkt von entweder der Steuerelektrode 420 oder dem Halbleiterkörper 100 auf die geladene Schicht 415 tunneln können. Gemäß einem anderen Ausführungsbeispiel kann eine erste Programmspannung zwischen den ersten und zweiten Lastanschlüssen L1, L2 so gelegt werden, dass Elektronen in der Ladungsträgertransferzone 118 zwischen der ersten Elektrode 310 und den Entsättigungsteilen 121a der Driftzone 121 beschleunigt werden, und eine zweite Programmspannung kann an die Steuerelektrode 420 gelegt werden, um die beschleunigten Elektronen derart abzulenken, dass sie die geladene Schicht 415 erreichen. Das eine Dielektrikum der ersten und zweiten Dielektrika 411, 412, durch welches die Elektronen die geladene Schicht 415 erreichen, ist als das Tunneldielektrikum wirksam. Das Tunneldielektrikum kann dünner sein als das Gatedielektrikum in den Transistorzellen TC derart, dass ein Tunneln gesteuert werden kann, um lediglich in den Hilfszellen AC stattzufinden.
  • Die Halbleitervorrichtung 500 von 8B umfasst eine geladene Schicht 415, die auf einer leitenden Ladungsspeicherschicht beruht. Ein erstes Dielektrikum 411 trennt die geladene Schicht 415 von dem Halbleiterkörper 100, und ein zweites Dielektrikum 412 isoliert die geladene Schicht 415 von der Steuerelektrode 420.
  • Die geladene Schicht 415 kann ein stark dotiertes polykristallines Halbleitermaterial sein oder ein solches enthalten und kann mittels eines Fowler-Nordheim-Tunnelns, eine Heißelektroneninjektion, wie oben anhand 8A beschrieben, geladen sein.
  • Gemäß einem anderen Ausführungsbeispiel kann eine Verdrahtungsstruktur elektrisch die geladene Schichten 415 mit einem programmierenden bzw. Programmierpad bzw. -kissen 450 verbinden, das auf dem Halbleiterkörper 100 der endgültigen Halbleitschaltvorrichtung 500 gebildet sein kann. Gemäß einem weiteren Ausführungsbeispiel kann die Verdrahtungsstruktur die geladenen Schichten 415 mit einander und zeitweise, während einer Herstellungsphase, mit einem Programmierpad 450 außerhalb des Halbleiterkörpers 100 der endgültigen Halbleitervorrichtung 500 verbinden, beispielsweise in einem Kerfgebiet eines Halbleiterwafers, von welchem die Halbleiterkörper 100 einer Vielzahl von identischen Halbleiterschaltvorrichtungen 500 erhalten werden. Nach Bildung der Transistorzellen TC verbindet zeitweise ein Programmschritt eine Ladungsquelle mit dem Programmierpad 450, bis die Steuerladung an die leitende geladene Schicht 415 angelegt ist. Dann wird die Halbleitervorrichtung 500 von der Struktur einschließlich des Programmierpads 450 getrennt, und eine Unterbrechung der Verdrahtungsstruktur zwischen der geladenen Schicht 415 und dem Programmierpad 450 kann auf der Vorrichtungsseite versiegelt werden. Als ein Ergebnis ist die Ladung auf der leitenden und vollständig isolierten geladenen Schicht 415 eingefangen.
  • In 8C umfasst die geladene Schicht 415 eine dielektrische Ladungseinfangschicht oder eine leitende Ladungsspeicherschicht, und ein erstes Dielektrikum 411 trennt die geladene Schicht 415 von dem Halbleiterkörper 100. Ein drittes Dielektrikum 413 trennt die geladene Schicht 415 von einer Programmelektrode 418, und ein viertes Dielektrikum 414 kann die Programmelektrode 418 von der Steuerelektrode 420 trennen. Die Programmelektrode 418 kann elektrisch mit einem Programmierpad 450 verbunden sein, das in der endgültigen Halbleiterschaltvorrichtung 500 oder außerhalb gelegen sein kann, wie dies oben beschrieben ist. Einmal programmiert kann die Programmelektrode 418 während des Betriebes der Halbleitervorrichtung 500 floaten beziehungsweise potentialfrei sein, so dass ein an der Steuerelektrode 420 gelegtes Potential auf Entsättigungsteilen 121a der Drainkonstruktion 120 wirksam ist. Da die geladene Schicht 415 von umgebenden leitenden Strukturen selbst während des Programmschrittes isoliert ist, leckt keine oder lediglich eine vernachlässigbare Menge an der gespeicherten Speicherladung 419 von der geladenen Schicht 415 während einer Betriebslebensdauer der Halbleiterschaltvorrichtung 500.
  • Hinsichtlich Steuerstrukturen, die sich von einer ersten Oberfläche 101 in einen Halbleiterkörper 100 einer Halbleitervorrichtung 500 erstrecken, können erste und zweite Dielektrika 411, 412 sowie die geladene Schicht 415 als Teile einer Haupttrenchstruktur realisiert werden, wobei die Haupttrenchstrukturen in einem regelmäßigen Muster angeordnet sind. Gemäß einem anderen Ausführungsbeispiel können wenigsten das erste Dielektrikum 411 und die geladene Schicht 415 außerhalb der Haupttrenchstrukturen gebildet werden. Beispielsweise können das erste Dielektrikum 411 und die geladene Schicht 415 in Sekundärtrenches gebildet werden, die zwischen Halbleitermesas gebildet sind, die die Ladungsträgertransferzonen 118 einerseits und die Haupttrenchstrukturen andererseits umfassen.
  • Gemäß 8D sind das erste Dielektrikum 411 und die geladene Schicht 415 in einer Sekundärtenchstruktur AT zwischen einer Halbleitermesa SM und einer Haupttrenchstruktur MT gebildet. Die Sekundärtrenchstruktur AT kann auf der Grundlage eines Sekundärtenches gebildet sein, der zwischen der Halbleitermesa SM und der endgültigen Haupttrenchstruktur MT gebildet ist.
  • Die Halbleitervorrichtung 500 von 8E umfasst eine geladene Schicht 415, die auf halbleitenden Nanokristalliten 416 beruht, die aus Silizium oder Germanium vorgesehen und in eine dielektrische Schicht, beispielsweise ein Halbleiteroxyd, wie eine Siliziumoxydschicht, eingebettet sind. Die auf Nanokristalliten 416 beruhende geladene Schicht 415 kann durch Einführen von Haupttrenches von der ersten Oberfläche 101 in den Halbleiterkörper 100 gebildet sein. Ein Halbleiteroxyd, beispielsweise ein Siliziumoxyd, wird auf einer freiliegenden Seitenwand der Halbleitermesa gebildet, um das erste Dielektrikum 411 und eine Substratschicht für die geladene Schicht 415 zu bilden. Dann kann Silizium und/oder Germanium in wenigsten einen Abschnitt der Halbleiteroxydschicht implantiert werden. Die implantierte Halbleiteroxydschicht wird ausgeheilt, beispielweise bei Temperaturen von wenigstens 1000° Celsius für wenigstens 10 Sekunden, um Nanokristallite 416 innerhalb der implantierten Teile des Halbleiteroxydes zu bilden. Gemäß einem anderen Ausführungsbeispiel kann eine Halbleiteroxydschicht, beispielsweise eine Silizium oder Germanium enthaltende Oxydschicht, bei einem hohen Gehalt an Germanium- und/oder Siliziumatomen aufgetragen beziehungsweise abgeschieden werden. Gemäß noch einem weiteren Ausführungsbeispiel kann eine nicht zusammenhängende polykristalline Silizium- oder Germaniumschicht aufgetragen werden. Nach Bilden der Silizium oder Germanium enthaltenden Schicht kann das zweite Dielektrikum 412, beispielsweise ein weiteres Halbleiteroxyd, wie ein Siliziumoxyd oder ein Germaniumoxyd, auf die Schicht mit dem hohen Gehalt an halbleitenden Material aufgetragen beziehungsweise abgeschieden werden. Die Schicht mit dem hohen Siliziumgehalt kann den vollständigen Haupttrench auskleiden. Gemäß anderen Ausführungsbeispielen kann zuerst ein Steuerdielektrikum 421 die Haupttrenches auskleiden, und ein erster Teil einer Steuerelektrode 420 wird in einem Bodenteil der Haupttrenches gebildet. Dann wird eine an Silizium reiche Schicht aufgetragen und durch einen weiteren Oxyd-Abstandshalter beziehungsweise -Spacer bedeckt, der das zweite Dielektrikum bildet.
  • 8F bezieht sich auf kombinierte Hilfs/Transistorzellen einschließlich einer Sourcezone 110, die elektrisch mit der ersten Lastelektrode 310 verbunden ist und einen pn-Übergang mit der Ladungsträgertransferzone 118 bildet, die auch als eine Bodyzone wirksam ist, durch welche ein Inversionskanal in dem Einschaltzustand der Halbleitervorrichtung 500 gebildet wird.
  • Die geladene Schicht 415 überlappt nicht mit der Ladungsträgertransferzone 118 und kann von der Ladungsträgertransferzone 118 längs der vertikalen Richtung beabstandet sein. Die Driftzone 121 kann direkt an die Ladungsträgertransferzone 118 angrenzen. Die Inversionsschicht 115x in der Driftzone 121 kann ein- und ausgeschaltet werden, während der Inversionskanal durch die Ladungsträgertransferzone 118 „ein“ verbleibt.
  • Die 9A und 9B beziehen sich auf vertikale Halbleiterschaltvorrichtungen, die auf dem Konzept der Halbleiterschaltvorrichtung 500 von 7A beruhen. Erste und zweite Lastelektroden 310, 320 sind auf entgegengesetzten Seiten des Halbleiterkörpers 100 angeordnet. Ein Mindestabstand zwischen den ersten und zweiten Oberflächen 101, 102 ist gewählt, um eine spezifische Spannungssperrfähigkeit der Halbleitervorrichtung 500 zu erzielen. Beispielsweise kann der Abstand zwischen den ersten und zweiten Oberflächen 101, 102 90 µm bis 110 µm für einen IGBT sein, der für eine Sperrspannung von etwa 1200 V ausgelegt ist. Andere Ausführungsbeispiele, die auf PT-IGBTs (Punch-through-IGBTs) oder IGBTs mit hohen Sperrfähigkeiten bezogen sind, können Halbleiterkörper 100 mit einer Dicke von einigen 100 µm vorsehen.
  • Die Drainkonstruktion 120 umfasst Barrierezonen 125, von denen einige oder alle sandwichartigen zwischen den Ladungsträgertransferzonen 118 und der Driftzone 121 vorgesehen sind. Die Barrierezonen 125 können pn-Übergänge mit den Ladungsträgertransferzonen 118 und unipolare Homoübergänge mit der Driftzone 121 bilden. Eine mittlere Fremdstoffkonzentration in den Barrierezonen 125 ist wenigstens zehnmal so hoch wie eine mittlere Fremdstoffkonzentration in der Driftzone 121. Gemäß einem Ausführungsbeispiel kann die mittlere Fremdstoffkonzentration in den Barrierezonen 125 von 1E16 cm-3 bis 1E18 cm-3, beispielsweise von 1E17 cm-3 bis 5E17 cm-3, reichen. Die Dotierstoffe der Barrierezonen 125 können Phosphor- (P-), Arsen-(As-), Selen- (Se-) und/oder Schwefel- (S-) Atome/Ionen sein.
  • Die Drainkonstruktion 120 des IGBT 530 von 9A umfasst weiterhin eine Kontaktschicht 129 des zweiten Leitfähigkeitstyps, die direkt an die zweite Lastelektrode 320 angrenzt. Die zweite Lastelektrode 320 kann einen Kollektoranschluss C, der den zweiten Lastanschluss bildet, bilden oder kann elektrisch mit einem solchen verbunden sein. Eine maximale Fremdstoffkonzentration für die p-Typ-Kontaktschicht 129 von 9A kann wenigstens 1E16 cm-3, beispielsweise wenigstens 5E17 cm-3 sein. Eine Feldstoppschicht 128 kann einen pn-Übergang mit der Kontaktschicht 129 und einen unipolaren Homoübergang mit der Driftzone 121 bilden. Eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 128 kann wenigstens fünfmal so hoch wie in der Driftzone 121 sein und höchstens ein Fünftel von derjenigen in der Kontaktschicht 129 betragen. Die Drainkonstruktion 120 kann weiterhin Fremdstoffzonen, beispielsweise floatende gegendotierte Inseln oder eine Superübergangstruktur beziehungsweise Superjunctionstruktur umfassen.
  • Leerzellen IC trennen Paare von Hilfszellen AC von Paaren von Transistorzellen TC. Die Hilfszellen AC von jedem Paar sind auf entgegengesetzten Seiten einer Steuerstruktur 400 gebildet, die sich von der ersten Oberfläche 101 in einen Halbleiterkörper 100 erstreckt. Ein Schichtstapel, der das erste Dielektrikum 411, die geladene Schicht 415 und das zweite Dielektrikum 412 umfasst, ist sandwichartig zwischen der Steuerelektrode 420 und den umgebenden Teilen des Halbleiterkörpers 100 vorgesehen. Die geladene Schicht 415 kann eine zusammenhängende Schicht sein, die auf allen Seiten der Steuerstruktur 400 einschließlich der Bodenspitze gebildet ist. Gemäß anderen Ausführungsbeispielen ist die geladene Schicht lediglich längs wenigstens der vertikalen Seitenwände gebildet und fehlt wenigsten in einem Bereich längs des Bodens der Steuerstruktur 400. Die Inversionsschichten 121x, die in Entsättigungsteilen 121a der Driftzone 121 durch die Steuerladung auf der geladenen Schicht 415 induziert sind, umschließen die Teile der zweiten Steuerstrukturen 400, die sich durch die Barrierezone 125 in die Driftzone 121 erstrecken. Eine, zwei, drei oder mehr Feldelektrodenstrukturen 170 können zwischen jeder Steuerstruktur 420, die den Hilfszellen AC zugewiesen ist, und Gatestrukturen 150, die den Transistorzellen TC zugewiesen sind, gebildet sein. Die Feldelektrodenstrukturen 170, die Gatestrukturen 150 sowie die zweiten Steuerstrukturen 400 können die gleiche vertikale Ausdehnung und/oder das gleiche laterale Querschnittsgebiet haben. Die Querschnittsgebiete von jeder der zweiten Steuerstrukturen 400, Gatestrukturen 150 und Feldelektrodenstrukturen 170 können Polygone, beispielsweise Quadrate oder Rechtecke mit oder ohne gerundete Ecken, Ovale, Kreise oder Ringe sein. Gemäß anderen Ausführungsbeispielen sind die Steuerstrukturen 400, die Feldelektrodenstrukturen 170 und die Gatestrukturen 150 streifenförmig und bilden ein regelmäßiges Streifenmuster.
  • Erste Teile der Steuerelektrode 420, enthalten in den Gatestrukturen 150, und zweite Teile der Steuerelektrode 420 in den zweiten Steuerstrukturen 400 sind elektrisch mit dem Gateanschluss G gekoppelt oder verbunden. Felddielektrika 171 trennen elektrisch eine Feldelektrode 175 von dem Halbleiterkörper 100. Die Feldelektroden 175 können floaten beziehungsweise potentialfrei sein oder können elektrisch mit dem Potential von einer der Lastelektroden verbunden sein. Beispielsweise können die Feldelektroden 175 elektrisch mit dem Emitteranschluss E verbunden sein.
  • Der IGFET 540 von 9B beruht auch auf dem Konzept der Halbleiterschaltvorrichtung 500 von 7A. Die geladene Schicht 415 wird längs der Seitenwände der Steuerstruktur 400 gebildet und fehlt in einem Bodenteil, um die Gate-Kollektor-Kapazität CGD zu reduzieren. Eine Kontaktschicht 129 des ersten Leitfähigkeitstyps ist als eine Drainschicht wirksam. Der erste Lastanschluss sieht einen Sourceanschluss S vor, und der zweite Lastanschluss sieht einen Drainanschluss D vor. Hinsichtlich weiterer Einzelheiten wird Bezug genommen auf die Beschreibung von 9A.
  • Gemäß dem in 10A veranschaulichten Ausführungsbeispiel wechseln zweite Steuerstrukturen 400 und Gatestrukturen 150 einander ab, wobei wenigstens eine, beispielsweise zwei, drei oder mehr Feldelektrodenstrukturen 170 zwischen benachbarten zweiten Steuer- und Gatestrukturen 400, 150 angeordnet sind.
  • Die Halbleitervorrichtung 510 von 10B beruht auf einem Layout beziehungsweise einer Gestaltung ohne Feldelektrodenstrukturen. Erste Halbleitermesas 160a mit Sourcezonen 110 wechseln mit zweiten Halbleitermesas 160b ohne Sourcezonen 110 ab. Geladene Schichten 415 sind lediglich längs der zweiten Halbleitermesas 160b gebildet. Zweite Steuerstrukturen 400 liegen einander an entgegengesetzten Seiten einer mittleren zweiten Halbleitermesa 160b gegenüber. Gatestrukturen 150 liegen einander auf entgegengesetzten Seiten von mittleren ersten Halbleitermesas 160a gegenüber. Zweite Steuerstrukturen 400 und Gatestrukturen 150 teilen die gleichen Haupttrenches.
  • 10C bezieht sich auf ein Ausführungsbeispiel, bei dem alle geladenen Schichten 415 auf der gleichen Seite von Haupttrenchstrukturen gebildet sind. Beispielsweise können nach Bilden der Haupttrenchstrukturen und der Steuerdielektrika Silizium- und/oder Germaniumatome unter einem zu der Senkrechten geneigten Implantationswinkel so implantiert werden, dass die mittleren Halbleitermesas 160 den Implantationsstrahl abschatten. Die Sourcezonen 110 werden lediglich in den Hälften der Halbleitermesas 160 gebildet, die von der Steuerstruktur 400 abgewandt sind und der jeweiligen Gatestruktur gegenüber liegen.
  • 11 bezieht sich auf ein Ausführungsbeispiel mit planaren zweiten Steuer- und Gatestrukturen 400, 150. Die laterale Ausdehnung der Ladungsträgertransferzonen 118 kann kleiner sein als diejenige der Bodyzonen 115, so dass die zweiten Steuerstrukturen 400 mit Teilen der Driftzone 121 überlappen.

Claims (22)

  1. Halbleitervorrichtung, umfassend: einen ersten Lastanschluss (L1), der elektrisch mit Sourcezonen (110) von Transistorzellen (TC) verbunden ist, wobei die Sourcezonen (110) erste pn-Übergänge (pn1) mit Bodyzonen (115) bilden, einen zweiten Lastanschluss (L2), der elektrisch mit einer Drainkonstruktion (120) verbunden ist, die zweite pn-Übergänge (pn2) mit den Bodyzonen (115) bildet, und Steuerstrukturen (400), die direkt an die Bodyzonen (115) angrenzen, wobei die Steuerstrukturen (400) eine Steuerelektrode (420) und Ladungsspeicherstrukturen (410) umfassen, die Steuerelektrode (420) gestaltet ist, um einen Laststrom durch die Bodyzonen (115) zu steuern, die Ladungsspeicherstrukturen (410) die Steuerelektrode (420) von den Bodyzonen (115) isolieren und eine Steuerladung (419) enthalten, die ausgeführt ist, um bei Abwesenheit einer Potentialdifferenz zwischen der Steuerelektrode (420) und dem ersten Lastanschluss (L1) Inversionskanäle in den Bodyzonen (115) zu induzieren, wobei die Bodyzonen (115) in Halbleitermesas (160) gebildet sind, die von Teilen eines Halbleiterkörpers (100) gebildet und voneinander durch die Steuerstrukturen (400) getrennt sind.
  2. Halbleitervorrichtung nach Anspruch 1, bei der die Ladungsspeicherstrukturen (410) sandwichartig zwischen der Steuerelektrode (420) und wenigsten den Bodyzonen (115) vorgesehen sind.
  3. Halbleitervorrichtung nach einem der Ansprüche 1 bis 2, bei der die Ladungsspeicherstrukturen (410) geladene Teile eines Steuerdielektrikums (430) sind, das die Steuerelektrode (420) von einem die Bodyzonen (115) umfassenden Halbleiterkörper (100) trennt.
  4. Halbleitervorrichtung nach einem der Ansprüche 1 bis 2, bei der die Ladungsspeicherstrukturen (410) Ladungsspeicherschichten (415), erste Dielektrika (411), die sandwichartig zwischen den Bodyzonen (115) und den Ladungsspeicherschichten (415) vorgesehen sind, und zweite Dielektrika (412), die sandwichartig zwischen den Ladungsspeicherschichten (415) und der Steuerelektrode (420) vorgesehen sind, umfassen.
  5. Halbleitervorrichtung nach Anspruch 4, bei der die Ladungsspeicherschichten (415) ein leitendes Material umfassen.
  6. Halbleitervorrichtung nach Anspruch 5, weiterhin umfassend: eine Verdrahtungsstruktur, die die Ladungsspeicherschichten (415) mit einem Programmierpad (450) verbindet.
  7. Halbleitervorrichtung nach Anspruch 4, bei der die Ladungsspeicherschichten (415) dielektrische Ladungseinfangsschichten umfassen.
  8. Halbleitervorrichtung nach einem der Ansprüche 4 bis 7, bei der das erste Dielektrikum (411) dicker ist als das zweite Dielektrikum (412).
  9. Halbleitervorrichtung nach einem der Ansprüche 4 bis 6, weiterhin umfassend: Programmelektroden (418), die sandwichartig zwischen der Steuerelektrode (420) und den Ladungsspeicherschichten (415) vorgesehen sind.
  10. Halbleitervorrichtung nach einem der Ansprüche 1 bis 9, bei der die geladene Schicht eine dielektrische Struktur ist, die halbleitende Nanokristallite einbettet.
  11. Halbleiterschaltvorrichtung, umfassend: Transistorzellen (TC), die Sourcezonen (110) umfassen, die erste pn-Übergänge (pn1) mit Bodyzonen (115) bilden, wobei die Bodyzonen (115) zweite pn-Übergänge (pn2) mit einer Drainkonstruktion (120) bilden, Hilfszellen (AC), die Ladungsträgertransferzonen (118) aufweisen, die dritte pn-Übergänge (pn3) mit Entsättigungsteilen (121a) der Drainkonstruktion (120) bilden, eine erste Steuerstruktur (150), die einen ersten Teil einer Steuerelektrode (420) aufweist und gestaltet ist, um einen Inversionskanal durch die Bodyzonen (115) in einem Einschaltzustand zu induzieren, eine zweite Steuerstruktur (400), die direkt an die Entsättigungsteile (121a) angrenzt, wobei die zweite Steuerstruktur (400) einen zweiten Teil der Steuerelektrode (420) und eine geladene Schicht (415) aufweist, die sandwichartig zwischen dem zweiten Teil der Steuerelektrode (400) und den Entsättigungsteilen (121a) vorgesehen ist und eine Steuerladung (419) enthält, die ausgelegt ist, um eine Inversionsschicht in den Entsättigungsteilen (121a) in dem Einschaltzustand zu induzieren.
  12. Halbleiterschaltvorrichtung nach Anspruch 11, bei der die Steuerladung (419) ausgebildet ist, um die Inversionsschicht in den Entsättigungsteilen (121a) bei einer ersten Gatespannung, die zwischen der Steuerelektrode (420) und den Sourcezonen (110) angelegt ist, in dem Einschaltzustand zu induzieren und, um keine Inversionsschicht in den Entsättigungsteilen (121a) bei einer zweiten Gatespannung, die zwischen der Steuerelektrode (420) und den Sourcezonen (110) angelegt ist, in dem Einschaltzustand zu induzieren.
  13. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 und 12, weiterhin umfassend: einen ersten Lastanschluss (L1), der elektrisch mit den Sourcezonen (110), den Bodyzonen (115) und den Ladungsträgertransferzonen (118) verbunden ist, und einen zweiten Lastanschluss (L2), der elektrisch mit der Drainkonstruktion (120) verbunden ist.
  14. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 13, bei der die Sourcezonen (110), die Bodyzonen (115) und die Ladungsträgertransferzonen (118) in Halbleitermesas (160) gebildet sind, die von Teilen eines Halbleiterkörpers (100) gebildet sind, und die Steuerstrukturen (150, 400) benachbarte einzelne Mesas der Halbleitermesas (160) trennen.
  15. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 14, weiterhin umfassend: ein erstes Dielektrikum (411), das sandwichartig zwischen dem Halbleiterkörper (100) und der geladenen Schicht (415) vorgesehen ist, und ein zweites Dielektrikum (412), das sandwichartig zwischen der geladenen Schicht (415) und der Steuerelektrode (420) vorgesehen ist.
  16. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 15, bei der die geladene Schicht (415) eine leitende Schicht ist.
  17. Halbleiterschaltvorrichtung nach Anspruch 16, weiterhin umfassend: eine Verdrahtungsstruktur, die die geladene Schicht (415) mit einem Programmierpad (450) verbindet.
  18. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 15, bei der die geladene Schicht (415) eine dielektrische Ladungseinfangschicht ist.
  19. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 15, bei der die ersten Dielektrika (411) dicker sind als die zweiten Dielektrika (412).
  20. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 19, bei der die Drainkonstruktion (120) Barrierezonen (125) und eine Driftzone (121) umfasst, wobei eine mittlere Nettodotierstoffkonzentration der Barrierezonen (125) wenigstens fünf Mal eine mittlere Nettodotierstoffkonzentration in der Driftzone (121) überschreitet und die Ladungsspeicherstruktur (415) sandwichartig zwischen der Steuerelektrode (420) und wenigstens einigen der Barrierezonen (125) vorgesehen ist.
  21. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 20, bei der die geladene Schicht (415) eine dielektrische Struktur ist, die halbleitende Nanokristallite (416) einbettet.
  22. Halbleiterschaltvorrichtung nach einem der Ansprüche 11 bis 21, bei der die Hilfszellen (AC) frei beziehungsweise leer von dotierten Zonen sind, die beide elektrisch mit dem ersten Lastanschluss (L1) verbunden sind und pn-Übergänge mit den Ladungsträgertransferzonen (118) bilden.
DE102014111981.9A 2014-08-21 2014-08-21 Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur Active DE102014111981B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014111981.9A DE102014111981B4 (de) 2014-08-21 2014-08-21 Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
US14/814,758 US9543398B2 (en) 2014-08-21 2015-07-31 Semiconductor switching device including charge storage structure
CN201510516306.7A CN105390545B (zh) 2014-08-21 2015-08-21 包含电荷存储结构的半导体开关器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014111981.9A DE102014111981B4 (de) 2014-08-21 2014-08-21 Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur

Publications (2)

Publication Number Publication Date
DE102014111981A1 DE102014111981A1 (de) 2016-02-25
DE102014111981B4 true DE102014111981B4 (de) 2020-08-13

Family

ID=55273709

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014111981.9A Active DE102014111981B4 (de) 2014-08-21 2014-08-21 Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur

Country Status (3)

Country Link
US (1) US9543398B2 (de)
CN (1) CN105390545B (de)
DE (1) DE102014111981B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016111127A1 (de) * 2016-06-17 2017-12-21 Infineon Technologies Ag Elektrische Baugruppe, die eine bipolare Transistorvorrichtung mit isoliertem Gate und eine Transistorvorrichtung mit breiter Bandlücke enthält
JP6820811B2 (ja) 2017-08-08 2021-01-27 三菱電機株式会社 半導体装置および電力変換装置
DE102018130385A1 (de) * 2018-11-29 2020-06-04 Infineon Technologies Ag Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen
CN111458575B (zh) * 2020-04-17 2022-05-27 中国兵器工业火炸药工程与安全技术研究院 一种含能材料螺旋输送饱和静电电荷量自动检测装置
JP2022056498A (ja) * 2020-09-30 2022-04-11 三菱電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
US20030173619A1 (en) * 2002-03-15 2003-09-18 Martin Feldtkeller Circuit configuration and method for the switch-on/off control of a field-effect transistor
US6664587B2 (en) * 1996-02-28 2003-12-16 Sandisk Corporation EEPROM cell array structure with specific floating gate shape
US20040032762A1 (en) * 2002-08-13 2004-02-19 General Semiconductor Inc. DMOS device with a programmable threshold voltage
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6664587B2 (en) * 1996-02-28 2003-12-16 Sandisk Corporation EEPROM cell array structure with specific floating gate shape
DE10038177A1 (de) * 2000-08-04 2002-02-21 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterschaltelement mit zwei Steuerelektroden
US20030173619A1 (en) * 2002-03-15 2003-09-18 Martin Feldtkeller Circuit configuration and method for the switch-on/off control of a field-effect transistor
US20040032762A1 (en) * 2002-08-13 2004-02-19 General Semiconductor Inc. DMOS device with a programmable threshold voltage
DE102005052734B4 (de) * 2005-10-06 2012-02-23 Infineon Technologies Ag Halbleiterstruktur, Verfahren zum Betreiben einer Halbleiterstruktur und Verfahren zum Herstellen einer Halbleiterstruktur

Also Published As

Publication number Publication date
CN105390545B (zh) 2018-08-31
CN105390545A (zh) 2016-03-09
US9543398B2 (en) 2017-01-10
US20160056251A1 (en) 2016-02-25
DE102014111981A1 (de) 2016-02-25

Similar Documents

Publication Publication Date Title
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102013100683B4 (de) Integrierte Schaltung mit Feldeffekttransistorstrukturen mit Gate- und Feldelektroden und Verfahren zum Herstellen einer solchen integrierten Schaltung
DE102011052139B4 (de) Selbstsperrender Transistor, sperrendes Feldeffekttransistor-Halbleiterbauelement und Verfahren zur Bildung dafür, sowie Leistungshalbleiterbauelement und Verfahren zum Programmieren
DE102012206605B4 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102016101679B4 (de) Halbleitervorrichtung mit einem lateralen Transistor
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE102016101676B3 (de) Elektrische schaltung, die eine halbleitervorrichtung mit einem ersten transistor und einem zweiten transistor und eine steuerschaltung enthält
DE102014111981B4 (de) Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
DE102015108440B3 (de) Streifenförmige elektrodenstruktur einschliesslich eines hauptteiles mit einer feldelektrode und eines die elektrodenstruktur abschliessenden endteiles
DE102014109147A1 (de) Feldeffekthalbleiter-Bauelement sowie Verfahren zu dessen Betrieb und Herstellung
DE102015117862A1 (de) Halbleitervorrichtung mit FinFET-Zellen vom Anreicherungs- und Verarmungstyp
DE102014107295B4 (de) Halbleitervorrichtung, verfahren zum herstellen einer halbleitervorrichtung und integrierte schaltung
DE102016101909A1 (de) Schaltkreis und Halbleiterbauelement
DE102015108537B4 (de) Halbleitervorrichtung mit elektrostatischer Entladungsschutzstruktur
DE102014114836B4 (de) Halbleitervorrichtung
DE102015121497B4 (de) Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
DE102014111653A1 (de) Integrierte Schaltung mit ersten und zweiten Schaltvorrichtungen, Halbbrückenschaltung und Verfahren zur Herstellung
DE102015105016A1 (de) Halbleiterbauteil mit Kanalstopper und Verfahren zur Herstellung desselben
DE102014113557B4 (de) Halbleitervorrichtung mit variablem resistivem element
DE102016115822A1 (de) Halbleitervorrichtung mit einer struktur zum schutz gegen elektrostatische entladung
DE102012101217B4 (de) Normalerweise ausgeschaltete Halbleiterschalter und normalerweise ausgeschaltete JFETs
DE102014116773A1 (de) Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
DE102015108091A1 (de) Transistoranordnung mit Leistungstransistoren und spannungslimitierenden Bauteilen

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative