DE102018130385A1 - Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen - Google Patents

Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen Download PDF

Info

Publication number
DE102018130385A1
DE102018130385A1 DE102018130385.8A DE102018130385A DE102018130385A1 DE 102018130385 A1 DE102018130385 A1 DE 102018130385A1 DE 102018130385 A DE102018130385 A DE 102018130385A DE 102018130385 A1 DE102018130385 A1 DE 102018130385A1
Authority
DE
Germany
Prior art keywords
gate
silicon carbide
titanium
trench
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102018130385.8A
Other languages
English (en)
Inventor
Thomas Ralf Siemieniec
Thomas Aichinger
Iris Moder
Francisco Javier Santos Rodriguez
Hans-Joachim Schulze
Carsten von Koblinski
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018130385.8A priority Critical patent/DE102018130385A1/de
Priority to US16/693,909 priority patent/US11342433B2/en
Priority to CN201911202091.6A priority patent/CN111244164A/zh
Publication of DE102018130385A1 publication Critical patent/DE102018130385A1/de
Priority to US17/726,618 priority patent/US20220246745A1/en
Granted legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Ein Siliziumcarbid-Bauelement umfasst ein Siliziumcarbid-Substrat, umfassend eine Body-Region und eine Source-Region einer Transistorzelle. Ferner umfasst das Siliziumcarbid-Bauelement eine Titancarbid-Gate-Elektrode der Transistorzelle.

Description

  • Gebiet
  • Beispiele der Offenbarung beziehen sich auf Siliziumcarbid-Bauelemente und Halbleiterbauelemente. Weitere Beispiele beziehen sich auf Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Verfahren zum Bilden von Halbleiterbauelementen.
  • Hintergrund
  • Die Abmessungen von Graben-Leistungs-MOSFETs (Metall-Oxid-Halbleiter-FeldeffektTransistor) können zum Verbessern der elektrischen Performance und zum Senken der Kosten von Generation zu Generation reduziert werden, was sowohl durch bessere Lithographiesysteme als auch leistungsfähigere Werkzeuge mit einer verbesserten Prozesssteuerung ermöglicht werden kann. Die Reduzierung von geometrischen Abmessungen erfolgt möglicherweise nicht ohne Nebenwirkungen. Durch Reduzieren der Geometrien kann die Breite (und somit die Ausdehnung der Elektrode in lateraler Richtung) kontinuierlich reduziert werden. Beispielsweise wird Polykristallinsilizium (auch Polysilizium genannt) als Elektrodenmaterial verwendet, was unter einer bestimmten Schichtdicke aufgrund der kristallinen Struktur des Materials einen stark ansteigenden Flächenwiderstand aufweist. In einer Streifenzelle kann dies insbesondere auf die Feldplattenelektrode zutreffen, aber auch der Gate-Widerstand ist möglicherweise nicht bei Werten von < 1 Ohm, was für einige Anwendungen erwünscht sein kann. Einige Konzepte können anstatt Streifen individuelle Zellen verwenden, wobei die Feldplattenelektrode eine spaltenförmige Form (sogenannte Nadelform) aufweist und durch ein Umfangs-Gate umgeben ist. Während der Feldplattenwiderstand aufgrund seiner direkten Verbindung mit dem Source-Metall eher unkritisch sein kann, kann der Gate-Widerstand Schwierigkeiten bereiten, da der Gate-Graben zwischen den Säulen der Feldplattenelektrode angeordnet ist. Für Bauelemente bei Spannungsklassen bis ca. 120 V, können sehr schmale Gate-Breiten implementiert werden. Bei diesem Beispiel kann die effektive Breite der Gate-Elektrode geringer sein als 100 nm, was zu hohen Werten des verteilten Gate-Widerstands führen kann.
  • Zum Verbessern der elektrischen Performance und Senken der Kosten können analog zu den Silizium-Gegenstücken die geometrischen Abmessungen der Siliziumcarbid- (SiC-) Graben-Leistungs-MOSFETs weiter reduziert werden. Dies kann durch verbesserte Lithographiesysteme und leistungsfähigere Werkzeuge mit einer verbesserten Prozesssteuerung ermöglicht werden und/oder alternative Zellstrukturen können verwendet werden, die aufgrund ihres Zellentwurfs ein Minimieren der strukturellen Größen ermöglichen können.
  • Durch Reduzieren der Geometrien der Zelle kann die Breite (und somit die Ausdehnung der Elektrode in lateraler Richtung) der Gate-Elektrode ebenfalls kontinuierlich reduziert werden. Wie erwähnt, kann Polysilizium unter einer bestimmten Schichtdicke aufgrund der kristallinen Struktur des Materials einen stark ansteigenden Flächenwiderstand aufweisen. Der sich ergebende Gate-Widerstand kann zunehmende Schwierigkeiten verursachen. Einige Zellkonzepte können eine durchschnittliche Gate-Breite von ungefähr 1 µm aufweisen und können die Einführung von Gate-Fingern zumindest im Fall von großen Chipbereichen erfordern. Neben dem Anstieg des Gate-Widerstandes aufgrund der kleineren Querschnitte, kann ein zusätzlicher Anstieg aufgrund von Materialcharakteristika in Betracht gezogen werden.
  • Folglich kann es wünschenswert sein, den Widerstand der Gate-Elektroden und/oder Feldelektroden zu reduzieren.
  • Zusammenfassung
  • Ein Beispiel bezieht sich auf ein Siliziumcarbid-Bauelement, das ein Siliziumcarbid-Substrat umfasst, das eine Body-Region und eine Source-Region einer Transistorzelle umfasst. Ferner umfasst das Siliziumcarbid-Bauelement eine Titancarbid-Gate-Elektrode der Transistorzelle.
  • Einige Beispiele beziehen sich auf ein Halbleiterbauelement, das ein Halbleitersubstrat umfasst, das eine Body-Region und eine Source-Region einer Transistorzelle umfasst. Ferner umfasst das Halbleiterbauelement eine Titancarbid-Feldelektrode der Transistorzelle. Die Titancarbid-Feldelektrode ist mit einer Referenzspannungsmetallisierungsstruktur verbunden oder verbindbar ist, sodass eine Referenzspannung unabhängig von einer Gate-Spannung der Transistorzelle an die Titancarbid-Feldelektrode bereitstellbar ist.
  • Beispiele beziehen sich auf ein Verfahren zum Bilden eines Siliziumcarbid-Bauelements. Das Verfahren umfasst ein Bilden einer Body-Region einer Transistorzelle in einem Siliziumcarbid-Substrat und ein Bilden einer Source-Region der Transistorzelle in dem Siliziumcarbid-Substrat. Ferner umfasst das Verfahren ein Bilden einer Titancarbid-Gate-Elektrode der Transistorzelle.
  • Figurenliste
  • Nachfolgend werden einige Beispiele von Vorrichtungen und/oder Verfahren ausschließlich beispielhaft und Bezug nehmend auf die beiliegenden Figuren beschrieben, in denen gilt:
    • 1 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements;
    • 2 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements mit einem Kanal an einer Seite eines jeden Gate-Grabens;
    • 3 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements, umfassend eine vergrabene p-dotierte Region, die mit der Source-Metallisierung verbunden ist;
    • 4 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements, umfassend zusätzliche Titancarbid-Elektroden innerhalb der Gate-Gräben;
    • 5 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements;
    • 6 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements, umfassend eine Feldelektrode innerhalb des Gate-Grabens;
    • 7 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements, umfassend eine Feldelektrode innerhalb eines Feldelektrodengrabens;
    • 8 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Siliziumcarbid-Bauelements; und
    • 9 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements.
  • Detaillierte Beschreibung
  • Verschiedene Beispiele werden nun ausführlicher Bezug nehmend auf die beiliegenden Zeichnungen beschrieben, in denen einige Beispiele dargestellt sind. In den Figuren können die Stärken von Linien, Schichten und/oder Bereichen zur Verdeutlichung übertrieben sein.
  • Während sich weitere Beispiele für verschiedene Modifikationen und alternative Formen eignen, sind dementsprechend einige bestimmte Beispiele derselben in den Figuren gezeigt und werden nachfolgend ausführlich beschrieben. Allerdings beschränkt diese detaillierte Beschreibung weitere Beispiele nicht auf die beschriebenen bestimmten Formen. Weitere Beispiele können alle Modifikationen, Entsprechungen und Alternativen abdecken, die in den Schutzbereich der Offenbarung fallen. Gleiche oder ähnliche Bezugszeichen beziehen sich in der gesamten Beschreibung der Figuren auf gleiche oder ähnliche Elemente, die bei einem Vergleich miteinander identisch oder in modifizierter Form implementiert sein können, während sie die gleiche oder eine ähnliche Funktion bereitstellen.
  • Es versteht sich, dass, wenn ein Element als mit einem anderen Element „verbunden“ oder „gekoppelt“ bezeichnet wird, die Elemente direkt, oder über ein oder mehrere Zwischenelemente, verbunden oder gekoppelt sein können. Wenn zwei Elemente A und B unter Verwendung eines „oder“ kombiniert werden, ist dies so zu verstehen, dass alle möglichen Kombinationen offenbart sind, d. h. nur A, nur B sowie A und B, sofern dies nicht explizit oder implizit anderweitig definiert ist. Eine alternative Formulierung für die gleichen Kombinationen ist „zumindest eines von A und B“ oder „A und/oder B“. Das Gleiche gilt entsprechend für Kombinationen von mehr als zwei Elementen.
  • Die Terminologie, die hierin zu dem Zweck des Beschreibens bestimmter Beispiele verwendet wird, soll nicht begrenzend für weitere Beispiele sein. Wenn eine Singularform, z. B. „ein, eine“ und „der, die, das“ verwendet wird und die Verwendung nur eines einzelnen Elements weder explizit noch implizit als verpflichtend definiert ist, können weitere Beispiele auch Pluralelemente verwenden, um die gleiche Funktionalität zu implementieren. Wenn eine Funktion nachfolgend als unter Verwendung mehrerer Elemente implementiert beschrieben ist, können weitere Beispiele die gleiche Funktion unter Verwendung eines einzelnen Elements oder einer einzelnen Verarbeitungsentität implementieren. Es versteht sich weiterhin, dass die Begriffe „umfasst“, „umfassend“, „aufweist“ und/oder „aufweisend“ bei Gebrauch das Vorhandensein der angegebenen Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente und/oder Komponenten präzisieren, aber nicht das Vorhandensein oder das Hinzufügen eines oder mehrerer anderer Merkmale, Ganzzahlen, Schritte, Operationen, Prozesse, Elemente, Komponenten und/oder irgendeiner Gruppe derselben ausschließen.
  • Sofern nicht anderweitig definiert, werden alle Begriffe (einschließlich technischer und wissenschaftlicher Begriffe) hier in ihrer üblichen Bedeutung des Gebiets verwendet, zu dem die Beispiele gehören.
  • Einige Konzepte können Fingerstrukturen implementieren, die eine niederohmige Verbindung von den jeweiligen Grabenelektroden zu dem jeweiligen Potential bereitstellen. Auf diese Weise können sehr geringe Widerstände implementiert werden, was durch einen entsprechenden ansteigenden Verlust von aktiver Fläche aufgewogen werden kann. Dieser negative Einfluss kann höher sein, je geringer der Einschaltwiderstand pro Fläche (Ron x A) einer Technologie ist und könnte für Breiter-Bandabstand-Technologien wie SiC-MOSFETs unerwünscht sein.
  • Ein anderes Konzept kann das Silizidieren der Elektrodenoberfläche verwenden. Auf diese Weise kann eine Reduzierung des Gate-Widerstands erreicht werden. Jedoch kann das Silizidieren der Elektrodenoberfläche für SiC-MOSFET-Gate-Breiten in einem Bereich von einigen 100 nm schwierig sein.
  • Ein Polysilizium-Gate kann auch durch ein Metall-Gate ersetzt werden, was eine starke Reduzierung des verteilten Widerstandes verursachen kann. Ein Metall als Gate-Elektrode wird auf dem Gebiet der Logik verwendet, aber die Anforderungen auf dem Gebiet von Logik und Leistung können erheblich unterschiedlich sein.
  • Gemäß einem Konzept wird Wolfram verwendet zum Implementieren von Gate-Elektroden in dem Leistungsbereich, was die zusätzliche Verwendung einer Titannitrid- (TiN-) Barriere zu der Gate-Isolierschicht (z. B. Gateoxid) erfordern kann. Da die Abscheidung der TiN-Barriere unter Verwendung aggressiver Chemie (z. B. Chlor) ausgeführt werden kann, ist es möglicherweise erforderlich, dass das verwendete Oxid von sehr guter Qualität sein muss. Ansonsten können Beschädigungen an dem Oxid auftreten, was die Lebensdauer reduzieren und die Durchbruchfeldstärke negativ beeinflussen kann, was im Fall von SiC-MOSFETs eine stärkere Abschirmung einer Gate-Isolierschicht und somit eine verminderte Gesamtperformance erfordern kann. Wenn ein Oxid als Gate-Isolierschicht verwendet wird, kann die Verwendung von aufgewachsenen Oxiden in einer trockenen Atmosphäre bei hohen Temperaturen oder alternativ die Verwendung von abgeschiedenen Oxiden, die bei sehr hohen Temperaturen verdichtet und/oder nachoxidiert werden, notwendig sein. Beispielsweise kann das Verdichten bei 1150 °C und die Nachoxidation bei 1100 °C erfolgen, um die Qualität der Gate-Isolierschicht zu verbessern.
  • Dies kann bei Verwendung in SiC-MOSFET Probleme verursachen. Das Verdichten des abgeschiedenen Tetraethylorthosilicatoxid kann für die Sättigung von Grenzflächenzuständen bei hohen Temperaturen in einem Bereich zwischen 1100 °C - 1250 °C in einer Stickstoffmonoxid- (NO-) Atmosphäre stattfinden. Das Tempern kann eine Verdichtung des abgeschiedenen Tetraethylorthosilicat neben der Sättigung von Grenzflächenzuständen (durch NO) verursachen. Die Verdichtung kann die intrinsischen Eigenschaften des Oxids verbessern und kann weniger Defekte in dem Oxid ermöglichen. Die Verdichtung kann auch für Siliziumbauelemente verwendet werden. Die exakten Prozessparameter können für gute Grenzflächencharakteristika ausgewählt werden und sind möglicherweise als Barriere für ein Wolfram-Gate für nachfolgende Prozessschritte in einer aggressiven Atmosphäre wie bei einer TiN-Abscheidung unzureichend. Ein nachfolgendes Verdichten bei den angezeigten hohen Temperaturen kann bereits zu einer Grenzflächenentpassivierung führen, und kann somit zu einer Verschlechterung der Komponentencharakteristika führen. Das Verdichten in Sauerstoff bei Temperaturen über 800 °C kann zu einer Grenzflächenentpassivierung führen. Ein 100 % inertes Tempern (z. B. in N2) nach der Grenzflächenpassivierung kann zu einer Verschiebung betreffend die Schwellenspannung führen, beeinflusst aber möglicherweise die Grenzflächencharakteristika zumindest bei kurzen Temperzeiten und Temperaturen ≤ 1000 °C nicht wesentlich.
  • Das hohe Temperaturbudget kann Schwierigkeiten für hochgradig phosphor-dotierte Substrate (z. B. Niederspannungs-MOSFET für Betriebsspannungen <= 40 V) verursachen, und dies kann auch zu einem ausgeprägten Diffusionsschwanz für Siliziumbauelemente führen. Dies kann wiederum zu einem verschlechterten Ron x A und folglich insgesamt zu einer verschlechterten Gütezahl (FOMs, Figure of Merit) führen.
  • Es kann wünschenswert sein, ein Konzept für einen geringen Widerstand von Gate-Elektroden für SiC-Bauelemente und/oder Feldelektroden für Halbleiterbauelemente bereitzustellen.
  • 1 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements gemäß einem Ausführungsbeispiel. Das Siliziumcarbid-Bauelement 100 kann ein Siliziumcarbid- (SiC-) Substrat umfassen, umfassend eine Body-Region 110 und eine Source-Region 120 einer Transistorzelle. Ferner umfasst das Siliziumcarbid-Bauelement 100 eine Titancarbid- (TiC-) Gate-Elektrode 130 der Transistorzelle.
  • Durch Verwendung von Titancarbid als Material für die Gate-Elektrode kann der elektrische Widerstand der Gate-Elektrode im Vergleich zu einer Polysilizium-Gate-Elektrode erheblich reduziert werden. Auf diese Weise ist die Implementierung von Gate-Fingern zum öfteren Kontaktieren der Gates möglicherweise nicht notwendig, was den erforderlichen Die-Bereich reduzieren kann. Ferner kann die Homogenität des Schaltens von Transistorzellen verbessert werden und/oder Schaltverluste können reduziert werden, zum Beispiel für Bauelemente mit hohen Schaltfrequenzen. Ferner kann die Verwendung von Titancarbid für das Bearbeiten der Wafer aufgrund seiner hohen Schmelztemperatur vorteilhaft sein.
  • Die Source-Region 120 kann eine Dotierungsregion mit einem ersten Leitfähigkeitstyp sein und die Body-Region 110 kann eine Dotierungsregion mit einem zweiten Leitfähigkeitstyp sein. Die Body-Region 110 kann sich benachbart zu der Source-Region 120 befinden, sodass ein pn-Übergang zwischen der Body-Region 110 und der Source-Region 120 entsteht. Eine Dotierungsregion des ersten Leitfähigkeitstyps kann eine p-dotierte Region (z. B. verursacht durch ein Einbringen von Aluminiumionen oder Borionen) oder eine n-dotierte Region (z. B. verursacht durch ein Einbringen von Stickstoffionen oder Phosphorionen) sein. Folglich zeigt der zweite Leitfähigkeitstyp eine entgegengesetzte n-Dotierung oder p-Dotierung an. Anders ausgedrückt kann der erste Leitfähigkeitstyp eine n-Dotierung anzeigen und der zweite Leitfähigkeitstyp kann eine p-Dotierung anzeigen oder umgekehrt.
  • Beispielsweise umfasst die TiC-Gate-Elektrode 130 oder zumindest eine TiC-Schicht der TiC-Gate-Elektrode 130 TiC als Hauptmaterial. Die TiC-Gate-Elektrode 130 oder zumindest eine TiC-Schicht der TiC-Gate-Elektrode 130 kann zumindest 90 % (oder zumindest 95 % oder zumindest 99 %) TiC aufweisen. Beispielsweise kann die TiC-Gate-Elektrode 130 oder zumindest eine TiC-Schicht der TiC-Gate-Elektrode 130 nur TiC aufweisen, ausgenommen von Verunreinigungen und/oder Kontaminierungen mit keinem oder nur einem vernachlässigbaren Einfluss auf die elektrische Funktionalität. Beispielsweise kann die TiC-Gate-Elektrode 130 zumindest eine TiC-Schicht mit einer Dicke von zumindest 50 nm (oder zumindest 100 nm oder zumindest 200 nm) aufweisen. Die TiC-Gate-Elektrode 130 oder zumindest eine TiC-Schicht der TiC-Gate-Elektrode 130 kann sich benachbart zu und/oder direkt angrenzend an eine Gate-Isolierschicht der Transistorzelle befinden. Die Gate-Isolierschicht der Transistorzelle kann eine Oxidschicht (z. B. SiO2-Schicht) sein, die sich zwischen der Body-Region 120 und der TiC-Gate-Elektrode 130 befindet. Bei einigen Ausführungsbeispielen kann die Gate-Isolierschicht ein sogenanntes Hoch-κ-Dielektrikum aufweisen.
  • Die TiC-Gate-Elektrode 130 kann mit einer Gate-Kontaktstruktur, einer Gate-Metallisierungsstruktur, einer Gate-Verdrahtungsstruktur und/oder einer Gate-Anschlussfläche verbunden sein. Eine Gate-Spannung kann an die TiC-Gate-Elektrode 130 während des Betriebs des Siliziumcarbid-Bauelements 100 angelegt sein, um einen Stromfluss durch eine Kanalregion der Body-Region 120 zu steuern.
  • Die TiC-Gate-Elektrode 130 kann eine planare Gate-Elektrode sein. Eine planare Elektrode kann zum Beispiel auf einer Vorderseitenoberfläche des Siliziumcarbid-Substrats positioniert sein. Alternativ kann sich die TiC-Gate-Elektrode 130 in einem Gate-Graben befinden. Die TiC-Gate-Elektrode 130 kann dann Teil eines sogenannten Graben-Gates sein.
  • Beispielsweise umfasst die Transistorzelle ein Graben-Gate, umfassend den Gate-Graben und die TiC-Gate-Elektrode 130, die sich in dem Gate-Graben befindet. Der Gate-Graben kann sich von einer Oberfläche (z. B. der Vorderseitenoberfläche) des Siliziumcarbid-Substrats in das Siliziumcarbid-Substrat erstrecken. Eine Breite des Gate-Grabens, die an der Oberfläche des Siliziumcarbid-Substrats gemessen wird, kann höchstens 1,5 µm (oder höchstens 1,2 µm oder höchstens 0,8 µm oder höchstens 0,5 µm) sein. Die Breite des Gate-Grabens kann konstant sein oder kann entlang des Gate-Grabens variieren. Wenn die Breite entlang des Gate-Grabens variiert, kann eine Breite des Gate-Grabens höchstens 1,5 µm (oder höchstens 1,2 µm oder höchstens 0,8 µm oder höchstens 0,5 µm) an der schmalsten Stelle des Gate-Grabens sein. Der Gate-Graben kann sich tiefer in das Siliziumcarbid-Substrat erstrecken als die Body-Region 120. Der Gate-Graben kann komplett mit TiC-Material gefüllt sein mit Ausnahme der Gate-Isolierschicht des Graben-Gates. Die Gate-Isolierschicht kann den Gate-Graben auskleiden (linen). Alternativ können ein oder mehrere Hohlräume in der Mitte oder in Nähe zu der Mitte des Gate-Grabens existieren. Alternativ kann sich eine TiC-Schicht der TiC-Gate-Elektrode 130 benachbart zu der Gate-Isolierschicht befinden und eine Kernregion des Gate-Grabens kann mit einem anderen Material gefüllt sein (z. B. Polysilizium).
  • Beispielsweise kann das Siliziumcarbid-Bauelement 100 eine Mehrzahl von Gate-Gräben oder ein Gitter von Gate-Gräben umfassen. Die Gate-Gräben von der Mehrzahl von Gate-Gräben können streifenförmige Gate-Gräben sein. Eine Titancarbid-Gate-Elektrode kann sich in jedem Gate-Graben von der Mehrzahl von Gate-Gräben befinden. Das Siliziumcarbid-Bauelement 100 kann weitere Gräben (z. B. Randgräben) zusätzlich zu der Mehrzahl von Gate-Gräben umfassen.
  • Die Titancarbid-Gate-Elektroden können mit einer Gate-Kontaktstruktur (z. B. einem Gate-Läufer oder Gate-Ring) an einem Rand eines Zellfeldes des Siliziumcarbid-Bauelements 100 und/oder einem Rand einer aktiven Fläche des Siliziumcarbid-Substrats verbunden sein. Beispielsweise können die Titancarbid-Gate-Elektroden mit einer Gate-Metallisierungsstruktur nur an Endregionen der Titancarbid-Gate-Elektroden verbunden sein. Die Endregionen der Titancarbid-Gate-Elektroden können sich von den jeweiligen lateralen Enden der Titancarbid-Gate-Elektroden über höchstens 10 % einer Länge der jeweiligen Titancarbid-Gate-Elektrode erstrecken. Aufgrund des geringen elektrischen Widerstandes der TiC-Gate-Elektroden kann es ausreichend sein, die TiC-Gate-Elektroden nur an den Enden zu kontaktieren. Die Implementierung von Gate-Fingern kann vermieden werden.
  • Zusätzlich kann das Siliziumcarbid-Bauelement 100 eine Titancarbid-Kontaktelektrode umfassen, die sich in dem Gate-Graben (z. B. wie in 4 gezeigt) oder in einem Kontaktgraben (z. B. wie in 3 gezeigt) befindet. Die TiC-Kontaktelektrode kann mit der Source-Region 120 der Transistorzelle elektrisch verbunden sein. Wenn die TiC-Kontaktelektrode sich in dem Gate-Graben befindet, kann sich die TiC-Kontaktelektrode zumindest an Stellen tiefer innerhalb des Gate-Grabens befinden als die TiC-Gate-Elektrode 130. Beispielsweise kann sich die TiC-Kontaktelektrode zumindest an Stellen unter der TiC-Gate-Elektrode 130 befinden. Eine Referenzspannung (z. B. Source-Spannung) kann an die TiC-Kontaktelektrode während des Betriebs des Siliziumcarbid-Bauelements 100 angelegt werden. Die TiC-Kontaktelektrode kann das elektrische Feld nahe dem Boden des Gate-Grabens beeinflussen und/oder kann eine vergrabene Dotierungsregion (z. B. wie für den Tief-p-Übergang-Feldeffekttransistor wie in 4 gezeigt) an dem Boden des Gate-Grabens kontaktieren. Der Kontaktgraben kann sich von dem Gate-Graben unterscheiden und/oder kann von dem Gate-Graben getrennt sein. Der Kontaktgraben kann frei sein von einer Gate-Elektrode und/oder von einem Material, das mit der Gate-Elektrode direkt elektrisch verbunden ist. Beispielsweise kann der Kontaktgraben ein Source-Kontaktgraben sein (z. B. wie in 3 gezeigt).
  • Zum Beispiel kann ein Transistor (z. B. eine Transistorzelle) an nur einer Seite des Graben-Gates (z. B. wie in 2 gezeigt ist) angeordnet sein. In diesem Fall kann eine erste Seitenwand des Gate-Grabens an die Transistorzelle angrenzen. Eine zweite, gegenüberliegende Seitenwand kann frei von einer Transistorzelle sein. Alternativ kann sich die Transistorzelle des Siliziumcarbid-Bauelements 100 auf zwei Seiten des Gate-Grabens befinden, sodass eine Body-Region sich an zwei gegenüberliegenden Seiten des Gate-Grabens befinden kann (z. B. wie in 1, 3 oder 4 gezeigt). Beispielsweise kann zumindest ein Abschnitt jeder Body-Region in Kontakt mit einer jeweiligen Seitenwand eines Gate-Grabens sein, z. B. eine Gate-Isolierschicht des Gate-Grabens.
  • Beispielsweise ist die Transistorzelle eine vertikale Transistorzelle, die ausgebildet ist zum Leiten von Strom zwischen einer Vorderseite des Siliziumcarbid-Substrats und einer Rückseite des Siliziumcarbid-Substrats. Die Source-Region 120, die Body-Region 110 und eine Drift-Region der Transistorzelle können vertikal innerhalb des Siliziumcarbid-Substrats angeordnet sein. Die Source-Region 120 kann sich an einer Vorderseitenoberfläche des Siliziumcarbid-Substrats befinden.
  • Beispielsweise können eine vertikale Richtung und eine vertikale Abmessung oder Dicken von Schichten orthogonal zu einer Vorderseitenoberfläche und/oder einer Rückseitenoberfläche des Siliziumcarbid-Substrats gemessen sein und eine laterale Richtung und laterale Abmessungen können parallel zu der Vorderseitenoberfläche und/oder einer Rückseitenoberfläche des Siliziumcarbid-Substrats gemessen sein.
  • Die Vorderseite des SiC-Substrats kann die Seite sein, die verwendet wird, um höher entwickelte und komplexere Strukturen zu implementieren (z. B. Gates von Transistoren, Verdrahtungsstrukturen oder Kontakt-Anschlussflächen) als an der Rückseite des SiC-Substrats, da die Prozessparameter (z. B. Temperatur) und die Handhabung für die Rückseite eingeschränkt sein können, wenn Strukturen zum Beispiel bereits an der Vorderseite des SiC-Substrats gebildet sind.
  • Das Siliziumcarbid-Bauelement 100 kann ferner eine Drain-Region der Transistorzelle (z. B. für einen MOSFET) mit dem ersten Leitfähigkeitstyp oder eine Kollektorregion der Transistorzelle (z. B. für einen Bipolartransistor mit isoliertem Gate IGBT) mit dem zweiten Leitfähigkeitstyp aufweisen. Die Drain-Region oder die Kollektor-Region können eine durchschnittliche Nettodotierungskonzentration aufweisen. Die durchschnittliche Nettodotierungskonzentration der Drain-Region oder der Kollektor-Region kann beispielsweise zumindest 30-mal oder sogar zumindest 100-mal die durchschnittliche Nettodotierungskonzentration der Drift-Region sein. Die Drain-Region oder die Kollektor-Region können sich an einer Rückseite des Siliziumcarbid-Substrats befinden.
  • Die Transistorzelle des Siliziumcarbid-Bauelements 100 kann eine Transistorzelle einer Mehrzahl von Transistorzellen einer Transistoranordnung sein. Jede Transistorzelle kann beispielsweise eine oder mehrere Source-Regionen (z. B. verteilt oder sich entlang eines Gates befindend), zumindest eine Body-Region und eine Gate-Elektrode (z. B. ein Graben-Gate, das sich innerhalb eines Gate-Grabens befindet, der sich in das SiC-Substrat erstreckt), umfassen. Ferner können die Transistorzellen der Mehrzahl von Transistorzellen eine gemeinsame (gegenseitige) Drift-Region und/oder eine gemeinsame Drain-Region (z. B. wenn die Transistorzellen MOSFET-Zellen sind) oder eine gemeinsame Kollektor-Region (z. B. wenn die Transistorzellen IGBT-Zellen sind) gemeinschaftlich verwenden. Zum Beispiel umfasst die Transistoranordnung des Siliziumcarbid-Bauelements 100 eine Mehrzahl von Source-Dotierungsregionen, die mit einer Source-Verdrahtungsstruktur verbunden sind, eine Mehrzahl von TiC-Gate-Elektroden oder ein TiC-Gate-Elektroden-Gitter, das mit einer Gate-Verdrahtungsstruktur verbunden ist, und eine Rückseiten-Drain- oder Kollektor-Metallisierung.
  • Das Siliziumcarbid-Bauelement 100 kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. die Transistorzelle des Siliziumcarbid-Bauelements 100) des Leistungshalbleiterbauelements kann eine Durchbruchspannung oder Sperrspannung von mehr als 300 V oder mehr als 1000 V oder mehr als 2 kV aufweisen.
  • Das vorgeschlagene Konzept kann TiC als Gate-Material für SiC-Leistungstransistoren verwenden. TiC kann ein sehr temperaturstabiles Material mit geringem Flächenwiderstand sein. Die Verwendung von Titancarbid als temperaturstabiles und hochgradig leitfähiges Elektrodenmaterial für das Gate bei SiC-MOSFETs kann vorgeschlagen sein zum Implementieren eines geringen verteilten Widerstandes anstatt Polysilizium und/oder die aktiver-Bereich-verbrauchende Gate-Fingerstrukturen zu implementieren. Zusätzlich kann TiC als Material für eine Kontaktelektrode oder eine Source-Elektrode verwendet werden (z. B. zum Kontaktieren von vergrabenen Regionen, wie z. B. in 4 gezeigt.)
  • Beispielsweise kann Titancarbid durch einen thermischen Prozess bei Temperaturen von höchstens 1000 °C nach der Abscheidung von Kohlenstoff und Titan nach einer vorangehenden Strukturierung (z. B. ausführlicher erklärt in Verbindung mit 8) gebildet werden. Aufgrund einer konsequenten Reduzierung des erforderlichen Temperaturbudgets kann zum Beispiel eine Entpassivierung der Oxidgrenzflächenzustände (der Gate-Isolierschicht) soweit möglich vermieden werden.
  • Das vorgeschlagene Konzept kann geringere Herstellungskosten bei einer verbesserten Performance (z. B. Verhindern von inaktiven Bereichen ohne gesteuerten Stromfluss für Fingerstrukturen bei gleichzeitig geringeren verteilten Widerständen) und/oder eine Abstands-(Pitch-) Reduzierung durch kleinere Gate-Graben-Geometrien ermöglichen.
  • Einige Ausführungsbeispiele beziehen sich auf Halbleiterbauelemente mit einem Transistor, der eine TiC-Gate-Elektrode umfasst, wie im Hinblick auf 1 beschrieben ist. Bei diesen Beispielen kann das verwendete Halbleitersubstrat ein anderes Breiter-Bandabstand-Halbleitersubstrat oder ein Siliziumsubstrat anstelle eines Siliziumcarbids sein. Beispielsweise kann ein Breiter-Bandabstand-Halbleitersubstrat einen Bandabstand aufweisen, der größer ist als 2 eV oder größer als 3 eV. Zum Beispiel kann das Breiter-Bandabstand-Halbleitersubstrat ein Siliziumcarbid-Substrat, ein Diamant- (C) Substrat, ein Galliumoxid-(Ga2O3), Galliumarsenid- (GaAs) oder ein Galliumnitrid- (GaN) Substrat sein.
  • Das Halbleitersubstrat kann ein Halbleiter-Bulk-Substrat (z. B. erhalten aus einer Halbleiter-Boule) oder ein epitaxial aufgewachsenes Halbleitersubstrat sein oder kann eine epitaxiale Halbleiterschicht (z. B. zum Implementieren der Source-Region, der Body-Region und/oder der Drift-Region einer vertikalen Transistorzelle) umfassen, die auf ein Halbleiter-Bulk-Substrat aufgewachsen ist (z. B. zum Implementieren einer Drain-Region oder einer Kollektor-Region einer Transistorzelle).
  • 2 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements mit einem Kanal an einer Seite eines jeden Gate-Grabens gemäß einem Ausführungsbeispiel. Das Siliziumcarbid-Bauelement 200 kann ähnlich zu dem in Verbindung mit 1 beschriebenen Siliziumcarbid-Bauelement implementiert sein. Das Siliziumcarbid-Bauelement 200 umfasst eine Transistorzelle, umfassend eine Body-Region 110, die sich zwischen einer hoch n-dotierten Source-Region 120 und einer leicht n-dotierten Drift-Region 230 befindet. Ferner kann sich eine n-dotierte Stromausbreitungsregion 220 optional zwischen der Body-Region 110 und der Drift-Region 230 befinden.
  • Das Siliziumcarbid-Bauelement 200 umfasst eine TiC-Gate-Elektrode 130 in einem Gate-Graben. Beispielsweise befindet sich eine Gate-Isolierschicht des Graben-Gates zwischen der Body-Region und der TiC-Gate-Elektrode 130. Bei einem Betriebsmodus des Transistors kann ein Stromfluss durch eine Kanalregion des Transistors durch eine Gate-Spannung gesteuert werden, die an die TiC-Gate-Elektrode 130 angelegt ist.
  • Eine hoch p-dotierte Region 240 des Siliziumcarbid-Bauelements 200 kann sich benachbart zu der Gate-Isolierschicht an einer zweiten Seitenwand der Gate-Struktur gegenüber einer ersten Seitenwand des Graben-Gates, die sich benachbart zu der Body-Region des Transistors befindet, befinden. Die hoch p-dotierte Region 240 erstreckt sich von dem Boden des Gate-Grabens entlang der zweiten Seitenwand des Graben-Gates zu einer hoch n-dotierten Region 260 und/oder zu der Vorderseitenoberfläche. Ferner kann sich eine hoch p-dotierte Abschirmregion 250 an dem Boden des Gate-Grabens befinden. Die hoch p-dotierte Abschirmregion 250 kann in Kontakt mit oder Teil der hoch p-dotierten Region 240 sein.
  • Die hoch n-dotierte Region 260 kann sich entlang der zweiten Seitenwand des Graben-Gates von der hoch p-dotierten Region 240 zu der Vorderseitenoberfläche des Siliziumcarbid-Substrats erstrecken. Die hoch n-dotierte Region 260 kann gleichzeitig mit der Source-Region 120 gebildet werden. Beispielsweise kann die hoch n-dotierte Region 260 mit der Source-Region 120 elektrisch verbunden sein.
  • Ferner kann eine Source-Metallisierung 210 sich auf dem Siliziumcarbid-Substrat befinden. Die Source-Metallisierung 210 ist mit der Source-Region 120 elektrisch verbunden. Ferner kann die Source-Metallisierung 210 mit der Body-Region 110, z. B. über die hoch p-dotierte Region 240, verbunden sein.
  • 2 zeigt ein asymmetrisches MOSFET-Zellenkonzept. Obwohl die durchschnittliche Gate-Breite (z. B. Breite der Gate-Elektrode gemittelt entlang des Gate-Grabens) geringer sein kann als 1,5 µm (oder geringer als 1,2 µm oder geringer als 0,8 µm) ist die Einführung von Gate-Fingern für große Chipbereich aufgrund der Implementierung einer TiC-Gate-Elektrode 9.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 2 gezeigte Siliziumcarbid-Bauelement kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1 und/oder 3-9).
  • 3 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements 300, umfassend eine vergrabene p-dotierte Region 350, die mit der Source-Metallisierung verbunden ist, gemäß einem Ausführungsbeispiel. Einige Aspekte des Siliziumcarbid-Bauelements 300 können ähnlich oder identisch zu dem in Verbindung mit 1 und/oder 2 beschriebenen Siliziumcarbid-Bauelement implementiert sein. Allerdings befindet sich ein Source-Kontaktgraben zwischen zwei Gate-Gräben. Der Source-Kontaktgraben kann sich tiefer in das Siliziumcarbid-Substrat erstrecken als die Body-Region 110, oder sie können sich zu einer gleichen Tiefe erstrecken. Eine vergrabene p-dotierte Region 350 befindet sich an dem Boden des Source-Kontaktgrabens. Beispielsweise kann die vergrabene p-dotierte Region 350 durch den Source-Kontaktgraben kontaktiert sein. Ferner befindet sich eine hoch p-dotierte Body-Kontaktregion 340 benachbart zu dem Source-Kontaktgraben und vertikal zwischen der Source-Region 120 und der vergrabenen p-dotierten Region 350. Eine Source-Kontaktelektrode 370 befindet sich in dem Source-Kontaktgraben, um einen ohmschen Kontakt mit der Source-Region 120 und der Body-Region 110 zu erhalten. Die Source-Kontaktelektrode 370 kann eine TiC-Source-Kontaktelektrode sein, die mit der Source-Metallisierung 210 (z. B. Leistungsmetallisierung) verbunden ist.
  • Die Drift-Region 310 ist durch eine leicht n-dotierte epitaxiale Schicht implementiert. Zusätzlich ist eine n-dotierte Pufferschicht 320 zwischen der Drain-Region 330 (z. B. hoch n-dotierte Substratschicht) und der Drift-Region 310 implementiert. Ferner kann sich ein Zwischenschicht-Dielektrikum vertikal zwischen der Source-Metallisierung 210 und dem Siliziumcarbid-Substrat befinden.
  • Zum Beispiel kann das in 3 gezeigte Zellkonzept kleinstmögliche Strukturbreiten (z. B. Breite der Gate-Elektrode), z. B. in einem Bereich von ≤ 350nm (oder weniger als 500 nm oder weniger als 250 nm), zum Erreichen einer guten Performance verwenden. Aufgrund der Verwendung von TiC für die Gate-Elektrode kann ein Anstieg des Gate-Widerstandes aufgrund des kleineren Querschnitts und/oder ein zusätzlicher Anstieg aufgrund von Materialcharakteristika vermieden werden.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 3 gezeigte Siliziumcarbid-Bauelement kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-2 und/oder 4-9).
  • 4 zeigt einen schematischen Querschnitt eines Teils eines Siliziumcarbid-Bauelements 400, umfassend Kontaktelektroden innerhalb der Gate-Gräben, gemäß einem Ausführungsbeispiel. Das Siliziumcarbid-Bauelement 400 kann ähnlich zu dem in Verbindung mit 1, 2 und/oder 3 beschriebenen Siliziumcarbid-Bauelement implementiert sein.
  • Zusätzlich zu der TiC-Gate-Elektrode 130 kann sich eine zusätzliche TiC-Elektrode 430 an einem Boden des Gate-Grabens befinden. Die zusätzliche TiC-Elektrode 430 kann verwendet werden, um eine vergrabene Abschirmregion 440 (z. B. tiefe p-Übergang-Feldeffekttransistor-JFET-Region) zu kontaktieren, die sich benachbart zu und/oder unter einem Boden des Gate-Grabens befindet. Die zusätzliche TiC-Elektrode 430 kann mit einer anderen Spannung (z. B. Source-Spannung) verbunden oder verbindbar sein als die Gate-Elektrode (z. B. die Gate-Spannung).
  • 4 kann ein Zellkonzept mit einer vergrabenen Elektrode (zusätzliche TiC-Elektrode 430) zum Kontaktieren der vergrabenen Abschirmregion 440 zeigen. Die Verwendung von Polysilizium kann zu der Notwendigkeit von Fingerstrukturen führen, insbesondere zum Verbinden der vergrabenen Regionen 440, was zu einem erheblichen Verlust an aktiver Fläche führen kann. Dies kann durch die Implementierung der zusätzlichen Elektrode 430 vermieden werden.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 4 gezeigte Siliziumcarbid-Bauelement kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-3 und/oder 5-9).
  • 5 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 500 kann ein Halbleitersubstrat umfassen, das eine Body-Region 110 und eine Source-Region 120 einer Transistorzelle umfasst. Ferner kann das Halbleiterbauelement 500 eine Titancarbid-Feldelektrode 530 der Transistorzelle umfassen. Die Titancarbid-Feldelektrode 530 kann mit einer Referenzspannungsmetallisierungsstruktur verbunden oder verbindbar sein, sodass eine Referenzspannung (z. B. Source-Spannung) unabhängig von einer Gate-Spannung der Transistorzelle an die Titancarbid-Feldelektrode 530 bereitstellbar ist.
  • Durch Verwendung von Titancarbid als Material für die Feldelektrode kann der Widerstand der Feldelektrode im Vergleich zu einer Polysilizium-Feldelektrode erheblich reduziert werden. Auf diese Weise ist die Implementierung von Kontaktfingerstrukturen zum Kontaktieren der Feldelektroden an mehreren Kontaktpunkten möglicherweise nicht notwendig, was die erforderliche Die-Fläche reduzieren kann.
  • Durch Implementierung einer Feldelektrode (z. B. Feldplatte oder einer säulenförmigen Feldelektrode) kann ein geringerer Einschaltwiderstand bei gleichzeitiger Bereitstellung der gleichen Durchbruchspannung erreicht werden. Beispielsweise kann eine Feldplattengrabenstruktur eine laterale Ladungskompensation verwenden, was das elektrische Feldprofil für einen höheren Durchbruch verändert, was eine erhöhte Dotierungskonzentration in der Drift-Region ermöglichen kann. Auf diese Weise kann der Einschaltwiderstand erheblich reduziert werden.
  • Die Titancarbid-Feldelektrode 530 kann mit einer Referenzspannungsmetallisierungsstruktur (z. B. einer Referenzspannungsverdrahtungsstruktur und/oder einer Referenzspannungsanschlussfläche), beispielsweise der Source-Metallisierungsstruktur, der Source-Verdrahtungsstruktur und/oder der Source-Anschlussfläche verbunden oder verbindbar sein (z. B. durch einen Steuerungstransistor). Während des Betriebs kann die Referenzspannung (z. B. Source-Spannung und/oder Masse-Spannung) an die Titancarbid-Feldelektrode 530 durch die Referenzspannungsmetallisierungsstruktur bereitgestellt sein.
  • Die Titancarbid-Feldelektrode 530 kann sich in einem Graben (z. B. einem Feldelektrodengraben und/oder einem Gate-Graben) befinden. Der Graben kann sich von einer Oberfläche des Halbleitersubstrats in das Halbleitersubstrat erstrecken.
  • Beispielsweise umfasst die TiC-Feldelektrode 530 oder zumindest eine TiC-Schicht der TiC-Feldelektrode 530 TiC als Hauptmaterial. Die TiC-Feldelektrode 530 oder zumindest eine TiC-Schicht der TiC-Feldelektrode 530 kann zumindest 90 % (oder zumindest 95 % oder zumindest 99 %) TiC aufweisen. Beispielsweise kann die TiC-Feldelektrode 530 oder zumindest eine TiC-Schicht der TiC-Feldelektrode 530 nur TiC aufweisen, ausgenommen von Verunreinigungen und/oder Kontaminierungen mit keinem oder nur einem vernachlässigbaren Einfluss auf die elektrische Funktionalität. Beispielsweise kann die TiC-Feldelektrode 530 zumindest eine TiC-Schicht mit einer Dicke von zumindest 50 nm (oder zumindest 100 nm oder zumindest 200 nm) aufweisen. Die TiC-Feldelektrode 530 oder zumindest eine TiC-Schicht der TiC-Feldelektrode 530 kann sich direkt benachbart zu einer Feldelektrodenisolierschicht der Transistorzelle befinden. Die Feldelektrodenisolierschicht der Transistorzelle kann eine Oxidschicht (z. B. SiO2-Schicht) sein, die sich zwischen dem Halbleitersubstrat und der TiC-Feldelektrode 530 befindet. Eine Dicke der Feldelektrodenisolierschicht kann größer sein als eine Dicke einer Gate-Isolierschicht der Transistorzelle.
  • Das Halbleiterbauelement 500 kann eine Gate-Elektrode (z. B. eine TiC-Gate-Elektrode) zusätzlich zu der TiC-Feldelektrode 530 umfassen. Die Gate-Elektrode kann sich in dem gleichen Graben wie die Feldelektrode 530 (z. B. gezeigt in 6) oder in einem getrennten Gate-Graben (z. B. gezeigt in 7) befinden. Wenn die Gate-Elektrode und die TiC-Feldelektrode 530 sich in dem gleichen Graben befinden, kann sich die TiC-Feldelektrode 530 zumindest an Stellen tiefer in dem Graben befinden als die Gate-Elektrode.
  • Die Verwendung von Titancarbid als temperaturstabiles und hoch leitfähiges Elektrodenmaterial für die Feldplatte und/oder gegebenenfalls das Gate eines Feldplattengraben-MOSFETs kann vorgeschlagen werden zum Implementieren eines geringen verteilten Widerstandes anstelle des häufig verwendeten Polysiliziums und um aktiver-Bereichverbrauchende Fingerstrukturen zu eliminieren.
  • Beispielsweise kann das Titancarbid nach der Abscheidung von Kohlenstoff und Titan nach einer vorangehenden Strukturierung durch einen thermischen Prozess (z. B. ausführlicher erklärt in Verbindung mit 9) gebildet werden.
  • Geringere Herstellungskosten bei einer verbesserten Performance können ermöglicht werden (was z. B. tote Bereiche für Fingerstrukturen bei gleichzeitig geringeren verteilten Widerständen verhindert).
  • Das Halbleitersubstrat kann ein Siliziumsubstrat sein.
  • Das Halbleiterbauelement 500 kann ein Leistungshalbleiterbauelement sein. Ein Leistungshalbleiterbauelement oder eine elektrische Struktur (z. B. die Transistorzelle des Halbleiterbauelements 500) des Leistungshalbleiterbauelements kann eine Durchbruchspannung oder Sperrspannung von mehr als 10 V oder mehr als 100 V oder mehr als 300 V aufweisen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 5 gezeigte Halbleiterbauelement kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-4 und/oder 6-9).
  • 6 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements 600, umfassend eine Feldelektrode innerhalb des Gate-Grabens gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 600 kann ähnlich zu dem in Verbindung mit 5 beschriebenen Halbleiterbauelement implementiert sein.
  • Das Halbleiterbauelement 600 umfasst eine Mehrzahl von streifenförmigen Gate-Gräben von Transistorzellen. Eine TiC-Feldelektrode 530 und eine Gate-Elektrode 620 (z. B. TiC-Gate-Elektrode) können sich in jedem Gate-Graben befinden. Eine Source-Metallisierungsstruktur 310 kann mit der Body-Region 110 und der Source-Region 120 verbunden sein. Beispielsweise kann sich die Body-Region 110 vertikal zwischen der Source-Region 120 und einer Drift-Region 630 der Transistorzelle befinden.
  • Eine Länge eines streifenförmigen Gate-Grabens kann zumindest 10-mal (oder zumindest 100-mal) eine Breite des streifenförmigen Gate-Grabens sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 6 gezeigte Halbleiterbauelement kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-5 und/oder 7-9).
  • 7 zeigt einen schematischen Querschnitt eines Teils eines Halbleiterbauelements 700 umfassend eine Feldelektrode innerhalb eines Feldelektrodengrabens gemäß einem Ausführungsbeispiel. Das Halbleiterbauelement 700 kann ähnlich zu dem in Verbindung mit 5 beschriebenen Halbleiterbauelement implementiert sein.
  • Das Halbleiterbauelement 700 kann eine Mehrzahl von säulenförmigen Feldelektrodengräben (auch „Nadelgräben“ genannt) aufweisen, die durch Gate-Gräben von Transistorzellen umgeben sind. Beispielsweise befinden sich die TiC-Feldelektrode 530 und die Gate-Elektrode 630 (z. B. TiC-Gate-Elektrode) in getrennten Gräben.
  • Eine maximale Tiefe eines säulenförmigen Feldelektrodengrabens kann zumindest 5-mal (oder zumindest 10-mal) eine maximale laterale Abmessung des säulenförmigen Feldelektrodengrabens sein. Eine maximale Tiefe des säulenförmigen Feldelektrodengrabens kann zumindest 2-mal (oder zumindest 5-mal) eine maximale Tiefe des Gate-Grabens sein.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 7 gezeigte Halbleiterbauelement kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-6 und/oder 8-9).
  • 8 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Siliziumcarbid-Bauelements gemäß einem Ausführungsbeispiel. Das Verfahren 800 umfasst ein Bilden 810 einer Body-Region einer Transistorzelle in einem Siliziumcarbid-Substrat und ein Bilden 820 einer Source-Region der Transistorzelle in dem Siliziumcarbid-Substrat. Ferner umfasst das Verfahren 800 ein Bilden 830 einer Titancarbid-Gate-Elektrode der Transistorzelle.
  • Die Body-Region und die Source-Region der Transistorzelle können durch Implantieren von Dotierstoffen und/oder durch Aufwachsen (z. B. epitaxiales Aufwachsen) von dotiertem Siliziumcarbid-Material gebildet werden. Die Body-Region und/oder die Source-Region der Transistorzelle können vor der Titancarbid-Gate-Elektrode gebildet werden.
  • Die Titancarbid-Gate-Elektrode kann eine Graben-Gate-Elektrode, die sich in einem Gate-Graben befindet, oder eine laterale Gate-Elektrode, die sich auf einer Oberfläche des Siliziumcarbid-Substrats befindet, sein. Beispielsweise kann das Verfahren 800 zusätzlich ein Bilden eines Gate-Grabens umfassen, der sich von einer Oberfläche des Siliziumcarbid-Substrats in das Siliziumcarbid-Substrat erstreckt.
  • Um eine hoch leitfähige Gate-Elektrode zu erzeugen, kann die Verwendung von Titancarbid vorgeschlagen werden. Beispielsweise weist Titancarbid eine sehr gute elektrische Leitfähigkeit auf (z. B. metallische Performance und wesentlich verbesserte elektrische Leitfähigkeit verglichen mit dotiertem Silizium) und weist einen Schmelzpunkt von 3140 °C auf, ist aber unter Einfluss von Luft (z. B. sauerstoffreiche Atmosphäre) nur bis zu 800 °C stabil.
  • Aufgrund des hohen Schmelzpunktes unterliegt die nachfolgende Verarbeitung möglicherweise keinen Beschränkungen, wenn das TiC-Material gekapselt ist. Dies kann beispielsweise sichergestellt werden, wenn die Zwischenschicht-Dielektrikums- ILD- Abscheidung der Gate-Abscheidung und -Strukturierung direkt folgt. Beispielsweise können für SiC-Bauelemente alle oder die meisten Dotierungsregionen bereits vor der Gate-Isolierschicht erzeugt werden, da die erforderlichen Hochaktivierungstemperaturen von häufig > 1600 °C ansonsten zu einer Beschädigung der Gate-Isolierschicht und/oder der Grenzschichtpassivierung führen können. Beispielsweise kann im Wesentlichen kein Hochtemperaturprozess nach der TiC-Abscheidung notwendig sein (z. B. ein Phosphorsilicatglas- PSG- Tempern in N2 bei 800 °C und/oder Kontakttempern durch schnelle thermische Verarbeitung RTP (Rapid Thermal Processing) bei 1000 °C können die höchsten Temperaturen sein). Im Vergleich zu der Abscheidung von TiN ist ein Chlor-Precursor für das Bilden des TiC möglicherweise nicht notwendig. Folglich kann es möglich sein, durch die Verwendung von Chlor verursachte Beschädigungen zu vermeiden.
  • Im Vergleich zu dem Metallsystem von TiN und W kann die Gesamtprozesstemperatur für das Bilden des kompletten Graben-Gates geringer sein. Titancarbid kann durch physikalische Gasphasenabscheidung PVD (z. B. Titan und Methan) und/oder chemische Gasphasenabscheidung CVD (z. B. Titantetrachlorid und Methan) abgeschieden werden. Alternativ kann TiC durch eine direkte Synthese aus den zwei Elementen durch Abscheiden sowohl einer Kohlenstoffschicht (z. B. Graphit) als auch einer Titanschicht und nachfolgendem Erzeugen von Titancarbid unter dem Einfluss einer hohen Temperatur (z. B. von ca. 900 °C bis 1000 °C) gebildet werden. Das erforderliche Temperaturbudget kann vergleichsweise gering sein und kann somit negative Einflüsse auf die zuvor bereits passivierte Gate-Isolierschicht minimieren. Um eine mögliche Beschädigung des Oxids durch die Titanabscheidung zu vermeiden, kann die Kohlenstoffschicht vor der Titanschicht abgeschieden werden. Mögliche Titanreste nach der Bildung von Titancarbid können chemisch entfernt werden. Beispielsweise kann die chemische Entfernung mit einem Ätzmittel ausgeführt werden, das im Vergleich zu Titan Titancarbid nicht angreift. Ein Beispiel für ein derartiges Ätzmittel ist Schwefelsäure.
  • Wie erwähnt, kann die Herstellung von Titancarbid auf verschiedene Weisen erfolgen. Beispielsweise kann TiC auf eine Gate-Isolierschicht, die sich auf dem Siliziumcarbid-Substrat befindet, abgeschieden werden (z. B. durch PVD oder CVD). Alternativ kann das Bilden 830 der Titancarbid-Gate-Elektrode ein Bilden einer Kohlenstoffschicht, ein Bilden einer Titanschicht und/oder einer Titanoxidschicht auf der Kohlenstoffschicht und ein Tempern nach dem Bilden der Titanschicht, um die Titancarbid-Gate-Elektrode zu erhalten, umfassen. Das Tempern kann bei einer Temperatur von höchstens 1100 °C (oder höchstens 1050 °C oder höchstens 1000 °C) und/oder von zumindest 800 °C (oder zumindest 900 °C oder zumindest 950 °C) ausgeführt werden. Zusätzlich kann das Bilden 830 der Titancarbid-Gate-Elektrode ein Oxidieren (z. B. durch eine anodische Oxidation) der Titanschicht vor dem Tempern umfassen.
  • Beispielsweise kann Titan auf eine bestehende Kohlenstoffschicht (die z. B. vorab auf der Gate-Isolierschicht gebildet wurde) abgeschieden werden. Um dickere Titancarbidschichten zu erzeugen und gleichzeitig die Zeit in dem Temperaturprozess gering zu halten, können Titan und Kohlenstoff alternierend abgeschieden werden. Anders ausgedrückt, das Bilden einer Kohlenstoffschicht und das Bilden von zumindest einer von einer Titanschicht und einer Titanoxidschicht kann alternierend wiederholt wird, um einen Schichtstapel aus alternierender Kohlenstoff- und zumindest einer aus Titanschichten und Titanoxidschichten zu bilden.
  • Die Stöchiometrie (z. B. Ti:C ~ 1:1) kann zum Bilden des TiC in Betracht gezogen werden. Wenn beispielsweise das TiC-Material aus einer Titanschicht und einer Kohlenstoffschicht hervorgeht, kann das Erreichen eines stöchiometrischen Verhältnisses von Ti:C ~ 1:1 erfordern, dass eine Schichtdicke der Titanschicht ungefähr zweimal die Schichtdicke der Kohlenstoffschicht ist (d. h. das Verhältnis der Schichtdicken ist Ti:C ~ 2:1). Dies kann daran liegen, dass die Dichte von Titan ungefähr zweimal die Dichte von Kohlenstoff ist. In dem nachfolgenden Ofenprozess (z. B. in einer inerten Atmosphäre bei einer Temperatur von 900 °C - 1200 °C) kann Titancarbid gebildet werden. Überschüssiges Titan kann beispielsweise unter Verwendung von Schwefelsäure chemisch entfernt werden.
  • Alternativ zu der Reaktion der Reinelemente kann Titancarbid auch aus der Reaktion von Titandioxid und Kohlenstoff gebildet werden, weil reines Titan möglicherweise nicht gebildet wird. TiO2 + 2 C -> TiC + CO2 Titandioxid kann beispielsweise mittels einer Atomschichtabscheidung ALD, CVD, PVD oder Aufschleuderung (Spin On) abgeschieden werden.
  • Beispielsweise kann ein Grabenbauelement (z. B. Bauelement mit TiC-Gate-Elektrode in einem Gate-Graben) durch zumindest die folgenden Prozessschritte in der folgenden Reihenfolge (z. B. irgendwelche zusätzlichen Zwischenschritte können möglich sein) gebildet werden:
    • • Bereitstellung eines SiC-Substrats, umfassend eine dotierte Epitaxialschicht (sogenannte Pufferschicht) und eine leichter dotierte Epitaxialschicht
    • • Bilden von Dotierungsregionen (z. B. Body- und Source-Regionen)
    • • Ätzen des Gate-Grabens, Nachbearbeitung der Gate-Graben-Seitenwand und Verrunden des Gate-Graben-Bodens
    • • Optionales Bilden von Opferoxid
    • • Bilden der Gate-Isolierschicht
    • • Nach-Tempern der Gate-Isolierschicht
    • • Bilden der TiC-Gate-Elektrode
    • • Kapseln der TiC-Gate-Elektrode (z. B. durch eine Oxidschicht, die durch Tetraethylorthosilicat oder durch eine Polysiliziumschicht gebildet wird)
    • • Bilden eines ILD, Bildung von Kontakten und Metallisierung (z. B. Abscheidung und Strukturierung von einer oder mehreren Metallschichten zum Bilden einer Source- und Gate-Metallisierung).
  • Zusammenfassend kann die Reaktion Ti + C -> TiC bei Temperaturen von mehr als 1200 °C oder mehr als 1000 °C stattfinden. Eine Kohlenstoffschicht mit einer Dicke zwischen 100 nm und 300 nm kann auf einem Halbleitersubstrat (z. B. einem Siliziumsubstrat oder einem SiC-Substrat) gebildet werden und eine Titanschicht mit einer Dicke zwischen 200 nm und 500 nm kann auf der Kohlenstoffschicht gebildet werden. Die Schichten können in einer inerten Atmosphäre getempert werden (z. B. N2 bei einer Temperatur von zumindest 600 °C, zumindest 800 °C und/oder zumindest 1000 °C), um eine TiC-Schicht zu bilden.
  • Alternativ kann Titanoxid (TiO2) als ein Zwischenprodukt gebildet werden. Beispielsweise kann TIO2 via Oxidation gebildet werden (d. h. Ti + O2 → TiO2). Danach kann TiC durch die Reaktion TiO2 + 2C → TiC + CO2 in einer inerten Atmosphäre gebildet werden (z. B. in einer Stickstoff, N2, Atmosphäre bei einer Temperatur von zumindest 600 °C, zumindest 800 °C und/oder zumindest 1000 °C). Die Oxidation kann in einer Umgebung stattfinden, umfassend Sauerstoff (sogenannte oxidierende Umgebung), z. B. bei einer Temperatur von zumindest 500 °C und/oder zumindest 700 °C. Die Umgebung kann Sauerstoff umfassen. Insbesondere kann eine Sauerstoffmenge in der Umgebung zumindest eine Menge sein, die erforderlich ist zum Bilden von stöchiometrischem TiO2 (z. B. die Menge von Sauerstoffatomen kann zumindest zweimal die Menge von Titanatomen sein, die oxidiert werden soll). Zusätzlich zu Sauerstoff kann die Umgebung ein inertes Gas aufweisen (z. B. Stickstoff oder Argon). Beispielsweise kann die Umgebung Luft sein.
  • Alternativ kann die Oxidation durch anodische Oxidation ausgeführt werden, zum Beispiel in Wasser (H2O) oder einer verdünnten Mineralsäure (z. B. Phosphorsäure oder Schwefelsäure) als ein Elektrolyt.
  • Für kleine strukturelle Größer (z. B. Pitch-Minimierung) können Streifenstrukturen verwendet werden und die Verwendung von hoch leitfähigen Gate-Elektroden kann eine wesentliche Reduzierung von Chipbereich aufgrund des Weglassens von anderweitig erforderlichen Gate-Fingerstrukturen ermöglichen. Ferner kann das Schaltverhalten über den Chip hinweg homogenisiert werden (z. B. aufgrund des geringeren Spannungsabfalls entlang der Streifen in den Feldplatten und Gates), was das Auftreten von unerwünschten kritischen Zuständen verhindern kann (z. B. lokale dynamische Avalanches (Lawinen) und/oder parasitärer Neustart) und somit höhere Schaltfrequenzen ermöglichen kann.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 8 gezeigte Verfahren kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1 -7 oder 9).
  • 9 zeigt ein Flussdiagramm eines Verfahrens zum Bilden eines Halbleiterbauelements gemäß einem Ausführungsbeispiel. Das Verfahren 900 kann ein Bilden 910 einer Body-Region einer Transistorzelle in einem Halbleitersubstrat und ein Bilden 920 einer Source-Region der Transistorzelle in dem Halbleitersubstrat umfassen. Ferner kann das Verfahren 900 ein Bilden 930 einer Titancarbid-Feldelektrode der Transistorzelle umfassen. Die Titancarbid-Feldelektrode kann mit einer Referenzspannungsmetallisierungsstruktur verbunden oder verbindbar sein, sodass eine Referenzspannung unabhängig von einer Gate-Spannung der Transistorzelle an die Titancarbid-Feldelektrode bereitstellbar ist.
  • Um eine hoch leitfähige Feldplatte und/oder Gate-Elektrode zu erzeugen, kann die Verwendung von Titancarbid vorgeschlagen werden. Titancarbid weist eine sehr gute elektrische Leitfähigkeit auf (z. B. metallische Performance und wesentlich verbesserte elektrische Leitfähigkeit verglichen mit dotiertem Silizium) und weist einen Schmelzpunkt von 3140 °C auf, und ist unter Einfluss von Luft (z. B. sauerstoffreiche Atmosphäre) bis zu 800 °C stabil.
  • Aufgrund des hohen Schmelzpunktes unterliegt die nachfolgende Verarbeitung möglicherweise keinen Beschränkungen, wenn das TiC-Material gekapselt ist. Bei Verwendung als Feldplattenelektrode kann dies durch das Isolieroxid für die Gate-Elektrode sichergestellt werden (zum Beispiel können abgeschiedenes Tetraethylorthosilicat oder hochdichte Plasmaoxide verwendet werden). Im Gegensatz zu dem Materialsystem-Titannitrid und -Wolfram können nachfolgende Hochtemperaturprozesse zum Beispiel für den Gate-Isolierschicht-Block ermöglicht werden (z. B. ein SACOX und das tatsächliche GOX entweder als ein aufgewachsenes Oxid oder auch als ein abgeschiedenes Oxid mit einer nachfolgenden Verdichtung jeweils bei Temperaturen um 1100 °C, um eine gute Oxidqualität sicherzustellen).
  • Titancarbid kann durch PVD (z. B. Titanmethan) und/oder CVD (z. B. Titantetrachlorid und Methan) abgeschieden werden. Alternativ kann eine direkte Synthese der zwei Elemente durch Abscheidung sowohl einer Kohlenstoffschicht (zum Beispiel Graphit) als auch einer Titanschicht und nachfolgendes Erzeugen von Titancarbid unter dem Einfluss einer Temperatur (z. B. von ungefähr 900 °C) verwendet werden. Um eine mögliche Beschädigung des Oxids durch die Titanabscheidung zu vermeiden, kann die Kohlenstoffschicht zuerst und dann das Titan abgeschieden werden. Mögliche Titanreste können nach der Bildung des Titancarbids chemisch entfernt werden (z. B. durch Schwefelsäure).
  • Wie erwähnt, kann die Herstellung von Titancarbid auf verschiedene Weisen erfolgen. Beispielsweise kann Titan auf eine bestehende Kohlenstoffschicht abgeschieden werden. Um dickere Titancarbidschichten zu erzeugen und gleichzeitig die Zeit in dem Temperaturprozess gering zu halten, können Titan und Kohlenstoff alternierend abgeschieden werden.
  • Zur Abscheidung einer Kohlenstoffschicht und einer Titanschicht kann die Stöchiometrie (z. B. Ti:C ~ 1:1) in Betracht gezogen werden. Beispielsweise kann ein Verhältnis der Schichtdicken von Ti:C - 2:1 erforderlich sein. In dem nachfolgenden Ofenprozess (z. B. inert, 900 °C - 1200 °C) kann Titancarbid gebildet werden. Überschüssiges Titan kann unter Verwendung von Schwefelsäure entfernt werden.
  • Alternativ zu der Reaktion der Reinelemente kann Titancarbid auch aus der Reaktion von Titandioxid und Kohlenstoff gebildet werden. TiO2 + 2 C → TiC + CO2
  • Ein Feldplatten-Graben-MOSFET kann durch zumindest die folgenden Prozesse in der grundlegenden Reihenfolge wie folgt gebildet werden (z. B. irgendwelche zusätzlichen Zwischenschritte können möglich sein):
    • • Bereitstellen eines Silizium- Si-Substrats mit Epitaxialschicht(en)
    • • Ätzen des Feldplatten-Grabens und gegebenenfalls Grabenverrundung (z. B. unter Verwendung von Verrundungsoxid)
    • • Bilden eines Feldoxids
    • • Bilden einer TiC-Feldplatten-Elektrode
    • • Rückätzen der Feldplattenelektrode
    • • Kapselung der Feldplattenelektrode mit einem Oxid etc.
    • • Optionales Bilden eines Opferoxids
    • • Bilden der Gate-Isolierschicht
    • • Bilden der TiC-Gate-Elektrode
    • • Kapselung der Gate-Elektrode (z. B. durch ein dünnes Oxid)
    • • Bilden der notwendigen Dotierungsregionen (z. B. Source-Region)
    • • Bilden eines ILD
    • • Kontakt-Bildung und -Metallisierung
  • Wenn die TiC-Feldplatten-Elektrode und die TiC-Gate-Elektrode sich in separaten Gräben befinden, kann der Gate-Graben vor der Bildung des Opferoxids gebildet werden. Beispielsweise kann das Rückätzen der Feldplattenelektrode optional sein.
  • Ferner kann der Gate-Graben vor dem Feldplattengraben oder umgekehrt gebildet werden.
  • Aufgrund der geringen strukturellen Größen für Leistungsbauelemente auf dem Gebiet von Niedrigspannungs-Leistungs-MOSFETs (z. B. ≤ 40 V), können Streifenstrukturen verwendet werden und hochleitfähige Feldplatten können die Möglichkeit einer erheblichen Chipbereichsreduzierung aufgrund des Vermeidens von anderweitig erforderlichen Fingerstrukturen bieten. Ferner kann das Schaltverhalten über den Chip hinweg homogenisiert werden (z. B. aufgrund des geringeren Spannungsabfalls entlang der Streifen in den Feldplatten und Gates), was das Auftreten von unerwünschten kritischen Zuständen verhindern kann (z. B. lokale dynamische Avalanches (Lawinen)) und somit höhere Schaltfrequenzen ermöglichen kann. Auf dem Gebiet der CPU-Spannungsregulierer können diese Vorrichtungen beispielsweise in integrierten Systemen verwendet werden und können höhere Leistungsdichten ermöglichen.
  • Weitere Einzelheiten und Aspekte sind in Verbindung mit den vor- oder nachstehend beschriebenen Ausführungsbeispielen erwähnt. Das in 9 gezeigte Verfahren kann ein oder mehrere optionale zusätzliche Merkmale aufweisen, die einem oder mehreren Aspekten entsprechen, die in Verbindung mit dem vorgeschlagenen Konzept von einem oder mehreren vorstehend oder nachstehend beschriebenen Ausführungsbeispielen erwähnt sind (z. B. 1-8).
  • Bei zumindest einigen Ausführungsbeispielen der Siliziumcarbid-Bauelemente wenden die Verfahren und/oder die Halbleiterbauelemente die folgenden Merkmale (gegebenenfalls) an, alleine oder in Kombination:
    • (i) die TiC-Gate-Elektrode 130 oder zumindest eine TiC-Schicht der TiC-Gate-Elektrode 130 umfasst TiC als Hauptmaterial;
    • (ii) die TiC-Gate-Elektrode 130 oder zumindest eine TiC-Schicht der TiC-Gate-Elektrode 130 kann zumindest 90 % (oder zumindest 95 % oder zumindest 99 %) TiC aufweisen;
    • (iii) die Transistorzelle ist eine IGFET-Zelle, eine MOSFET-Zelle oder eine IGBT-Zelle;
    • (iv) eine TiC-Schicht der TiC-Gate-Elektrode 130 kann sich benachbart zu der Gate-Isolierschicht befinden und eine Kernregion des Gate-Grabens kann mit einem anderen Material gefüllt sein.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher detaillierten Beispiele und Figuren beschrieben sind, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in das andere Beispiel zusätzlich einzuführen.
  • Die Beschreibung und Zeichnungen stellen nur die Grundsätze der Offenbarung dar. Weiterhin sollen alle hier aufgeführten Beispiele grundsätzlich ausdrücklich nur darstellenden Zwecken dienen, um den Leser beim Verständnis der Grundsätze der Offenbarung und der durch den (die) Erfinder beigetragenen Konzepte zur Weiterentwicklung der Technik zu unterstützen. Alle hiesigen Aussagen über Grundsätze, Aspekte und Beispiele der Offenbarung sowie konkrete Beispiele derselben sollen deren Entsprechungen umfassen.
  • Ein Blockdiagramm kann zum Beispiel ein detailliertes Schaltdiagramm darstellen, das die Grundsätze der Offenbarung implementiert. Auf ähnliche Weise können ein Flussdiagramm, ein Ablaufdiagramm, ein Zustandsübergangsdiagramm, ein Pseudocode und dergleichen verschiedene Prozesse, Operationen oder Schritte repräsentieren, die zum Beispiel im Wesentlichen in computerlesbarem Medium dargestellt und so durch einen Computer oder Prozessor ausgeführt werden, ungeachtet dessen, ob ein solcher Computer oder Prozessor explizit gezeigt ist. In der Beschreibung oder in den Patentansprüchen offenbarte Verfahren können durch eine Vorrichtung implementiert werden, die ein Mittel zum Ausführen eines jeden der jeweiligen Schritte dieser Verfahren aufweist.
  • Es versteht sich, dass die Offenbarung mehrerer, in der Beschreibung oder den Ansprüchen offenbarter Schritte, Prozesse, Operationen oder Funktionen nicht als in der bestimmten Reihenfolge befindlich ausgelegt werden soll, sofern dies nicht explizit oder implizit anderweitig, z. B. aus technischen Gründen, angegeben ist. Daher werden diese durch die Offenbarung von mehreren Schritten oder Funktionen nicht auf eine bestimmte Reihenfolge begrenzt, es sei denn, dass diese Schritte oder Funktionen aus technischen Gründen nicht austauschbar sind. Ferner kann bei einigen Beispielen ein einzelner Schritt, Funktion, Prozess oder Operation mehrere Teilschritte, -funktionen, -prozesse oder -operationen einschließen und/oder in dieselben aufgebrochen werden. Solche Teilschritte können umfasst sein und Teil der Offenbarung dieses Einzelschritts sein, sofern sie nicht explizit ausgeschlossen sind.
  • Weiterhin sind die folgenden Ansprüche hiermit in die detaillierte Beschreibung aufgenommen, wo jeder Anspruch als getrenntes Beispiel für sich stehen kann. Während jeder Anspruch als getrenntes Beispiel für sich stehen kann, ist zu beachten, dass - obwohl ein abhängiger Anspruch sich in den Ansprüchen auf eine bestimmte Kombination mit einem oder mehreren anderen Ansprüchen beziehen kann - andere Beispiele auch eine Kombination des abhängigen Anspruchs mit dem Gegenstand jedes anderen abhängigen oder unabhängigen Anspruchs umfassen können. Solche Kombinationen werden hier explizit vorgeschlagen, sofern nicht angegeben ist, dass eine bestimmte Kombination nicht beabsichtigt ist. Ferner sollen auch Merkmale eines Anspruchs für jeden anderen unabhängigen Anspruch eingeschlossen sein, selbst wenn dieser Anspruch nicht direkt abhängig von dem unabhängigen Anspruch gemacht ist.

Claims (20)

  1. Ein Siliziumcarbid-Bauelement (100, 200, 300, 400), umfassend: ein Siliziumcarbid-Substrat, umfassend eine Body-Region (110) und eine Source-Region (120) einer Transistorzelle; und eine Titancarbid-Gate-Elektrode (130) der Transistorzelle.
  2. Das Siliziumcarbid-Bauelement gemäß Anspruch 1, wobei die Titancarbid-Gate-Elektrode (130) sich in einem Gate-Graben befindet, wobei der Gate-Graben sich von einer Oberfläche des Siliziumcarbid-Substrats in das Siliziumcarbid-Substrat erstreckt.
  3. Das Siliziumcarbid-Bauelement gemäß Anspruch 2, umfassend eine Titancarbid-Kontaktelektrode (370, 430), die sich in dem Gate-Graben oder in einem Kontaktgraben befindet, wobei die Titancarbid-Kontaktelektrode (430) mit der Source-Region (120) der Transistorzelle elektrisch verbunden ist.
  4. Das Siliziumcarbid-Bauelement gemäß Anspruch 2 oder 3, wobei eine an der Oberfläche des Siliziumcarbid-Substrats gemessene Breite des Gate-Grabens höchstens 1,5 µm ist.
  5. Das Siliziumcarbid-Bauelement gemäß einem der vorherigen Ansprüche, wobei die Transistorzelle eine vertikale Transistorzelle ist, die ausgebildet ist zum Leiten von Strom zwischen einer Vorderseite des Siliziumcarbid-Substrats und einer Rückseite des Siliziumcarbid-Substrats.
  6. Das Siliziumcarbid-Bauelement gemäß einem der vorherigen Ansprüche, wobei eine Gate-Isolierschicht sich zwischen der Titancarbid-Gate-Elektrode (130) und dem Siliziumcarbid-Substrat befindet, wobei die Titancarbid-Gate-Elektrode (130) zumindest eine Schicht aus Titancarbid benachbart zu der Gate-Isolierschicht umfasst, wobei die Schicht aus Titancarbid eine Dicke von zumindest 50 nm aufweist.
  7. Das Siliziumcarbid-Bauelement gemäß einem der vorherigen Ansprüche, umfassend eine Mehrzahl von streifenförmigen Gate-Gräben, wobei eine Titancarbid-Gate-Elektrode (130) sich in jedem streifenförmigen Gate-Graben von der Mehrzahl von streifenförmigen Gate-Gräben befindet.
  8. Das Siliziumcarbid-Bauelement gemäß Anspruch 7, wobei die Titancarbid-Gate-Elektroden (130) mit einer Gate-Metallisierungsstruktur nur an Endregionen der Titancarbid-Gate-Elektroden (130) verbunden sind, wobei die Endregionen der Titancarbid-Gate-Elektroden (130) sich von den jeweiligen lateralen Enden der Titancarbid-Gate-Elektroden (130) über höchstens 10 % einer Länge der jeweiligen Titancarbid-Gate-Elektrode (130) erstecken.
  9. Das Siliziumcarbid-Bauelement gemäß einem der vorherigen Ansprüche, wobei die Transistorzelle eine Durchbruchspannung von mehr als 300 V aufweist.
  10. Ein Halbleiterbauelement (500, 600, 700), umfassend: ein Halbleitersubstrat, umfassend eine Body-Region (110) und eine Source-Region (120) einer Transistorzelle; und eine Titancarbid-Feldelektrode (530) der Transistorzelle, wobei die Titancarbid-Feldelektrode (530) mit einer Referenzspannungsmetallisierungsstruktur verbunden oder verbindbar ist, sodass eine Referenzspannung unabhängig von einer Gate-Spannung der Transistorzelle an die Titancarbid-Feldelektrode (530) bereitstellbar ist.
  11. Das Halbleiterbauelement gemäß Anspruch 10, wobei die Titancarbid-Feldelektrode (530) sich in einem Graben befindet, wobei der Graben sich von einer Oberfläche des Halbleitersubstrats in das Halbleitersubstrat erstreckt.
  12. Das Halbleiterbauelement gemäß Anspruch 11, umfassend eine Titancarbid-Gate-Elektrode (620) der Transistorzelle, die sich in dem Graben befindet.
  13. Das Halbleiterbauelement gemäß Anspruch 10, 11 oder 12, wobei die Transistorzelle eine Durchbruchspannung von mehr als 100 V aufweist.
  14. Ein Verfahren (800) zum Bilden eines Siliziumcarbid-Bauelements, das Verfahren umfassend: Bilden (810) einer Body-Region einer Transistorzelle in einem Siliziumcarbid-Substrat; Bilden (820) einer Source-Region der Transistorzelle in dem Siliziumcarbid-Substrat; und Bilden (830) eine Titancarbid-Gate-Elektrode der Transistorzelle.
  15. Das Verfahren gemäß Anspruch 14, umfassend ein Bilden eines Gate-Grabens, der sich von einer Oberfläche des Siliziumcarbid-Substrats in das Siliziumcarbid-Substrat erstreckt, wobei die Titancarbid-Gate-Elektrode in dem Gate-Graben gebildet wird.
  16. Das Verfahren gemäß Anspruch 14 oder 15, wobei das Bilden (830) der Titancarbid-Gate-Elektrode umfasst: Bilden einer Kohlenstoffschicht; Bilden von zumindest einer von einer Titanschicht und einer Titanoxidschicht auf der Kohlenstoffschicht; und Tempern nach dem Bilden der Titanschicht, um die Titancarbid-Gate-Elektrode zu erhalten.
  17. Das Verfahren gemäß Anspruch 16, wobei das Bilden (830) der Titancarbid-Gate-Elektrode ein Oxidieren der Titanschicht vor dem Tempern umfasst.
  18. Das Verfahren gemäß Anspruch 17, wobei die Oxidation durch eine anodische Oxidation ausgeführt wird.
  19. Das Verfahren gemäß einem der Ansprüche 16-18, wobei das Tempern bei einer Temperatur von höchstens 1100°C ausgeführt wird.
  20. Das Verfahren gemäß einem der Ansprüche 16-19, wobei das Bilden einer Kohlenstoffschicht und das Bilden von zumindest einer von einer Titanschicht und einer Titanoxidschicht alternierend wiederholt wird, um einen Schichtstapel aus alternierender Kohlenstoff- und zumindest einer aus Titanschichten und Titanoxidschichten zu bilden.
DE102018130385.8A 2018-11-29 2018-11-29 Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen Granted DE102018130385A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102018130385.8A DE102018130385A1 (de) 2018-11-29 2018-11-29 Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen
US16/693,909 US11342433B2 (en) 2018-11-29 2019-11-25 Silicon carbide devices, semiconductor devices and methods for forming silicon carbide devices and semiconductor devices
CN201911202091.6A CN111244164A (zh) 2018-11-29 2019-11-29 碳化硅器件、半导体器件及用于形成它们的方法
US17/726,618 US20220246745A1 (en) 2018-11-29 2022-04-22 Silicon Carbide Devices, Semiconductor Devices and Methods for Forming Silicon Carbide Devices and Semiconductor Devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018130385.8A DE102018130385A1 (de) 2018-11-29 2018-11-29 Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen

Publications (1)

Publication Number Publication Date
DE102018130385A1 true DE102018130385A1 (de) 2020-06-04

Family

ID=70681186

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018130385.8A Granted DE102018130385A1 (de) 2018-11-29 2018-11-29 Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen

Country Status (3)

Country Link
US (2) US11342433B2 (de)
CN (1) CN111244164A (de)
DE (1) DE102018130385A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102396978B1 (ko) * 2018-11-16 2022-05-11 삼성전자주식회사 반도체 장치
EP3690952A1 (de) * 2019-01-29 2020-08-05 Nexperia B.V. Graben-gate-halbleiterbauelement und verfahren zur herstellung
DE102020118657A1 (de) * 2020-07-15 2022-01-20 Infineon Technologies Ag Verfahren zur Herstellung einer Leistungshalbleitervorrichtung
EP4040500A1 (de) * 2021-02-04 2022-08-10 Infineon Technologies AG Transistorvorrichtung und verfahren zur herstellung
CN118553792A (zh) * 2024-07-24 2024-08-27 深圳平创半导体有限公司 一种低导通电阻的SiC MOSFET器件及制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120217513A1 (en) * 2011-02-28 2012-08-30 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9293558B2 (en) * 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
DE102014111981B4 (de) * 2014-08-21 2020-08-13 Infineon Technologies Ag Halbleiterschaltvorrichtung mit Ladungsspeicherstruktur
DE102014113375A1 (de) * 2014-09-17 2016-03-17 Infineon Technologies Austria Ag Halbleitervorrichtung mit feldeffektstruktur
DE102014119465B3 (de) * 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102014119466A1 (de) * 2014-12-22 2016-06-23 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen und gateverbinderstruktur
DE102015103067B3 (de) * 2015-03-03 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE102015117286B4 (de) * 2015-10-09 2018-04-05 Infineon Technologies Ag Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
DE102015117469A1 (de) * 2015-10-14 2017-04-20 Infineon Technologies Austria Ag Verfahren zum herstellen einer halbleitervorrichtung mit grabengate durch verwenden einer screenoxidschicht
DE102015121497B4 (de) * 2015-12-10 2022-01-27 Infineon Technologies Austria Ag Halbleitervorrichtung mit einem ersten gategraben und einem zweiten gategraben
US20180358449A1 (en) * 2017-06-12 2018-12-13 Maxpower Semiconductor Inc. Fabrication of Trench-Gated Wide-Bandgap Devices
JP6617657B2 (ja) * 2016-07-29 2019-12-11 富士電機株式会社 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120217513A1 (en) * 2011-02-28 2012-08-30 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US11342433B2 (en) 2022-05-24
US20220246745A1 (en) 2022-08-04
CN111244164A (zh) 2020-06-05
US20200176580A1 (en) 2020-06-04

Similar Documents

Publication Publication Date Title
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014107325B4 (de) Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102016111998B4 (de) Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102018130385A1 (de) Siliziumcarbid-Bauelemente, Halbleiterbauelemente und Verfahren zum Bilden von Siliziumcarbid-Bauelementen und Halbleiterbauelementen
DE102013224134B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
AT504551A2 (de) Struktur und verfahren zum bilden einer sich lateral erstreckenden dielektrikumschicht in einem trench-gate-fet
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102007029121B3 (de) Verfahren zur Herstellung eines Halbleiterbauelements, sowie Halbleiterbauelement
DE102011053147B4 (de) Halbleiterstruktur mit grabenstrukturen in direktem kontakt
DE102013007685A1 (de) Siliziumkarbid-halbleiterbauelement und verfahren zu dessen herstellung
DE102005040228A1 (de) Transistor und Verfahren zur Herstellung desselben
DE112009002330T5 (de) Leistungs-Mosfet mit einem verspannten Kanal in einer Halbleiter-Heterostruktur auf Metallsubstrat
DE102013010245A1 (de) Halbleitervorrichtung
DE112016004718B4 (de) Halbleitereinheit
DE112013006308T5 (de) Siliziumcarbid-Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102010030179A1 (de) Halbleiterbauelement mit einer amorphen Kanalsteuerschicht
DE102013107758B4 (de) Halbleitervorrichtung mit einer dielektrischen Struktur in einem Trench
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102016118543A1 (de) Halbleiterbauelemente, leistungshalbleiterbauelemente und verfahren zum bilden eines halbleiterbauelements
DE102016226237A1 (de) Siliziumcarbid-halbleitervorrichtung und verfahren zum herstellen einer siliziumcarbid-halbleitervorrichtung
DE102014114897A1 (de) Verfahren zum Fertigen eines vertikalen Halbleiterbauelements und vertikales Halbleiterbauelement
DE102014110648A1 (de) Halbleitervorrichtung mit randabschluss
DE102019109368B4 (de) Halbleitervorrichtung mit siliziumcarbidkörper und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 102018010628

Country of ref document: DE