DE102016111998B4 - Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen - Google Patents

Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen Download PDF

Info

Publication number
DE102016111998B4
DE102016111998B4 DE102016111998.9A DE102016111998A DE102016111998B4 DE 102016111998 B4 DE102016111998 B4 DE 102016111998B4 DE 102016111998 A DE102016111998 A DE 102016111998A DE 102016111998 B4 DE102016111998 B4 DE 102016111998B4
Authority
DE
Germany
Prior art keywords
electrode
semiconductor
angle
trenches
ion beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102016111998.9A
Other languages
English (en)
Other versions
DE102016111998A1 (de
Inventor
Johannes Georg Laven
Hans-Joachim Schulze
Anton Mauder
Werner Schustereder
Roland Rupp
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102016111998.9A priority Critical patent/DE102016111998B4/de
Priority to US15/634,406 priority patent/US10083835B2/en
Priority to JP2017127376A priority patent/JP6487500B2/ja
Priority to CN201710516182.1A priority patent/CN107564810B/zh
Publication of DE102016111998A1 publication Critical patent/DE102016111998A1/de
Application granted granted Critical
Publication of DE102016111998B4 publication Critical patent/DE102016111998B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

Verfahren zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren umfasst:Ausbilden, durch Richten eines Ionenstrahls (690) mit einer Strahldivergenz θ auf eine Prozessoberfläche (101a) eines Halbleitersubstrats (500a), von parallelen Elektrodengräben (150a) in dem Halbleitersubstrat (500a), wobei eine Mittelachse des gerichteten Ionenstrahls (690) zu einer Normalen (105) zur Prozessoberfläche (101a) unter einem Neigungswinkel α geneigt ist und die Strahldivergenz θ ungleich Null ist und wobei die Elektrodengräben (150a) jeweils eine erste Seitenwand (151) und eine gegenüberliegende zweite Seitenwand (152) aufweisen;Bewegen des Halbleitersubstrats (500a) entlang einer Richtung parallel zur Prozessoberfläche (101a) während einer Ausbildung der Elektrodengräben (150a); undAusbilden einer leitfähigen Elektrode (155) in den Elektrodengräben (150a), wobei die ersten Seitenwände (151) der Elektrodengräben (150a) zu der Normalen (105) um einen ersten Böschungswinkel φ1 mit φ1 = α + θ/2 geneigt sind und die zweiten Seitenwände (152) zur Normalen (105) um einen zweiten Böschungswinkel φ2 mit φ2 = α - θ/2 geneigt sind, wobei sich die Elektrodengräben (150a) mit wachsendem Abstand zur Prozessoberfläche (101a) aufweiten.

Description

  • HINTERGRUND
  • Leistungshalbleitervorrichtungen mit Transistorzellen, die elektrisch parallel verbunden sind, können verschiedene Arten von Elektrodenstrukturen umfassen. Beispielsweise schaltet ein an eine Gateelektrode angelegtes elektrisches Potential die Transistorzellen an und aus, und ein an Feldelektroden angelegtes geeignetes elektrisches Potential kann das Sperrvermögen verbessern und/oder die Gateelektroden gegen ein Drainpotential abschirmen. Ein Ausbilden von Elektrodenstrukturen in Gräben, die sich in das Halbleiterdie erstrecken, ermöglicht ein Schrumpfen der lateralen Abmessungen der Transistorzellen und verbessert eine Flächeneffizienz von Leistungshalbleitervorrichtungen.
  • Die Druckschrift US 2016 / 0 172 468 A1 beschreibt ein Verfahren zur Herstellung von SiC-Trench MOSFETs, bei dem Gräben für Trenchgate-Elektroden mittels eines anisotropen Trockenätzverfahrens in den SiC-Kristall eingebracht werden. Dabei wird das Trockenätzverfahren so gesteuert, dass eine erste Seitenwand der Gategräben möglichst parallel zur (11-20)-Kristallebene und dabei ungefähr um 86° gegenüber der Oberfläche des SiC-Kristalls geneigt ist. Nach dem Trockenätzverfahren gruppiert eine Wärmebehandlung in nicht oxidierender und nicht nitridierender Atmosphäre das Material entlang der ersten Seitenwand so um, dass die erste Seitenwand sich noch besser entlang der (11-20)-Kristallebene orientiert. Die Druckschrift US 2002 / 0 038 886 A1 beschreibt einen Feldeffekttransistor mit Trenchgate-Strukturen mit vertikalen Seitenwänden und mit selbstjustiert und symmetrisch zur Trenchmitte ausgebildeten SourceGebieten.
  • Die Druckschrift US 9 337 040 B1 beschreibt das Ätzen eines Mehrlagenschichtstapels für einen vertikalen NAND Speicherbaustein mittels eines schrägen, nicht divergierenden Ionenstrahls. Die Druckschrift US 2015 / 0 137 221 A1 beschreibt das Ausbilden von Gategräben für SiC-MOSFETs in einem SiC-Substrat, dessen Kristallhauptachse gegenüber der Vertikalen geneigt ist. Dazu wird das SiC-Substrat in einer Ionenstrahlanlage auf einer Unterlage angeordnet und mittels der Unterlage derart gegen die Vertikale gekippt, dass der Ionenstrahl parallel zur Kristallhauptachse auf die Oberfläche des SiC-Substrats einfällt.
  • Es ist wünschenswert, Charakteristiken von Halbleitervorrichtungen, die in Gräben ausgebildete Elektrodenstrukturen enthalten, weiter zu verbessern.
  • ZUSAMMENFASSUNG
  • Gemäß einem Beispiel wird ein Ionenstrahl mit einer Strahldivergenz θ auf eine Prozessoberfläche eines Halbleitersubstrats gerichtet, um parallele Elektrodengräben im Halbleitersubstrat auszubilden. Eine Mittelachse des Ionenstrahls ist gegen eine Normale auf der Prozessoberfläche unter einem Neigungswinkel α geneigt, wobei der Neigungswinkel α und/oder die Strahldivergenz θ ungleich Null sind/ist. Während einer Ausbildung der Elektrodengräben wird das Halbleitersubstrat entlang einer Richtung parallel zur Prozessoberfläche bewegt. Eine leitfähige Elektrode wird in den Elektrodengräben ausgebildet. Erste Seitenwände der Elektrodengräben sind gegen die Normale um einen ersten Böschungswinkel φ1 = α + θ/2 geneigt. Zweite Seitenwände sind zu der Normalen um einen zweiten Böschungswinkel φ2 mit φ2 = α - θ/2 geneigt.
  • Gemäß einem anderen Beispiel umfasst eine Halbleitervorrichtung eine Trench- bzw. Graben-Gatestruktur, die sich von einer ersten Oberfläche in einen Halbleiterbereich erstreckt. Eine erste Seitenwand und eine gegenüberliegende zweite Seitenwand der Graben-Gatestruktur sind parallel zueinander, und die Graben-Gatestruktur ist um einen Böschungswinkel φ gegen eine Normale zur ersten Oberfläche geneigt. In einem Mesaabschnitt des Halbleiterbereichs grenzt zumindest eine Seitenwand-Implantationszone direkt an die Graben-Gatestruktur, wobei die Seitenwand-Implantationszone entlang einer der ersten und zweiten Seitenwände selektiv ausgebildet ist.
  • Gemäß einem weiteren Beispiel umfasst eine Halbleitervorrichtung Elektrodenstrukturen, die sich von einer ersten Oberfläche in einen Halbleiterbereich erstrecken. Parallele erste Seitenwände der Elektrodenstrukturen sind zur ersten Oberfläche vertikal. Parallele zweite Seitenwände, die den ersten Seitenwänden gegenüberliegen, sind zu einer Normalen zur ersten Oberfläche um einen Böschungswinkel φ größer als 0° geneigt. Bodygebiete sind in Mesaabschnitten des Halbleiterbereichs zwischen den Elektrodenstrukturen ausgebildet. In den Mesaabschnitten bilden die Bodygebiete erste pn-Übergänge mit einer Drainstruktur und zweite pn-Übergänge mit Sourcegebieten.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile nach Lesen der folgenden Detailbeschreibung und Betrachten der begleitenden Zeichnungen erkennen.
  • KURZBESCHREIBUNG DER ZEICHNUNGEN
  • Die beigefügten Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Erfindung zu liefern, und sie sind in die Offenbarung dieser Erfindung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung zum Erläutern der Prinzipien der Erfindung. Andere Ausführungsformen der Erfindung und beabsichtigte Vorteile werden sofort gewürdigt, da sie unter Hinweis auf die folgende Detailbeschreibung besser verstanden werden.
    • 1A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung nach Ausbilden einer Ätzmaske.
    • 1B ist ein schematisches Diagramm, das eine Bewegung des Halbleitersubstrats von 1A in Bezug auf einen gerichteten Ionenstrahl veranschaulicht, der zu einer Normalen zu einer Prozessoberfläche des Halbleitersubstrats geneigt ist.
    • 1C ist eine schematische Querschnittsansicht des Halbleitersubstratbereichs von 1A im gerichteten Ionenstrahl von 1B.
    • 1D ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1C nach Ausbilden von Elektrodengräben durch ein gerichtetes Ionenstrahlätzen.
    • 1E ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 1D nach Ausbilden von Elektrodenstrukturen in den Elektrodengräben.
    • 2A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung, das sich auf eine Ausbildung von Elektrodenstrukturen mit Seitenwänden parallel zu nicht vertikalen Hauptkristallebenen bezieht, während einer Ausbildung Elektrodengräben.
    • 2B ist eine schematische perspektivische Ansicht des Halbleitersubstratbereichs von 2A nach Ausbilden von Elektrodenstrukturen in den Elektrodengräben.
    • 3A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung unter Ausnutzung einer Seitenwand-Implantation während einer ersten Implantation in erste Seitenwände von Elektrodengräben.
    • 3B ist eine vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3A während einer zweiten Implantation in Bereiche der ersten Seitenwände.
    • 3C ist eine vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3B während einer dritten Implantation in zweite Seitenwände, die den ersten Seitenwänden gegenüberliegen.
    • 3D ist eine vertikale Querschnittsansicht des Halbleitersubstratbereichs von 3C nach Ausbilden von Elektrodenstrukturen in den Elektrodengräben.
    • 4A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung unter Verwendung von zwei sukzessiven Ätzprozessen mit symmetrisch geneigten gerichteten Ionenstrahlen während einer Anwendung eines ersten gerichteten Ionenstrahls.
    • 4B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 4A während einer Anwendung eines zweiten gerichteten Ionenstrahls.
    • 5A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einer Ausführungsform unter Verwendung eines divergenten gerichteten Ionenstrahls zum Ausbilden von Elektrodengräben während einer Anwendung des divergenten gerichteten Ionenstrahls.
    • 5B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 5A nach Ausbilden von Elektrodenstrukturen in den Elektrodengräben.
    • 6A ist eine schematische vertikale Querschnittsansicht eines Bereichs eines Halbleitersubstrats zum Veranschaulichen eines Verfahrens zum Herstellen einer Halbleitervorrichtung gemäß einem Beispiel unter Verwendung eines bidirektionalen Ionenstrahls, um Elektrodengräben auszubilden, während einer Anwendung des bidirektionalen Ionenstrahls.
    • 6B ist eine schematische vertikale Querschnittsansicht des Halbleitersubstratbereichs von 6A nach Ausbilden von Elektrodenstrukturen in den Elektrodengräben.
    • 7 ist eine schematische perspektivische Ansicht eines Bereichs einer Halbleitervorrichtung gemäß einem Beispiel bezogen auf einen SiC-TIGFET (Graben-Feldeffekttransistor mit isoliertem Gate) mit asymmetrischen Transistorzellen und geneigten Graben-Gatestrukturen.
    • 8A ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einem Beispiel bezogen auf einen JFET (Seprrschicht- bzw. Junction-Feldeffekttransistor) mit symmetrisch geneigten Graben-Gatestrukturen.
    • 8B ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform bezogen auf einen JFET mit Graben-Gatestrukturen mit vertikalen und nicht vertikalen Seitenwänden.
    • 8C ist eine schematische vertikale Querschnittsansicht eines Bereichs einer Halbleitervorrichtung gemäß einem Beispiel bezogen auf einen JFET mit zweigartigen Graben-Gatestrukturen.
    • 9 ist eine schematische perspektivische Ansicht eines Bereichs einer Halbleitervorrichtung gemäß einer Ausführungsform bezogen auf einen IGBT (Bipolartransistor mit isoliertem Gate) mit verengten Mesaabschnitten.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil der Offenbarung bilden und in denen für Veranschaulichungszwecke spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgestaltet werden kann. Es ist zu verstehen, dass andere Ausführungsformen verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Beispielsweise können Merkmale, die für eine Ausführungsform veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Ausführungsformen verwendet werden, um zu noch einer weiteren Ausführungsform zu gelangen. Es ist beabsichtigt, dass die vorliegende Erfindung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit gleichen Bezugszeichen in den verschiedenen Zeichnungen versehen, falls nicht etwas anderes festgestellt wird.
  • Die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und ähnliche Begriffe sind offene Begriffe, und diese Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Der Begriff „elektrisch verbunden“ beschreibt eine permanente niederohmige Verbindung zwischen elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen, oder eine niederohmige Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Begriff „elektrisch gekoppelt“ umfasst, dass ein oder mehrere dazwischenliegende Elemente, die für eine Signalübertragung gestaltet sind, zwischen den elektrisch gekoppelten Elementen vorgesehen sein können, beispielsweise Elemente, die zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige elektrische Entkopplung in einem zweiten Zustand vorsehen.
  • Die Figuren veranschaulichen relative Dotierungskonzentrationen durch Angabe von „-“ oder „+“ neben dem Dotierungstyp „n“ oder „p“. Beispielsweise bedeutet „n-“ eine Dotierungskonzentration, die niedriger als die Dotierungskonzentration eines „n“-Dotierungsgebiets ist, während ein „n+“-Dotierungsgebiet eine höhere Dotierungskonzentration hat als ein „n“-Dotierungsgebiet. Dotierungsgebiete der gleichen relativen Dotierungskonzentration haben nicht notwendigerweise die gleiche absolute Dotierungskonzentration. Beispielsweise können zwei verschiedene „n“-Dotierungsgebiete die gleichen oder verschiedene absolute Dotierungskonzentrationen haben.
  • 1A bis 1E beziehen sich auf ein Verfahren zum Ausbilden schräger Graben-Elektrodenstrukturen durch ein gerichtetes Ionenstrahlätzen.
  • 1A zeigt ein Halbleitersubstrat 500a einschließlich einer Ätzmaske 410, die durch Fotolithografie auf einer Prozessoberfläche 101a an einer Vorderseite einer Halbleiterbasis 100a ausgebildet ist. Die Halbleiterbasis 100a besteht aus kristallinem Halbleitermaterial, z.B. Silizium (Si), Germanium (Ge), Siliziumgermanium (SiGe), Siliziumcarbid (SiC) oder einem AIIIBV-Halbleiter wie beispielsweise Galliumnitrid (GaN). Die Halbleiterbasis 100a kann ein aus einem Kristallingot durch Sägen erhaltener Halbleiterwafer sein oder einen solchen umfassen. Die Halbleiterbasis 100a kann eine oder mehrere epitaktische Halbleiterschichten umfassen, welche homogen verteilte Dotierstoffe enthalten können oder welche horizontal und/oder vertikal strukturierte dotierte Gebiete umfassen können.
  • Die Prozessoberfläche 101a kann planar sein oder kann gestuft sein, wobei parallele zweite Oberflächenabschnitte parallele erste Oberflächenabschnitte verbinden. Eine Auflagefläche 102a auf der Rückseite der Halbleiterbasis 100a ist parallel zu einer planaren Prozessoberfläche 101a oder parallel zu einer mittleren Oberflächenebene einer gestuften Prozessoberfläche 101a. Eine Normale 105 zu einer planaren Prozessoberfläche 101a oder zu einer mittleren Oberflächenebene einer gestuften Prozessoberfläche 101a definiert eine vertikale Richtung. Richtungen orthogonal zur vertikalen Richtung sind horizontale Richtungen.
  • Die Ätzmaske 410 kann aus einem einzigen Material bestehen oder kann ein Stapel von Schichten aus verschiedenen Materialien sein, wie etwa Siliziumnitrid, Siliziumoxinitrid, Siliziumoxid, z.B. thermisch gewachsenem Siliziumoxid oder abgeschiedenem Oxid, zum Beispiel TEOS-Oxid (Siliziumoxid, gebildet durch Verwenden von Tetraethylorthosilan als Precursor) oder Kohlenstoff.
  • Die horizontalen Querschnitte der Maskenöffnungen 411 können Streifen mit einer horizontalen Länge sein, die eine horizontale Breite um mehr als ein Zehnfaches übertrifft, oder können Punkte mit zwei orthogonalen horizontalen Breiten innerhalb der gleichen Größenordnung, z.B. annähernd gleiche horizontale Breiten wie etwa Kreise oder Vierecke mit gerundeten oder angeschrägten Ecken, sein.
  • Die Maskenöffnungen 411 können ein regelmäßiges Muster paralleler äquidistanter Streifen bilden, wobei Längsachsen der Streifen vertikal zur Querschnittsebene verlaufen. Eine horizontale Breite w1 der Maskenöffnungen 411 kann in einem Bereich von 50 nm bis 50 pm, zum Beispiel von 100 nm bis 2 µm oder von 2 µm bis 10 pm, liegen. Ein Abstand (p1) von Mitte zu Mitte zwischen benachbarten Maskenöffnungen 411 kann in einem Bereich von 50 nm bis 80 pm, zum Beispiel 100 nm bis 2 µm oder 2 µm bis 50 µm oder 3 µm bis 30 pm, liegen.
  • Das Halbleitersubstrat 500a wird in eine Vorrichtung 600 mit gerichtetem Ionenstrahl wie in 1B gezeigt übergeführt.
  • Die Vorrichtung 600 mit gerichtetem Ionenstrahl kann eine Plasmaeinheit 610 enthalten, die Ionen erzeugt und beschleunigt. Beispielsweise erzeugt die Plasmaeinheit 610 Elektronen und beschleunigt die Elektronen zwischen einer Kathoden- und einer Anodenelektrode, wobei die Elektronen Atome eines Edelgases wie Argon (Ar) ionisieren. Die Plasmaeinheit 610 formt die erzeugten Ionen zu einem gerichteten Ionenstrahl 690 mit einer definierten Querschnittsform.
  • Die Querschnittsform des gerichteten Ionenstrahls 690 kann annähernd rund oder oval sein. Gemäß einer Ausführungsform ist der horizontale Querschnitt des gerichteten Ionenstrahls 690 ein Band mit einer Längsachse, die in einer Richtung orthogonal zur Querschnittebene verläuft, wobei eine Längsausdehnung des Bandes größer als ein horizontaler Durchmesser des Halbleitersubstrats 500a ist und wobei eine horizontale Breite des Bandes in einem Bereich bis zu mehreren Millimetern liegt.
  • Eine Ablenkeinheit 615 lässt den gerichteten Ionenstrahl 690 zu einer Prozesseinheit 620 durch, wo der gerichtete Ionenstrahl 690 auf der Prozessoberfläche 101a des Halbleitersubstrats 500a auftrifft.
  • In der Prozesseinheit 620 ist das Halbleitersubstrat 500a auf einem Halter 622 platziert, welcher an das Halbleitersubstrat 500a ein Potential anlegen kann, das die Ionen im gerichteten Ionenstrahl 690 anzieht. Eine Fördereinheit 624 bewegt den Halter 622 und das Halbleitersubstrat 500a entlang einer Richtung parallel zur Prozessoberfläche 101a, so dass der gerichtete Ionenstrahl 690 die komplette Prozessoberfläche 101a unter einem gleichen Aufprallwinkel und in dem gleichen Abstand in Bezug auf die Ablenkeinheit 615 sukzessiv scannt.
  • Der gerichtete Ionenstrahl 690 kann eine Strahldivergenz θ > 0 aufweisen, kann mit einer Strahldivergenz θ = 0 nicht divergent sein oder kann mit zwei nicht divergierenden Strahlkomponenten bidirektional sein, deren Mittelachsen zur Normalen 105 zur Prozessoberfläche 101a symmetrisch geneigt sind.
  • Die Ablenkeinheit 615 führt den gerichteten Ionenstrahl 690 auf eine Weise, so dass der gerichtete Ionenstrahl 690 nicht vertikal auf die Prozessoberfläche 101a des Halbleitersubstrats 500a auftrifft, falls θ = 0 gilt. Für eine Strahldivergenz θ > 0 kann ein Neigungswinkel α zwischen einer Strahlachse 695 eines bandförmigen gerichteten Ionenstrahls 690 und der Normalen 105 zur Prozessoberfläche 101a gleich θ/2 sein, so dass eine der Flanken des bandförmigen gerichteten Ionenstrahls 690 vertikal zur Prozessoberfläche 101a ist. Gemäß einem anderen, auf eine Strahldivergenz θ größer 0 bezogenem Beispiel ist der Neigungswinkel α gleich Null, so dass gegenüberliegende erste und zweite Flanken des bandförmigen gerichteten Ionenstrahls 690 symmetrisch bezüglich der Mittelebene des bandförmigen gerichteten Ionenstrahls 690 geneigt sind.
  • Das Halbleitersubstrat 500a kann während einer Anwendung des gerichteten Ionenstrahls 690 bewegt werden oder kann während Zeiträumen bewegt werden, in denen der gerichtete Ionenstrahl 690 vorübergehend ausgeblendet oder unterdrückt ist.
  • Die Plasmaeinheit 610 und die Prozesseinheit 620 können getrennte Kammern umfassen, wobei die Ablenkeinheit 615 den gerichteten Ionenstrahl 690 von der Plasmakammer zur Prozesskammer durchlässt und wobei weitere gasförmige Reaktionsmittel der Prozesskammer zugeführt werden können. Gemäß anderen Ausführungsformen können sich die Plasmaeinheit 610 und die Prozesseinheit 620 die gleiche Kammer teilen.
  • 1C zeigt den gerichteten Ionenstrahl 690, der auf das Halbleitersubstrat 500a unter dem Neigungswinkel α bezüglich der Normalen 105 zur Prozessoberfläche 101a auftrifft. In dem veranschaulichten Beispiel divergiert der gerichtete Ionenstrahl 690 nicht, und der Neigungswinkel α ist nicht gleich Null. Beispielsweise beträgt der Neigungswinkel α zumindest 4°. Gemäß anderen Ausführungsformen liegt der Neigungswinkel α in einem Bereich von 50° bis 60° oder in einem Bereich zwischen 8° bis 30°.
  • Die Ionen, die durch die Maskenöffnungen 411 der Ätzmaske 410 auf freigelegte Bereiche der Halbleiterbasis 100a auftreffen, lösen Bereiche der Halbleiterbasis 100a entweder durch Impulsübertragung oder durch eine Kombination aus Impulsübertragung und chemischen Prozessen, die Ätzmittel und Plasmaenergie nutzen, um eine chemische Reaktion zu veranlassen, die das dem gerichteten Ionenstrahl 690 ausgesetzte Halbleitermaterial zersetzen. Beispielsweise können auf Chlor oder Fluor basierende Ätzmittel wie etwa CF4 oder Mischungen, die HBr und/oder Cl2 enthalten, der Prozesseinheit 620 während einer Anwendung des gerichteten Ionenstrahls 690 zugeführt werden.
  • Wie in 1C gezeigt ist, bildet der gerichtete Ionenstrahl 690 Elektrodengräben 150a in Gebieten der Halbleiterbasis 100a aus, die durch die Maskenöffnungen 411 freigelegt sind. Der gerichtete Ionenstrahl 690 kann auch einen Teil der Ätzmaske 410 aufbrauchen, so dass in einer Phase, wenn die Elektrodengräben 150a vollendet sind, die ursprüngliche Ätzmaske 410 zu einer teilweise aufgebrauchten Ätzmaske 415 reduziert ist. In einigen Ausführungsformen kann die Ätzmaske 410 durch den gerichteten Ionenstrahl 690 nicht aufgebraucht werden und wie ursprünglich geschaffen zurückbleiben. Aufgrund der geneigten Ätzung werden Maskenränder, welche die Grabenätzung definieren, ihre Form von einer rechtwinkligen Form zu einer Maske mit geneigten Seitenwänden ändern. Dies kann in Abhängigkeit vom Verhältnis der Ätzrate der Maske und des Halbleitersubstrats auch die Form am oberen Teil des Grabens beeinflussen. Eine Tiefe der Elektrodengräben 150a kann in einem Bereich von 1 µm bis 10 µm, zum Beispiel 3 µm bis 7 pm, liegen.
  • 1D zeigt das Halbleitersubstrat 500a nach einem Entfernen der teilweise aufgebrauchten Ätzmaske 415 von 1C. Ein Böschungswinkel φ1 der ersten Seitenwand 151 bezüglich der Normalen 105 ist symmetrisch zu einem Böschungswinkel φ2 einer gegenüberliegenden zweiten Seitenwand 152 bezüglich der Normalen 105 mit φ1 = -φ2.
  • In den Elektrodengräben 150a werden zumindest Bereiche von Elektroden für Transistorzellen oder Kontaktstrukturen, die ohmsche Kontakte mit Elektroden von Transistorzellen bilden, ausgebildet, wobei die Transistorzellen z.B. JFET-(Sperrschicht- bzw. Junction-Feldeffekttransistor-)Zellen oder IGFET-(Feldeffekttransistor mit isoliertem Gate)Zellen sein können. Ein Ausbilden der Elektroden kann ein Implantieren von Dotierstoffen in zumindest eine der ersten und zweiten Seitenwände 151, 152 einschließen, um Implantationszonen auszubilden, und ein Füllen der Elektrodengräben 150a entweder mit einem Kontaktmaterial, das einen ohmschen Kontakt mit den implantierten Zonen bildet, oder mit einem leitfähigen Material, das von der Halbleiterbasis 100a isoliert ist.
  • 1E bezieht sich auf ein Beispiel mit einer isolierten Elektrodenstruktur 150, die in den Elektrodengräben 150a von 1D ausgebildet ist, wobei die isolierte Elektrodenstruktur 150 eine leitfähige Elektrode 155 umfasst, welche aus hochdotiertem polykristallinem Silizium bestehen kann oder welche zwei oder mehr Schichten verschiedener leitfähiger Materialien, z.B. Titannitrid (TiN), Titanwolfram (TiW), Tantalnitrid (TaN), Aluminium (Al), Kupfer (Cu) und Wolfram (W) oder Kombinationen von einer oder mehreren Metallschichten mit Polysilizium, umfassen kann.
  • Die leitfähige Elektrode 155 kann mit einem Lastanschluss, z.B. mit dem Sourceanschluss eines IGFET oder JFET oder mit einem Emitteranschluss eines IGBT oder mit einer Steuerelektrode, zum Beispiel der Gateelektrode eines IGFET, JFET oder IGBT, elektrisch verbunden sein.
  • Ein Elektroden-Dielektrikum 159 kann die leitfähige Elektrode 155 von der Halbleiterbasis 100a trennen. Für JFET-Zellen fehlt das Elektroden-Dielektrikum 159, und die leitfähige Elektrode 155 kann direkt an Mesaabschnitte 170 der Halbleiterbasis 100a zwischen benachbarten Elektrodenstrukturen 150 grenzen, wobei die Mesaabschnitte 170 halbleitende Bereiche von IGEFT-Zellen oder JFET-Zellen einschließen können.
  • 2A und 2B beziehen sich auf ein Verfahren zum Herstellen von Halbleitervorrichtungen basierend auf einem Halbleitermaterial mit einem hexagonalen Kristallgitter, wobei ein gerichteter Ionenstrahl Elektrodengräben 150a ätzt, wobei zumindest die ersten Seitenwände 151 parallel zu einer Hauptkristallebene sind.
  • In 2A umfasst ein Halbleitersubstrat 500a eine Halbleiterbasis 100a aus einem Halbleitermaterial mit einem hexagonalen Kristallgitter wie etwa Siliziumcarbid (SiC) oder Galliumnitrid (GaN). Beispielsweise ist das Halbleitermaterial 2H-SiC (SiC des 2H-Polytyps), 6H-SiC oder 15R-SiC. Gemäß einer Ausführungsform ist das Halbleitermaterial 4H-SiC. Die Halbleiterbasis 100a kann einen Basisbereich umfassen, der aus einem Siliziumcarbidingot z.B. durch Sägen erhalten wurde, oder ein oder mehrere epitaktische Schichten, die auf dem Basisbereich gezüchtet wurden.
  • Eine Prozessoberfläche 101a an einer Vorderseite der Halbleiterbasis 100a und eine Auflagefläche 102a, die der Vorderseite gegenüberliegt, sind parallel zueinander orientiert. Eine Hauptkristallrichtung, z.B. die <0001>-Kristallachse, ist um einen Winkel zur Achse β > 0 zur Normalen 105 zu einer horizontalen Ebene geneigt. Eine andere Hauptkristallrichtung, z.B. die <11-20>-Kristallachse, ist um den Winkel β zur Achse bezüglich der horizontalen Ebene geneigt, und die <1-100>-Kristallachse ist zur Querschnittsebene orthogonal. Gemäß einer anderen Ausführungsform ist die <1-100>-Kristallachse um den Winkel β zur Achse bezüglich der horizontalen Ebene geneigt, und die <11-20>-Kristallachse ist zur Querschnittsebene orthogonal.
  • Die Prozessoberfläche 101a kann gezahnt sein und parallele erste Oberflächenabschnitte, die zueinander verschoben und zur horizontalen Ebene um den Winkel β zur Achse geneigt sind, sowie zweite Oberflächenabschnitte umfassen, die zu den ersten Oberflächenabschnitten geneigt sind und die ersten Oberflächenabschnitten verbinden, so dass eine Querschnittslinie der gezahnten Prozessoberfläche 101a in der Querschnittsebene eine Sägezahnlinie approximiert und eine mittlere Oberflächenebene zur horizontalen Ebene parallel ist. Gemäß anderen Ausführungsformen ist die Prozessoberfläche 101a planar. Ein Abstand zwischen der Prozessoberfläche 101a an der Vorderseite und der Auflagefläche 102a auf der Rückseite hängt mit einem nominalen Sperrvermögen der Halbleitervorrichtungen zusammen, die aus dem Halbleitersubstrat 500a in einer späteren Phase erhalten werden. Eine Gesamtdicke der Halbleiterbasis 100a zwischen der Prozessoberfläche 101a und der Auflagefläche 102a kann im Bereich von mehreren hundert nm bis mehrere 100 µm oder in einem Bereich zwischen 4 µm und 200 µm liegen.
  • Eine Ätzmaske 410 mit Maskenöffnungen 411 wird auf der Prozessoberfläche 101a ausgebildet. Seitenwände der Maskenöffnungen 411 können annähernd vertikal sein oder können in einem Hilfsprozess unter Verwendung eines gerichteten Ionenstrahls und von Ätzmitteln, die das Material der Ätzmaske 410 selektiv entfernen, angeschrägt werden.
  • Ein nicht divergenter gerichteter Ionenstrahl 690 kann auf das Halbleitersubstrat 500a parallel zu der <0001>-Kristallachse, d.h. mit einem Neigungswinkel α gleich dem Winkel β zur Achse, gerichtet werden. Während der Implantation, z.B. während der gerichtete Ionenstrahl 690 auf das Halbleitersubstrat 500a auftrifft, oder in ungenutzten Zeiträumen zwischen aufeinanderfolgenden Implantationszeiträumen, wird das Halbleitersubstrat 500a entlang einer horizontalen Richtung parallel zur Prozessoberfläche 101a so bewegt, so dass der Abstand zwischen der Prozessoberfläche 101a und der Quelle des gerichteten Ionenstrahls 690 für die Implantation über die komplette Prozessoberfläche 101a nahezu der gleiche bleibt. Beispielsweise ist eine Abweichung eines Abstand zwischen der Prozessoberfläche 101a und einer virtuellen Strahlquelle, zum Beispiel der Ablenkeinheit 615 von 1B, über das Halbleitersubstrat 500 geringer als 10 mm, z.B. geringer als 5 mm, beispielsweise gar weniger als 1 mm oder weniger als 100 nm.
  • Der auftreffende gerichtete Ionenstrahl 690, wahlweise in Kombination mit gasförmigen Ätzmitteln, bildet Elektrodengräben 150a in der Halbleiterbasis 100a, wobei Seitenwände 151, 152 der Elektrodengräben 150a Hauptkristallebenen, z.B. (11-20)-Kristallebenen, sind, worin verglichen mit anderen Kristallebenen eine Ladungsträgerbeweglichkeit hoch ist. Der Boden der Elektrodengräben 150a kann parallel zur Prozessoberfläche 101a, orthogonal zur Strahlachse 695 sein oder kann eine Form haben, die durch eine horizontale Ebene und eine Ebene orthogonal zur Strahlachse 695 begrenzt ist.
  • Ein Elektroden-Dielektrikum 159 kann gebildet werden, das zumindest die ersten und zweiten Seitenwände 151, 152 der Elektrodengräben 150a auskleidet. Beispielsweise kann eine Wärmebehandlung in einer sauerstoffhaltigen Umgebung ein thermisches Siliziumoxid bilden, das die Elektrodengräben 150a vollständig auskleidet. Reste der Ätzmaske 410 werden nach oder vor Ausbildung des Elektroden-Dielektrikums 159 entfernt, wobei die Prozessoberfläche 101a frei gemacht wird.
  • Ein oder mehrere leitfähige Materialien werden abgeschieden, die die Elektrodengräben 150a füllen. Bereiche der leitfähigen Materialien, die außerhalb der Elektrodengräben 150a abgeschieden werden, werden entfernt.
  • 2B zeigt Elektrodenstrukturen 150, die Graben-Gatestrukturen in den Elektrodengräben 150a bilden können. Eine leitfähige Elektrode 155 kann eine Gateelektrode bilden, und ein Elektroden-Dielektrikum 159 kann ein Gatedielektrikum bilden.
  • Herkömmliche Ansätze für asymmetrische Transistorzellen in SiC-Substraten mit einer achsenversetzten Orientierung bzw. Orientierung zur Achse der <11-20>-Kristallachse liefern Graben-Gatestrukturen, die sich mit zunehmendem Abstand zur Oberfläche verjüngen. Verglichen mit Graben-Gatestrukturen mit sich verjüngenden Seitenwänden lassen die parallelen, aber geneigten ersten und zweiten Seitenwände 151, 152 eine signifikante größere obere Mesabreite w2 an der Prozessoberfläche 101a für einen gegebenen Abstand p1 von Mitte zu Mitte zwischen benachbarten Elektrodenstrukturen 150 und eine gegebene Breite der Elektrodenstrukturen 150 am Boden übrig.
  • Strukturierende Prozesse, zum Beispiel zum Ausbilden elektrischer Kontakte selektiv zu den Mesaabschnitten 170 oder zum Ausbilden asymmetrischer dotierter Gebiete selektiv in Bereichen der Oberseite der Mesaabschnitte 170, definieren eine untere Grenze für die obere Mesabreite w2. Bei einer gegebenen oberen Mesabreite w2 können die Elektrodenstrukturen 150 von 2B in einem kleineren Abstand p1 von Mitte zu Mitte angeordnet werden und ermöglichen Halbleitervorrichtungen mit einer höheren Flächeneffizienz.
  • Verglichen mit Ansätzen, die ein SiC-Substrat in einer geneigten Position zu einer flachen Elektrode einer Trockenätzvorrichtung halten, bleibt der Abstand zwischen der Prozessoberfläche 101a und der Ionenstrahlquelle über die gesamte Prozessoberfläche 101a der gleiche, so dass Form-, Tiefen- und Breitenvariationen der Graben-Gatestrukturen 1510 über das Halbleitersubstrat 500a von 2A vergleichsweise gering sind.
  • 3A bis 3D beziehen sich auf die Ausbildung von Implantationszonen für asymmetrische Transistorzellen in Halbleitersubstraten mit einen hexagonalen Kristallgitter und mit einem Winkel β zur Achse einer Hauptkristallachse bezüglich einer horizontal orientierten Prozessoberfläche 101a, wobei β > 0 gilt.
  • Gemäß 3A werden Elektrodengräben 150a mit ersten Seitenwänden 151 parallel zu einer Hauptkristallebene, z.B. der (11-20)-Kristallebene oder der (1-100)-Kristallebene, in einem Halbleitersubstrat 500a wie mit Verweis auf 2A beschrieben ausgebildet.
  • Erste Dotierstoffionen 701 können selektiv durch die ersten Seitenwände 151 unter einem ersten Implantationswinkel ψ1 zwischen der Strahlachse 695 des gerichteten Ionenstrahls 690 und der Normalen 105 zur Prozessoberfläche 101a implantiert werden. Der erste Implantationswinkel ψ1 kann 0° betragen, so dass die Implantation vertikal erfolgt. Die Mesaabschnitte 170 schirmen die zweiten Seitenwände 152 und einen Teil des Bodenbereichs gegen die auftreffenden ersten Dotierstoffionen 701 ab, welche von dem Ladungstyp sein können, der dem Leitfähigkeitstyp der Bodygebiete oder dem Leitfähigkeitstyp der Sourcegebiete entspricht. In der veranschaulichten Ausführungsform weisen die ersten Dotierstoffionen 701 den Ladungstyp der Dotierstoffe in Sourcegebieten auf. Die ersten Dotierstoffionen 701 bilden Precursor- bzw. Vorstufen-Implantationszonen 132a entlang den ersten Seitenwänden 151 der Elektrodengräben 150a.
  • 3B betrifft eine Implantation zweiter Dotierstoffionen 702 unter einem zweiten Implantationswinkel ψ2 der Strahlachse 695 bezüglich der Normalen 105, wobei die Mesaabschnitte 170 untere Bereiche der ersten Seitenwände 151 selektiv abschirmen, die zu der Auflagefläche 102a orientiert sind, und setzen obere Bereiche der ersten Seitenwände 151 den zweiten Dotierstoffionen 702 aus. Die zweiten Dotierstoffionen 702 haben einen Ladungstyp, der demjenigen der ersten Dotierstoffionen 701 entgegengesetzt ist, und überkompensieren die ersten Dotierstoffionen 701 in Kanal-Implantationszonen 121a entlang den oberen Abschnitten der ersten Seitenwände 151. Die verbleibenden unteren Abschnitte der Precursor-Implantationszonen 132a, welche zur Auflagefläche 102a orientiert sind, bilden Junction- bzw. Übergangs-Implantationszonen 132b. Die wie in 3A und 3B beschrieben realisierten Strukturen erlauben z.B. die kosteneffiziente Verwirklichung von Floating-p-Wannengebieten für IGBTs. Gewöhnlich sind sehr lange Diffusionszeiten und hohe Diffusionstemperaturen für die Ausbildung der Floating-p-Wannen erforderlich, die den Boden der Gategräben umgeben.
  • 3C betrifft eine Implantation dritter Dotierstoffionen 703 des Ladungstyps der zweiten Dotierstoffionen 702 unter einem dritten Implantationswinkel ψ3 zwischen der Strahlachse 695 und der Normalen 105, um abschirmende Implantationszonen 128a entlang den zweiten Seitenwänden 152 und entlang zumindest einem Teil des Bodenbereichs der Elektrodengräben 150a auszubilden. Eine Wärmebehandlung des Halbleitersubstrats 500a kann Implantationsschäden ausheilen und kann in einem gewissen Maße die implantierten ersten, zweiten und dritten Dotierstoffionen 701, 702, 703 diffundieren lassen.
  • 3D zeigt Bodygebiete 120, die Kanalgebiete 121 enthalten, die von den Dotierstoffen in den Kanal-Implantationszonen 121a von 3A gebildet wurden und sich mit annähernd einheitlicher Breite entlang den ersten Seitenwänden 151 erstrecken. Junction- bzw. Übergangsgebiete 132, die von den Dotierstoffen in den Übergangs-Implantationszonen 132b von 3B gebildet werden, die direkt an die Kanalgebiete 121 grenzen, verbessern die elektrische Verbindung der Inversionskanäle, die in den Kanalgebieten 121 vorübergehend gebildet werden. Abschirmende Gebiete 128, die von den Dotierstoffen in den abschirmenden Implantationszonen 128a von 3C gebildet werden, erstrecken sich mit annähernd gleichmäßiger Breite entlang den zweiten Seitenwänden 152 und können direkt an das Übergangsgebiet 132 grenzen.
  • Elektrodenstrukturen 150, z.B. Graben-Gatestrukturen, können in den Elektrodengräben 150a wie mit Verweis auf 2B beschrieben gebildet werden. Sourcegebiete 110 können in Mesaabschnitten 170 der Halbleiterbasis 100a gebildet werden. Eine Drainstruktur 130 kann zwischen den Elektrodenstrukturen 150 und der Auflagefläche 102a ausgebildet werden.
  • Die in 3A bis 3C dargestellten Implantationen können wie veranschaulicht kombiniert werden. Andere Ausführungsformen umfassen nur eine der Implantationen oder kombinieren zwei der Implantationen durch Seitenwände der Elektrodengräben 150a mit anderen Verfahren zum Ausbilden von abschirmenden Gebieten 128, Kanalgebieten 121 und Junction- bzw. Übergangsgebieten 132. Jede der Implantationen kann eine einzelne Implantation sein oder kann eine Kombination mehrerer Implantationen mit geringfügig variierendem Implantationswinkel und/oder variierender Dotierstoffkonzentration sein.
  • Die Übergangsgebiete 132 nahe bei dem Ende der Inversionskanäle vermeiden eine Akkumulierung negativer Ladung während des Ein-Zustands, wobei die akkumulierte negative Ladung sich aus der großen Menge an Elektronen ergeben kann, die die Kanalgebiete 121 passieren und in die Drainstruktur 130 überlaufen. Eine Variation der Implantationswinkel von Implantationen entlang den ersten Seitenwänden 151 kann genutzt werden, um die n-Dotierung über die Tiefe der Elektrodengräben 150a zu variieren. Beispielsweise kann in einem Bereich des Übergangsgebiets 132, das direkt an die Kanalgebiete 121 grenzt, die Dotierstoffdosis höher als in einem größeren Abstand zu den Kanalgebieten 121 sein.
  • Andere Ausführungsformen können geneigte Implantationen zum Ausbilden von Kompensationsstrukturen nutzen. Eine weitere Ausführungsform betrifft einen vertikalen Junction- bzw. Übergangsabschluss, der auf einer vertikalen Variation einer Dotierstoffkonzentration basiert, wobei die vertikale Variation durch partielle Absorption vertikal implantierter Ionen durch einen überhängenden Abschnitt eines Mesaabschnitts 170 erreicht wird.
  • Nicht divergente gerichtete Ionenstrahlen, die zur Normalen 105 zur Prozessoberfläche 101a geneigt sind, divergente gerichtete Ionenstrahlen und/oder bidirektionale Ionenstrahlen können verwendet werden, um die horizontale Abmessung der Mesaabschnitte 170 zwischen Graben-Elektrodenstrukturen zu schrumpfen.
  • Das in 4A bis 4B veranschaulichte Verfahren nutzt zwei sukzessiv angewendete, nicht divergente, gerichtete Ionenstrahlen 690, um Elektrodengräben mit zueinander geneigten vertikalen Achsen auszubilden.
  • Eine Ätzmaske 410 mit Maskenöffnungen 411 wird auf der Prozessoberfläche 101a einer Halbleiterbasis 100a ausgebildet. Das Halbleitersubstrat 500a wird entlang einer Richtung parallel zur Prozessoberfläche 101a bewegt. Ein gerichteter Ionenstrahl 690 trifft unter einem ersten Neigungswinkel α1 bezüglich einer Normalen 105 auf die Prozessoberfläche 101a auf.
  • Wie in 4A gezeigt ist, bildet der gerichtete Ionenstrahl 690 Elektrodengräben 1501a mit ersten und zweiten Seitenwänden 151, 152, die unter dem ersten Neigungswinkel α1 zur Prozessoberfläche 101a geneigt sind.
  • Die Elektrodengräben 1501a werden z.B. durch eine Opferfüllung oder durch Ausbildung erster Elektrodenstrukturen 1501 wie beispielsweise in 4B gezeigt geschlossen.
  • Eine zusätzliche Ätzmaske 412 wird mit Maskenöffnungen 413 zwischen den ersten Elektrodenstrukturen 1501 ausgebildet. Ein zusätzlicher gerichteter Ionenstrahl 690 wird auf das Halbleitersubstrat 500a unter einem Neigungswinkel α2 zur Normalen gerichtet. Der Neigungswinkel α2 kann 0° betragen, so dass der zusätzliche gerichtete Ionenstrahl 690 vertikal auf die Prozessoberfläche 101a auftrifft.
  • In dem in 4B veranschaulichten Beispiel ist der Neigungswinkel α2 gleich -α1 und bildet zweite Elektrodengräben 1502a, wobei erste und zweite Seitenwände 151, 152 der zweiten Elektrodengräben 1502a und der ersten Elektrodenstrukturen 1501 bezüglich der Normalen symmetrisch geneigt sind.
  • Die zusätzliche Ätzmaske 412 kann entfernt werden, und zweite Graben-Elektrodenstrukturen werden in den zweiten Elektrodengräben 1502a geschaffen. Eine leitfähige Elektrode 155 beider Elektrodenstrukturen kann mit dem gleichen Vorrichtungsanschluss oder mit verschiedenen Vorrichtungsanschlüssen elektrisch verbunden werden. Beispielsweise kann die leitfähige Elektrode 155 mit einem Steueranschluss eines JFET elektrisch verbunden werden, oder einige der ersten und zweiten Graben-Elektrodenstrukturen können mit einem Gateanschluss eines IGBT und andere mit einem Lastanschluss des IGBT elektrisch verbunden werden.
  • 5A und 5B betreffen ein Verfahren, das einen divergenten gerichteten Ionenstrahl 699 nutzt, um verengte Mesaabschnitte 170 zwischen bauchigen Elektrodenstrukturen 150 auszubilden.
  • Ein in 5A veranschaulichtes Halbleitersubstrat 500a umfasst eine Ätzmaske 410, die auf einer Prozessoberfläche 101a einer Halbleiterbasis 100a ausgebildet ist. Ein divergenter gerichteter Ionenstrahl 699 wird auf die Vorderseite gerichtet. Eine Strahldiverenz θ des divergenten gerichteten Ionenstrahls kann größer als 5°, z.B. größer als 10°, sein. Eine Strahlachse 695 kann zur Prozessoberfläche 101a vertikal sein oder kann zur Normalen 105a zur Prozessoberfläche 101a um einen Neigungswinkel α geneigt sein. In dem veranschaulichten Beispiel ist der Neigungswinkel α die Hälfte der Strahldivergenz θ mit α = θ/2. Während der Implantation, z.B. während der Beaufschlagung bzw. Anwendung des divergenten gerichteten Ionenstrahls 699 oder während ungenutzter Zeiträume zwischen sukzessiven aktiven Perioden, in denen der divergente gerichtete Ionenstrahl 699 auf das Halbleitersubstrat 500a auftrifft, wird das Halbleitersubstrat 500a entlang einer Richtung parallel zur Prozessoberfläche 101a bewegt.
  • Der divergente gerichtete Ionenstrahl 699 bildet Elektrodengräben 150a mit vertikalen ersten Seitenwänden 151 und mit schrägen zweiten Seitenwänden 152, die den ersten Seitenwänden 151 gegenüberliegen, wobei ein Böschungswinkel φ2 zwischen den zweiten Seitenwänden 152 und der Normalen 105 gleich der Strahldivergenz θ ist. Benachbarte Elektrodengräben 150a verengen dazwischenliegende Mesaabschnitte 170 in einem Abstand zur Prozessoberfläche 101a. Der Boden der Elektrodengräben 150a ist parallel zur Prozessoberfläche 101a, orthogonal zur Strahlachse 695 oder kann eine Form aufweisen, die durch eine horizontale Ebene und eine Ebene orthogonal zur Strahlachse 695 begrenzt ist.
  • Die Ätzmaske 410 kann entfernt werden. Vor oder nach einer Entfernung der Ätzmaske 410 werden Elektrodenstrukturen 150, wie in 5B veranschaulicht ist, in den Elektrodengräben 150a von 5A gebildet. Die Elektrodenstrukturen 150 können eine leitfähige Elektrode 155 umfassen, die direkt zumindest an Bereiche der Mesaabschnitte 170 grenzt oder die von den Mesaabschnitten 170 durch ein Elektroden-Dielektrikum 159 getrennt ist.
  • Ein Verengen der Mesaabschnitte 170 in einem Abstand zur Prozessoberfläche 101a entkoppelt in einem gewissen Maße Anforderungen betreffend die oberste Mesabreite w2 der Oberseiten der Mesaabschnitte 170a, z.B. Lithografieanforderungen nach physikalischen Eigenschaften, bestimmt durch die Dotierstoffkonzentration und eine Beschränkungsbreite w3 eines beschränkten Abschnitts des Mesaabschnitts 170, d.h. den schmalsten Abschnitt der Mesaabschnitte 170. Ein Verhältnis w2:w3 kann zumindest 3:2, 2:1 oder mindestens 5:1 betragen.
  • 6A nutzt einen bidirektionalen Ionenstrahl 698, der zwei Komponenten mit symmetrischen Neigungswinkeln α, -α bezüglich der Normalen 105 umfasst. Die resultierenden Elektrodengräben 150a umfassen zwei symmetrische Zweige 157a bzw. 158a.
  • 6B zeigt Elektrodenstrukturen 150 mit symmetrischen Elektrodenzweigen 157, 158, deren erste und zweite Seitenwände 151, 152 symmetrische Böschungswinkel φ1, φ2 mit φ1 = α und φ2 = -α aufweisen.
  • 7 zeigt einen SiC-TIGFET (Graben-Feldeffekttransistor mit isoliertem Gate aus Siliziumcarbid) 501, der gebildet werden kann, indem gewinkelte Implantationen durch Seitenwände von Elektrodengräben genutzt werden, die zur Normalen einer Prozessoberfläche wie bezüglich 3A bis 3C diskutiert geneigt sind.
  • Der SiC-TIGFET 501 umfasst einen Halbleiterbereich 100 aus Siliziumcarbid. Eine erste Oberfläche 101 des Halbleiterbereichs und eine zweite Oberfläche 102 auf der Rückseite sind zueinander parallel. Ein Abstand zwischen der ersten Oberfläche 101 und der zweiten Oberfläche 102 hängt mit dem nominalen Sperrvermögen der SiC-TIGFETs 501 zusammen und kann in einem Bereich von einigen hundert nm bis einige hundert µm oder in einem Bereich von 3 µm bis 200 µm liegen.
  • Asymmetrische Transistorzellen TC sind an der Vorderseite ausgebildet. Die Transistorzellen TC umfassen Elektrodenstrukturen, die sich von der ersten Oberfläche 101 in den Halbleiterbereich 100 erstrecken und Graben-Gatestrukturen 1510 bilden. Die Graben-Gatestrukturen 1510 umfassen eine leitfähige Gateelektrode 1515 und ein Gatedielektrikum 1519, das die Gateelektrode 1515 vom Halbleiterbereich 100 trennt. Die Graben-Gatestrukturen 1510 sind zu einer Normalen 105 zur ersten Oberfläche 101 um einen Böschungswinkel φ1 geneigt, und erste und zweite Seitenwände 151, 152 der Mesaabschnitte 170 sind zueinander parallel.
  • Eine Drainstruktur 130 zwischen den Transistorzellen TC und der zweiten Oberfläche 102 umfasst einen hochdotierten Kontaktbereich 139, der direkt an die zweite Oberfläche 102 grenzt. Eine leicht dotierte Driftzone 131 des gleichen Leitfähigkeitstyps wie der Kontaktbereich 139 ist zwischen den Transistorzellen TC und dem Kontaktbereich 139 ausgebildet. Die Drainstruktur 130 kann ferner eine Feldstoppschicht 138 enthalten, die zwischen der leicht dotierten Driftzone 131 und dem hochdotierten Kontaktbereich 139 angeordnet ist, wobei eine mittlere Dotierstoffkonzentration in der Feldstoppschicht 138 zumindest das Doppelte oder Zehnfache der mittleren Dotierstoffkonzentration in der Driftzone 131 und höchstens ein Zehntel einer maximalen Dotierstoffkonzentration im Kontaktbereich 139 ist.
  • Der Halbleiterbereich 100 umfasst Mesaabschnitte 170 zwischen den Graben-Gatestrukturen 1510. Sourcegebiete 110 in den Mesaabschnitten 170 können als Wannen ausgebildet sein, die sich von der ersten Oberfläche 101 entlang ersten Seitenwänden 151 der Graben-Gatestrukturen 1510 in die Mesaabschnitte 170 erstrecken. Die Sourcegebiete 110 können von den zweiten Seitenwänden 152 der benachbarten Graben-Gatestrukturen 1510 beabstandet sein. Bodygebiete 120 in den Mesaabschnitten 170 trennen die Sourcegebiete 110 von der Drainstruktur 130 und bilden erste pn-Übergänge pn1 mit der Drainstruktur 130 und zweite pn-Übergänge pn2 mit den Sourcegebieten 110.
  • Die Mesaabschnitte 170 umfassen zumindest eine Seitenwand-Implantationszone 121, 128, 132, die direkt an die Graben-Gatestruktur 1510 grenzt, wobei die Seitenwand-Implantationszone 121, 128, 132 entlang zumindest Bereichen von nur einer der ersten und zweiten Seitenwände 151, 152 selektiv ausgebildet ist. Die jeweilige Seitenwand-Implantationszone 121, 128, 132 kann eine gleichmäßige Breite über zumindest 80 % ihrer Ausdehnung entlang der Graben-Gatestruktur 1510 aufweisen.
  • Beispielsweise können die Bodygebiete 120 Kanalgebiete 121 umfassen, die sich mit einer gleichmäßigen Breite entlang einem Bereich der ersten Seitenwände 151 erstrecken, wobei eine mittlere Dotierstoffkonzentration in den Kanalgebieten 121 höher ist als in einem von den ersten Seitenwänden 151 beabstandeten Hauptkörperbereich 127.
  • Gemäß einer anderen Ausführungsform können Übergangsgebiete 132 mit dem Leitfähigkeitstyp der Driftzone 131 direkt an die Kanalgebiete 121 grenzen und können mit einer gleichmäßigen Breite entlang weiteren Abschnitten der ersten Seitenwände 151 verlaufen, wobei die weiteren Abschnitte zur Rückseite orientiert sind. Die Übergangsgebiete 132 verbinden die Kanalgebiete 121 mit der Driftzone 131. Alternativ dazu oder zusätzlich können hochdotierte abschirmende Gebiete 128 mit einer gleichmäßigen Breite entlang den zweiten Seitenwänden 152 und entlang Abschnitten des Bodenbereichs verlaufen. Die abschirmenden Gebiete 128 können Abschnitte des Gatedielektrikums 1519 gegen das an den Kontaktbereich 139 angelegte Potential abschirmen
  • Ein Zwischenschicht-Dielektrikum auf der ersten Oberfläche 101 bedeckt die Graben-Gatestrukturen 1510. Eine erste Lastelektrode 310 kann eine Metallplatte auf dem Zwischenschicht-Dielektrikum bilden. Kontaktstrukturen 315, die sich durch Öffnungen des Zwischenschicht-Dielektrikums erstrecken, verbinden die erste Lastelektrode 310 elektrisch mit den Source- und Bodygebieten 110, 120 in den Mesaabschnitten 170. Die erste Lastelektrode 310 kann einen Sourceanschluss S des SiC-TIGFET bilden oder kann mit einem solchen elektrisch verbunden oder gekoppelt sein.
  • Eine zweite Lastelektrode 320 kann direkt an die zweite Oberfläche 102 grenzen und bildet einen ohmschen Kontakt mit dem Kontaktbereich 139. Die zweite Lastelektrode 320 kann einen Drainanschluss D bilden oder mit einem solchen elektrisch verbunden oder gekoppelt sein. Die Gateelektroden 1515 können mit mit einer Gate-Metallisierung 330 elektrisch verbunden sein, welche einen Gateanschluss G bilden kann oder welche mit einem solchen elektrisch verbunden oder gekoppelt sein kann.
  • Der Halbleiterbereich 100 kann aus einem kristallinen Halbleitermaterial mit einem hexagonalen Kristallgitter bestehen, wobei eine Hauptkristallachse des Halbleiterbereichs 100 zur Normalen 105 zur ersten Oberfläche 101 unter einem Winkel β zur Achse in einem Bereich von |2°| bis |8°| geneigt ist. Der Winkel β zur Achse kann gleich dem Böschungswinkel φ sein, so dass die ersten Seitenwände 151 von Kristallebenen mit hoher Trägerbeweglichkeit gebildet werden.
  • Durch Ausbilden der zweiten Seitenwände 152 parallel zu den ersten Seitenwänden 151 bleibt die Oberseite der Mesaabschnitte 170 vergleichsweise breit, so dass lithografische Anforderungen für Strukturierungsprozesse betreffend die Oberseiten der Mesaabschnitte 170 gelockert bleiben. Alternativ dazu oder zusätzlich kann der Abstand p1 von Mitte zu Mitte zwischen benachbarten Graben-Gatestrukturen 1510 verengt sein, so dass eine Flächeneffizienz verbessert wird.
  • 8A bis 8C betreffen JFETs, die von lokal verengten Mesaabschnitten 170 profitieren.
  • In 8A umfasst ein JFET 502 eine Vielzahl von Transistorzellen TC, die elektrisch parallel verbunden sind. Ein Halbleiterbereich 100, welcher aus Si, Ge, SiGe, SiC, GaN oder irgendeinem anderen AIIIBV-Halbleiterkristall bestehen kann, kann Sourcekontaktzonen 111 umfassen, die entlang der ersten Oberfläche 101 ausgebildet sind, und einen Kontaktbereich 139, der als Drainkontakt entlang einer zweiten Oberfläche 102 wirksam ist. Jede Transistorzelle TC umfasst ein Paar erste und zweite Graben-Gatestrukturen 1511, 1512, wobei vertikale Achsen der ersten und zweiten Graben-Gatestrukturen 1511, 1512 des gleichen Paars zueinander geneigt sind und wobei ein Mesaabschnitt 170 zwischen ihnen sich in der Richtung der zweiten Oberfläche 102 verjüngt.
  • Der Mesaabschnitt 170 zwischen einem Paar erster und zweiter Graben-Gatestrukturen 1511, 1512 der gleichen Transistorzelle weist einen beschränkten Bereich in einem Abstand zur ersten Oberfläche 101 auf. Die Beschränkungsbreite w3 des schmalsten Abschnitts kann 10 %, zum Beispiel 20 %, oder 50 % der Breite w3 der Oberseiten der Mesaabschnitte 170 betragen.
  • Die Sourcekontaktzonen 111 sind in den Mesaabschnitten 170 entlang der Oberseite ausgebildet. In den Mesaabschnitten 170 verlaufen Kanalbereiche 125 des Leitfähigkeitstyps des Kontaktbereichs 139 und der Sourcekontaktzone 111 von der Sourcekontaktzone 111 durch die beschränkten Mesaabschnitte zu einer Driftzone 131. Gategebiete 156 gleichmäßiger Breite können entlang Seitenwänden und Bodenbereichen der ersten und zweiten Graben-Gatestrukturen 1511, 1512 verlaufen. Die Gategebiete 156 bilden pn-Übergänge pn0 mit den Kanalbereichen 125. Eine Dotierstoffkonzentration in den Kanalbereichen 125, eine Breite der Gategebiete 156 und die Beschränkungsbreite w3 der beschränkten Abschnitte bestimmen eine Schwellenspannung, bei welcher eine entlang den pn-Übergängen pn0 verlaufende Verarmungsschicht einen Stromfluss durch die Kanalbereiche 125 abschnürt. Gemäß einer Ausführungsform wird die Beschränkungsbreite w3 so ausgewählt, dass der JFET 502 normalerweise aus ist.
  • In 8B umfasst ein JFET 502 Transistorzellen TC auf der Basis von Graben-Gatestrukturen 1510, die sich aus dem mit Verweis auf 5A bis 5B diskutierten Verfahren ergeben. Erste Seitenwände 151 können vertikal sein, und die Gategebiete 156 können zumindest auf einer Seite, zum Beispiel zumindest entlang den ersten Seitenwänden 151, ausgebildet sein, um eine Abschnürspannung der Transistorzellen TC zu definieren.
  • 8C bezieht sich auf einen JFET 502, der nach dem Verfahren wie in 6A bis 6B veranschaulicht erhalten wird. Für weitere Details der 8B und 8C wird auf die Beschreibung von 8A verwiesen.
  • 9 bezieht sich auf einen IGBT 503, welcher beispielsweise ein PT-IGBT (Punch-Through-IGBT), ein NPT-IGBT (Non-Punch-Through-IGBT), ein RB-IGBT (rückwärts sperrender IGBT) oder ein RC-IGBT (rückwärts leitender IGBT) sein kann. Der IGBT 503 basiert auf einem Halbleiterbereich 100 aus einem kristallinen Halbleitermaterial wie etwa Si, SiC, Ge, SiGe, GaN oder einem anderen AIIIBV-Halbleiter.
  • Eine erste Oberfläche 101 und eine zweite Oberfläche 102 des Halbleiterbereichs 100 sind parallel zueinander. Ein minimaler Abstand zwischen der ersten und zweiten Oberfläche 101, 102 hängt mit dem Spannungssperrvermögen des IGBT 503 zusammen. Beispielsweise kann der Abstand zwischen den ersten und zweiten Oberflächen 101, 102 90 µm bis 110 µm für Sperrspannungen von etwa 1200 V betragen. Andere, auf PT-IGBTs oder andere IGBTs mit hohen Sperrvermögen bezogene Ausführungsformen können auf Halbleiterbereichen 100 mit einer Dicke von mehreren 100 µm, z.B. in einem Bereich von 50 µm bis 60 µm für Halbleitervorrichtungen mit einem Sperrvermögen von 600 V, basieren.
  • Der Halbleiterbereich 100 kann eine rechtwinklige Form mit einer Kantenlänge im Bereich von mehreren Millimetern aufweisen. Die Normale 105 zu der ersten und zweiten Oberfläche 101, 102 definiert eine vertikale Richtung, und Richtungen orthogonal zur Normalen 105 sind horizontale Richtungen.
  • Graben-Gatestrukturen 1510 und Feldelektrodenstrukturen 1520 erstrecken sich von der ersten Oberfläche 101 in den Halbleiterbereich 100. Mesaabschnitte 170 des Halbleiterbereichs 100 trennen benachbarte Graben-Gatestrukturen 1510 und Feldelektrodenstrukturen 1520. Eine vertikale Ausdehnung v1 der Graben-Gatestrukturen 1510 und der Feldelektrodenstrukturen 1520 kann im Bereich von 1 µm bis 20 µm, zum Beispiel in einem Bereich von 2 µm bis 7 pm, liegen. Die Graben-Gatestrukturen 1510 und die Feldelektrodenstrukturen 1520 können die gleiche vertikale Ausdehnung aufweisen oder können verschiedene vertikale Ausdehnungen haben. Ein Abstand p1 von Mitte zu Mitte zwischen benachbarten Graben-Gatestrukturen 1510 und Feldelektrodenstrukturen 1520 kann in einem Bereich von 500 nm bis 5 µm, zum Beispiel von 1,0 µm bis 4 pm, liegen. Die Graben-Gatestrukturen 1510 und die Feldelektrodenstrukturen 1520 können ein regelmäßiges Muster äquidistanter, paralleler Streifen mit Längsachsen orthogonal zur Querschnittsebene bilden.
  • Die Graben-Gatestrukturen 1510 umfassen eine leitfähige Gateelektrode 1515 und ein Gatedielektrikum 1519, das die leitfähige Gateelektrode 1515 vom Halbleiterbereich 100 trennt. Die Feldelektrodenstrukturen 1520 umfassen eine leitfähige Feldelektrode 1525 und ein Felddielektrikum 1529, das die Feldelektrode 1525 vom Halbleiterbereich 100 trennt. Das Felddielektrikum 1529 und das Gatedielektrikum 1519 können sich in Dicke und Zusammensetzung unterscheiden oder können aus dem (den) gleichen Material(ien) bestehen und können die gleiche Materialkonfiguration sowie die gleiche Schichtdicke aufweisen.
  • Die Gateelektrode 1515 und die Feldelektrode 1525 können aus verschiedenen Materialien geschaffen sein oder können aus den gleichen Materialien in der gleichen Konfiguration geschaffen sein. Die Querschnittsform sowie die räumlichen Abmessungen der Feldelektrodenstrukturen 1520 können sich von jenen der Graben-Gatestrukturen 1510 unterscheiden oder können die gleichen sein.
  • Die Graben-Gatestrukturen 1510 und die Feldelektrodenstrukturen 1520 können sich aus einer Anwendung eines divergenten gerichteten Ionenstrahls ergeben, die mit Verweis auf 5A und 5B beschrieben wurde. Die ersten Seitenwände 151 können bezüglich der vertikalen Richtung symmetrisch zu zweiten Seitenwänden 152 ausgebildet sein. Gemäß der veranschaulichten Ausführungsform sind die ersten Seitenwände 151 vertikal zur ersten Oberfläche 101, und die zweiten Seitenwände 152 sind zu der ersten Oberfläche 101 um einen Böschungswinkel φ von zumindest 1,5°, zumindest 3° oder zumindest 5°, geneigt. Die Mesaabschnitte 170 umfassen aktive Mesastrukturen 171 und nicht aktive Mesastrukturen 172. Aktive Mesastrukturen 171 umfassen Sourcegebiete 110, welche mit einer ersten Lastelektrode 310 elektrisch verbunden sind und welche direkt an erste Seitenwände 151 der Graben-Gatestrukturen 1510 grenzen. Nicht aktive Mesastrukturen 172 enthalten keine Sourcegebiete 110, die mit der ersten Lastelektrode 310 elektrisch verbunden sind, und grenzen nicht direkt an erste Seitenwände 151 der Graben-Gatestrukturen 1510, sondern z.B. an Feldelektrodenstrukturen 1520 und/oder zweite Seitenwände 152 der Graben-Gatestrukturen 1510.
  • In den aktiven Mesastrukturen 171 trennen Bodygebiete 120 die Sourcegebiete 110 von einer Drainstruktur 130.
  • Die Drainstruktur 130 umfasst einen hochdotierten Kontaktbereich 139, der direkt an die zweite Oberfläche 102 grenzt. Der hochdotierte Kontaktbereich 139 kann eine gleichmäßig dotierte Struktur mit einem Leitfähigkeitstyp der Bodygebiete 120 für rückwärts sperrende IGBTs sein oder kann entgegengesetzt dotierte Gebiete beider Leitfähigkeitstypen umfassen, die entlang der lateralen Richtung abwechselnd angeordnet sind, falls der IGBT 503 ein RC-IGBT ist.
  • Eine mittlere Netto-Verunreinigungskonzentration im Kontaktbereich 139, der eine Kollektorschicht bildet, kann zumindest 1E16 cm-3, zum Beispiel mindestens 5E17 cm-3, betragen. Die Drainstruktur 130 umfasst ferner eine leicht dotierte Driftzone 131 mit ersten Abschnitten 131a, die in den Mesaabschnitten 170 ausgebildet sind, und mit einem durchgehenden zweiten Abschnitt 131b, der zwischen den Graben-Gatestrukturen 1510 / Feldelektrodenstrukturen 1520 und dem Kontaktbereich 139 ausgebildet ist. Eine mittlere Netto-Verunreinigungskonzentration in der Driftzone 131 kann zwischen 1E12 cm-3 und 5E14 cm-3, zum Beispiel zwischen 5E12 cm-3 und 1E14 cm-3, liegen. In jedem der ersten und zweiten Abschnitte 131a, 131b kann die Netto-Verunreinigungskonzentration konstant, streng abnehmend oder streng zunehmend sein. Eine Feldstoppschicht 138 kann die Driftzone 131 vom Kontaktbereich 139 trennen, wobei eine mittlere Netto-Dotierstoffkonzentration in der Feldstoppschicht 138 zumindest zweimal oder zumindest zehnmal so hoch wie in einem angrenzenden Abschnitt des zweiten Abschnitts 131b der Driftzone 131 und höchstens die Hälfte, z.B. höchstens 10 %, der maximalen Dotierstoffkonzentration im Kontaktbereich 139 sein kann. Die Drainstruktur 130 kann weitere dotierte Gebiete umfassen, z.B. Barrierengebiete des Leitfähigkeitstyps der Driftzone 131, wobei eine mittlere Netto-Verunreinigungskonzentration in den Barrierengebieten mindestens fünfmal oder zehnmal so hoch wie in den ersten Abschnitten 131a der Driftzone ist.
  • Die Bodygebiete 120 bilden erste pn-Übergänge pn1 mit der Drainstruktur 130 und zweite pn-Übergänge pn2 mit den Sourcegebieten 110.
  • Ein Zwischenschicht-Dielektrikum 210 bedeckt die Graben-Gatestrukturen 1510 und die nicht aktiven Mesastrukturen 172. Erste Kontaktstrukturen 315, die sich von der ersten Lastelektrode 310 durch Öffnungen im Zwischenschicht-Dielektrikum 210 erstrecken, verbinden die erste Lastelektrode 310 elektrisch mit den Source- und Bodygebieten 110, 120 in den aktiven Mesastrukturen 171. Zweite Kontaktstrukturen 316, die sich durch weitere Öffnungen im Zwischenschicht-Dielektrikum 210 erstrecken, verbinden die erste Lastelektrode 310 elektrisch mit der Feldelektrode 1525.
  • Die erste Lastelektrode 310, die eine Emitterelektrode bildet, ist mit dem Emitteranschluss E elektrisch verbunden und kann zumindest eine Barrierenschicht umfassen, die eine gleichmäßige Dicke im Bereich von 5 nm bis 300 nm oder von 50 nm bis 200 nm aufweist und aus einer Schicht aus beispielsweise Titannitrid TiN, Tantalnitrid TaN, Titan Ti oder Tantal Ta bestehen oder eine solche enthalten kann. Eine Hauptschicht der ersten Lastelektrode 310 kann aus Wolfram W oder aus Metallen auf Wolframbasis, hochdotiertem Polysilizium, Kohlenstoff C, Aluminium Al, Kupfer Cu oder Legierungen aus Aluminium und Kupfer, zum Beispiel AlCu oder AlSiCu, bestehen oder diese enthalten.
  • Eine zweite Lastelektrode 320, die eine Kollektorelektrode bildet, grenzt direkt an die zweite Oberfläche 102, bildet einen ohmschen Kontakt mit dem Kontaktbereich 139 und kann als Hauptbestandteil(e) aus Aluminium Al, Kupfer Cu oder Legierungen aus Aluminium oder Kupfer, beispielsweise AlSi, AlCu oder AlSiCu, bestehen oder diese enthalten. Gemäß anderen Ausführungsformen kann die zweite Lastelektrode 320 ein, zwei, drei oder mehr Teilschichten enthalten, wobei jede Teilschicht als Hauptbestandteil(e) zumindest eines von Nickel Ni, Titan Ti, Silber Ag, Gold Au, Wolfram W, Platin Pt und/oder Palladium Pd enthält. Beispielsweise kann eine Teilschicht ein Metallsilizid, ein Metallnitrid oder eine Ni, Ti, Ag, Au, W, Pt und/oder Pd enthaltende Metalllegierung enthalten. Die zweite Lastelektrode 320 ist mit einem Kollektoranschluss C des IGBT 503 elektrisch verbunden oder gekoppelt.
  • Die folgende Beschreibung bezieht sich auf einen n-Kanal-IGBT mit einer p-Typ-Bodyzone, einem p-Typ-Kontaktbereich 139, einem n-Typ-Sourcegebiet und einer n-Typ-Driftzone 131. Ähnliche Betrachtungen gelten für p-Kanal-IGBTs mit n-Typ-Bodygebieten 120, einem n-Typ-Kontaktbereich 139, p-Typ-Sourcegebieten und einer p-Typ-Driftzone 131.
  • Die Elektrodenstrukturen 150, 160 weiten sich mit zunehmendem Abstand zur ersten Oberfläche 101 auf und verengen die Mesaabschnitte 170 von einer oberen Mesabreite w2 zu einer Beschränkungsbreite w3, wobei w3 höchstens 80 %, zum Beispiel höchstens 50 % oder höchstens 20 %, der Mesaoberflächenbreite w2 ist. Während eines Betriebs im Ein-Zustand des IGBT 503 bildet ein an die Gateelektrode 1515 angelegtes Potential Inversionskanäle aus Minoritätsladungsträgern in den Bodygebieten 120 entlang dem Gatedielektrikum 1519. Der resultierende Elektronenstrom schaltet einen Bipolartransistor ein, der durch die Bodygebiete 120 vom p-Typ, die Driftzone 131 vom n-Typ und den Kontaktbereich 139 vom p-Typ gebildet wird, so dass der geschichtete zweite Abschnitt 131b der Driftzone 131 mit sowohl Löchern als auch Elektronen geflutet wird. Je dichter das resultierende Ladungsträgerplasma aus Löchern und Elektronen ist, desto leitfähiger ist der geschichtete zweite Abschnitt 131 und desto niedriger sind statische Verluste im Ein-Zustand. Die Löcher in dem geschichteten zweiten Abschnitt 131b neigen dazu, durch die Bodygebiete 120 der aktiven Mesastrukturen 171 zu den Kontaktstrukturen 315 abzufließen. Ein Verengen der Mesaabschnitte 170 reduziert den Lochstrom durch die aktiven Mesastrukturen 171. Das Ladungsträgerplasma im geschichteten zweiten Abschnitt 131 bleibt dichter als ohne die Beschränkungen. Als Konsequenz ist der geschichtete zweite Abschnitt 131b der Driftzone 131 im Ein-Zustand leitfähiger.
  • Gemäß einer weiteren Ausführungsform umfasst eine Halbleitervorrichtung Elektrodenstrukturen, die sich von einer ersten Oberfläche in einen Halbleiterbereich erstrecken. Parallele erste Seitenwände der Elektrodenstrukturen sind vertikal oder zu einer Normalen zur ersten Oberfläche um einen Böschungswinkel φ1 geneigt, der größer als 0° ist. Parallele zweite Seitenwände, die den ersten Seitenwänden gegenüberliegen, sind zu der Normalen zur ersten Oberfläche um einen zweiten Böschungswinkel φ2, der größer als 0° ist, geneigt. Gategebiete erstrecken sich entlang zumindest Bereichen von zumindest einer der ersten und zweiten Seitenwände und bilden pn-Übergänge mit Kanalgebieten in Mesaabschnitten des Halbleiterbereichs zwischen benachbarten Elektrodenstrukturen. Die Kanalgebiete verbinden Sourcekontaktzonen und eine Drainstruktur.

Claims (21)

  1. Verfahren zum Herstellen von Halbleitervorrichtungen, wobei das Verfahren umfasst: Ausbilden, durch Richten eines Ionenstrahls (690) mit einer Strahldivergenz θ auf eine Prozessoberfläche (101a) eines Halbleitersubstrats (500a), von parallelen Elektrodengräben (150a) in dem Halbleitersubstrat (500a), wobei eine Mittelachse des gerichteten Ionenstrahls (690) zu einer Normalen (105) zur Prozessoberfläche (101a) unter einem Neigungswinkel α geneigt ist und die Strahldivergenz θ ungleich Null ist und wobei die Elektrodengräben (150a) jeweils eine erste Seitenwand (151) und eine gegenüberliegende zweite Seitenwand (152) aufweisen; Bewegen des Halbleitersubstrats (500a) entlang einer Richtung parallel zur Prozessoberfläche (101a) während einer Ausbildung der Elektrodengräben (150a); und Ausbilden einer leitfähigen Elektrode (155) in den Elektrodengräben (150a), wobei die ersten Seitenwände (151) der Elektrodengräben (150a) zu der Normalen (105) um einen ersten Böschungswinkel φ1 mit φ1 = α + θ/2 geneigt sind und die zweiten Seitenwände (152) zur Normalen (105) um einen zweiten Böschungswinkel φ2 mit φ2 = α - θ/2 geneigt sind, wobei sich die Elektrodengräben (150a) mit wachsendem Abstand zur Prozessoberfläche (101a) aufweiten.
  2. Verfahren nach Anspruch 1, wobei der Neigungswinkel α und/oder die Strahldivergenz θ größer als 1° sind/ist.
  3. Verfahren nach Anspruch 1, wobei der Neigungswinkel α um nicht mehr als 1° von der halben Strahldivergenz θ abweicht.
  4. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Halbleitersubstrat (500a) bewegt wird, während der gerichtete Ionenstrahl (690) auf die Prozessoberfläche (101a) auftrifft.
  5. Verfahren nach einem der Ansprüche 1 bis 3, wobei das Halbleitersubstrat (500a) zwischen zwei sukzessiven Zeiträumen bewegt wird, in welchen der gerichtete Ionenstrahl (690) auf die Prozessoberfläche (101a) auftrifft.
  6. Verfahren nach einem der Ansprüche 1 bis 5, wobei ein Ausbilden der leitfähigen Elektrode (155) ein Auskleiden der Elektrodengräben (150a) mit einem Elektroden-Dielektrikum (159) und ein Füllen der ausgekleideten Elektrodengräben (150a) mit einem leitfähigem Material umfasst.
  7. Verfahren nach einem der Ansprüche 1 bis 6, wobei das Halbleitersubstrat (500a) aus einem kristallinen Halbleitermaterial mit einem hexagonalen Kristallgitter besteht, eine Hauptkristallachse des kristallinen Halbleitermaterials zu der Normalen auf der ersten Oberfläche unter einem Winkel β zur Achse in einem Bereich von |2°| bis |8°| geneigt ist und der gerichtete Ionenstrahl (690) zur Hauptkristallachse parallel ist.
  8. Verfahren nach Anspruch 7, wobei die ersten Seitenwände (151) der Elektrodengräben (150a) (11-20)- oder (1-100)-Kristallebenen sind.
  9. Verfahren nach einem der Ansprüche 1 bis 8, ferner umfassend: Ausbilden, durch Richten eines zusätzlichen Ionenstrahls (692) auf die Prozessoberfläche (101a) des Halbleitersubstrats (500a), von zweiten Elektrodengräben (1502a) in dem Halbleitersubstrat (500a), wobei Längsachsen der zweiten Elektrodengräben (1502a) zu Längsachsen der Elektrodengräben (150a), die erste Elektrodengräben (1501a) bilden, parallel sind und erste Seitenwände (151) der zweiten Elektrodengräben (1502a) zu den ersten Seitenwänden (151) der ersten Elektrodengräben (1501a) geneigt sind.
  10. Verfahren nach Anspruch 9, wobei der zusätzliche Ionenstrahl (692) zu der Normalen (105) zur Prozessoberfläche (101a) unter einem Neigungswinkel -α geneigt ist und die ersten Seitenwände (151) der zweiten Elektrodengräben (1502a) um den zweifachen Neigungswinkel α zu den ersten Seitenwänden (151) der ersten Elektrodengräben (1501a) geneigt sind.
  11. Halbleitervorrichtung, umfassend: eine Graben-Gatestruktur (1510), die sich von einer ersten Oberfläche (101) in einen Halbleiterbereich (100) erstreckt, wobei eine erste Seitenwand (151) und eine gegenüberliegende zweite Seitenwand (152) der Graben-Gatestruktur (1510) zueinander parallel sind, und die Graben-Gatestruktur (1510) unter einem Böschungswinkel φ von mindestens 4° zu einer Normalen (105) zur ersten Oberfläche (101) geneigt ist; und zumindest eine Seitenwand-Implantationszone (121, 128, 132), die direkt an die Graben-Gatestruktur (1510) in einem Mesaabschnitt (170) des Halbleiterbereichs (100) grenzt, wobei die Seitenwand-Implantationszone (121, 128, 132) entlang genau einer der ersten und zweiten Seitenwände (151, 152) selektiv ausgebildet ist.
  12. Halbleitervorrichtung nach Anspruch 11, wobei eine Breite der Seitenwand-Implantationszone (121, 128, 132) orthogonal zur ersten oder zweiten Seitenwand (151, 152) über zumindest 80 % einer Ausdehnung der Seitenwand-Implantationszone (121, 128, 132) entlang der Graben-Gatestruktur (1510) gleichmäßig ist.
  13. Halbleitervorrichtung nach einem der Ansprüche 11 und 12, wobei die zumindest eine Seitenwand-Implantationszone (121, 128, 132) ein Kanalgebiet (121) eines Bodygebiets (120) umfasst, das einen ersten pn-Übergang (pn1) mit einer Drainstruktur (130) bildet.
  14. Halbleitervorrichtung nach einem der Ansprüche 11 und 12, wobei die zumindest eine Seitenwand-Implantationszone (121, 128, 132) ein Übergangsgebiet (132) einer Drainstruktur (130) enthält, das einen ersten pn-Übergang (pn1) mit einem Bodygebiet (120) bildet.
  15. Halbleitervorrichtung nach einem der Ansprüche 11 bis 13, wobei die zumindest eine Seitenwand-Implantationszone (121, 128, 132) ein Kanalgebiet (121) und ein Übergangsgebiet (132) umfasst, das einen ersten pn-Übergang (pn1) mit dem Kanalgebiet (121) bildet.
  16. Halbleitervorrichtung nach einem der Ansprüche 11 bis 15, wobei die zumindest eine Seitenwand-Implantationszone (121, 128, 132) ein abschirmendes Gebiet (128) an einer Seite der Graben-Gatestruktur (1510) umfasst, die einem Kanalgebiet (121) gegenüberliegt.
  17. Halbleitervorrichtung nach einem der Ansprüche 11 bis 16, wobei der Halbleiterbereich (100) aus einem kristallinen Halbleitermaterial mit einem hexagonalen Kristallgitter besteht, eine Hauptkristallachse des Halbleiterbereichs (100) unter einem Winkel β zur Achse in einem Bereich von |2°| bis |8°| zur Normalen (105) zur ersten Oberfläche (101) geneigt ist, wobei der Winkel β zur Achse gleich dem Böschungswinkel φ ist.
  18. Halbleitervorrichtung, umfassend: Elektrodenstrukturen (1510, 1520), die sich von einer ersten Oberfläche (101) in einen Halbleiterbereich (100) erstrecken, wobei die Elektrodenstrukturen (1510, 1520) jeweils eine erste Seitenwand (151) und eine gegenüberliegende zweite Seitenwand (152) aufweisen, die ersten Seitenwände (151) vertikal (105) zur ersten Oberfläche (101) sind und die zweiten Seitenwände (152) unter einem Böschungswinkel φ größer als 1° zu einer Normalen zur ersten Oberfläche (101) geneigt sind, so dass sich die Elektrodenstrukturen (1510, 1520) mit wachsendem Abstand zur ersten Oberfläche (101) aufweiten; und Bodygebiete (120), die in Mesaabschnitten (170) des Halbleiterbereichs (100) zwischen den Elektrodenstrukturen (1510, 1520) ausgebildet sind, wobei die Bodygebiete (120) in den Mesaabschnitten (170) erste pn-Übergänge (pn1) mit einer Drainstruktur (130) und zweite pn-Übergänge (pn2) mit Sourcegebieten (110) bilden.
  19. Halbleitervorrichtung nach Anspruch 18, wobei die Elektrodenstrukturen (1510, 1520) Graben-Gatestrukturen (1510) aufweisen und die Bodygebiete (120) direkt an die ersten Seitenwände (151) der Graben-Gatestrukturen (1510) grenzen.
  20. Halbleitervorrichtung nach Anspruch 18 oder 19, wobei der Böschungswinkel φ größer als 4° ist.
  21. Halbleitervorrichtung nach einem der Ansprüche 18 bis 20, wobei die Elektrodenstrukturen (1510, 1520) Feldelektrodenstrukturen (1520) mit einer Feldelektrode (1525) umfassen, die mit einer ersten Lastelektrode (310) elektrisch verbunden ist.
DE102016111998.9A 2016-06-30 2016-06-30 Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen Active DE102016111998B4 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102016111998.9A DE102016111998B4 (de) 2016-06-30 2016-06-30 Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
US15/634,406 US10083835B2 (en) 2016-06-30 2017-06-27 Forming electrode trenches by using a directed ion beam and semiconductor device with trench electrode structures
JP2017127376A JP6487500B2 (ja) 2016-06-30 2017-06-29 有向イオンビームの使用による電極トレンチの形成とトレンチ電極構造を有する半導体素子
CN201710516182.1A CN107564810B (zh) 2016-06-30 2017-06-29 使用定向离子束形成电极沟槽和含沟槽电极结构的半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102016111998.9A DE102016111998B4 (de) 2016-06-30 2016-06-30 Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen

Publications (2)

Publication Number Publication Date
DE102016111998A1 DE102016111998A1 (de) 2018-01-04
DE102016111998B4 true DE102016111998B4 (de) 2024-01-18

Family

ID=60662647

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016111998.9A Active DE102016111998B4 (de) 2016-06-30 2016-06-30 Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen

Country Status (4)

Country Link
US (1) US10083835B2 (de)
JP (1) JP6487500B2 (de)
CN (1) CN107564810B (de)
DE (1) DE102016111998B4 (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10163680B1 (en) 2017-09-19 2018-12-25 Texas Instruments Incorporated Sinker to buried layer connection region for narrow deep trenches
US11114528B2 (en) 2018-03-29 2021-09-07 Infineon Technologies Austria Ag Power transistor with dV/dt controllability and tapered mesas
US10546770B2 (en) * 2018-05-02 2020-01-28 Varian Semiconductor Equipment Associates, Inc. Method and device isolation structure in finFET
US11119405B2 (en) * 2018-10-12 2021-09-14 Applied Materials, Inc. Techniques for forming angled structures
US10935799B2 (en) * 2018-10-23 2021-03-02 Applied Materials, Inc. Optical component having depth modulated angled gratings and method of formation
CN112805613B (zh) * 2018-10-31 2023-07-11 应用材料公司 产生渐缩倾斜鳍片的受控硬掩模成形
DE102018130095B4 (de) * 2018-11-28 2021-10-28 Infineon Technologies Dresden GmbH & Co. KG Halbleiterleistungsschalter mit verbesserter Steuerbarkeit
US11367589B2 (en) * 2018-12-17 2022-06-21 Applied Materials, Inc. Modulation of ion beam angle
WO2020131848A1 (en) 2018-12-17 2020-06-25 Applied Materials, Inc. Methods of optical device fabrication using an electron beam apparatus
US10937860B2 (en) * 2019-03-14 2021-03-02 International Business Machines Corporation Nanosheet transistor bottom isolation
CN110596802B (zh) * 2019-09-11 2021-12-17 宁波南大光电材料有限公司 一种斜齿图形光栅板的制作方法及光栅板
CN112582335B (zh) * 2019-09-29 2023-08-11 芯恩（青岛）集成电路有限公司 一种半导体器件及其制备方法
KR20220136423A (ko) * 2020-02-07 2022-10-07 어플라이드 머티어리얼스, 인코포레이티드 에칭 개선
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
WO2022060837A1 (en) * 2020-09-15 2022-03-24 Murata Manufacturing Co., Ltd. Trench electrode structure for biosignal measurement
JP7470008B2 (ja) 2020-10-19 2024-04-17 株式会社東芝 半導体装置
US11393695B1 (en) * 2021-03-18 2022-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. Ion exposure method and apparatus
US11978785B2 (en) 2021-12-17 2024-05-07 Nanya Technology Corporation Method of manufacturing semiconductor structure having a fin feature
US20230197809A1 (en) * 2021-12-17 2023-06-22 Nanya Technology Corporation Semiconductor structure having a fin structure
DE102022200526A1 (de) 2022-01-18 2022-10-13 Carl Zeiss Smt Gmbh Verfahren zur Herstellung einer Struktur auf einem Substrat sowie Vorrichtung zur Strukturherstellung mit einem derartigen Verfahren
CN115084236B (zh) * 2022-07-27 2022-11-22 上海瞻芯电子科技有限公司 沟槽栅功率mosfet及其制造方法
CN117219505A (zh) * 2023-10-08 2023-12-12 合肥安芯睿创半导体有限公司 一种基于SiC衬底的斜槽刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020038886A1 (en) 1999-03-31 2002-04-04 Mo Brian Sze-Ki Method of forming trench transistor with self-aligned source
US20150137221A1 (en) 2013-04-30 2015-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US9337040B1 (en) 2014-12-05 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Angled ion beam processing of heterogeneous structure
US20160172468A1 (en) 2014-12-11 2016-06-16 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0336725A (ja) 1989-07-04 1991-02-18 Seiko Epson Corp 化合物半導体のエッチング方法
JP4440552B2 (ja) 2003-03-10 2010-03-24 トヨタ自動車株式会社 電力用半導体装置およびその製造方法
RU2240280C1 (ru) 2003-10-10 2004-11-20 Ворлд Бизнес Ассошиэйтс Лимитед Способ формирования упорядоченных волнообразных наноструктур (варианты)
JP5448315B2 (ja) 2006-08-31 2014-03-19 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
KR101397567B1 (ko) 2007-01-24 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막의 결정화 방법 및 반도체장치의 제작방법
US9443972B2 (en) * 2011-11-30 2016-09-13 Infineon Technologies Austria Ag Semiconductor device with field electrode
JP2013219161A (ja) 2012-04-09 2013-10-24 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
JP6089818B2 (ja) 2013-03-13 2017-03-08 三菱電機株式会社 半導体装置及びその製造方法
KR101768928B1 (ko) * 2013-12-25 2017-08-17 캐논 아네르바 가부시키가이샤 기판 가공 방법 및 반도체 장치의 제조 방법
KR101943553B1 (ko) * 2014-11-25 2019-04-18 삼성전자주식회사 좌우 대칭의 이온 빔을 이용한 패턴 형성 방법, 이를 이용한 자기 기억 소자의 제조방법, 및 좌우 대칭의 이온 빔을 발생시키는 이온 빔 장비
DE102015103070B4 (de) * 2015-03-03 2021-09-23 Infineon Technologies Ag Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020038886A1 (en) 1999-03-31 2002-04-04 Mo Brian Sze-Ki Method of forming trench transistor with self-aligned source
US20150137221A1 (en) 2013-04-30 2015-05-21 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device and method for manufacturing same
US9337040B1 (en) 2014-12-05 2016-05-10 Varian Semiconductor Equipment Associates, Inc. Angled ion beam processing of heterogeneous structure
US20160172468A1 (en) 2014-12-11 2016-06-16 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate

Also Published As

Publication number Publication date
US20180005830A1 (en) 2018-01-04
JP6487500B2 (ja) 2019-03-20
US10083835B2 (en) 2018-09-25
DE102016111998A1 (de) 2018-01-04
CN107564810B (zh) 2020-11-06
JP2018037648A (ja) 2018-03-08
CN107564810A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
DE102016111998B4 (de) Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102015103070B4 (de) Leistungshalbleitervorrichtung mit trenchgatestrukturen mit zu einer hauptkristallrichtung geneigten längsachsen und herstellungsverfahren
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102015103072B4 (de) Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102013022570B4 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102014119465B3 (de) Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102014117780B4 (de) Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102015103067B3 (de) Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102016124968B4 (de) Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen
DE102015117286B4 (de) Verfahren zum herstellen einer siliziumcarbidhalbleitervorrichtung durch entfernen amorphisierter abschnitte
DE102014107325A1 (de) Halbleiterbauelement
DE102015116576B4 (de) Superjunction-Halbleitervorrichtung mit entgegengesetzt dotierten Halbleiterbereichen, die in Gräben ausgebildet sind, und Verfahren zur Herstellung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102012217626B4 (de) Halbleiterbauelement mit selbstladenden Feldelektroden
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102015107331A1 (de) Halbleitervorrichtung und rückwärts leitender Bipolartransistor mit isoliertem Gate mit isolierten Sourcezonen
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division