DE102018124740A1 - Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements - Google Patents

Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements Download PDF

Info

Publication number
DE102018124740A1
DE102018124740A1 DE102018124740.0A DE102018124740A DE102018124740A1 DE 102018124740 A1 DE102018124740 A1 DE 102018124740A1 DE 102018124740 A DE102018124740 A DE 102018124740A DE 102018124740 A1 DE102018124740 A1 DE 102018124740A1
Authority
DE
Germany
Prior art keywords
width
trench
gate electrode
field dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018124740.0A
Other languages
English (en)
Inventor
Andreas Meiser
Caspar Leendertz
Anton Mauder
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018124740.0A priority Critical patent/DE102018124740A1/de
Priority to US16/590,714 priority patent/US11011606B2/en
Priority to CN201910948717.1A priority patent/CN111009470A/zh
Publication of DE102018124740A1 publication Critical patent/DE102018124740A1/de
Priority to US17/223,645 priority patent/US11600701B2/en
Priority to US18/095,260 priority patent/US20230148156A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02019—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/426—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
    • H01L29/66924—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Abstract

Ein Siliziumcarbidsubstrat (700) wird bereitgestellt, wobei das Siliziumcarbidsubstrat (700) einen Graben (750) aufweist, der sich von einer Hauptoberfläche (701) des Siliziumcarbidsubstrats (700) in das Siliziumcarbidsubstrat (700) erstreckt und der an einem Grabenboden (751) eine Grabenweite (wg) aufweist. Im Siliziumcarbidsubstrat (700) wird ein Abschirmgebiet (140) ausgebildet, wobei sich das Abschirmgebiet (140) entlang dem Grabenboden (751) erstreckt. In zumindest einer Dotierebene (105), die annähernd parallel zum Grabenboden (751) verläuft, weicht eine Dotierstoffkonzentration im Abschirmgebiet (740) über eine laterale erste Weite (w1) um nicht mehr als 10% von einem Maximalwert der Dotierstoffkonzentration ab. Die erste Weite (w1) ist kleiner ist als die Grabenweite (wg) und beträgt wenigstens 30% der Grabenweite (wg).

Description

  • TECHNISCHES FELD
  • Die vorliegende Anmeldung betrifft Halbleiterbauelemente mit einem SiC Halbleiterkörper, insbesondere Halbleiterschalter mit niedrigem Einschaltwiderstand und hoher Spannungsfestigkeit, sowie Verfahren zur Herstellung von Halbleiterbauelementen.
  • HINTERGRUND
  • Leistungshalbleiterbauelemente tragen bei hoher Spannungsfestigkeit einen vergleichsweise hohen Laststrom. In Leistungshalbleiterbauelementen mit vertikaler Struktur fließt der Laststrom zwischen zwei einander gegenüberliegenden Hauptoberflächen eines Halbleiterkörpers, wobei die Stromtragfähigkeit durch die horizontale Ausdehnung des Halbleiterkörpers und die Spannungsfestigkeit über die vertikale Ausdehnung einer im Halbleiterkörper ausgebildeten Driftzone eingestellt werden kann. In Leistungshalbleiterschaltern wie MOSFETs (metal oxide semiconductor field effect transistors) und IGBTs (insulated gate bipolar transistors) koppelt eine Gateelektrode über ein Gatedielektrikum kapazitiv in Bodygebiete ein und schaltet den Laststrom z.B. durch temporäres Ausbilden eines Inversionskanals in den Bodygebieten. In Halbleiterkörpern aus einem Material mit intrinsisch hoher Durchbruchfeldstärke, wie zum Beispiel Siliziumcarbid (SiC), ist das Gatedielektrikum im Sperrfall einem starken elektrischen Feld ausgesetzt, so dass die Durchbruchsfestigkeit des Gatedielektrikums vorgeben kann, bis zu welcher Spannung die Spannungsfestigkeit des Halbleiterschalters durch die vertikale Ausdehnung der Driftzone eingestellt werden kann.
  • Es wird allgemein angestrebt, die Durchbruchsfestigkeit von Halbleiterbauelementen ohne Einbußen bezüglich des Einschaltwiderstands weiter zu verbessern.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements. Ein Siliziumcarbidsubstrat wird bereitgestellt, wobei das Siliziumcarbidsubstrat einen Graben aufweist, der sich von einer Hauptoberfläche des Siliziumcarbidsubstrats in das Siliziumcarbidsubstrat erstreckt und der an einem Grabenboden eine Grabenweite aufweist. Im Siliziumcarbidsubstrat wird ein Abschirmgebiet ausgebildet, wobei sich das Abschirmgebiet entlang dem Grabenboden erstreckt. In zumindest einer Dotierebene, die annähernd parallel zum Grabenboden verläuft, weicht eine Dotierstoffkonzentration im Abschirmgebiet über eine laterale erste Weite um nicht mehr als 10% von einem Maximalwert der Dotierstoffkonzentration in dem Abschirmgebiet in der Dotierebene ab. Die erste Weite ist kleiner als die Grabenweite und beträgt wenigstens 30% der Grabenweite.
  • Die vorliegende Offenbarung betrifft ferner ein Halbleiterbauelement, das einen SiC Halbleiterkörper und eine Gateelektrodenstruktur aufweisen kann. Die Gateelektrodenstruktur kann sich von einer ersten Oberfläche des SiC Halbleiterkörpers in den SiC Halbleiterkörper erstrecken und eine leitfähige Verbindungsstruktur aufweisen. An einem Boden weist die Gateelektrodenstruktur eine Strukturweite auf. Im SiC Halbleiterkörper kann entlang dem Boden ein Abschirmgebiet ausgebildet sein. Die leitfähige Verbindungsstruktur und das Abschirmgebiet können einen Kontakt bilden. Das Abschirmgebiet kann einen zentralen Abschnitt mit einer ersten Weite aufweisen. In zumindest einer Dotierebene, die annähernd parallel zum Boden verläuft, weicht eine Dotierstoffkonzentration im zentralen Abschnitt des Abschirmgebiets um nicht mehr als 10% von einem Maximalwert der Dotierstoffkonzentration im Abschirmgebiet in der Dotierebene ab. Der zentrale Abschnitt des Abschirmgebietes besitzt eine erste Weite, die kleiner ist als die Strukturweite und wenigstens 30% der Strukturweite beträgt.
  • Weitere Merkmale und Vorteile des offenbarten Gegenstands erschließen sich dem Fachmann aus der nachfolgenden detaillierten Beschreibung sowie aus den Zeichnungen.
  • Figurenliste
  • Die beigefügten Zeichnungen vermitteln ein tiefergehendes Verständnis von Ausführungsbeispielen für ein Halbleiterbauelement und für ein Verfahren zur Herstellung eines Halbleiterbauelements, sind in die Offenbarung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen lediglich Ausführungsbeispiele und dienen zusammen mit der Beschreibung zum Erläutern deren Prinzipien. Das hier beschriebene Halbleiterbauelement und das hier beschriebene Verfahren sind somit durch die Beschreibung der Ausführungsbeispiele nicht auf diese beschränkt. Weitere Ausführungsbeispiele und beabsichtigte Vorteile ergeben sich aus dem Verständnis der nachfolgenden detaillierten Beschreibung sowie aus Kombinationen der nachfolgend beschriebenen Ausführungsbeispiele, selbst wenn diese nicht explizit beschrieben sind. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise zueinander maßstabsgetreu dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende Elemente und Strukturen.
    • 1 ist ein vereinfachtes schematisches Flussdiagramm zur Darstellung eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
    • 2A-2D zeigen schematisch vertikale Querschnittsansichten eines Siliziumcarbidsubstrats und eine laterale Dotierstoffverteilung eines Abschirmgebiets in einer Dotierebene zur Darstellung eines Verfahrens zur Herstellung eines SiC Halbleiterbauelements gemäß einer Ausführungsform.
    • 3A-3L zeigen schematische vertikale Querschnittsansichten eines Siliziumcarbidsubstrats zur Darstellung eines Verfahrens gemäß einer Ausführungsform, bei der Dotierstoffatome zur Ausbildung von Abschirmgebieten mittels einer Implantationsmaske in Gategräben eingebracht werden.
    • 4A-4B zeigen schematische vertikale Querschnittsansichten eines Siliziumcarbidsubstrats zur Darstellung eines Verfahrens gemäß einer Ausführungsform, bei der Dotierstoffatome zur Ausbildung von Abschirmgebieten und JFET Teilgebieten mittels Implantationsmasken in Gategräben eingebracht werden.
    • 5A-5B zeigen einen horizontalen und einen vertikalen Querschnitt durch ein SiC Halbleiterbauelement gemäß einer weiteren Ausführungsform.
    • 6-8 zeigen jeweils einen vertikalen Querschnitt durch ein SiC Halbleiterbauelement gemäß weiteren Ausführungsbeispielen.
    • 9A-9B illustrieren anhand von vertikalen Querschnitten das elektrische Feld in einem SiC Halbleiterbauelement gemäß einem Ausführungsbeispiel und in einem Vergleichsbauelement.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele eines Halbleiterbauelements und eines Verfahrens zur Herstellung eines Halbleiterbauelements gezeigt sind. Die Existenz weiterer Ausführungsbeispiele versteht sich von selbst. Ebenso versteht es sich von selbst, dass an den Ausführungsbeispielen strukturelle und/oder logische Änderungen gemacht werden können, ohne dass dabei von dem durch die Patentansprüche Definierten abgewichen wird. Die Beschreibung der Ausführungsbeispiele ist insoweit nicht begrenzend. Insbesondere können Merkmale von im Folgenden beschriebenen Ausführungsbeispielen mit Merkmalen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
  • Bei den Begriffen „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen handelt es sich im Folgenden um offene Begriffe, die einerseits auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, andererseits das Vorhandensein von weiteren Elementen oder Merkmalen nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Ein sicherer Betriebsbereich (Englisch: safe operating area, SOA) definiert Umgebungs- und Betriebsbedingungen, für die ein ausfallsicherer Betrieb eines Halbleiterbauelements erwartet werden kann. Typischerweise wird der sichere Betriebsbereich durch Angabe von Maximalwerten für Umgebungs- und Betriebsbedingungen in einem Datenblatt für das Halbleiterbauelement definiert, z.B., maximaler Dauerlaststrom, maximaler gepulster Laststrom, maximale Gatespannung, maximale Sperrspannung und anderes.
  • Der Begriff oder Ausdruck „elektrisch verbunden“ beschreibt eine ohmige, z.B. eine niederohmige, Verbindung zwischen den elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck „elektrisch gekoppelt“ schließt ein, dass ein oder mehrere dazwischen liegende und zur Signalübertragung geeignete Elemente zwischen den „elektrisch gekoppelten“ Elementen vorhanden sein können, bspw. Elemente die so steuerbar sind, dass sie zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige Entkopplung in einem zweiten Zustand herstellen können.
  • Im Folgenden ist die Formulierung „einen Kontakt bilden“ derart zu verstehen, dass bei einem Betrieb eines Halbleiterbauelements innerhalb des SOA zwischen zwei Strukturen, die einen Kontakt bilden, mindestens eine Art von Ladungsträgern von einer Struktur in die andere Struktur übertreten können. Mit anderen Worten: Es besteht ein Kontakt zwischen den beiden Strukturen. Typischerweise grenzen die Strukturen direkt aneinander an. Ein Bereich, in dem die Strukturen den Kontakt ausbilden, z.B. aneinander grenzen, wird im Folgenden auch als „Kontaktbereich“ bezeichnet.
  • Ein ohmscher Kontakt bezeichnet z.B. einen Übergang zwischen zwei Strukturen mit niedrigem elektrischem Widerstand und ohne gleichrichtende Wirkung. Ein ohmscher Kontakt kann beispielsweise zwischen einer Struktur aus einem Metall und einer ausreichend hoch dotierten Struktur aus einem Halbleitermaterial gebildet sein. Ein ohmscher Kontaktbereich bezeichnet den Kontaktbereich, z.B. die Kontaktfläche, eines ohmschen Kontakts.
  • Als Schottky-Kontakt wird im Folgenden ein Übergang mit gleichrichtender Wirkung zwischen einem Halbleitermaterial und einer Metallstruktur bezeichnet, wobei z.B. die Dotierung des Halbleitermaterials und die Austrittsarbeit der Metallstruktur so gewählt sind, dass sich im Gleichgewichtsfall entlang der Grenzfläche eine Verarmungszone im Halbleitermaterial ausbildet. Ein Schottky-Kontaktbereich bezeichnet den Kontaktbereich, z.B. die Kontaktfläche eines Schottky-Kontakts.
  • Manche Figuren stellen durch die Angabe „-“ oder „+“ neben dem Dotiertyp relative Dotierstoffkonzentrationen dar. Beispielsweise weist die Bezeichnung „n-“ auf eine Dotierstoffkonzentration hin, die kleiner ist als die Dotierstoffkonzentration eines „n“-dotierten Gebiets, während ein „n+“-dotiertes Gebiet eine höhere Dotierstoffkonzentration aufweist als das „n“-dotierte Gebiet. Die Angabe der relativen Dotierstoffkonzentration bedeutet nicht, dass dotierte Gebiete mit derselben relativen Dotierstoffkonzentrationsangabe dieselbe absolute Dotierstoffkonzentration aufweisen müssen, sofern nichts anderes ausgesagt ist. Demnach können zwei verschiedene „n“-dotierte Gebiete die gleiche oder unterschiedliche absolute Dotierstoffkonzentrationen aufweisen.
  • Wird für eine physikalische Größe ein Wertebereich mit der Angabe eines Grenzwerts oder zweier Grenzwerte definiert, dann schließen die Begriffe „von“ und „bis“ oder „weniger“ und „mehr“ den jeweiligen Grenzwert mit ein. Eine Angabe der Art „von ... bis“ versteht sich demnach als „von mindestens ... bis höchstens“. Entsprechend versteht sich eine Angabe der Art „weniger ...“ („mehr ...“) als „höchstens ...“ („wenigstens ...“) .
  • Die Abkürzung IGFET (insulated gate field effect transistor) bezeichnet spannungsgesteuerte Halbleiterschalter und umfasst neben MOSFETs (metal oxide semiconductor FETs) auch solche FETs, deren Gateelektrode dotiertes Halbleitermaterial aufweist und/oder deren Gatedielektrikum kein Oxid aufweist oder nicht ausschließlich aus einem Oxid besteht.
  • Zwei aneinander grenzende dotierte Gebiete mit dem gleichen Dotierungstyp (Leitfähigkeitstyp) und mit unterschiedlichen Dotierstoffkonzentrationen bilden entlang einer Übergangsfläche einen unipolaren Übergang (Englisch: unipolar junction), bspw. einen n/n+ oder einen p/p+ Übergang. Am unipolaren Übergang weist ein senkrecht zum Übergang verlaufendes Dotierstoffprofil eine Stufe oder einen Wendepunkt auf, an dem das Dotierstoffprofil von einem konkaven Verlauf auf einen konvexen Verlauf oder von einem konvexen auf einen konkaven Verlauf übergeht.
  • Ein Ausführungsbeispiel betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements. Das Verfahren kann das Bereitstellen eines Siliziumcarbidsubstrats umfassen, wobei das Siliziumcarbidsubstrat einen Graben aufweist, der sich von einer Hauptoberfläche des Siliziumcarbidsubstrats in das Siliziumcarbidsubstrat erstreckt und der am Grabenboden eine Grabenweite aufweist. Im Siliziumcarbidsubstrat kann ein Abschirmgebiet ausgebildet werden, wobei sich das Abschirmgebiet entlang dem Grabenboden erstrecken kann.
  • Die Formulierung, wonach sich das Abschirmgebiet entlang dem Grabenboden „erstreckt“, schränkt eine Haupterstreckungsrichtung des Abschirmgebietes nicht ein. Vielmehr kann dies so interpretiert werden, dass das Abschirmgebiet entlang dem Grabenboden verläuft und/oder dass eine laterale Gesamtweite des Abschirmgebiets wenigstens 80% einer Grabenweite entspricht. Es ist möglich, dass die Haupterstreckungsrichtung des Abschirmgebiets entlang einer vertikalen Richtung verläuft. Beispielsweise kann sich das Abschirmgebiet vertikal durch einen Großteil, z.B. wenigstens 60%, einer Driftzone des herzustellenden Halbleiterbauelements erstrecken.
  • In zumindest einer Dotierebene, die annähernd parallel zum Grabenboden verläuft, kann eine Dotierstoffkonzentration im Abschirmgebiet über eine laterale erste Weite um nicht mehr als ±10% von einem Maximalwert der Dotierstoffkonzentration in dem Abschirmgebiet in der Dotierebene abweichen. Typischerweise weicht die Dotierstoffkonzentration im Abschirmgebiet in der Dotierebene über eine laterale erste Weite um nicht mehr als ±5% oder um nicht mehr als ±1% von einem Maximalwert der Dotierstoffkonzentration in dem Abschirmgebiet in der Dotierebene ab. Mit anderen Worten, mindestens eine horizontale Dotierstoffverteilung des Abschirmgebietes weist ein Plateau mit der ersten Weite auf, wobei innerhalb des Plateaus die Dotierstoffkonzentration um maximal ±10%, z.B. um maximal ±5% oder um maximal ±1% schwankt. Bei dem Bereich des Abschirmgebiets über die laterale erste Weite kann es sich um einen zentralen Abschnitt des Abschirmgebiets handeln.
  • Der Grabenboden kann einen ebenen Abschnitt in einer Bodenebene aufweisen. Die Bodenebene kann parallel zur Hauptoberfläche verlaufen oder die Bodenebene und die Hauptoberfläche können einen Winkel zwischen 0° und 10°, z.B. einen Winkel zwischen 0° und 5° einschließen. Die Dotierebene kann parallel zur Bodenebene verlaufen oder die Bodenebene und die Dotierebene können einen Winkel zwischen 0° und 10°, z.B. einen Winkel zwischen 0° und 5° einschließen.
  • Die erste Weite kann kleiner sein als die Grabenweite, beispielsweise um mindestens 50 nm oder mindestens 150 nm und/oder um mindestens 2 % oder mindestens 5 % kleiner sein als die Grabenweite. Beispielsweise kann die erste Weite maximal 99%, maximal 95% oder maximal 90% der Grabenweite betragen. Es ist möglich, dass die erste Weite mindestens 30% der Grabenweite beträgt.
  • Außerhalb des zentralen Abschnitts kann die Dotierstoffkonzentration im Abschirmgebiet in lateraler Richtung steil abfallen, so dass das Abschirmgebiet nicht oder in nur sehr geringem Umfang lateral über die Gateelektrodenstruktur hinausragen kann. Beispielsweise weicht eine laterale Gesamtweite des Abschirmgebiets um höchstens ±20% oder um höchstens ±10% von der Grabenweite ab. Das Abschirmgebiet reduziert einen Querschnitt eines Stromverteilungsgebietes, das lateral an die Gateelektrodenstruktur angrenzen kann, nicht oder nur geringfügig.
  • Gemäß einer Ausführungsform kann die Dotierebene lateral benachbarte lokale Maximalwerte vertikaler Dotierstoffverteilungen im Abschirmgebiet verbinden. Ein Abstand zwischen dem Grabenboden und der Dotierebene kann dabei einer Eindringtiefe der Dotierstoffatome in das Siliziumcarbidsubstrat entsprechen, wobei die Eindringtiefe (Englisch: projected range) von der kinetischen Energie der Dotierstoffatome abhängt und die mittlere Reichweite der Dotierstoffatome ausgehend von der durchstrahlten Oberfläche angibt. Beispielsweise kann der Abstand in einem Bereich von 20nm bis 500nm, typischerweise in einem Bereich von 50nm bis 300nm liegen.
  • Gemäß dieser Ausführungsform kann z.B. die maximale Dotierstoffkonzentration im Abschirmgebiet über die laterale erste Weite hinweg ein Dotierstoffplateau aufweisen, in dem die Dotierstoffkonzentration um maximal ±10%, z.B. um maximal ±5% oder um maximal ±1% des Maximalwerts im Abschirmgebiet schwankt.
  • Gemäß einer Ausführungsform kann in dem Graben ein Felddielektrikum ausgebildet werden, wobei das Felddielektrikum an dem Grabenboden eine Öffnung mit einer lateralen zweiten Weite aufweist. Die zweite Weite kann kleiner sein als die erste Weite. Die erste und zweite Weite können entlang der gleichen lateralen Richtung definiert sein.
  • Kanten des Felddielektrikums zur Öffnung hin können vollständig von zumindest einem Teil des zentralen Abschnitts des Abschirmgebiets abgeschirmt werden. Abschnitte des Felddielektrikums zur Öffnung hin können daher wirksam gegen ein Potential einer Rückseitenelektrode abgeschirmt werden. Hohe elektrische Feldstärken in Abschnitten des Felddielektrikums, die direkt an die Öffnung angrenzen, können vermieden werden.
  • Gemäß einer Ausführungsform kann das Felddielektrikum entlang einer Seitenwand des Grabens einen Seitenwandabschnitt mit einer ersten Schichtdicke th1 und die Öffnung eine zweite Weite w2 aufweisen, für die gelten kann: w2 < ( wg − 2 * th1 ) ,
    Figure DE102018124740A1_0001
    mit wg gleich der Grabenweite. In Worten: Die zweite Weite ist kleiner als die Differenz der Grabenweite und dem Zweifachen der ersten Schichtdicke. Dies kann dazu führen, dass Kanten des Felddielektrikums zur Öffnung hin effektiv von einem Abschnitt des Abschirmgebiets abgeschirmt werden können, in dem die Dotierstoffkonzentration nicht abfällt.
  • Der Seitenwandabschnitt des Felddielektrikums kann sich bis zu dem Grabenboden erstrecken. Es ist somit möglich, dass ein Teil des Seitenwandabschnitts den Grabenboden bedeckt und/oder an dem Grabenboden abschließt. Das Felddielektrikum kann zwei, beispielsweise gleichartig ausgebildete, Seitenwandabschnitte aufweisen, wobei sich jeder Seitenwandabschnitt entlang einer der Seitenwände des Felddielektrikums erstreckt.
  • Es ist möglich, dass sich, ausgehend von dem Seitenwandabschnitt, ein Bodenabschnitt des Felddielektrikums lateral entlang dem Grabenboden erstreckt. Der Bodenabschnitt kann dem Seitenwandabschnitt zugeordnet sein, das heißt, mit diesem direkt verbunden sein. Im Fall mehrerer Seitenwandabschnitte kann jedem Seitenwandabschnitt ein Bodenabschnitt zugeordnet sein, wobei sich der Bodenabschnitt ausgehend von dem ihm zugeordneten Seitenwandabschnitt entlang dem Grabenboden erstreckt. Das Felddielektrikum kann beispielsweise zwei Seitenwandabschnitte und zwei Bodenabschnitte aufweisen.
  • Der Seitenwandabschnitt kann zusammen mit dem ihm zugeordneten Bodenabschnitt L-förmig ausgebildet sein. Ein sich entlang dem Grabenboden erstreckender Teil des Felddielektrikums kann aus dem Bodenabschnitt und dem Teil des Seitenwandabschnitts, der den Grabenboden bedeckt, gebildet sein. Der Bodenabschnitt kann zwischen dem Seitenabschnitt und der Öffnung in dem Grabenboden angeordnet sein. Beispielsweise kann ein Abstand zwischen der Öffnung und dem Seitenwandabschnitt mittels des Bodenabschnitts überbrückt werden.
  • Der Bodenabschnitt kann eine laterale Bodenweite entlang dem Grabenboden aufweisen. Senkrecht zu der Bodenweite kann der Bodenabschnitt eine zweite Schichtdicke aufweisen. Die Bodenweite kann die Differenz zwischen der zweiten Weite der Öffnung und der Grabenweite und dem Zweifachen der ersten Schichtdicke zumindest teilweise, insbesondere vollständig, ausgleichen. Die Bodenweite kann der Hälfte der Differenz der Grabenweite und der zweiten Weite, abzüglich der ersten Schichtdicke, entsprechen: w2 < ( wg − * th1 ) ,
    Figure DE102018124740A1_0002
    wobei wb die Bodenweite des Bodenabschnitts ist. In anderen Worten: Die Summe aus der Bodenweite und der ersten Schichtdicke kann der halben Differenz der Grabenweite und der zweiten Weite entsprechen.
  • Der jeweilige Faktor 2 und umgekehrt der Faktor 1/2 in den oben beschriebenen Relationen der Grabenweite, der zweiten Weite, der ersten Schichtdicke und (optional) der Bodenweite können darin begründet sein, dass das Felddielektrikum zwei Seitenwandabschnitte aufweisen kann, wobei die Seitenwandabschnitte an gegenüberliegenden Seitenwänden des Grabens ausgebildet sein können.
  • Die zwei Seitenwandabschnitte eines Grabens können unterschiedlich ausbildet sein. Unabhängig von der Anzahl der Seitenwandabschnitt eines Grabens können Seitenwandabschnitte unterschiedlicher Gräben unterschiedlich ausgebildet sein, wobei - falls der Graben mehrere Seitenwandabschnitte aufweist - die Seitenwandabschnitte eines Grabens gleich oder unterschiedlich ausgebildet sein können.
  • Beispielsweise können zwei Seitenwandabschnitte unterschiedliche erste Schichtdicken aufweisen, wobei für jede der ersten Schichtdicken die obige Relation zur Differenz der Grabenweite und der zweiten Weite unabhängig erfüllt sein kann.
  • Jedem Seitenwandabschnitt kann ein Bodenabschnitt zugeordnet sein. Die Bodenabschnitte unterschiedlicher Seitenwandabschnitte können unterschiedliche oder gleiche Bodenweiten aufweisen. Im ersten Fall ist es möglich, dass die Summe der ersten Schichtdicke des Seitenwandabschnitts und der Bodenweite des dem Seitenwandabschnitts zugeordneten Bodenabschnitts für unterschiedliche Seitenabschnitte (und damit auch unterschiedliche Bodenabschnitte) gleich bleibt. Ein dickerer Seitenwandabschnitt kann also beispielsweise durch einen schmaleren Bodenabschnitt ausgeglichen werden und umgekehrt. Im zweiten Fall, bei dem unterschiedliche Bodenabschnitte gleiche Bodenweiten aufweisen, kann es möglich sein, dass die Summe der ersten Schichtdicke des Seitenwandabschnitts und der Bodenweite des dem Seitenwandabschnitts zugeordneten Bodenabschnitts für unterschiedliche Seitenabschnitte unterschiedlich ist. Beispielsweise ist in diesem Fall die Öffnung nicht zentriert in Bezug auf den Graben ausgebildet.
  • Ein zentraler Abschnitt des Abschirmgebiets, in dem die Dotierstoffkonzentration gleichmäßig hoch ist, kann lateral über die Öffnung im Felddielektrikum hinausgreifen. Eine Kante des Felddielektrikums zur Öffnung hin kann vollständig vom zentralen Abschnitt des Abschirmgebiets abgedeckt werden. Eine Kante zwischen einer leitfähige Struktur, die im Bereich der Öffnung im Felddielektrikum an das Abschirmgebiet angrenzen kann, dem Abschirmgebiet und dem Felddielektrikum kann wirksam gegen ein Drainpotential abgeschirmt werden. Der zentrale Abschnitt des Abschirmgebiets kann die maximale elektrische Feldstärke im Felddielektrikum und/oder die Wahrscheinlichkeit für einen Durchbruch durch das Felddielektrikum reduzieren.
  • Gemäß einer Ausführungsform kann das Ausbilden des Abschirmgebiets das Ausbilden einer Implantationsmaske umfassen, wobei die Implantationsmaske an dem Grabenboden dünner ausgebildet wird als an Seitenwänden des Grabens und wobei die Dotierstoffatome durch den Grabenboden und/oder durch die Implantationsmaske an dem Grabenboden eingebracht werden.
  • Beispielsweise kann das Ausbilden der Implantationsmaske das thermische Aufwachsen eines Oxids umfassen, wobei das thermische Oxid am Grabenboden mit einer geringeren Geschwindigkeit aufwächst als an den Seitenwänden. Das Abschirmgebiet kann ohne zusätzlichen Lithographieprozess ausgebildet werden.
  • Die Implantationsmaske kann beim Einbringen der Dotierstoffatome für das Abschirmgebiet das Einstreuen von Dotierstoffatomen durch Seitenwände des Grabens weitgehend verhindern. Zum Beispiel können solche in ein Bodygebiet eingestreute Dotierstoffatome eine Schwellenspannung zur Ausbildung eines Inversionskanals im Bodygebiet beeinflussen. In ein Stromverteilungsgebiet eingestreute Dotierstoffatome können den elektrischen Widerstand des Stromverteilungsgebiets und damit den Einschaltwiderstand eines Halbleiterbauelements erhöhen. Die Implantationsmaske kann die Beaufschlagung solcher dotierter Gebiete mit Dotierstoffatomen, deren Menge und genaue Lokalisation im Siliziumcarbidsubstrat großen Schwankungen unterworfen wären, verhindern. Über die Implantationsmaske lässt sich, beispielsweise in Verbindung mit einer verwendeten Implantationsenergie, auch die erste Weite im Abschirmgebiet präzise einstellen.
  • Gemäß einer Ausführungsform kann das Ausbilden des Abschirmgebiets das Ausbilden einer Implantationsmaske umfassen, wobei die Implantationsmaske an dem Grabenboden eine Implantationsmaskenöffnung mit einer dritten Weite aufweisen kann und die Dotierstoffatome durch die Implantationsmaskenöffnung eingebracht werden können. Die dritte Weite ist größer als die erste Weite, wobei über die dritte Weite und Prozessparameter der Implantation die erste Weite präzise eingestellt werden kann.
  • Das Einbringen der Dotierstoffatome kann einen oder mehrere Ionenimplantationsprozesse umfassen, wobei jeder Ionenimplantationsprozess mehrere Implantationen bei gleicher Beschleunigungsenergie und unter unterschiedlichen Implantationswinkeln umfassen kann und wobei die Ionenimplantationsprozesse sich bezüglich der verwendeten Beschleunigungsenergien unterscheiden. Jeder Implantationsprozess kann Implantationen unter mindestens zwei unterschiedlichen Implantationswinkeln umfassen, die jeweils symmetrisch zu einer Mittelebene des Grabens sein können.
  • Gemäß einer Ausführungsform nach der die Dotierebene lateral benachbarte lokale Maximalwerte vertikaler Dotierstoffverteilungen im Abschirmgebiet verbindet, ist es möglich, dass die erste Weite um nicht mehr als ±10% von einer Differenz zwischen der dritten Weite und einem Zweifachen eines mittleren Abstands der Dotierebene vom Grabenboden abweicht. Der mittlere Abstand zwischen dem Grabenboden und der Dotierebene kann der mittleren Eindringtiefe von Dotierstoffionen während einer Ionenimplantation entsprechen. Über die dritte Weite und die Eindringtiefe lässt sich die erste Weite und damit die laterale Ausdehnung des gleichmäßig und hoch dotierten zentralen Abschnitts des Abschirmgebiets unterhalb des Grabenbodens präzise einstellen und zur Öffnung im Felddielektrikum justieren.
  • Gemäß einer Ausführungsform kann das Ausbilden der Implantationsmaske das Ausbilden einer Implantationsmaskenschicht auf Seitenwänden und am Grabenboden des Grabens sowie das Entfernen eines Abschnitts der Implantationsmaskenschicht am Grabenboden umfassen, wobei ein verbleibender Abschnitt der Implantationsmaskenschicht die Implantationsmaske bilden kann.
  • Die Ausbildung der Implantationsmaske kann insbesondere eine anisotrope Ätzung einer konformalen Implantationsmaskenschicht umfassen, wobei über die Schichtdicke der konformalen Implantationsmaskenschicht und die Weite des Grabens die erste Weite präzise eingestellt werden kann. Eine konformale Schicht (Englisch: conformal layer) bedeckt eine strukturierte Unterlage mit gleichmäßiger Schichtdicke, die weitgehend unabhängig von der Ausrichtung von Teilabschnitten der Unterlage zueinander ist. Die Schichtdicke einer konformalen Schicht kann geringfügige Schwankungen aufweisen, die klein gegenüber einer mittleren Schichtdicke der konformalen Schicht sind (beispielsweise höchstens ±10% der mittleren Schichtdicke). Eine konformale Schicht kann beispielsweise durch ein Dünnfilm-Abscheidungsverfahren ausgebildet werden, z.B. CVD (chemical vapor deposition).
  • Gemäß einer Ausführungsform kann das Einbringen von Dotierstoffatomen Implantationen bei mindestens zwei unterschiedlichen Beschleunigungsenergien umfassen, wobei die Weite der Implantationsmaskenöffnung zwischen den Implantationen verändert werden kann.
  • Insbesondere kann eine Implantation mit höherer Beschleunigungsenergie bei einer kleineren Weite der Implantationsmaskenöffnung ausgeführt werden und eine Implantation mit niedriger Beschleunigungsenergie bei einer größeren Weite der Implantationsmaskenöffnung.
  • Implantationen mit höherer Beschleunigungsenergie können eine vertikal ausgedehnte JFET (junction field effect transistor) Struktur ausbilden. Implantationen bei niedriger Beschleunigungsenergie können so ausgelegt werden, dass die Öffnung des Felddielektrikums einen ausreichenden Abstand zur äußeren lateralen Kante des Abschirmgebiets aufweist.
  • Gemäß einer Ausführungsform kann die Implantationsmaske vor dem Ausbilden des Felddielektrikums entfernt werden. Felddielektrikum und Implantationsmaske können so unabhängig voneinander ausgebildet werden und entsprechend den jeweiligen Anforderungen ausgewählt werden.
  • Gemäß einer Ausführungsform kann das Ausbilden des Felddielektrikums das Ausbilden einer Felddielektrikumsschicht umfassen, wobei die Felddielektrikumsschicht den Graben auskleidet und ein Abschnitt der Felddielektrikumsschicht am Grabenboden entfernt wird.
  • Gemäß einer Ausführungsform kann das Entfernen des Abschnitts der Felddielektrikumsschicht das Ausbilden einer Ätzmaske auf der Felddielektrikumsschicht umfassen, wobei die Ätzmaske über dem Grabenboden eine Ätzmaskenöffnung mit der zweiten Weite aufweisen kann. Über die Schichtdicke der Ätzmaske lässt sich die zweite Weite präzise einstellen.
  • Die Ätzmaske kann beispielsweise eine Schicht sein, insbesondere eine konformale Schicht, welche die Seitenwandabschnitte des Felddielektrikums und einen zu erzeugenden Bodenabschnitt des Felddielektrikums am Grabenboden bedeckt, zum Beispiel vollständig bedeckt. Die Schichtdicke der Ätzmaske kann der Bodenweite des Bodenabschnitts entsprechen.
  • Gemäß einer Ausführungsform kann im Graben eine leitfähige Verbindungsstruktur ausgebildet werden, wobei die Verbindungsstruktur und das Abschirmgebiet einen Kontakt bilden können.
  • Die Verbindungsstruktur kann mit einem elektrisch leitfähigen Material, wie beispielsweise einem Metall oder einem Halbleiter (z.B. einem sehr hoch dotierten bzw. entarteten Halbleiter, wie z.B. polykristallinem Silizium), gebildet sein. Die Verbindungsstruktur kann mehrere Schichten enthalten, wobei direkt aneinander angrenzende Schichten aus unterschiedlichen Materialien bestehen.
  • Der Kontakt zwischen der Verbindungsstruktur und dem Abschirmgebiet kann ein ohmscher Kontakt sein, der das Abführen von Ladungsträgern aus dem Abschirmgebiet über die Verbindungsstruktur zu einer Lastelektrode ermöglicht.
  • Ein weiteres Ausführungsbeispiel betrifft ein Halbleiterbauelement, das einen SiC Halbleiterkörper und eine Gateelektrodenstruktur aufweisen kann. Die Gateelektrodenstruktur kann sich von einer ersten Oberfläche des SiC Halbleiterkörpers in den SiC Halbleiterkörper erstrecken und eine leitfähige Verbindungsstruktur aufweisen. An einem Boden weist die Gateelektrodenstruktur eine Strukturweite auf. Im SiC Halbleiterkörper kann entlang dem Boden ein Abschirmgebiet ausgebildet sein. Zwischen der leitfähigen Verbindungsstruktur und dem Abschirmgebiet kann ein Kontakt ausgebildet sein, z.B. ein ohmscher Kontakt oder ein Kontakt mit nicht-linearer Kennlinie, z.B. ein Schottky-Kontakt.
  • Das Abschirmgebiet kann einen zentralen Abschnitt mit einer ersten Weite aufweisen. In zumindest einer Dotierebene, die annähernd parallel zum Grabenboden verläuft, weicht eine Dotierstoffkonzentration im zentralen Abschnitt um nicht mehr als ±10%, typischerweise um nicht mehr als ±5% oder um nicht mehr als ±1%, von einem Maximalwert in der Dotierebene ab. Die erste Weite ist kleiner als die Strukturweite und beträgt mindestens 30% der Strukturweite.
  • Ausführungsbeispiele des Halbleiterbauelements können mit hier beschriebenen Ausführungsbeispielen des Verfahrens hergestellt worden sein. Das heißt, sämtliche im Zusammenhang mit Ausführungsbeispielen des Verfahrens beschriebenen Merkmale können entsprechend für das Halbleiterbauelement offenbart sein und umgekehrt. Beispielsweise kann der Boden der Gateelektrodenstruktur aus dem Grabenboden eines Herstellungsverfahrens hervorgehen. Der SiC Halbleiterkörper kann aus dem Siliziumcarbidsubstrat hervorgehen. Die Strukturweite kann der Grabenweite entsprechen.
  • Die erste Weite des zentralen Abschnitts kann über die Weite einer Öffnung in einer Implantationsmaske eingestellt werden, die in einem Verfahren zur Herstellung des Halbleiterbauelements für das Einbringen von Dotierstoffatomen durch einen Grabenboden eines Grabens zur Ausbildung des Abschirmgebiets verwendet wurde, wobei in dem Graben die Gateelektrodenstruktur ausgebildet worden ist.
  • Außerhalb des zentralen Abschnitts kann die Dotierstoffkonzentration im Abschirmgebiet in lateraler Richtung stark abfallen, so dass das Abschirmgebiet nicht oder in nur sehr geringem Umfang lateral über die Gateelektrodenstruktur hinausragen kann. Das Abschirmgebiet reduziert einen Querschnitt eines Stromverteilungsgebietes, das lateral an die Gateelektrodenstruktur angrenzen kann, nicht oder in nur geringem Umfang.
  • Während des Einbringens von Dotierstoffatomen zur Ausbildung des Abschirmgebiets kann das Einstreuen von Dotierstoffatomen durch Seitenwände eines Grabens, in dem die Gateelektrodenstruktur ausgebildet wird, in dotierte Gebiete unterdrückt werden, die lateral an die Gateelektrodenstruktur angrenzen.
  • Gemäß einer Ausführungsform kann die Dotierebene lokale Maximalwerte vertikaler Dotierstoffverteilungen im Abschirmgebiet verbinden. Ein mittlerer Abstand zwischen dem Grabenboden und der Dotierebene kann dabei einer Eindringtiefe der Dotierstoffatome in das Siliziumcarbidsubstrat entsprechen. Gemäß dieser Ausführungsform kann die maximale Dotierstoffkonzentration im Abschirmgebiet über die laterale erste Weite hinweg ein Dotierstoffplateau aufweisen, in dem die Dotierstoffkonzentration um maximal ±10%, z.B. um maximal ±5% oder um maximal ±1% des Maximalwerts in der Dotierstoffebene schwankt.
  • Gemäß einer Ausführungsform kann die erste Weite kleiner sein als eine Differenz zwischen der Strukturweite und einem Zweifachen des mittleren Abstands zwischen der Dotierebene und dem Boden, beispielsweise gleich oder kleiner einer Differenz zwischen der Strukturweite und einem Zweieinhalbfachen oder Dreifachen des mittleren Abstands zwischen der Dotierebene und dem Boden. Demnach kann das Ausbilden des Abschirmgebiets eine Ionenimplantation umfassen, bei der eine Implantationsmaske Seitenwände des Grabens abdeckt und das Einbringen von Dotierstoff-Ionen an unerwünschter Stelle zumindest teilweise verhindert. Beispielsweise kann bei einem Ausbilden des Abschirmgebiets nach dem Ausbilden eines Grabens für die Gateelektrode und vor dem Ausbilden der Gateelektrode im Graben das Eindringen von Dotierstoffen durch eine Grabenseitenwand und durch einen äußeren Abschnitt des Grabenbodens in ein Bodygebiet oder in einen zur Drain-Seite hin an das Bodygebiet anschließenden Abschnitt einer Driftzone oder eines Stromverteilungsgebiets reduziert oder vollständig vermieden werden.
  • Gemäß einer Ausführungsform kann die Gateelektrodenstruktur ein Felddielektrikum aufweisen. Das Felddielektrikum kann entlang einer Seitenwand der Gateelektrodenstruktur einen Seitenwandabschnitt mit einer ersten Schichtdicke th1 aufweisen. Die Verbindungsstruktur kann an dem Boden eine zweite Weite w2 aufweisen, die kleiner sein kann als die Differenz zwischen der Strukturweite w0 der Gateelektrodenstruktur am Boden und dem Zweifachen der ersten Schichtdicke: w2<(w0-2*th1).
  • Der Kontakt zwischen der Verbindungsstruktur und dem Abschirmgebiet kann vollständig vom zentralen Abschnitt des Abschirmgebiets und/oder von einem Endbereich der Verbindungsstruktur am Boden gebildet werden. In diesem Fall kann sich ein Kontaktbereich zwischen der Verbindungsstruktur und dem Abschirmgebiet vollständig entlang dem Abschirmgebiet und/oder dem Endbereich der Verbindungsstruktur erstrecken.
  • Der zentrale Abschnitt des Abschirmgebiets schirmt den Kontaktbereich und Abschnitte des Felddielektrikums, die direkt an den Kontaktbereich angrenzen, gegen ein Potential einer Rückseitenelektrode ab. Bei den Abschnitten des Felddielektrikums kann es sich beispielsweise um die Bodenabschnitte handeln. Hohe elektrische Feldstärken in Abschnitten des Felddielektrikums, die direkt an den Kontaktbereich angrenzen, können vermieden werden. Das laterale Zurückziehen des Kontaktbereichs gegenüber den Außenkanten des Abschirmgebiets kann bei Betrieb des Halbleiterbauelements im SOA die maximale elektrische Feldstärke im Felddielektrikum reduzieren, die Wahrscheinlichkeit für einen Durchbruch des Felddielektrikums herabsetzen und die Zuverlässigkeit des Halbleiterbauelements erhöhen.
  • Gemäß einer Ausführungsform kann das Felddielektrikum entlang dem Boden einen Bodenabschnitt mit einer zweiten Schichtdicke aufweisen, die gleich oder kleiner als die erste Schichtdicke ist. Der Bodenabschnitt kann in einem äußeren Abschnitt des Bodens zwischen einem Teil der Verbindungsstruktur und dem Abschirmgebiet ausgebildet sein. Es ist möglich, dass das Abschirmgebiet, insbesondere dessen zentraler Bereich, lateral mit dem Felddielektrikum, insbesondere dessen Bodenabschnitt, überlappt. Der Bodenabschnitt kann den Kontaktbereich zwischen der Verbindungsstruktur und dem Abschirmgebiet von einer lateralen Außenkante des zentralen Abschnitts des Abschirmgebiets zurückziehen, wobei das in Abschnitten des Felddielektrikums entlang dem Kontaktbereich auftretende elektrische Feld verringert werden kann. Die zweite Schichtdicke des Felddielektrikums kann über den Abstand variieren, z.B. kann die Schichtdicke in Richtung zur Verbindungsstruktur hin abnehmen.
  • Gemäß einer Ausführungsform kann im SiC Halbleiterkörper ein JFET Teilgebiet ausgebildet sein. Das JFET Teilgebiet und das Abschirmgebiet können einen unipolaren Übergang bilden. Das Abschirmgebiet ist zwischen der Gateelektrodenstruktur und dem JFET Teilgebiet ausgebildet. Am unipolaren Übergang weist das JFET Teilgebiet eine vierte laterale Weite auf, die kleiner ist als die erste Weite.
  • Durch das laterale Zurückziehen des JFET Teilgebiets lassen sich JFET Teilgebiete mit vergleichsweise großer vertikaler Ausdehnung realisieren ohne den Querschnitt eines Stromverteilungsgebietes, das lateral an das JFET Teilgebiet angrenzen kann, zu verringern oder mehr als in nur geringem Umfang zu verringern.
  • Gemäß einer weiteren Ausführungsform kann die Gateelektrodenstruktur eine Gateelektrode und ein Trenndielektrikum aufweisen, wobei die Gateelektrode zwischen der ersten Oberfläche und der Verbindungsstruktur ausgebildet ist und wobei das Trenndielektrikum zwischen der Gateelektrode und der Verbindungsstruktur ausgebildet ist.
  • In zumindest einer Ausführungsform eines hier beschriebenen Verfahrens und/oder eines hier beschriebenen Halbleiterbauelements kann zumindest eines der folgenden Merkmale (falls anwendbar) zutreffen:
    1. (i) Ein Bodenabschnitt des Felddielektrikums kann sich ausgehend von dem Seitenwandabschnitt entlang dem Boden und/oder entlang dem Grabenboden erstrecken.
    2. (ii) Der Bodenabschnitt kann zwischen dem Seitenwandabschnitt und der Öffnung in dem Grabenboden angeordnet sein.
    3. (iii) Die Differenz der Bodenweite des Bodenabschnitts und der ersten Schichtdicke des Seitenwandabschnitts kann der halben Differenz der Grabenweite und der zweiten Weite entsprechen.
    4. (iv) Der Seitenwandabschnitt des Felddielektrikums kann zusammen mit dem Bodenabschnitt des Felddielektrikums L-förmig ausgebildet sein.
    5. (v) Der Seitenwandabschnitt des Felddielektrikums kann einstückig mit dem Bodenabschnitt des Felddielektrikums ausgebildet sein.
    6. (vi) Die Abschirmregion, beispielsweise deren zentraler Abschnitt, kann lateral mit dem Felddielektrikum, beispielsweise dessen Bodenabschnitt, überlappen.
    7. (vii) Der Bodenabschnitt kann den zentralen Abschnitt der Abschirmregion teilweise bedecken.
    8. (viii) Die Verbindungsstruktur und das Abschirmgebiet können direkt aneinander angrenzen.
  • Gemäß 1 umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements das Bereitstellen eines Siliziumcarbidsubstrats (902), wobei das Siliziumcarbidsubstrat einen Graben aufweist und der Graben sich von einer Hauptoberfläche des Siliziumcarbidsubstrats in das Siliziumcarbidsubstrat erstreckt und an einem Grabenboden eine Grabenweite aufweist. Im Siliziumcarbidsubstrat wird ein Abschirmgebiet ausgebildet (904), wobei sich das Abschirmgebiet entlang dem Grabenboden erstreckt. In zumindest einer Dotierebene, die annähernd parallel zum Grabenboden verläuft, weicht eine Dotierstoffkonzentration im Abschirmgebiet über eine laterale erste Weite um nicht mehr als 10%, um nicht mehr als 5% oder um nicht mehr als 1% von einem Maximalwert der Dotierstoffkonzentration in der Dotierebene ab. Die erste Weite ist kleiner als die Grabenweite und beträgt wenigstens 30% der Grabenweite.
  • Die 2A bis 2D beziehen sich auf ein Verfahren zur Herstellung eines Halbleiterbauelements aus einem Siliziumcarbidsubstrat 700.
  • Das Siliziumcarbidsubstrat 700 kann einen SiC Kristall aufweisen oder aus einem solchen bestehen. Der Polytyp des SiC-Kristalls kann beispielsweise 15R oder ein hexagonaler Polytyp sein, z.B. 2H, 4H oder 6H. Neben den Hauptbestandteilen Silizium und Kohlenstoff kann das Siliziumcarbidsubstrat 700 Dotierstoffatome aufweisen, zum Beispiel Stickstoff (N), Phosphor (P), Beryllium (Be), Bor (B), Aluminium (Al), und/oder Gallium (Ga). Daneben kann das Siliziumcarbidsubstrat 700 Verunreinigungen aufweisen, beispielsweise Sauerstoff, Wasserstoff, Fluor und/oder Brom.
  • Das Siliziumcarbidsubstrat 700 kann ein sog. Halbleiterwafer, also eine näherungsweise kreisförmige, flache Scheibe mit einer Hauptoberfläche 701 auf der Vorderseite und einer Rückseitenoberfläche 702 auf der Rückseite der Scheibe bilden, wobei die Rückseitenoberfläche 702 und die Hauptoberfläche 701 parallel zueinander ausgerichtet sind.
  • Die Hauptoberfläche 701 kann planar sein oder gerippt. Für den Fall einer gerippten Hauptoberfläche gilt im Folgenden eine Mittelebene durch die gerippte Hauptoberfläche als Hauptoberfläche 701.
  • Eine Oberflächennormale 704 auf die Hauptoberfläche 701 definiert eine vertikale Richtung. Richtungen orthogonal zur Oberflächennormale 704 sind laterale und horizontale Richtungen. Ein Durchmesser des Siliziumcarbidsubstrats 700 kann einem Industriestandard für Halbleiterwafer entsprechen, und beispielsweise 2-Zoll, (51mm), 3-Zoll (76mm), 4-Zoll (100mm), 125mm oder 200mm betragen.
  • Das Siliziumcarbidsubstrat 700 kann beispielsweise ein stark dotiertes Basissubstrat und eine auf dem Basissubstrat aufgewachsene Epitaxieschicht aufweisen, wobei die Epitaxieschicht mehrere unterschiedlich dotierte Teilschichten und dotierte Gebiete aufweisen kann. Die dotierten Gebiete können in Abschnitten einer oder mehrerer der Teilschichten ausgebildet sein.
  • In dem Siliziumcarbidsubstrat 700 sind Gräben 750 ausgebildet, die sich von der Hauptoberfläche 701 in das Siliziumcarbidsubstrat 700 erstrecken.
  • 2A zeigt Gräben 750 mit einem Grabenboden 751 und mit Seitenwänden 752, die die erste Hauptoberfläche 701 mit dem Grabenboden 751 verbinden. Die Seitenwände 752 können vertikal ausgerichtet sein oder können vertikal geneigt sein. Die Gräben 750 können streifenartig ausgebildet sein, wobei eine Länge der Gräben 750 in einer Richtung orthogonal zur Querschnittsebene größer ist als eine Grabenweite wg der Gräben 750 parallel zur Querschnittsebene. Benachbarte Gräben 750 können in jeweils gleichem Mitte-zu-Mitte Abstand (Englisch: pitch) p1 zueinander ausgebildet sein.
  • Unter den Gräben 750 wird jeweils ein Abschirmgebiet 140 und in den Gräben 750 jeweils ein Felddielektrikum 159 mit einer Öffnung 158 am Grabenboden 751 ausgebildet.
  • Die 2B und 2C zeigen Abschirmgebiete 140, die sich jeweils vom Grabenboden 751 aus in vertikaler Richtung in das Siliziumcarbidsubstrat 700 erstrecken und symmetrisch zu einer Mittelachse der Gräben 750 ausgebildet sein können. Die Abschirmgebiete 140 und eine im Siliziumcarbidsubstrat 700 ausgebildete Driftstruktur können pn Übergänge bilden. Die Abschirmgebiete 140 weisen jeweils einen zentralen Abschnitt 145 mit einer ersten Weite w1 auf. In einer Dotierstoffebene 105 parallel oder annähernd parallel zum Grabenboden 751 weicht innerhalb des zentralen Abschnitts 145 die Dotierstoffkonzentration um maximal 10%, oder um maximal 5% oder um maximal 1%, von einem Maximalwert im zentralen Abschnitt 145 in der Dotierstoffebene 105 ab.
  • Außerhalb des zentralen Abschnitts 145 kann die Dotierstoffkonzentration im Abschirmgebiet 140 in lateraler Richtung stark abnehmen. Die erste Weite w1 ist kleiner als die Grabenweite wg und kleiner als eine laterale Gesamtweite w11 des Abschirmgebiets 140 in der Ebene des Grabenbodens 751. Die Gesamtweite w11 des Abschirmgebiets 140 kann kleiner oder gleich der Grabenweite wg sein. Die Gesamtweite w11 des Abschirmgebiets 140 kann einen Wert in einem Bereich von 500 nm bis 3 µm annehmen.
  • Das Felddielektrikum 159 bedeckt mindestens in einem unteren Abschnitt der Gräben 750 die Seitenwände 752 und einen äußeren Abschnitt des Grabenbodens 751. Die Öffnung 158, die symmetrisch zu einer Mittelachse des Grabens 750 ausgebildet sein kann, legt einen zentralen Abschnitt des Grabenbodens 751 frei. Die Öffnung 158 hat eine zweite Weite w2, die kleiner ist als die erste Weite w1. Eine im Graben 750 ausgebildete leitfähige Verbindungsstruktur 157 grenzt im Bereich der Öffnung 158 unmittelbar an das Abschirmgebiet 140 an.
  • Gemäß 2C kann das Felddielektrikum 159 mindestens einen Seitenwandabschnitt 1593 aufweisen, der entlang einer der Seitenwände 752 des Grabens 750 ausgebildet ist. Der Seitenwandabschnitt 1593 weist eine erste Schichtdicke th1 auf und grenzt in einem Abschnitt des Grabenbodens 751 ausgehend von der Seitenwand 752 bis zu einem Abstand, der der ersten Schichtdicke th1 entspricht, direkt an den Grabenboden 751 an. Das Felddielektrikum 159 kann zwei Seitenwandabschnitte 1593 aufweisen, die auf zwei einander gegenüberliegenden Seitenwänden 752 des Grabens 750 ausgebildet sind, wobei die zwei Seitenwandabschnitte 1593 unterschiedliche erste Schichtdicken th1 oder die gleiche erste Schichtdicke th1 aufweisen können.
  • Das Felddielektrikum 159 kann mindestens einen Bodenabschnitt 1592 aufweisen, der sich ausgehend von einem der Seitenwandabschnitte 1593 lateral entlang dem Grabenboden 751 erstrecken kann, wobei der Bodenabschnitt 1593 direkt mit dem Seitenwandabschnitt 1593 verbunden sein kann. Der Bodenabschnitt 1592 erstreckt sich über eine Bodenweite wb von einer Kante der Öffnung 158 bis zum Seitenwandabschnitt 1593 und weist eine zweite Schichtdicke th2 auf, die gleich, größer oder kleiner sein kann als die erste Schichtdicke th1. Die laterale Bodenweite wb kann einen Wert in einem Bereich von 30 nm bis 400 nm annehmen, beispielsweise in einem Bereich von 100 nm bis 300 nm.
  • Der Seitenwandabschnitt 1593 und der Bodenabschnitt 1592 können einstückig sein, d.h. zusammenhängende Abschnitte einer einteiligen Struktur ausbilden. Der Bodenabschnitt 1592 und der Seitenwandabschnitt 1593 können aus dem gleichen Material oder den gleichen Materialien bestehen. In einem vertikalen Querschnitt quer zum Graben 750 können der Seitenwandabschnitt 1593 und der Bodenabschnitt 1592 zusammen eine L-förmige Querschnittsfläche aufweisen.
  • Das Felddielektrikum 159 kann zwei Bodenabschnitte 1592 aufweisen, wobei die zwei Bodenabschnitte 1592 unterschiedliche zweite Schichtdicken th2 oder die gleiche zweite Schichtdicke th2 aufweisen können. Die Bodenabschnitte 1592 können unsymmetrisch oder symmetrisch zu der Öffnung 158 ausgebildet sein.
  • Eine Gesamtbodenweite aller Bodenabschnitte 1592 in einem Graben 750 mit der Grabenweite wg ergibt sich, indem von der Grabenweite wg die ersten Schichtdicken th1 der Seitenwandabschnitte 1593 und die zweite Weite w2 der Öffnung 158 abgezogen werden. Für symmetrisch ausgebildete Seitenwandabschnitte 1593 mit der gleichen ersten Schichtdicke th1 und einer symmetrischen Öffnung 158 ergibt sich die Bodenweite wb eines einzelnen Bodenabschnitts 1592, indem von der halben Differenz zwischen Grabenweite wg und zweiter Weite w2 einmal die erste Schichtdicke th1 abgezogen wird: wb = 1 / 2 * ( wg − w2 ) − th1
    Figure DE102018124740A1_0003
  • Ein Abstand Δw zwischen einer äußeren Kante des zentralen Abschnitts 145 des Abschirmgebiets 140 zur Öffnung 158 im Felddielektrikum 159 beträgt mindestens 25 nm und höchstens 300 nm, beispielsweise mindestens 75 nm.
  • Die Ausbildung des Abschirmgebiets 140 kann Ionenimplantationen bei einer oder mehreren Beschleunigungsspannungen für Dotierstoffionen umfassen. Die mittlere Reichweite der implantierten Dotierstoffionen im Siliziumcarbidsubstrat 700 definiert eine Eindringtiefe. Eine vertikale Dotierstoffverteilung im Abschirmgebiet 140 kann durch eine Gaußverteilung oder durch die Überlagerung zweier oder mehr Gaußverteilungen beschrieben werden. Der Abstand eines lokalen oder globalen Maximums der vertikalen Dotierstoffverteilung zum Grabenboden 751 entspricht einer durch die Beschleunigungsspannung einer Implantation vorgegebenen Eindringtiefe.
  • Eine Dotierstoffebene 105 kann in einem Abstand zum Grabenboden 751 Orte lateral benachbarter lokaler Maxima der vertikalen Dotierstoffverteilungen im Abschirmgebiet 140 miteinander verbinden, z.B. die Orte der absoluten Maxima im Abschirmgebiet 140 oder die Orte solcher lokaler Maxima, die aus der gleichen Implantation hervorgehen.
  • 2D zeigt eine laterale Dotierstoffverteilung in der Dotierstoffebene 105 der 2C. Über die laterale Gesamtweite w11 des Abschirmgebiets 140 kann der in das Abschirmgebiet 140 implantierte Dotiertyp überwiegen. Über eine laterale erste Weite w1 weicht die Dotierstoffkonzentration um nicht mehr 10% von der maximalen Dotierstoffkonzentration in der Dotierebene 105 ab.
  • Die laterale erste Weite w1 ist kleiner als die laterale Gesamtweite w11 und kann gleich oder kleiner sein als die Differenz zwischen der Grabenweite wg und der doppelten Eindringtiefe d3, z.B. gleich oder kleiner als die Differenz zwischen der Grabenweite wg und dem Zweieinhalbfachen oder Dreifachen der Eindringtiefe.
  • Der relativ hoch und gleichmäßig dotierte zentrale Abschnitt 145 des Abschirmgebiets 140 schirmt eine Kante zwischen Felddielektrikum 159, Verbindungsstruktur 157 und Abschirmgebiet 140 effektiv gegen das Potential einer Lastelektrode ab, die auf einer der Hauptoberfläche 701 abgewandten Rückseite des Siliziumcarbidsubstrat.
  • Die 3A-3L zeigen ein Ausführungsbeispiel mit Gateelektrodenstrukturen, die zusätzlich zu einer leitfähigen Gateelektrode eine leitfähige Verbindungsstruktur aufweisen, die mit einem dotierten Abschirmgebiet unterhalb der Gateelektrodenstruktur und mit einer Vorderseitenmetallisierung auf der Vorderseite des Siliziumcarbidsubstrats elektrisch verbunden oder elektrisch gekoppelt sein.
  • Die 3A zeigt ein Siliziumcarbidsubstrat 700, das auf einem hexagonalen SiC Kristalltyp, z.B. 4H-SiC beruht und dessen <0001> Gitterrichtung um eine Winkelabweichung α (Englisch: offset angle) gegen die Oberflächennormale 704 auf die Hauptoberfläche 701 gekippt ist. Die Winkelabweichung α kann zwischen 2° und 8° betragen, bspw. etwa 4°.
  • Die Querschnittsebenen der 3A-3L sind so gewählt, dass die <0001> Gitterrichtung in einer Ebene, die orthogonal zur Querschnittsebene und orthogonal zur Hauptoberfläche 701 ausgerichtet ist, um die Winkelabweichung α gegen die Oberflächennormale 704 gekippt ist. Die <11-20> Gitterrichtung ist in der Ebene, die orthogonal zur Querschnittsebene und orthogonal zur Hauptoberfläche 701 ausgerichtet ist, um die Winkelabweichung α gegen eine Oberflächennormale auf die Querschnittsebene gekippt. Die <1-100> Gitterrichtung verläuft parallel zur Querschnittsebene und parallel zur Hautoberfläche 701. In den in den 2A-2C, 3A-3L, 4A-4B, 5A-5B, 6 und 8 gezeigten Ausführungsbeispielen verläuft die <1-100> Gitterrichtung jeweils senkrecht zu einer Haupterstreckungsrichtung der Gräben und/oder Gateelektrodenstrukturen. Es ist jedoch alternativ möglich, dass die <11-20> Gitterrichtung senkrecht zu einer Haupterstreckungsrichtung der Gräben und/oder der Gateelektrodenstrukturen verläuft (vgl. z.B. 7). Zu weiteren Eigenschaften des Siliziumcarbidsubstrats 700 wird auch auf die Beschreibung der 2A bis 2C verwiesen.
  • Das Siliziumcarbidsubstrat 700 kann ein Basissubstrat 705 und/oder eine Epitaxieschicht 707 aufweisen. Das Basissubstrat 705 kann ein Siliziumcarbidwafer sein, der beispielsweise mittels Sägen oder durch ein Waferspaltverfahren von einem einkristallinen Siliziumcarbidkristall abgetrennt ist. Das Basissubstrat 705 kann stark dotiert sein, beispielsweise stark n-dotiert. Das Siliziumcarbidsubstrat 700 kann aber auch frei von einem Basissubstrat 705 sein, beispielsweise da dieses nach dem Aufwachsen der Epitaxieschicht 707 von dieser entfernt wurde.
  • Die Epitaxieschicht 707 kann durch ein epitaktisches Verfahren auf einer Prozessfläche des Basissubstrats 705 ausgebildet sein. Die Epitaxieschicht 707 kann eine Driftschichtstruktur 730 aufweisen, die den gleichen Leitfähigkeitstyp wie das Basissubstrat 705 oder den zum Leitfähigkeitstyp des Basissubtrats 705 komplementären Leitfähigkeitstyp aufweisen kann.
  • Die Driftschichtstruktur 730 kann eine schwach dotierte Driftschicht 731 und eine optionale Stromverteilungsschicht 737 aufweisen, wobei die Driftschicht 731 zwischen dem Basissubstrat 705 und der Stromverteilungsschicht 737 ausgebildet sein kann. Die Driftschicht 731 und die optionale Stromverteilungsschicht 737 weisen den gleichen Leitfähigkeitstyp auf. Eine mittlere Dotierstoffkonzentration in der optionalen Stromverteilungsschicht 737 ist höher als in der Driftschicht 731. Beispielsweise kann die mittlere Dotierstoffkonzentration in der optionalen Stromverteilungsschicht 737 mindestens das Doppelte der mittleren Dotierstoffkonzentration in der Driftschicht 731 betragen.
  • Auf einer Seite der Driftschichtstruktur 730 gegenüber dem Basissubstrat 705 kann eine Bodystruktur 720 ausgebildet sein, die einen dem Leitfähigkeitstyp der Driftschichtstruktur 730 entgegengesetzten Leitfähigkeitstyp aufweist. Die Bodystruktur 720 kann beispielsweise mittels Epitaxie auf der Driftschichtstruktur 730 aufgewachsen werden oder durch das Einbringen von Dotierstoffatomen in einem zuvor aufgewachsenen oberen Abschnitt der Epitaxieschicht 707 ausgebildet werden. Die Bodystruktur 120 kann eine durchgehende Schicht bilden oder eine Vielzahl lateral voneinander separierter Bodywannen umfassen. Die laterale Ausdehnung der Bodywanne kann vergleichsweise groß sein gegenüber der Weite von im Folgenden ausgebildeten Gräben.
  • Entlang Abschnitten der Hauptoberfläche 701 können zwischen der Hauptoberfläche 701 und der Bodystruktur 720 stark dotierte Sourcewannen 711 vom Leitfähigkeitstyp der Driftschicht 731 ausgebildet sein. Die Abschnitte der Hauptoberfläche 701 mit den Sourcewannen 711 können Transistorzellengebieten finalisierter SiC Halbleiterbauelemente entsprechen. Ein weiterer Abschnitt der Hauptoberfläche 701 kann die Abschnitte mit den Sourcewannen 111 lateral voneinander trennen. Der weitere Abschnitt kann einen Sägespurbereich (Englisch: Kerf) und Randabschlussgebiete der finalisierten Halbleiterbauelemente umfassen, wobei in den Randabschlussgebieten Strukturen zum lateralen Feldabbau ausgebildet werden können.
  • Gemäß den gezeichneten Ausführungsbeispielen ist die Bodystruktur 720 p leitend und die Driftschichtstruktur 730 n leitend. Gemäß anderen Ausführungsbeispielen kann die Bodystruktur 720 n leitend und die Driftschichtstruktur 730 p leitend sein.
  • Auf der Hauptoberfläche 701 wird durch ein fotolithograpisches Verfahren eine Grabenmaske 790 mit Maskenöffnungen 791 ausgebildet. Mit einem anisotropen Ätzverfahren, z.B. einem chemisch-physikalischen Trockenätzverfahren wird die Struktur der Grabenmaske 790 maßhaltig in das Siliziumcarbidsubstrat 700 übertragen, wobei Gräben 750 ausgebildet werden, die sich unterhalb der Maskenöffnungen 791 von einer durch die Hauptoberfläche 701 aufgespannten Ebene aus durch die Sourcestrukturen 111 und die Bodystrukturen 720 in die Driftschichtstruktur 730 erstrecken können.
  • 3B zeigt die Grabenmaske 790 mit den Maskenöffnungen 791. Die Grabenmaske 790 kann eine einzige Schicht aus einem Material oder zwei oder mehr Teilschichten aus unterschiedlichen Materialien aufweisen. Gemäß einer Ausführungsform weist die Grabenmaske 790 Kohlenstoff, z.B. Graphit, Silizium Siliziumoxid und/oder Siliziumnitrid auf.
  • Die Gräben 750 können streifenartig ausgebildet sein, wobei eine Länge der Gräben 750 in einer Richtung orthogonal zur Querschnittsebene größer ist als eine Grabenweite wg der Gräben 750 parallel zur Querschnittsebene. Benachbarte Gräben 750 können in einem Mitte-zu-Mitte Abstand zueinander ausgebildet sein, wobei der Mitte-zu-Mitte Abstand jeweils benachbarter Gräben 750 entlang dem Siliziumcarbidsubstrat gleich sein kann oder variieren kann. Abschnitte der Bodystruktur 720 der 3A zwischen den Gräben 750 bilden Bodygebiete 120. Abschnitte der Sourcewannen 711 der 3A zwischen den Gräben 750 bilden Sourcestrukturen 111. Der Grabenboden 751 kann einen zur Hauptoberfläche 701 parallelen Abschnitt aufweisen. Seitenwände 752 der Gräben 750 können vertikal ausgerichtet sein und/oder parallel zu (1-100) Gitterebenen mit vergleichsweise hoher Ladungsträgerbeweglichkeit ausgerichtet sein. Übergänge zwischen den Seitenwänden 752 und dem Grabenboden 751 können abgerundet sein.
  • Eine Implantationsmaske 740 wird gebildet, die die Seitenwände 752 gegen das Einbringen von Dotierstoffatomen abschirmt und eine Implantation durch mindestens einen Abschnitt des Grabenbodens 751 zulässt. Beispielsweise umfasst die Ausbildung einer Implantationsmaske 740 eine thermische Oxidation und/oder das Abscheiden und Strukturieren einer Maskenschicht.
  • 3C zeigt eine Implantationsmaske 740, die den Grabenboden 751 mit einer Schichtdicke d1 und die Seitenwände 752 mit einer Schichtdicke d2 bedeckt, wobei die Schichtdicke d1 am Grabenboden kleiner sein kann als die Schichtdicke d2 an den Seitenwänden. Gemäß anderen Ausführungsformen kann eine Implantationsmaske 740 ausgebildet werden, die selektiv nur die Seitenwände 752 bedeckt und den Grabenboden 751 freilegt. Dies kann als Implantationsmaske 740 mit einer verschwindenden Schichtdicke d1 am Grabenboden 751 angesehen werden, wie es in der rechten Hälfte der 3D dargestellt ist. Eine solche Implantationsmaske kann beispielsweise durch isotrope Ätzung der Implantationsmaske 740 der 3C durch Abtragen der Implantationsmaske 740 der 3C von oben (Spacerätzung) oder durch Abscheiden einer konformalen Implantationsmaskenschicht mit nachfolgender Spacerätzung ausgebildet werden.
  • Bei aufliegender Implantationsmaske 740 werden Dotierstoffatome durch den Grabenboden 751 eingebracht. Das Einbringen der Dotierstoffatome kann mehrere Implantationen bei verschiedenen Implantationsenergien umfassen, wobei die Öffnung der Implantationsmaske 740 am Grabenboden 751 zwischen den verschiedenen Implantationen verändert werden kann.
  • Die Implantationsmaske 740 verhindert das Einstreuen von Dotierstoffatomen durch die Seitenwände 752 in die Bodygebiete 120 und in die Stromverteilungsschicht 737.
  • Der Abschnitt des Grabenbodens 751, durch den Dotierstoffatome eingebracht werden, weist eine laterale dritte Weite w3 auf. Gemäß den Ausführungsbeispielen der 3D kann die dritte Weite w3 dem lateralen Abstand der beiden Abschnitte der Implantationsmaske 740 an den gegenüberliegenden Seitenwänden 752 am Grabenboden 751 entsprechen, wobei die beiden Abschnitte der Implantationsmaske 740 zwischen sich eine Maskenöffnung definieren. Die dritte Weite w3 der Maskenöffnung der Implantationsmaske 740, und/oder die Weite eines gedünnten Abschnitts der Implantationsmaske 740 am Grabenboden 751 sowie die Eindringtiefe der implantierten Dotierstoffatome definieren eine laterale erste Weite w1 eines zentralen Abschnitts der Abschirmgebiete 140. Im zentralen Abschnitt des Abschirmgebiets 145 weicht in einer Dotierebene 105, die in einem Abstand zum Grabenboden 751 parallel oder annähernd parallel zum Grabenboden 751 verläuft, eine Dotierstoffkonzentration um nicht mehr als 10%, um nicht mehr als 5% oder um nicht mehr als 1% von einem Maximalwert in der Dotierebene 105 im zentralen Abschnitt 145 ab.
  • 3D zeigt die Abschirmgebiete 140, die sich jeweils vom Grabenboden 751 aus in das Siliziumcarbidsubstrat 700 erstrecken. Abschnitte der Stromverteilungsschicht 737 der 3C zwischen den Gräben 750 und zwischen den Abschirmgebieten 140 bilden Stromverteilungsgebiete 137. Ein zentraler Abschnitt 145 der Abschirmgebiete 140 weist eine erste Weite w1 auf, die kleiner ist als die Grabenweite wg. Eine Wärmebehandlung, die bei mindestens 800°C und höchstens 2200°C oder höchstens 1900°C erfolgen kann, kann die in die Abschirmgebiete 140 eingebrachten Dotierstoffatome aktivieren und Implantschäden ausheilen. Während der Wärmebehandlung kann die Implantationsmaske 740 aufliegen oder durch eine Opfermaske aus einem temperaturbeständigen Material ersetzt sein. Die Implantationsmaske 740 wird entfernt.
  • 3E zeigt die Gräben 750 sowie die Abschirmgebiete 140 unterhalb der Gräben 750 nach Entfernen der Implantationsmaske 740 der 3D.
  • In den Gräben 750 kann eine Felddielektrikumsschicht 259 gebildet werden, die die Seitenwände 752 und den Grabenboden 751 bedeckt. Das Ausbilden der Felddielektrikumsschicht 259 kann eine thermische Oxidation und/oder das Abscheiden einer oder mehrerer dielektrischer Schichten umfassen.
  • Die 3F zeigt eine Felddielektrikumsschicht 259, die die Seitenwände 752 und den Grabenboden 751 in gleichmäßiger Schichtdicke bedeckt. Nach einer anderen Ausführungsform kann die Schichtdicke der Felddielektrikumsschicht 259 am Grabenboden 751 kleiner sein als an den Seitenwänden 752.
  • Eine konformale Ätzmaskenschicht 260 kann ausgebildet werden, die die Felddielektrikumsschicht 259 abdeckt. Die Schichtdicke der Ätzmaskenschicht 260 wird so gewählt, dass die Ätzmaskenschicht 260 die Gräben 750 nicht vollständig füllt. Das Ausbilden der Ätzmaskenschicht 260 kann das Abscheiden einer oder mehrerer Schichten umfassen.
  • 3G zeigt eine konformale Ätzmaskenschicht 260, die in gleichmäßiger Schichtdicke Abschnitte der Felddielektrikumsschicht 259 in den Gräben 750 und die Grabenmaske 790 bedeckt. Die Schichtdicke kann einer späteren Bodenweite eines Bodenabschnitts des Felddielektrikums entsprechen. Das Material der Ätzmaskenschicht kann Siliziumoxid, Siliziumnitrid, Kohlenstoff, polykristallines Silizium und/oder amorphes Silizium sein. Die Ätzmaskenschicht 260 und die Felddielektrikumsschicht 259 können aus unterschiedlichen Materialien gebildet sein. Ein anisotropes Ätzverfahren, beispielsweise ein chemisch-physikalisches Trockenätzverfahren, kann Material der Ätzmaskenschicht 260 von oben her abtragen. Das Abtragen der Ätzmaskenschicht 260 wird nach Freilegen eines Abschnitts der Felddielektrikumsschicht 259 am Grabenboden 751 und vor dem vollständigen Abtrag des Materials der Ätzmaskenschicht 260 beendet.
  • 3H zeigt aus verbleibenden Abschnitten der Ätzmaskenschicht 260 der 3G gebildete Ätzmaske 760, die in einem zentralen Abschnitt des Grabens 750 eine Ätzmaskenöffnung 761 aufweist. Eine Weite der Ätzmaskenöffnung 761 definiert eine zweite Weite w2.
  • Bei aufliegender Ätzmaske 760 wird ein durch die Ätzmaskenöffnung 761 freigelegter Abschnitt der Felddielektrikumsschicht 259 entfernt. Danach wird die Ätzmaske 760 entfernt.
  • 3I zeigt die Felddielektrikumsschicht 259 nach der Ätzung der mit einer Öffnung 158, die einen zentralen Abschnitt des Grabenbodens 751 freilegt. Die Öffnung 158 weist die zweite Weite w2 auf, die kleiner ist als die erste Weite w1 eines zentralen Abschnitts 145 des Abschirmgebiets 140. Hoch dotiertes polykristallines Silizium und/oder eine oder mehrere metallische Schichten werden abgeschieden, wobei die Gräben 750 gefüllt werden.
  • 3J zeigt ein erstes dotiertes Halbleitermaterial 257, das die Gräben 750 füllt. Das erste dotierte Halbleitermaterial 257 wird in den Gräben 750 bis unter eine Unterkante der Bodygebiete 120 zurückgebildet. Das zurückgebildete erste Halbleitermaterial 257 bildet eine leitfähige Verbindungsstruktur 157. Auf der Verbindungsstruktur 157 wird ein Trenndielektrikum 156 ausgebildet. Das Ausbilden des Trenndielektrikums 156 kann eine thermische Oxidation eines oberen Teils der Verbindungsstruktur 157 und/oder das Abscheiden einer oder mehrerer dielektrischer Schichten umfassen.
  • Im oberen Abschnitt des Grabens 750 wird nach Rückbilden des ersten dotierten Halbleitermaterials 257 ein oberer Abschnitt der Felddielektrikumsschicht 259 entfernt und ein Gatedielektrikum 151 gebildet. Das Ausbilden des Gatedielektrikums 151 kann eine thermische Oxidation und/oder das Abscheiden einer oder mehrerer dielektrischer Schichten umfassen.
  • 3K zeigt eine leitfähige Verbindungsstruktur 157 im unteren Abschnitt der Gräben 750. Ein Abschnitt der Felddielektrikumsschicht 259 der 3J im unteren Abschnitt des Grabens 750 bildet ein Felddielektrikum 159. Die leitfähige Verbindungsstruktur 157 grenzt direkt an das Abschirmgebiet 140 an. Das Abschirmgebiet 140 und die Verbindungsstruktur 157 bilden einen ohmschen Kontakt. Die Verbindungsstruktur 157 kann eine Metallstruktur umfassen, beispielsweise ein Silizid an der Grenzfläche zum Abschirmgebiet 140. Ein Trenndielektrikum 156 bedeckt die Verbindungsstruktur 157.
  • Ein zweites dotiertes Halbleitermaterial wird abgeschieden. Abschnitte des zweiten dotierten Halbleitermaterials außerhalb der Gräben 750 werden entfernt.
  • 3L zeigt eine Gateelektrode 155, die durch das zweite abgeschiedene dotierte Halbleitermaterial in den oberen Abschnitten der Gräben 750 gebildet wird.
  • Die 4A-4B betreffen Ausführungsformen, die mehrere Implantationen durch den Grabenboden 751 vorsehen, wobei die Implantationen Implantationsmasken nutzen, deren Implantationsmaskenöffnungen unterschiedlich groß sind.
  • In den Gräben 750 entsprechend der 3B wird eine erste Implantationsmaske 7401 mit einer ersten Implantationsmaskenöffnung 7411 mit einer dritten Weite w3 am Grabenboden 751 ausgebildet, beispielsweise durch eine Spacer-Ätzung einer konformalen Maskenschicht. Durch die erste Implantationsmaskenöffnung 7411 werden Dotierstoffatome für Abschirmgebiete 140 eingebracht.
  • Die 4A zeigt die Abschirmgebiete 140 unter den Gräben 750. In den Gräben 750 wird eine zweite Implantationsmaske 7402 mit einer zweiten Implantationsmaskenöffnung 7412 mit einer vierten Weite w4 am Grabenboden 751 ausgebildet, wobei die vierte Weite w4 kleiner ist als die dritte Weite w3. Die Ausbildung der zweiten Implantationsmaske 7402 kann beispielsweise eine Spacer-Ätzung einer weiteren konformalen Maskenschicht umfassen, wobei die zweite Maskenschicht über der ersten Implantationsmaske 7401 ausgebildet werden kann oder wobei die erste Implantationsmaske 7401 zuvor entfernt worden sein kann. Durch die zweite Implantationsmaskenöffnung 7412 können Dotierstoffatome zur Ausbildung von JFET Teilgebieten 148 eingebracht werden.
  • Die 4B zeigt die JFET Teilgebiete 148, die jeweils einen unipolaren Übergang mit den Abschirmgebieten 140 ausbilden und sich von den Abschirmgebieten 140 ausgehend weiter in die Driftzonenschicht 731 erstrecken können. Gemäß anderen Ausführungsformen können zunächst die Dotierstoffatome für die JFET Teilgebiete 148 und später die Dotierstoffatome für die Abschirmgebiete 140 eingebracht werden.
  • Eine schmälere Implantationsmaskenöffnung für Implantationen mit hoher Beschleunigungsenergie und Eindringtiefe ermöglicht es, JFET Teilgebiete 148 mit vergleichsweise großer vertikaler Ausdehnung auszubilden, die die laterale Querschnittsfläche der Stromverteilungsgebiete 137 durch laterales Streuen nicht verkleinern. Die relativ dicke zweite Implantationsmaske 7402 verhindert auch bei hohen Beschleunigungsenergien das Einstreuen von Dotierstoffatomen durch die Seitenwände des Grabens 750 in die Bodygebiete 120 und in die Stromverteilungsgebiete 137.
  • Eine breitere Implantationsmaskenöffnung für Implantationen mit niedriger Beschleunigungsenergie und geringer Eindringtiefe ermöglicht die Ausbildung eines effektiven Abschirmgebiets 140 für kritische Teilgebiete des Felddielektrikums 159 am Boden 152 der Gateelektrodenstruktur 150.
  • Die 5A-5B und 6-8 zeigen Halbleiterbauelemente 500, die zum Beispiel aus einem anhand der 1, 2A-2B, 3A-3L und 4A-4B beschriebenen Verfahren hervorgegangen sein können.
  • In 5A-5B weist ein Halbleiterbauelement 500 einen SiC Halbleiterkörper 100 auf. Gemäß anderen Ausführungsformen kann ein Halbleiterkörper mit einem anderen Halbleitermaterial mit weiter Bandlücke vorgesehen sein. Das Halbleiterbauelement 500 kann ein IGFET, ein IGBT oder eine MCD (MOS controlled diode) sein. Das Halbleitermaterial kann z.B. kristallines Siliziumcarbid mit einem hexagonalen Kristallgitter sein, beispielsweise 2H-SiC, 6H-SiC oder 4H-SiC.
  • Eine ersten Oberfläche 101 auf einer Vorderseite des SiC Halbleiterkörpers 100 kann koplanar mit einer Hauptgitterebene des SiC Kristalls sein, wobei die erste Oberfläche 101 planar ist. Nach einer anderen Ausführungsform ist die Orientierung der ersten Oberfläche 101 gegenüber einer Hauptgitterebene um eine Winkelabweichung α geneigt, wobei ein Absolutwert der Winkelabweichung mindestens 2° und höchstens 8°, beispielsweise etwa 4° betragen kann. Die erste Oberfläche 101 kann dann planar sein oder gerippt. Im Falle einer gerippten ersten Oberfläche 101 kann die erste Oberfläche 101 parallele erste Oberflächenabschnitte und parallele zweite Oberflächenabschnitte aufweisen. Die ersten Oberflächenabschnitte sind gegeneinander versetzt und um die Winkelabweichung α gegen eine horizontale Mittelebene geneigt. Die zweiten Oberflächenabschnitte verlaufen schräg zu den ersten Oberflächenabschnitten und verbinden die ersten Oberflächenabschnitte, so dass eine Querschnittslinie der ersten Oberfläche eine Sägezahnlinie bildet.
  • Richtungen parallel zur planaren ersten Oberfläche 101 oder zu einer Mittelebene einer gerippten ersten Oberfläche 101 sind horizontale und laterale Richtungen. Eine Normale 104 auf eine planare erste Oberfläche 101 oder auf die Mittelebene einer gerippten ersten Oberfläche 101 definiert eine vertikale Richtung. Die <0001> Gitterrichtung ist in einer Ebene orthogonal zur Querschnittsebene der 5B um die Winkelabweichung α geneigt. Die <1-100> Gitterrichtung verläuft in der Querschnittsebene und parallel zur ersten Oberfläche 101.
  • Auf der Rückseite des SiC Halbleiterkörpers 100 erstreckt sich eine zweite Oberfläche 102 parallel zur ersten Oberfläche 101. Eine Gesamtdicke des SiC Halbleiterkörpers 100 zwischen der ersten und der zweiten Oberfläche 101, 102 kann im Bereich mehrerer hundert nm bis mehrerer hundert µm liegen.
  • Auf der Vorderseite sind entlang der ersten Oberfläche 101 Transistorzellen TC ausgebildet. Zwischen den Transistorzellen TC und der zweiten Oberfläche 102 ist eine Driftstruktur 130 ausgebildet. Die Driftstruktur 130 kann einen stark dotierten Basisabschnitt 139 und eine schwach dotierte Driftzone 131 aufweisen. Der Basisabschnitt 139 grenzt direkt an die zweite Oberfläche 102 an. Die Driftzone 131 ist zwischen den Transistorzellen TC und dem Basisabschnitt 139 ausgebildet. Entlang der zweiten Oberfläche 102 ist die Dotierstoffkonzentration im Basisabschnitt 139 ausreichend hoch, um einen ohmschen Kontakt mit einem Metall zu bilden.
  • Ist das Halbleiterbauelement 500 ein IGFET oder eine MCD, weisen Basisabschnitt 139 und Driftzone 131 den gleichen Leitfähigkeitstyp auf. Ist das Halbleiterbauelement 500 ein rückwärts sperrender IGBT, weisen Basisabschnitt 139 und Driftzone 131 komplementäre Leitfähigkeitstypen auf. Ist das Halbleiterbauelement 500 ein rückwärts leitender IGBT, kann der Basisabschnitt 139 Zonen beider Leitfähigkeitstypen umfassen, die sich jeweils von der Driftzone 131 zur zweiten Oberfläche 102 erstrecken.
  • Die Driftzone 131 kann in einer Epitaxieschicht ausgebildet sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 131 kann in einem Bereich von 1E15 cm-3 bis 5E16 cm-3 liegen. Die Driftstruktur 130 kann weitere dotierte Gebiete, beispielsweise Feldstoppzonen, Barrierezonen vom Leitfähigkeitstyp der Driftzone 131 und/oder gegendotierte Gebiete aufweisen.
  • Im gezeichneten Ausführungsbeispiel weist die Driftstruktur 130 Stromverteilungsgebiete 137 auf, die direkt an die Driftzone 131 angrenzen und zwischen der Driftzone 131 und der ersten Oberfläche 101 ausgebildet sein können. Eine mittlere Dotierstoffkonzentration in den Stromverteilungsgebieten 137 beträgt mindestens 150% einer mittleren Dotierstoffkonzentration in der Driftzone 131 oder ist beispielsweise mindestens doppelt so hoch wie in der Driftzone 131. Die Driftstruktur 130 kann jedoch auch frei von Stromverteilungsgebieten 137 sein. In diesem Fall ist es möglich, dass die Driftzone 131 direkt an die Bodygebiete 120 angrenzt.
  • Die Driftzone 131 kann unmittelbar an den Basisabschnitt 139 oder an eine Bufferschicht angrenzen, wobei die Bufferschicht und die Driftzone 131 einen unipolaren Übergang bilden. Eine vertikale Ausdehnung der Bufferschicht kann etwa 1 µm betragen. Eine mittlere Dotierstoffkonzentration in der Bufferschicht kann in einem Bereich von 3E17 cm-3 bis 1E18 cm-3 liegen. Die Bufferschicht kann mechanische Spannungen im Halbleiterkörper 100 reduzieren, dazu beitragen, die Defektdichte im Halbleiterkörper zu reduzieren und/oder kann zum Ausbilden eines gewünschten elektrischen Feldverlaufs in der Driftstruktur 130 beitragen.
  • Die Transistorzellen TC sind entlang von Gateelektrodenstrukturen 150 ausgebildet, die sich von der ersten Oberfläche 101 aus in den SiC Halbleiterkörper 100 und in die Driftstruktur 130 erstrecken. Abschnitte des SiC Halbleiterkörpers 100 zwischen benachbarten Gateelektrodenstrukturen 150 bilden Halbleitermesen 170.
  • Eine Längsausdehnung der Gateelektrodenstrukturen 150 entlang einer ersten horizontalen Richtung senkrecht zur Querschnittsebene der 5B ist größer als eine Weite der Gateelektrodenstrukturen 150 entlang einer zweiten horizontalen Richtung in der Querschnittsebene der 5B. Die Gateelektrodenstrukturen 150 können zum Beispiel als lange Streifen ausgebildet sein, die sich von einer Seite eines Transistorzellengebietes zur gegenüberliegenden Seite erstrecken, wobei die Länge der Gateelektrodenstrukturen 150 bis zu mehreren hundert µm oder mehreren mm betragen kann.
  • Die Gateelektrodenstrukturen 150 können jeweils in gleichen Abständen zueinander ausgebildet sein, wobei ein Mitte-zu-Mitte Abstand benachbarter Gateelektrodenstrukturen 150 in einem Bereich von 1 µm bis 10 µm, beispielsweise von 2 µm bis 5 µm liegen kann. Eine vertikale Ausdehnung der Gateelektrodenstrukturen 150 kann in einem Bereich von 300 nm bis 5 µm liegen, beispielsweise in einem Bereich von 500 nm bis 2 µm.
  • Beim gezeichneten Ausführungsbeispiel sind die Seitenwände an den Längsseiten der Gateelektrodenstrukturen 150 vertikal zur ersten Oberfläche 101 ausgerichtet. Gemäß anderen Ausführungsformen mit einer anderen Orientierung der Längsachse der Gateelektrodenstrukturen 150 zu den Gitterachsen können die Seitenwände so zur Vertikalen geneigt sein, dass ein Winkel zwischen einer der Seitenwände und der Normalen 104 gleich der Winkelabweichung α ist oder von dieser um nicht mehr als ± 1° abweicht (vgl. z.B. 7), wobei mindestens eine Längsseitenwand der Gateelektrodenstrukturen 150 in einer Hauptgitterebene mit hoher Ladungsträgerbeweglichkeit liegt. Generell kann mindestens eine Längsseitenwand der Gateelektrodenstrukturen 150 in einer der Gitterebenen (11-20), (-1-120), (1-100) und/oder (-1100) liegen.
  • In einem Halbleitermesa 170 können entlang der Seitenwände der benachbarten Gateelektrodenstrukturen 150 Sourcegebiete 110 ausgebildet sein, die sich von der ersten Oberfläche 101 aus in den Halbleiterkörper 100 erstrecken. In jedem Halbleitermesa 170 ist ein Bodygebiet 120 ausgebildet, das die Sourcegebiete 110 von einem mindestens teilweise im Halbleitermesa 170 ausgebildeten Stromverteilungsgebiet 137 trennt. Das Bodygebiet 120 kann jeweils an beide benachbarte Gateelektrodenstrukturen 150 angrenzen.
  • Die Bodygebiete 120 und die Stromverteilungsgebiete 137 bilden erste pn-Übergänge pn1. Die Bodygebiete 120 und die Sourcegebiete 110 bilden zweite pn-Übergänge pn2.
  • Die Gateelektrodenstrukturen 150 weisen eine leitfähige Gateelektrode 155 auf. Die Gateelektrode 155 kann zum Beispiel stark dotiertes polykristallines Silizium und/oder eine metallhaltige Schicht aufweisen. Die Gateelektrode 155 kann mit einer Gatemetallisierung verbunden sein, wobei die Gatemetallisierung einen Gateanschluss ausbilden kann oder mit einem Gateanschluss verbunden sein kann.
  • Ein Gatedielektrikum 151 trennt die Gateelektrode 155 von den Bodygebieten 120. Das Gatedielektrikum 151 kann ein Halbleiterdielektrikum aufweisen oder daraus bestehen. Das Halbleiterdielektrikum kann beispielsweise thermisch gewachsenes oder abgeschiedenes Halbleiteroxid sein, beispielsweise ein Siliziumoxid, ein Halbleiternitrid, beispielsweise abgeschiedenes oder thermisch gebildetes Siliziumnitrid und/oder ein Halbleiteroxinitrid, beispielsweise ein Siliziumoxinitrid. Das Gatedielektrikum 151 kann auch ein anderes abgeschiedenes dielektrisches Material oder eine beliebige Kombination der genannten Materialien aufweisen.
  • Gemäß einer Ausführungsform weist das Gatedielektrikum 151 ein Siliziumoxid auf, das nach Abscheidung verdichtet und/oder teilweise nitridiert wird. Materialien und Dicke th0 des Gatedielektrikums 151 können so gewählt sein, dass sich als Schwellenspannung für die Transistorzellen TC eine Spannung in einem Bereich von 1 bis 8V einstellt.
  • Ein Zwischenlagendielektrikum 210 kann die Gateelektrode 155 von einer ersten Lastelektrode 310 trennen. Kontaktstrukturen 315 können sich von der ersten Lastelektrode 310 durch Öffnungen im Zwischenlagendielektrikum 210 bis zum oder bis in den SiC Halbleiterköper 100 hinein erstrecken. Die Kontaktstrukturen 315 bilden eine niederohmige elektrische Verbindung zwischen den Sourcegebieten 110, den Bodygebieten 120 und der ersten Lastelektrode 310 auf der Bauteilvorderseite. Der Basisabschnitt 139 und eine zweite Lastelektrode 320 auf der Rückseite des SiC Halbleiterkörpers 100 bilden einen ohmschen Kontakt entlang der zweiten Oberfläche 102 auf der Bauteilrückseite.
  • Die Gateelektrodenstrukturen 150 weisen ferner eine leitfähige Verbindungsstruktur 157 auf. Die leitfähige Verbindungsstruktur 157 kann beispielsweise stark dotiertes polykristallines Silizium und/oder eine metallhaltige Schicht, z.B. ein Silizid aufweisen. Die Verbindungsstruktur 157 ist mit einem Potential oder Netzwerkknoten verbunden, dessen elektrisches Potential im Betrieb des Bauelements vom Potential des Gateanschluss und vom Potential am zweiten Lastanschluss L2 verschieden ist. Beispielsweise ist die Verbindungsstruktur 157 mit dem ersten Lastanschluss L1, mit einem Hilfsanschluss des Halbleiterbauelements 500 oder mit einem internen Netzwerkknoten verbunden.
  • Ein Trenndielektrikum 156 trennt Gateelektrode 155 und Verbindungsstruktur 157. Das Trenndielektrikum 156 kann abgeschiedenes Siliziumoxid, thermisch gebildetes Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid und/oder ein anderes abgeschiedenes dielektrisches Material aufweisen.
  • Ein Felddielektrikum 159 trennt die Verbindungsstruktur 157 in lateraler Richtung von der Driftstruktur 130. Das Felddielektrikum 159 kann abgeschiedenes Siliziumoxid, thermisch gebildetes Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid und/oder ein anderes abgeschiedenes dielektrisches Material aufweisen.
  • Das Felddielektrikum 159 kann einen Seitenwandabschnitt 1593 aufweisen, der entlang einer Seitenwand der Gateelektrodenstruktur 150 ausgebildet ist und die Verbindungsstruktur 157 vom den Stromverteilungsgebieten 137 trennt. Eine erste Schichtdicke th1 des Seitenwandabschnitts 1593 kann größer sein als eine Dicke th0 des Gatedielektrikums 151. Beispielsweise beträgt die erste Schichtdicke th1 des Seitenwandabschnitts 1593 des Felddielektrikums 159 mindestens 120%, beispielsweise mindestens 150% der Dicke th0 des Gatedielektrikums 151.
  • Das Felddielektrikum 159 kann einen Bodenabschnitt 1592 mit einer zweiten Schichtdicke th2 aufweisen, wobei die zweite Schichtdicke th2 gleich der ersten Schichtdicke th1 oder kleiner als die erste Schichtdicke th1 sein kann. Der Bodenabschnitt 1592 kann in einem äußeren Abschnitt des Bodens 152 zwischen der Verbindungsstruktur 157 und dem Abschirmgebiet 140 ausgebildet sein und eine zentrale Öffnung 158 aufweisen.
  • Der Bodenabschnitt 1592 und der Seitenwandabschnitt 1593 können direkt miteinander verbunden sein. Beispielsweise sind der Bodenabschnitt 1592 und der Seitenwandabschnitt 1593 einstückig miteinander ausgebildet, also in einem Teil gefertigt. Beispielsweise bestehen der Bodenabschnitt 1592 und der Seitenwandabschnitt 1593 aus dem gleichen Material oder den gleichen Materialien. Der Bodenabschnitt 1592 kann eine Bodenweite wb aufweisen.
  • Entlang dem Boden der Gateelektrodenstrukturen 150 können Abschirmgebiete 140 ausgebildet sein, die unmittelbar an die Gateelektrodenstrukturen 150 angrenzen. Die Abschirmgebiete 140 bilden pn-Übergänge pn mit der Driftstruktur 130, beispielsweise mit der Driftzone 131. Eine mittlere Dotierstoffkonzentration in den Abschirmgebieten 140 kann in einem Bereich von 1E17 cm-3 bis 2E19 cm-3 liegen, beispielsweise in einem Bereich von 8E17 cm-3 bis 8E18 cm-3.
  • Das Abschirmgebiet 140 weist einen zentralen Abschnitt 145 mit einer ersten Weite w1 entlang dem Boden 152 der Gateelektrodenstruktur 150 auf. Im zentralen Abschnitt 145 weicht die Dotierstoffkonzentration im Abschirmgebiet 140 in einer Dotierstoffebene parallel oder annähernd parallel zum Boden 152 um nicht mehr als 10%, z.B. um nicht mehr als 5% oder um nicht mehr als 1% von einem Maximalwert ab, den die Dotierstoffkonzentration in der Dotierstoffebene aufweist. Der zentrale Abschnitt 145 kann symmetrisch zu einer Mittelachse der Gateelektrodenstruktur 150 ausgebildet sein. Außerhalb des zentralen Abschnitts 145 fällt die Dotierstoffkonzentration im Abschirmgebiet 140 in lateraler Richtung steil ab. Die erste Weite w1 ist kleiner als eine Strukturweite w0 der Gateelektrodenstruktur 150, wobei die Strukturweite w0 der lateralen Ausdehnung des Bodens 152 entspricht. Das Abschirmgebiet 140 kann vollständig innerhalb einer vertikalen Projektion der Gateelektrodenstrukturen 150 liegen, so dass die laterale Querschnittsfläche der Stromverteilungsgebiete 137 durch das Abschirmgebiet 140 nicht verkleinert wird.
  • In einem Kontaktbereich OC mit einer zweiten Weite w2 bilden die Verbindungsstruktur 157 einer Gateelektrodenstruktur 150 und das an die Gateelektrodenstruktur 150 angrenzende Abschirmgebiet 140 einen ohmschen Kontakt. Die zweite Weite w2 kann kleiner sein als die Differenz zwischen der Strukturweite w0 und dem Doppelten der ersten Schichtdicke th1 des Seitenwandabschnitts 1593 des Felddielektrikums 159. Damit deckt der zentrale Abschnitt 145 des Abschirmgebiets 140 sowohl den Kontaktbereich OC als auch solche Abschnitte des Felddielektrikums 159 komplett ab, die an den Kontaktbereich OC unmittelbar anschließen und reduziert die maximale elektrische Feldstärke im Bodenabschnitt 1592 des Felddielektrikums 159.
  • Der Kontaktbereich OC kann lateral durch die Bodenabschnitte 1592 begrenzt werden. Die Bodenabschnitte 1592 können direkt den zentralen Abschnitts 145 des Abschirmgebiets 140 grenzen. Beispielsweise überdecken die Bodenabschnitte 1592 Bereiche des zentralen Abschnitts 145 des Abschirmgebiets 140 in der vertikalen Richtung und/oder überlappen lateral mit dem zentralen Abschnitt 145 des Abschirmgebiets 140.
  • Der Kontaktbereich OC erstreckt sich insbesondere nicht bis zu den Übergängen zwischen den Seitenwänden und dem Boden. Aufgrund der reduzierten Öffnung am Boden, durch welche die Verbindungsstruktur 157 das Abschirmgebiet 140 kontaktiert, ist der Kontaktbereich OC zurückgezogen.
  • Die erste Lastelektrode 310 kann einen ersten Lastanschluss L1 ausbilden oder mit einem ersten Lastanschluss L1 elektrisch verbunden sein. Der erste Lastanschluss L1 kann der Anodenanschluss einer MCD, der Sourceanschluss eines IGFETs oder der Emitteranschluss eines IGBTs sein. Die zweite Lastelektrode 320 kann einen zweiten Lastanschluss L2 ausbilden oder mit einem zweiten Lastanschluss L2 elektrisch verbunden sein. Der zweite Lastanschluss L2 kann den Kathodenanschluss einer MCD, den Drainanschluss eines IGFETs oder den Kollektoranschluss eines IGBTs bilden.
  • Im Falle eines Avalanche-Durchbruchs führt die leitfähige Verbindungsstruktur 157 Ladungsträger, beispielsweise Löcher aus einer n-dotierten Driftzone 131, die den pn-Übergang pn zwischen Abschirmgebiet 140 und Driftstruktur 130 passieren, mit hoher Effektivität zur ersten Lastelektrode 310 ab. Der Avalanche-Strom wird an den Bodygebieten 120 vorbei geleitet und kann nicht zum Aufsteuern eines parasitären Bipolartransistors beitragen, der aus den Sourcegebieten 110, den Bodygebieten 120 und der Driftstruktur 130 gebildet werden kann.
  • Im Halbleiterbauelement 500 der 6 ist die zweite Schichtdicke th2 des Bodenabschnitts 1592 des Felddielektrikums 159 kleiner als die erste Schichtdicke th1 des Seitenwandabschnitts 1593. Beispielsweise beträgt die zweite Schichtdicke th2 etwa ein Drittel der ersten Schichtdicke th1. Die Abschirmgebiete 140 bilden unipolare Übergänge jn mit JFET Teilgebieten 148, die sich von den Abschirmgebieten 140 aus in die Driftstruktur 130 erstrecken. Eine laterale Weite w5 der JFET Teilgebiete 148 entlang dem unipolaren Übergang jn kann kleiner sein als die erste Weite w1.
  • Die Dotierstoffatome für die JFET Teilgebiete 148 und die Dotierstoffatome für die Abschirmgebiete 140 können über Implantationen eingebracht werden, die unterschiedlich weite Implantationsmaskenöffnungen nutzen. Eine schmälere Implantationsmaskenöffnung für Implantationen mit hoher Beschleunigungsenergie und Eindringtiefe ermöglicht es, JFET Teilgebiete 148 mit vergleichsweise großer vertikaler Ausdehnung auszubilden, die die laterale Querschnittsfläche der Stromverteilungsgebiete 137 nicht verkleinern. Eine breitere Implantationsmaskenöffnung für Implantationen mit niedriger Beschleunigungsenergie und geringer Eindringtiefe ermöglicht die Ausbildung eines effektiven Abschirmgebiets 140 für kritische Teilgebiete des Felddielektrikums 159 am Boden 152 der Gateelektrodenstruktur 150.
  • Die 7 zeigt eine Ausführungsform, bei dem jeweils eine Seitenwand der Gateelektrodenstrukturen 150 in einer (11-20) Gitterebene liegt. Die Gateelektrodenstrukturen 150 erstrecken sich längs der <1-100> Gitterrichtung, die orthogonal zur Querschnittsebene und parallel zur ersten Oberfläche 101 verläuft. Die Seitenwand der Gateelektrodenstrukturen 150 kann schräg ausgebildet sein, das heißt, ein Winkel zwischen einer der Seitenwände und der Oberflächennormalen 104 der ersten Oberfläche 101 ist ungleich Null.
  • Die Abschirmgebiete 140 können entlang einer gesamten Längsausdehnung einer Gateelektrodenstruktur 150 ausgebildet sein oder nur in Abschnitten. Alternativ oder zusätzlich können komplette Gateelektrodenstrukturen 150 ohne Abschirmgebiet 140 vorgesehen werden. Bei fehlendem Abschirmgebiet 140 können die Verbindungsstruktur 157 und die Driftstruktur 130, beispielweise die Verbindungsstruktur 157 und Abschnitte der Stromverteilungsgebiete 137, Schottky-Kontakte in Schottky-Kontaktbereichen SC bilden. Eine laterale Ausdehnung w6 der Schottky-Kontaktbereiche SC kann der zweiten Weite w2 der Kontaktbereiche OC entsprechen oder kann unabhängig von der zweiten Weite w2 gewählt sein.
  • Die Schottky-Kontakte weisen eine geringere Einsatzspannung auf als eine Bodydiode, die die ersten pn-Übergängen pn1 umfasst. Im rückwärts vorgespannten Zustand des Halbleiterbauelements 500 fließt ein unipolarer Ladungsträgerstrom über die Schottky-Kontakte und die Verbindungsstruktur 157 zur ersten Lastelektrode 310. Bei Betrieb des Halbleiterbauelements 500 im SOA kann ein bipolarer Strom durch die Driftstruktur 130 vermieden und z.B. einer durch einen bipolaren Strom geförderten Degradation des SiC Kristalls vorgebeugt werden. Gleichzeitig reduziert sich der Spannungsabfall bei einem Stromfluss im rückwärts vorgespannten Zustand des Halbleiterbauelements 500, zumindest bei nicht zu hohen Stromwerten. Bei hohen Stromwerten jedoch beginnt der pn-Übergang ebenfalls zu leiten und reduziert auf Grund der bipolaren Injektion einen weiteren Spannungsanstieg.
  • 8 zeigt Gateelektrodenstrukturen 150 mit abgerundeten Übergängen zwischen den Seitenwänden und dem Boden 152. Die Strukturweite w0 am Boden 152 wird in einer Ebene gemessen, in der ausgehend von der ersten Oberfläche 101 die Krümmung beginnt.
  • Die 9A zeigt das im Felddielektrikum 159 eines Halbleiterbauelements 500 nach 8 wirksame elektrische Feld. Die 9B zeigt das im Felddielektrikum 159 eines Vergleichsbauelements wirksame elektrische Feld bei gleicher Sperrspannung.
  • Im Vergleichsbauteil ist die erste Weite w1 in etwa gleich der zweiten Weite w2, so dass der ohmsche Kontaktbereich OC zu weit ist, um bei hoher Sperrspannung vom Abschirmgebiet 140 ausreichend abgeschirmt werden zu können. In Endabschnitten des Felddielektrikums 159 werden kritische Feldstärken erreicht. Wird dagegen die Außenkante des Kontaktbereichs OC lateral ausreichend weit von der Außenkante des Abschirmgebiets 140 zurückgezogen, dann bleibt das elektrische Feld im Felddielektrikum 159 unkritisch.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben worden sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (20)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, aufweisend: Bereitstellen eines Siliziumcarbidsubstrats (700), wobei das Siliziumcarbidsubstrat (700) einen Graben (750) aufweist, der Graben (750) sich von einer Hauptoberfläche (701) des Siliziumcarbidsubstrats (700) in das Siliziumcarbidsubstrat (700) erstreckt und an einem Grabenboden (751) eine Grabenweite (wg) aufweist; Ausbilden eines Abschirmgebiets (140) im Siliziumcarbidsubstrat (700), wobei sich das Abschirmgebiet (140) entlang dem Grabenboden (751) erstreckt, in zumindest einer Dotierebene (105), die annähernd parallel zum Grabenboden (751) verläuft, eine Dotierstoffkonzentration im Abschirmgebiet (740) über eine laterale erste Weite (w1) um nicht mehr als 10% von einem Maximalwert der Dotierstoffkonzentration in der Dotierebene (105) abweicht, und die erste Weite (w1) kleiner ist als die Grabenweite (wg) und wenigstens 30% der Grabenweite (wg) beträgt.
  2. Verfahren nach dem vorangehenden Anspruch, wobei: die Dotierebene (105) lateral benachbarte lokale Maximalwerte vertikaler Dotierstoffverteilungen im Abschirmgebiet (740) verbindet.
  3. Verfahren nach einem der vorangehenden Ansprüche, weiter aufweisend: Ausbilden eines Felddielektrikums (159) in dem Graben (750), wobei das Felddielektrikum (159) an dem Grabenboden (751) eine Öffnung (158) mit einer zweiten Weite (w2) aufweist, und die zweite Weite (w2) kleiner ist als die erste Weite (w1).
  4. Verfahren nach dem vorangehenden Anspruch, wobei das Felddielektrikum (159) entlang einer Seitenwand (752) des Grabens (750) einen Seitenwandabschnitt (1593) mit einer ersten Schichtdicke (th1) aufweist, die Öffnung (158) eine zweite Weite (w2) aufweist, und wobei die zweite Weite (w2) kleiner ist als eine Differenz der Grabenweite (wg) und dem Zweifachen der ersten Schichtdicke (th1).
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausbilden des Abschirmgebiets (140) umfasst: Ausbilden einer Implantationsmaske (740), wobei die Implantationsmaske (740) an dem Grabenboden (751) dünner ausgebildet wird als an Seitenwänden (752) des Grabens (750) und Einbringen von Dotierstoffatomen durch den Grabenboden (751) .
  6. Verfahren nach einem der vorangehenden Ansprüche, wobei das Ausbilden des Abschirmgebiets (140) umfasst: Ausbilden einer Implantationsmaske (740), wobei die Implantationsmaske (740) an dem Grabenboden (751) eine Implantationsmaskenöffnung (741) mit einer dritten Weite (w3) aufweist, wobei die dritte Weite (w3) größer ist als die erste Weite (w1); und Einbringen von Dotierstoffatomen durch die Implantationsmaskenöffnung (741).
  7. Verfahren nach dem vorangehenden Anspruch, wobei die Dotierebene (105) lateral benachbarte lokale Maximalwerte vertikaler Dotierstoffverteilungen im Abschirmgebiet (740) verbindet und die erste Weite (w1) um nicht mehr als ±10% von einer Differenz zwischen der dritten Weite (w3) und einem Zweifachen eines Abstands (d3) der Dotierebene (105) vom Grabenboden (751) abweicht.
  8. Verfahren nach einem der zwei vorangehenden Ansprüche, wobei das Ausbilden der Implantationsmaske (740) umfasst: Ausbilden einer Implantationsmaskenschicht auf Seitenwänden (752) und am Grabenboden (751) des Grabens (750); und Entfernen eines Abschnitts der Implantationsmaskenschicht am Grabenboden (751), wobei ein verbleibender Abschnitt der Implantationsmaskenschicht die Implantationsmaske (740) bildet.
  9. Verfahren nach einem der vier vorangehenden Ansprüche, wobei das Einbringen von Dotierstoffatomen Implantationen bei mindestens zwei verschiedenen Beschleunigungsenergien umfasst und die Weite der Implantationsmaskenöffnung (741) zwischen den Implantationen verändert wird.
  10. Verfahren nach einem der fünf vorangehenden Ansprüche, wobei die Implantationsmaske (740) vor dem Ausbilden eines Felddielektrikums (159) entfernt wird.
  11. Verfahren nach dem vorangehenden Anspruch, wobei das Ausbilden des Felddielektrikums (159) umfasst: Ausbilden einer Felddielektrikumsschicht (259), wobei die Felddielektrikumsschicht (259) den Graben (750) auskleidet, und Entfernen eines Abschnitts der Felddielektrikumsschicht (259) am Grabenboden (751).
  12. Verfahren nach dem vorangehenden Anspruch, wobei das Entfernen des Abschnitts der Felddielektrikumsschicht (259) umfasst: Ausbilden einer Ätzmaske (760) auf der Felddielektrikumsschicht (259), wobei die Ätzmaske (760) über dem Grabenboden (751) eine Ätzmaskenöffnung (761) mit der zweiten Weite (w2) aufweist, und Entfernen des Abschnitts der Felddielektrikumsschicht (259) unter der Ätzmaskenöffnung (761).
  13. Verfahren nach einem der vorangehenden Ansprüche, weiter aufweisend: Ausbilden einer leitfähigen Verbindungsstruktur (157) im Graben (750), wobei zwischen der Verbindungsstruktur (157) und dem Abschirmgebiet (140) ein Kontakt gebildet wird.
  14. Halbleiterbauelement, aufweisend: einen SiC Halbleiterkörper (100) und eine Gateelektrodenstruktur (150), wobei die Gateelektrodenstruktur (150) sich von einer ersten Oberfläche (101) des SiC Halbleiterkörpers (100) in den SiC Halbleiterkörper (100) erstreckt, und eine leitfähige Verbindungsstruktur (157) und an einem Boden (152) eine Strukturweite (w0) aufweist, im SiC Halbleiterkörper (100) entlang dem Boden (152) ein Abschirmgebiet (140) ausgebildet ist, das Abschirmgebiet (140) einen zentralen Abschnitt (145) mit einer lateralen ersten Weite (w1) aufweist, in zumindest einer Dotierebene (105), die annähernd parallel zum Boden (152) verläuft, eine Dotierstoffkonzentration im zentralen Abschnitt (145) um nicht mehr als 10% von einem Maximalwert der Dotierstoffkonzentration im Abschirmgebiet (140) in der Dotierebene (105) abweicht, zwischen der leitfähigen Verbindungsstruktur (157) und dem Abschirmgebiet (140) ein Kontakt (OC) ausgebildet ist, und die erste Weite (w1) kleiner ist als die Strukturweite (w0) und wenigstens 30% der Strukturweite (w0) beträgt.
  15. Halbleiterbauelement nach dem vorangehenden Anspruch, wobei die Dotierebene (105) lateral benachbarte lokale Maximalwerte vertikaler Dotierstoffverteilungen im Abschirmgebiet (140) verbindet.
  16. Halbleiterbauelement nach dem vorangehenden Anspruch, wobei die erste Weite (w1) kleiner ist als eine Differenz zwischen der Strukturweite (w0) und einem Zweifachen eines mittleren Abstands zwischen der Dotierebene (105) und dem Boden (152).
  17. Halbleiterbauelement nach einem der drei vorangehenden Ansprüche, wobei die Gateelektrodenstruktur (150) ein Felddielektrikum (159) aufweist, das Felddielektrikum (159) entlang einer Seitenwand (153) der Gateelektrodenstruktur (150) einen Seitenwandabschnitt (1593) mit einer ersten Schichtdicke (th1) aufweist, die Verbindungsstruktur (157) am Boden (152) eine zweite Weite (w2) aufweist, wobei die zweite Weite (w2) kleiner ist als die Differenz zwischen der Strukturweite (w0) der Gateelektrodenstruktur (150) am Boden (152) und dem Zweifachen der ersten Schichtdicke (th1).
  18. Halbleiterbauelement nach dem vorangehenden Anspruch, wobei das Felddielektrikum (159) entlang dem Boden (152) einen Bodenabschnitt (1592) mit einer zweiten Schichtdicke (th2) aufweist, die zweite Schichtdicke (th2) höchstens gleich der ersten Schichtdicke (th1) ist, und wobei der Bodenabschnitt (1592) in einem äußeren Abschnitt des Bodens (152) zwischen einem Teil der Verbindungsstruktur (157) und dem Abschirmgebiet (140) ausgebildet ist.
  19. Halbleiterbauelement nach einem der fünf vorangehenden Ansprüche, wobei im SiC Halbleiterkörper (100) ein JFET Teilgebiet (148) ausgebildet ist, das JFET Teilgebiet (148) und das Abschirmgebiet (140) einen unipolaren Übergang (jn) ausbilden, das Abschirmgebiet (140) zwischen der Gateelektrodenstruktur (150) und dem JFET Teilgebiet (148) ausgebildet ist, das JFET Teilgebiet (148) entlang dem unipolaren Übergang (jn) eine laterale fünfte Weite (w5) aufweist, und die fünfte Weite (w5) kleiner ist als die erste Weite (w1).
  20. Halbleiterbauelement nach einem der sechs vorangehenden Ansprüche, wobei die Gateelektrodenstruktur (150) eine Gateelektrode (155) und ein Trenndielektrikum (156) aufweist, wobei die Gateelektrode (155) zwischen der ersten Oberfläche (101) und der Verbindungsstruktur (157) und das Trenndielektrikum (156) zwischen der Gateelektrode (155) und der Verbindungsstruktur(157) ausgebildet sind.
DE102018124740.0A 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements Pending DE102018124740A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102018124740.0A DE102018124740A1 (de) 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US16/590,714 US11011606B2 (en) 2018-10-08 2019-10-02 Semiconductor component having a SiC semiconductor body and method for producing a semiconductor component
CN201910948717.1A CN111009470A (zh) 2018-10-08 2019-10-08 具有SiC半导体本体的半导体器件和制造半导体器件的方法
US17/223,645 US11600701B2 (en) 2018-10-08 2021-04-06 Semiconductor component having a SiC semiconductor body
US18/095,260 US20230148156A1 (en) 2018-10-08 2023-01-10 Semiconductor Component Having A SiC Semiconductor Body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018124740.0A DE102018124740A1 (de) 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102018124740A1 true DE102018124740A1 (de) 2020-04-09

Family

ID=69886483

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124740.0A Pending DE102018124740A1 (de) 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements

Country Status (3)

Country Link
US (3) US11011606B2 (de)
CN (1) CN111009470A (de)
DE (1) DE102018124740A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896952B2 (en) 2018-11-16 2021-01-19 Infineon Technologies Ag SiC device and methods of manufacturing thereof
US11600701B2 (en) 2018-10-08 2023-03-07 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102608086B1 (ko) * 2017-03-29 2023-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제작 방법
TWI696288B (zh) * 2019-07-16 2020-06-11 力晶積成電子製造股份有限公司 遮蔽閘金氧半場效電晶體及其製造方法
CN113690294A (zh) * 2020-05-18 2021-11-23 华润微电子（重庆）有限公司 Igbt器件及其制备方法
US11367775B1 (en) * 2020-12-21 2022-06-21 Infineon Technologies Ag Shielding structure for SiC devices
US20220223730A1 (en) * 2021-01-11 2022-07-14 Shanghai Hestia Power Inc. Silicon carbide semiconductor device
CN114709258B (zh) * 2022-06-07 2022-08-30 深圳市威兆半导体股份有限公司 一种双沟道mosfet器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167151A1 (en) * 2012-12-19 2014-06-19 Industrial Technology Research Institute Stepped trench mosfet and method of fabricating the same
US20180277637A1 (en) * 2017-03-24 2018-09-27 Infineon Technologies Ag Silicon Carbide Semiconductor Device and Method of Manufacturing

Family Cites Families (78)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0693512B2 (ja) 1986-06-17 1994-11-16 日産自動車株式会社 縦形ｍｏｓｆｅｔ
JP3260001B2 (ja) 1992-06-12 2002-02-25 株式会社東芝 半導体素子
JPH07240409A (ja) 1994-02-28 1995-09-12 Fuji Electric Co Ltd 炭化珪素半導体素子の製造方法
US6008520A (en) 1994-12-30 1999-12-28 Siliconix Incorporated Trench MOSFET with heavily doped delta layer to provide low on- resistance
US6204533B1 (en) 1995-06-02 2001-03-20 Siliconix Incorporated Vertical trench-gated power MOSFET having stripe geometry and high cell density
US6049108A (en) 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JPH09260650A (ja) 1996-03-22 1997-10-03 Fuji Electric Co Ltd 炭化ケイ素トレンチｆｅｔおよびその製造方法
JP2007129259A (ja) 1996-08-01 2007-05-24 Kansai Electric Power Co Inc:The 絶縁ゲート半導体装置
US6351009B1 (en) 1999-03-01 2002-02-26 Fairchild Semiconductor Corporation MOS-gated device having a buried gate and process for forming same
JP3485491B2 (ja) 1999-03-29 2004-01-13 シャープ株式会社 絶縁ゲート型半導体装置及びその製造方法
US7084456B2 (en) 1999-05-25 2006-08-01 Advanced Analogic Technologies, Inc. Trench MOSFET with recessed clamping diode using graded doping
US6998678B2 (en) 2001-05-17 2006-02-14 Infineon Technologies Ag Semiconductor arrangement with a MOS-transistor and a parallel Schottky-diode
GB0118000D0 (en) 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Manufacture of semiconductor devices with schottky barriers
US6621107B2 (en) 2001-08-23 2003-09-16 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
DE102004029297A1 (de) 2004-04-20 2005-11-17 Infineon Technologies Ag Vertikaler Feldeffekt-Leistungstransistor und Verfahren zur Herstellung
EP1761953A4 (de) 2004-06-30 2009-02-25 Advanced Analogic Tech Inc Graben-mosfet mit ausgesparter klemmdiode
US7265415B2 (en) 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
JP2006324488A (ja) 2005-05-19 2006-11-30 Nec Electronics Corp 半導体装置及びその製造方法
DE102005041358B4 (de) 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
JP5017823B2 (ja) 2005-09-12 2012-09-05 富士電機株式会社 半導体素子の製造方法
JP5055786B2 (ja) 2006-02-20 2012-10-24 富士電機株式会社 Ｍｏｓ型半導体装置とその製造方法
JP2008108824A (ja) 2006-10-24 2008-05-08 Matsushita Electric Ind Co Ltd 炭化珪素半導体素子およびその製造方法
JP2008159916A (ja) 2006-12-25 2008-07-10 Sanyo Electric Co Ltd 半導体装置
JP2008177335A (ja) 2007-01-18 2008-07-31 Fuji Electric Device Technology Co Ltd 炭化珪素絶縁ゲート型半導体装置。
US20080246082A1 (en) 2007-04-04 2008-10-09 Force-Mos Technology Corporation Trenched mosfets with embedded schottky in the same cell
JP5261980B2 (ja) 2007-05-17 2013-08-14 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
US8686493B2 (en) 2007-10-04 2014-04-01 Fairchild Semiconductor Corporation High density FET with integrated Schottky
JP4798119B2 (ja) 2007-11-06 2011-10-19 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5444608B2 (ja) 2007-11-07 2014-03-19 富士電機株式会社 半導体装置
US7582922B2 (en) 2007-11-26 2009-09-01 Infineon Technologies Austria Ag Semiconductor device
US7989882B2 (en) 2007-12-07 2011-08-02 Cree, Inc. Transistor with A-face conductive channel and trench protecting well region
JP5196980B2 (ja) 2007-12-10 2013-05-15 株式会社東芝 半導体装置
JP2009187966A (ja) 2008-02-01 2009-08-20 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8653589B2 (en) 2009-04-15 2014-02-18 Force Mos Technology Co., Ltd. Low Qgd trench MOSFET integrated with schottky rectifier
JP5013436B2 (ja) 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP5300658B2 (ja) 2009-08-26 2013-09-25 三菱電機株式会社 半導体装置及びその製造方法
JP5452718B2 (ja) 2010-06-02 2014-03-26 株式会社日立製作所 半導体装置
US8525254B2 (en) 2010-08-12 2013-09-03 Infineon Technologies Austria Ag Silicone carbide trench semiconductor device
US8384151B2 (en) 2011-01-17 2013-02-26 Infineon Technologies Austria Ag Semiconductor device and a reverse conducting IGBT
WO2012105609A1 (ja) 2011-02-02 2012-08-09 ローム株式会社 半導体装置
US8431470B2 (en) 2011-04-04 2013-04-30 Alpha And Omega Semiconductor Incorporated Approach to integrate Schottky in MOSFET
JP5673393B2 (ja) 2011-06-29 2015-02-18 株式会社デンソー 炭化珪素半導体装置
JP5209152B1 (ja) 2011-09-22 2013-06-12 パナソニック株式会社 炭化珪素半導体素子およびその製造方法
JP5920970B2 (ja) 2011-11-30 2016-05-24 ローム株式会社 半導体装置
US8785278B2 (en) 2012-02-02 2014-07-22 Alpha And Omega Semiconductor Incorporated Nano MOSFET with trench bottom oxide shielded and third dimensional P-body contact
JP5776610B2 (ja) 2012-04-03 2015-09-09 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2014003191A (ja) 2012-06-20 2014-01-09 Hitachi Ltd 半導体装置
US8637922B1 (en) 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
JP2014075582A (ja) 2012-09-12 2014-04-24 Fuji Electric Co Ltd 半導体装置および半導体装置の製造方法
TW201421683A (zh) 2012-11-23 2014-06-01 Anpec Electronics Corp 具有低米勒電容之金氧半場效電晶體元件及其製作方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
TW201423993A (zh) 2012-12-07 2014-06-16 Ind Tech Res Inst 具有分段式電場屏蔽區之碳化矽溝槽式閘極電晶體及其製造方法
JP2014150113A (ja) 2013-01-31 2014-08-21 Toyota Motor Corp 半導体装置及び半導体装置の製造方法
JP6062269B2 (ja) 2013-01-31 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5955246B2 (ja) 2013-02-26 2016-07-20 三菱電機株式会社 半導体装置の製造方法
US9093522B1 (en) 2014-02-04 2015-07-28 Maxpower Semiconductor, Inc. Vertical power MOSFET with planar channel and vertical field plate
DE102014107325B4 (de) 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
US9577073B2 (en) 2014-12-11 2017-02-21 Infineon Technologies Ag Method of forming a silicon-carbide device with a shielded gate
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102015103072B4 (de) 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102016102493B3 (de) 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
US20180358449A1 (en) 2017-06-12 2018-12-13 Maxpower Semiconductor Inc. Fabrication of Trench-Gated Wide-Bandgap Devices
CN109729743B (zh) 2016-11-11 2021-12-28 新电元工业株式会社 Mosfet以及电力转换电路
CN109075213B (zh) 2016-11-16 2021-10-15 富士电机株式会社 半导体装置
US9929265B1 (en) 2017-04-21 2018-03-27 Sanken Electric Co., Ltd. Semiconductor device
DE102017108738B4 (de) 2017-04-24 2022-01-27 Infineon Technologies Ag SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
JP6926869B2 (ja) 2017-09-13 2021-08-25 富士電機株式会社 半導体装置
JP7059555B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
DE102017128633A1 (de) 2017-12-01 2019-06-06 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124737A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140167151A1 (en) * 2012-12-19 2014-06-19 Industrial Technology Research Institute Stepped trench mosfet and method of fabricating the same
US20180277637A1 (en) * 2017-03-24 2018-09-27 Infineon Technologies Ag Silicon Carbide Semiconductor Device and Method of Manufacturing

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11600701B2 (en) 2018-10-08 2023-03-07 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body
US10896952B2 (en) 2018-11-16 2021-01-19 Infineon Technologies Ag SiC device and methods of manufacturing thereof
US11462611B2 (en) 2018-11-16 2022-10-04 Infineon Technologies Ag SiC device with channel regions extending along at least one of the (1-100) plane and the (-1100) plane and methods of manufacturing thereof

Also Published As

Publication number Publication date
US20230148156A1 (en) 2023-05-11
US11600701B2 (en) 2023-03-07
US20200111874A1 (en) 2020-04-09
US20210226015A1 (en) 2021-07-22
US11011606B2 (en) 2021-05-18
CN111009470A (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102016111998B4 (de) Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102009014583B4 (de) Siliziumcarbid-MOS-Halbleitervorrichtung
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102018215257B4 (de) Halbleitervorrichtung
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE102012211221A1 (de) Siliciumcarbid-Halbleitervorrichtung
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102014113214A1 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE102019111308A1 (de) Siliziumcarbid halbleiterbauelement
DE102015216091A1 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung und Siliziumkarbid-Halbleitervorrichtung
DE102018103550B4 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE112015002342B4 (de) Verfahren zur Herstellung einer Siliziumkarbid-Halbleitervorrichtung
DE102014118559A1 (de) Verfahren zum herstellen eines halbleiterbauelementes mit einem abgeschrägten randabschluss
DE102017122634A1 (de) Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication