DE102018124737A1 - Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements - Google Patents

Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements Download PDF

Info

Publication number
DE102018124737A1
DE102018124737A1 DE102018124737.0A DE102018124737A DE102018124737A1 DE 102018124737 A1 DE102018124737 A1 DE 102018124737A1 DE 102018124737 A DE102018124737 A DE 102018124737A DE 102018124737 A1 DE102018124737 A1 DE 102018124737A1
Authority
DE
Germany
Prior art keywords
gate electrode
mask
trench
dopant atoms
silicon carbide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102018124737.0A
Other languages
English (en)
Inventor
Anton Mauder
Andreas Meiser
Caspar Leendertz
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102018124737.0A priority Critical patent/DE102018124737A1/de
Publication of DE102018124737A1 publication Critical patent/DE102018124737A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates

Abstract

Ein Siliziumcarbidsubstrat (700) und eine Maske (740) auf einer Hauptoberfläche (701) des Siliziumcarbidsubstrats (700) werden bereitgestellt. Eine Maskenöffnung (741) in der Maske (740) legt einen ersten Abschnitt der Hauptoberfläche (701) frei. In dem Siliziumcarbidsubstrat (700) werden ein Graben (750) und ein Sourcegebiet (110) ausgebildet. Der Graben (750) wird unter der Maskenöffnung (741) ausgebildet. Das Ausbilden des Sourcegebiets (110) umfasst ein Einbringen von ersten Dotierstoffatomen durch die Maskenöffnung (741).

Description

  • TECHNISCHES FELD
  • Die vorliegende Anmeldung betrifft Halbleiterbauelemente mit einem SiC Halbleiterkörper, insbesondere Halbleiterschalter mit niedrigem Einschaltwiederstand und hoher Spannungsfestigkeit, sowie Verfahren zur Herstellung von Halbleiterbauelementen.
  • HINTERGRUND
  • Leistungshalbleiterbauelemente tragen bei hoher Spannungsfestigkeit einen vergleichsweise hohen Laststrom. In Leistungshalbleiterbauelementen mit vertikaler Struktur fließt der Laststrom zwischen zwei einander gegenüberliegenden Hauptoberflächen eines Halbleiterkörpers, wobei die Stromtragfähigkeit durch die horizontale Ausdehnung des Halbleiterkörpers und die Spannungsfestigkeit über die vertikale Ausdehnung einer im Halbleiterkörper ausgebildeten Driftzone eingestellt werden kann. In Leistungshalbleiterschaltern wie MOSFETs (metal oxide semiconductor field effect transistors) und IGBTs (insulated gate bipolar transistors) koppelt eine Gateelektrode über ein Gatedielektrikum kapazitiv in Bodygebiete ein und schaltet den Laststrom z.B. durch temporäres Ausbilden eines Inversionskanals in den Bodygebieten. In Halbleiterkörpern aus einem Material mit intrinsisch hoher Durchbruchfeldstärke, wie zum Beispiel Siliziumcarbid (SiC), ist das Gatedielektrikum im Sperrfall einem starken elektrischen Feld ausgesetzt, so dass die Durchbruchsfestigkeit des Gatedielektrikums vorgeben kann, bis zu welcher Spannung die Spannungsfestigkeit des Halbleiterschalters durch die vertikale Ausdehnung der Driftzone eingestellt werden kann. Es wird allgemein angestrebt, den Einschaltwiderstand von Halbleiterbauelementen ohne Einbuße an Sperrspannungsfestigkeit weiter zu verringern.
  • ZUSAMMENFASSUNG
  • Die vorliegende Offenbarung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements. Ein Siliziumcarbidsubstrat und eine Maske auf einer Hauptoberfläche des Siliziumcarbidsubstrats werden bereitgestellt. Eine Maskenöffnung in der Maske legt einen ersten Abschnitt der Hauptoberfläche frei. In dem Siliziumcarbidsubstrat werden ein Graben und ein Sourcegebiet ausgebildet. Der Graben wird unter der Maskenöffnung ausgebildet. Das Ausbilden des Sourcegebiets umfasst ein Einbringen von ersten Dotierstoffatomen durch die Maskenöffnung.
  • Die vorliegende Offenbarung betrifft ferner ein Halbleiterbauelement, das einen SiC Halbleiterkörper aufweist. Eine Gateelektrodenstruktur erstreckt sich von einer ersten Oberfläche des SiC Halbleiterkörpers aus in den SiC Halbleiterkörper. Die Gateelektrodenstruktur weist eine Gateelektrode und ein Zwischenlagendielektrikum auf. Das Zwischenlagendielektrikum ist zwischen der ersten Oberfläche und der Gateelektrode ausgebildet.
  • Weitere Merkmale und Vorteile des offenbarten Gegenstands erschließen sich dem Fachmann aus der nachfolgenden detaillierten Beschreibung sowie aus den Zeichnungen.
  • Figurenliste
  • Die beigefügten Zeichnungen vermitteln ein tiefergehendes Verständnis von Ausführungsbeispielen für ein Halbleiterbauelement und für ein Verfahren zur Herstellung eines Halbleiterbauelements, sind in die Offenbarung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen lediglich Ausführungsbeispiele und dienen zusammen mit der Beschreibung zum Erläutern deren Prinzipien. Das hier beschriebene Halbleiterbauelement und das hier beschriebene Verfahren sind somit durch die Beschreibung der Ausführungsbeispiele nicht auf diese beschränkt. Weitere Ausführungsbeispiele und beabsichtigte Vorteile ergeben sich aus dem Verständnis der nachfolgenden detaillierten Beschreibung sowie aus Kombinationen der nachfolgend beschriebenen Ausführungsbeispiele, selbst wenn diese nicht explizit beschrieben sind. Die in den Zeichnungen gezeigten Elemente und Strukturen sind nicht notwendigerweise zueinander maßstabsgetreu dargestellt. Gleiche Bezugszeichen verweisen auf gleiche oder einander entsprechende Elemente und Strukturen.
    • 1 ist ein vereinfachtes schematisches Flussdiagramm zur Darstellung eines Verfahrens zur Herstellung eines Halbleiterbauelements gemäß einem Ausführungsbeispiel.
    • 2A-2B zeigen schematische vertikale Querschnittsansichten eines Siliziumcarbidsubstrats zur Darstellung eines Verfahrens zur Herstellung eines SiC Halbleiterbauelements gemäß einer Ausführungsform.
    • 3A-3G zeigen schematische vertikale Querschnittsansichten eines Siliziumcarbidsubstrats zur Darstellung eines Verfahrens gemäß einer Ausführungsform, bei der Gräben für Gateelektrodenstrukturen nach dem Einbringen von Dotierstoffatomen zur Ausbildung von Sourcegebieten ausgebildet werden.
    • 4A-4B zeigen schematische vertikale Querschnittsansichten eines Siliziumcarbidsubstrats gemäß einer weiteren Ausführungsform betreffend eine Komplementärmaske.
    • 5A-5F zeigen schematische vertikale Querschnittsansichten eines Siliziumcarbidsubstrats zur Darstellung eines Verfahrens gemäß einer Ausführungsform, bei der Dotierstoffatome zur Ausbildung von Sourcegebieten nach dem Ausbilden von Gräben für Gateelektrodenstrukturen eingebracht werden.
    • 6-8 zeigen weitere Ausführungsformen für das Einbringen von Dotierstoffatomen zur Ausbildung von Sourcegebieten nach dem Ausbilden von Gateelektrodenstrukturen.
    • 9A-9D zeigen drei horizontale und einen vertikalen Querschnitt durch SiC Halbleiterbauelemente gemäß weiteren Ausführungsbeispielen.
    • 10A-10G zeigen schematische Querschnittsansichten eines Siliziumcarbidsubstrats zur Darstellung eines Verfahrens zur Herstellung eines SiC Halbleiterbauelements gemäß einer weiteren Ausführungsform mit Komplementärmasken zur Ausbildung von Sourcegebieten und Bodykontaktgebieten.
  • DETAILBESCHREIBUNG
  • In der folgenden Detailbeschreibung wird auf die begleitenden Zeichnungen Bezug genommen, die einen Teil der Offenbarung bilden und in denen zu Veranschaulichungszwecken spezifische Ausführungsbeispiele eines Halbleiterbauelements und eines Verfahrens zur Herstellung eines Halbleiterbauelements gezeigt sind. Die Existenz weiterer Ausführungsbeispiele versteht sich von selbst. Ebenso versteht es sich von selbst, dass an den Ausführungsbeispielen strukturelle und/oder logische Änderungen gemacht werden können, ohne dass dabei von dem durch die Patentansprüche Definierten abgewichen wird. Die Beschreibung der Ausführungsbeispiele ist insoweit nicht begrenzend. Insbesondere können Merkmale von im Folgenden beschriebenen Ausführungsbeispielen mit Merkmalen von anderen der beschriebenen Ausführungsbeispiele kombiniert werden, sofern sich aus dem Kontext nichts anderes ergibt.
  • Bei den Begriffen „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen handelt es sich im Folgenden um offene Begriffe, die einerseits auf das Vorhandensein der besagten Elemente oder Merkmale hinweisen, andererseits das Vorhandensein von weiteren Elementen oder Merkmalen nicht ausschließen. Die unbestimmten Artikel und die bestimmten Artikel umfassen sowohl den Plural als auch den Singular, sofern sich aus dem Zusammenhang nicht eindeutig etwas anderes ergibt.
  • Der Begriff oder Ausdruck „elektrisch verbunden“ beschreibt eine niederohmige Verbindung zwischen den elektrisch verbundenen Elementen, beispielsweise einen direkten Kontakt zwischen den betreffenden Elementen oder eine Verbindung über ein Metall und/oder einen hochdotierten Halbleiter. Der Ausdruck „elektrisch gekoppelt“ schließt ein, dass ein oder mehrere dazwischen liegende und zur Signalübertragung geeignete Elemente zwischen den „elektrisch gekoppelten“ Elementen vorhanden sein können, bspw. Elemente die so steuerbar sind, dass sie zeitweise eine niederohmige Verbindung in einem ersten Zustand und eine hochohmige Entkopplung in einem zweiten Zustand herstellen können.
  • Manche Figuren stellen durch die Angabe „-“ oder „+“ neben dem Dotiertyp relative Dotierstoffkonzentrationen dar. Beispielsweise weist die Bezeichnung „n-“ auf eine Dotierstoffkonzentration hin, die kleiner ist als die Dotierstoffkonzentration eines „n“-dotierten Gebiets, während ein „n+“-dotiertes Gebiet eine höhere Dotierstoffkonzentration aufweist als das „n“-dotierte Gebiet. Die Angabe der relativen Dotierstoffkonzentration bedeutet nicht, dass dotierte Gebiete mit derselben relativen Dotierstoffkonzentrationsangabe dieselbe absolute Dotierstoffkonzentration aufweisen müssen, sofern nichts anderes ausgesagt ist. Demnach können zwei verschiedene „n“-dotierte Gebiete die gleiche oder unterschiedliche absolute Dotierstoffkonzentrationen aufweisen.
  • Wird für eine physikalische Größe ein Wertebereich mit der Angabe eines Grenzwerts oder zweier Grenzwerte definiert, dann schließen die Begriffe „von“ und „bis“ oder „weniger“ und „mehr“ den jeweiligen Grenzwert mit ein. Eine Angabe der Art „von ... bis“ versteht sich demnach als „von mindestens ... bis höchstens“. Entsprechend versteht sich eine Angabe der Art „weniger ...“ („mehr ...“) als „höchstens ...“ („wenigstens ...“) .
  • Die Abkürzung IGFET (insulated gate field effect transistor) bezeichnet spannungsgesteuerte Halbleiterschalter und umfasst neben MOSFETs (metal oxide semiconductor FETs) auch solche FETs, deren Gateelektrode dotiertes Halbleitermaterial aufweist und/oder deren Gatedielektrikum kein Oxid aufweist oder nicht ausschließlich aus einem Oxid besteht.
  • Gemäß einer Ausführungsform kann ein Verfahren zur Herstellung eines Halbleiterbauelements das Bereitstellen eines Siliziumcarbidsubstrats umfassen.
  • Das Siliziumcarbidsubstrat weist eine Hauptoberfläche auf, entlang derer sich das Siliziumcarbidsubstrat in lateralen (auch: horizontalen) Richtungen erstreckt. Senkrecht zu den lateralen Richtungen, in einer vertikalen Richtung, weist das Siliziumcarbidsubstrat eine Dicke auf, die klein ist im Vergleich zur Ausdehnung des Siliziumcarbidsubstrats entlang der lateralen Richtungen. Die Hauptoberfläche kann eine Oberseite (auch „Vorderseite“) des Siliziumcarbidsubstrats definieren und eine der Hauptoberfläche gegenüberliegende Rückseitenoberfläche kann eine Unterseite (auch: „Rückseite“) des Siliziumcarbidsubstrats definieren. Die vertikale Richtung verläuft ausgehend von der Rückseitenoberfläche in Richtung der Hauptoberfläche. Richtungsangaben, wie z.B. „oben“ und „unten“, beziehen sich im Folgenden auf die vertikale Richtung.
  • Das Verfahren kann ferner das Bereitstellen einer Maske auf der Hauptoberfläche des Siliziumcarbidsubstrats umfassen. Bei der Maske kann es sich beispielsweise um eine Hartmaske handeln, die z.B. mit Kohlenstoff, Siliziumdioxid, polykristallinem Silizium gebildet sein kann. Eine Maskenöffnung in der Maske kann einen ersten Abschnitt der Hauptoberfläche freilegen. Mit anderen Worten, die Hauptoberfläche kann an dem ersten Abschnitt frei von der Maske sein. Beispielsweise wird die Maskenöffnung nach einem Aufbringen der Maske auf die Hauptoberfläche ausgebildet.
  • In dem Siliziumcarbidsubstrat wird ein Graben ausgebildet. Der Graben kann unter der Maskenöffnung ausgebildet werden. Das Ausbilden des Grabens umfasst beispielsweise einen Ätzprozess, bei dem ein Teil des Siliziumcarbidsubstrats entfernt wird.
  • Ferner kann ein Sourcegebiet in dem Siliziumcarbidsubstrat ausgebildet werden. Das Ausbilden des Sourcegebiets kann ein Einbringen von ersten Dotierstoffatomen durch die Maskenöffnung umfassen. Beispielsweise kann das Ausbilden des Sourcegebiets eine oder mehrere vertikale oder nahezu vertikale Implantationen umfassen.
  • Da sowohl das Sourcegebiet als auch der Graben über die gleiche Maske definiert werden, werden das Sourcegebiet und der Graben zueinander selbstjustiert ausgebildet und durch den gleichen Lithographieprozess definiert.
  • Werden der Graben und das Sourcegebiet über unterschiedliche lithographische Masken und in zwei Belichtungsprozessen strukturiert, so berücksichtigt die Auslegung von Maskenöffnungen in den unterschiedlichen Masken, die den Graben oder das Sourcegebiet definieren, üblicherweise einen möglichen Justierfehler (Alignment-Fehler) zwischen den beiden lithographischen Masken und/oder eine mögliche Abweichung der realisierten Strukturbreite der Maskenöffnung auf dem Siliziumcarbidsubstrat vom ursprünglich beabsichtigten Wert. Beides kann - allein oder in Kombination - zu einem resultierenden Abbildungsfehler führen. Die Abweichung kann z.B. durch kleine statistische Abweichungen im Herstellprozess hervorgerufen werden. Insbesondere muss das Sourcegebiet in so einem Fall üblicherweise mit einer lateralen Mindestabmessung vorgesehen werden, wobei die laterale Mindestabmessung umso größer ist, je größer der maximal zu erwartende Abbildungsfehler zwischen zwei Belichtungsprozessen ist.
  • Werden dagegen das Sourcegebiet und der Graben durch den gleichen Belichtungsprozess definiert, dann kann der beschriebene Abbildungsfehler vollständig entfallen und/oder sich auf das Sourcegebiet und den Graben gleichermaßen auswirken. Damit kann das Sourcegebiet mit sehr geringer lateraler und vor allem sehr gut definierter Weite ausgebildet werden. Das Verfahren kann daher einen deutlich geringeren Abstand zwischen benachbarten Sourcegebieten, einen deutlich geringeren Mitte-zu-Mitte Abstand zwischen benachbarten Transistorzellen - und damit eine größere Gesamtkanalweite in einem Halbleiterbauelement vorgegebener Ausdehnung - und letztlich einen geringeren Einschaltwiderstand ohne Einbuße an Langzeitzuverlässigkeit und/oder Sperrspannungsfähigkeit ermöglichen.
  • Gemäß einer Ausführungsform können die ersten Dotierstoffatome nach dem Ausbilden des Grabens eingebracht werden. Insbesondere kann das Ausbilden des Sourcegebiets nach dem Ausbilden des Grabens erfolgen. Beispielsweise können die Dotierstoffatome mindestens teilweise über die Seitenwand des Grabens eingebracht werden. Dies kann ermöglichen, dass ein Abstand zwischen einer Unterkante des Sourcegebiets und der Hauptoberfläche unabhängig von einer kinetischen Energie der Dotierstoffatome eingestellt werden kann. Beispielsweise kann der Abstand so eingestellt werden, dass zwischen einer Oberkante einer im Graben vorgesehenen Gateelektrode und einer durch die Hauptoberfläche aufgespannten Ebene ein ausreichend dickes Zwischenlagendielektrikum ausgebildet werden kann.
  • Eine „Unterkante“ einer in dem Siliziumcarbidsubstrat ausgebildeten oder angeordneten Komponente (wie z.B. des Sourcegebiets) kann der am weitesten von der Hauptoberfläche beabstandete (mit anderen Worten: der unterste) Teil der Komponente sein. Eine „Oberkante“ einer Komponente (wie z.B. der Gateelektrode) kann umgekehrt der am wenigsten von der Hauptoberfläche beabstandete (mit anderen Worten: der oberste) Teil der Komponente sein.
  • Ein „ausreichend dickes“ Zwischenlagedielektrikum kann beispielsweise eine Dicke von wenigstens 25 nm, beispielsweise wenigstens 50 nm oder wenigstens 100 nm oder wenigstens 300 nm, aufweisen. Typischerweise beträgt die Dicke wenigstens 20 nm und höchstens 80 nm. Ob eine Dicke des Zwischenlagedielektrikums ausreichend hoch ist kann sich beispielsweise aus den Anforderungen an die Festigkeit gegenüber einem maximalen an dem Zwischenlagedielektrikum anliegenden elektrischen Feld ergeben. Alternativ oder zusätzlich ist es möglich, dass die Anforderungen an die Dicke des Zwischenlagedielektrikums prozessbedingt sind, wie beispielsweise eine Minimierung eines Abstands zwischen der durch die Hauptoberfläche aufgespannten Ebene und einer Oberkante des Zwischenlagedielektrikums, sodass nachfolgend aufgebrachte Schichten auf einer möglichst planaren Fläche aufgebracht werden können.
  • Gemäß einer Ausführungsform kann im Graben eine Gateelektrode ausgebildet werden. Die Gateelektrode kann vor dem Einbringen der ersten Dotierstoffatome und/oder vor dem Ausbilden des Sourcegebiets ausgebildet werden. Die Oberkante der Gateelektrode kann in Verbindung mit einem Schrägimplant eine geeignete vertikale Ausdehnung des Sourcegebiets definieren.
  • Gemäß einer Ausführungsform können nach dem Ausbilden des Grabens und vor Einbringen der ersten Dotierstoffatome Hilfsspacerstrukturen an Seitenwänden der Maskenöffnung ausgebildet werden. Die Hilfsspacerstrukturen können eine laterale Ausdehnung (d.h. eine Weite) der Maskenöffnung reduzieren. Die Hilfsspacerstrukturen können eine prozessbedingte Aufweitung der Maskenöffnung vor dem Einbringen der ersten Dotierstoffatome, beispielsweise bei dem und/oder nach dem Ausbilden des Grabens, mindestens teilweise kompensieren. Die Verwendung von Hilfsspacerstrukturen ist, mutatis mutandis, in alternativen Ausführungsformen des Verfahrens, bei denen der Graben nach dem Einbringen der ersten Dotierstoffatome ausgebildet wird, möglich.
  • Gemäß einer weiteren Ausführungsform kann der Graben nach dem Einbringen der ersten Dotierstoffatome ausgebildet werden. Beim Ausbilden des Grabens kann ein Teil des mittels des Einbringens der Dotierstoffatome ausgebildeten Sourcegebiets entfernt werden.
  • Das Ausbilden des Grabens nach dem Einbringen der ersten Dotierstoffatome kann es ermöglichen, Kristallschäden nach einer Implantation der Dotierstoffatome auszuheilen und/oder die Dotierstoffatome zu aktivieren, bevor in dem Graben Strukturen gebildet werden, die durch eine Wärmebehandlung geschädigt werden könnten, beispielsweise Oxidstrukturen. Für die Wärmebehandlung zum Ausheilen von Implantationsschäden und zum Aktivieren der implantierten Dotierstoffatome kann eine vergleichsweise hohe Temperatur und/oder ein hohes Temperaturbudget zur Anwendung kommen, ohne dass im Graben ausgebildete dielektrische Strukturen beeinträchtigt werden.
  • Gemäß einer Ausführungsform kann nach dem Einbringen der ersten Dotierstoffatome und vor dem Ausbilden des Grabens die Maskenöffnung verkleinert werden. Beispielsweise können hierfür Hilfsstrukturen und/oder Hilfsspacerstrukturen eingesetzt werden. Über das Ausmaß der Verkleinerung lässt sich die laterale Weite der Sourcegebiete präzise einstellen. Das „Ausmaß der Verkleinerung“ kann hierbei einer lateralen Reduktion der Maskenöffnung entsprechen (z.B. einer lateralen Breite der Hilfsstrukturen und/oder der Hilfsspacerstrukturen). In einem Ausführungsbeispiel kann über das Ausmaß der Verkleinerung definiert werden, welcher Teil des Sourcegebiets (insbesondere der in der Maskenöffnung zugängliche Teil des Sourcegebiets) beim Ausbilden des Grabens entfernt wird.
  • Gemäß einer Ausführungsform können nach dem Einbringen der ersten Dotierstoffatome und vor dem Ausbilden des Grabens Hilfsstrukturen an Seitenwänden der Maskenöffnung ausgebildet werden. Eine Schichtdicke der Hilfsstrukturen kann kleiner sein als eine halbe Weite der Maskenöffnung, so dass die Hilfsstrukturen die Maskenöffnung nicht vollständig füllen. Der Graben kann durch einen zentralen Abschnitt der Maskenöffnung zwischen den Hilfsstrukturen eingebracht werden. Die Verwendung von Hilfsstrukturen ist, mutatis mutandis, in alternativen Ausführungsformen des Verfahrens, bei denen der Graben vor dem Einbringen der ersten Dotierstoffatome ausgebildet wird, möglich.
  • Die Ausbildung der Hilfsstrukturen kann eine anisotrope Ätzung einer konformalen Hilfsschicht umfassen, wobei über die Schichtdicke der konformalen Hilfsschicht die Breite der Hilfsstrukturen in lateraler Richtung und damit die Weite der Sourcegebiete präzise eingestellt werden kann. Eine konformale Schicht (Englisch: conformal layer) bedeckt eine strukturierten Unterlage mit gleichmäßiger Schichtdicke, die weitgehend unabhängig von der Ausrichtung von Teilabschnitten der Unterlage zueinander ist. Die Schichtdicke einer konformalen Schicht kann geringfügige Schwankungen aufweisen, die klein gegenüber der mittleren Schichtdicke der konformalen Schicht sind. Eine konformale Schicht kann beispielsweise durch ein Dünnfilm-Abscheidungsverfahren ausgebildet werden, wie z.B. CVD (chemical vapor deposition) in einem Ofen- oder Plasmaprozess.
  • Gemäß einer Ausführungsform kann im Graben eine Gateelektrodenstruktur ausgebildet werden. Die Gateelektrodenstruktur kann mindestens eine leitfähige Gateelektrode und ein Gatedielektrikum aufweisen, das die Gateelektrode mindestens von einem Bodygebiet im Siliziumcarbidsubstrat elektrisch und/oder räumlich trennt. Daneben kann die Gateelektrode weitere leitfähige Strukturen und/oder weitere dielektrische Strukturen aufweisen. Beispielsweise kann die Gateelektrodenstruktur eine mit einer Sourceelektrode verbundene leitfähige Verbindungsstruktur sowie ein Trenndielektrikum aufweisen, das die Gateelektrode elektrisch und/oder räumlich von der Verbindungsstruktur trennt. Ein Felddielektrikum kann die Verbindungsstruktur von dotierten Gebieten im Siliziumcarbidkörper zumindest abschnittsweise elektrisch und/oder räumlich trennen.
  • Die Verbindungsstruktur kann beispielsweise mit einem Abschirmgebiet verbunden sein, das unterhalb der Gateelektrodenstruktur angeordnet ist. Im Fall mehrerer benachbarter Gateelektrodenstrukturen kann unter jeder Gateelektrodenstruktur ein Abschirmgebiet angeordnet sein. Benachbarte Abschirmgebiete können einen Teil eines JFET (Junction Field-Effect Transistor) bilden, mittels dem das Gatedielektrikum im Betrieb vor hohen elektrischen Feldern und/oder hohen Spannungen abgeschirmt werden kann.
  • Gemäß einer Ausführungsform kann eine Komplementärmaske mit einer Komplementärmaskenöffung auf der Hauptoberfläche ausgebildet werden. Die Komplementärmaske kann den ersten Abschnitt der Hauptoberfläche bedecken. Beispielsweise kann die Komplementärmaske den ersten Abschnitt teilweise oder vollständig bedecken. Die Komplementärmaskenöffnung kann einen zweiten Abschnitt der Hauptoberfläche freilegen. Der zweite Abschnitt kann sich von dem ersten Abschnitt zumindest teilweise, insbesondere vollständig, unterscheiden. Durch die Komplementärmaskenöffnung können zweite Dotierstoffatome in das Siliziumcarbidsubstrat eingebracht werden. Die ersten Dotierstoffatome und die zweiten Dotierstoffatome können komplementäre Dotierungstypen aufweisen.
  • Der von der Maskenöffnung freigelegte erste Abschnitt der Hauptoberfläche wird von der Komplementärmaske abgedeckt. Der von der Komplementärmaskenöffnung freigelegte zweite Abschnitt der Hauptoberfläche wird von der Maske abgedeckt. Die Komplementärmaske und die Maske können selbstjustiert zueinander ausgebildet werden, so dass durch einen einzigen Belichtungsprozess Sourcegebiete und stark dotierte Bodykontaktgebiete nebeneinander und mit nur geringer lateraler Überschneidung ausgebildet werden können.
  • Sowohl die Sourcegebiete als auch die stark dotierten Bodykontaktgebiete können ohne ein Gegendotieren eines stark dotierten Gebiets vom jeweils entgegengesetzten Leitfähigkeitstyp ausgebildet werden. Sowohl die Sourcegebiete als auch die Bodykontaktgebiete können mit geringem ohmschen Widerstand und geringem Kontaktwiderstand zu einem auf der Hauptoberfläche ausgebildeten Metall ausgebildet werden.
  • Die Komplementärmaske ermöglicht einen niederohmigen und verlustarmen Anschluss eines Bodygebiets an eine Sourceelektrode und eine ausreichend hohe Avalanche- und/oder Kommutierungs-Festigkeit auch für solche Transistorzellen, bei denen ein Avalanche-Strom und/oder ein Kommutierungsstrom einer bipolaren Bodydiode über das Bodygebiet abfließt.
  • Gemäß einer Ausführungsform können die Maske und/oder die Komplementärmaske entfernt werden und eine Metallschicht auf die erste Hauptoberfläche aufgebracht werden. Die Metallschicht weist beispielsweise eine Bodenfläche auf, wobei die Bodenfläche der ersten Hauptoberfläche zugewandt sein kann. Die Metallschicht kann den Graben überspannen. Ein Zwischenlagendielektrikum, das die Gateelektrode von der Metallschicht trennt, kann vollständig im Graben ausgebildet werden. Beispielsweise kann die Metallschicht direkt auf das Zwischenlagedielektrikum aufgebracht sein.
  • Die Bodenfläche kann im Bereich des Grabens einen geringen Höhenunterschied aufweisen, beispielsweise in Form einer Stufe, wobei der Höhenunterschied beispielsweise maximal 20 % oder maximal 10 % der Dicke des Zwischenlagedielektrikums entspricht.
  • Die Metallschicht kann sowohl die Sourcegebiete als auch die Bodykontaktgebiete aller Transistorzellen eines Transistorzellenfeldes ohne weitere Strukturierung unmittelbar kontaktieren. Ein ansonsten üblicher lithographischer Prozess zur Ausbildung von Kontaktstrukturen, die sich von einer Vorderseitenelektrode durch ein Zwischenlagendielektrikum, das auf der Hauptoberfläche aufliegt, zu den Sourcegebieten und den Bodykontaktgebieten erstrecken, kann entfallen.
  • Ein weiteres Ausführungsbeispiel der vorliegenden Offenbarung betrifft ein Halbleiterbauelement. Das Halbleiterbauelement kann insbesondere mit einem der hier beschriebenen Verfahren hergestellt worden sein. Das heißt, sämtliche im Zusammenhang mit Ausführungsbeispielen des Verfahrens offenbarten Merkmale sind, mutatis mutandis, für Ausführungsbeispiele des Halbleiterbauelement offenbart und umgekehrt.
  • Das Halbleiterbauelement weist einen SiC Halbleiterkörper und eine Gateelektrodenstruktur auf, die sich von einer ersten Oberfläche des SiC Halbleiterkörpers aus in den SiC Halbleiterkörper erstrecken kann. Bei dem SiC Halbleiterkörper kann es sich um einen Teil des in Verbindung mit Ausführungsbeispielen des Verfahrens beschriebenen Siliziumcarbidsubstrats handeln. Die Gateelektrodenstruktur kann eine Gateelektrode und ein Zwischenlagendielektrikum aufweisen. Das Zwischenlagendielektrikum kann zwischen der ersten Oberfläche und der Gateelektrode ausgebildet sein.
  • Das Zwischenlagendielektrikum kann selbstjustiert zur Gateelektrodenstruktur ausgebildet sein. Sourcegebiete und Bodygebiete sind durch eine Metallstruktur kontaktierbar, beispielsweise mit einer Bodenfläche, die abwechselnd auf dem Zwischenlagendielektrikum und der ersten Oberfläche aufliegt. Insbesondere können die Sourcegebiete und die Bodygebiete ohne weitere fotolithographisch strukturierte Maske an eine unstrukturierte Metallschicht angeschlossen werden. Aufgrund der selbstjustierten Ausbildung können Sourcegebiete für eine vorgegebene Belichtungswellenlänge schmäler vorgesehen werden, da durch einen Belichtungsprozess vorgegebene Mindestweiten und Mindestabstände unberücksichtigt bleiben können.
  • Ferner kann das Halbleiterbauelement ein Gatedielektrikum aufweisen, das die Gateelektrode elektrisch und/oder räumlich vom Siliziumcarbidkörper trennt.
  • Gemäß einer Ausführungsform weist die Gateelektrodenstruktur eine leitfähige Verbindungsstruktur und ein Trenndielektrikum auf. Die Verbindungsstruktur kann entlang eines Bodens der Gateelektrodenstruktur direkt an den SiC Halbleiterkörper angrenzen. Das Trenndielektrikum kann zwischen der Verbindungsstruktur und der Gateelektrode ausgebildet sein.
  • Die leitfähige Verbindungsstruktur kann einen Stromfluss durch ein Halbleitergebiet am Boden der Gateelektrodenstruktur niederohmig durch die Gateelektrodenstruktur ableiten. Insbesondere können der Vorwärtsstrom einer Bodydiode und/oder ein Avalanche-Strom durch die Gateelektrodenstruktur abgeleitet werden. Eine Ableitung durch dotierte Gebiete neben den Gateelektrodenstrukturen kann entfallen. Damit kann ein größerer Teil des SiC Halbleiterkörpers den halbleitenden Teile von Transistorzellen zugeordnet werden. Ein parasitärer Bipolartransistor, der durch Sourcegebiet, Bodygebiet und Driftstruktur gebildet wird, bleibt auch bei hohen Avalanche-Strömen und/oder hohen Strömen durch die Bodydiode, insbesondere während einer Kommutierung der Bodydiode, inaktiv.
  • Gemäß einer Ausführungsform kann das Halbleiterbauelement eine erste Lastelektrode mit einer Bodenfläche aufweisen, wobei die Bodenfläche in direktem Kontakt mit der ersten Oberfläche des SiC Halbleiterkörpers sein kann. Das Ausbilden von Kontaktstrukturen, die die erste Lastelektrode mit dotierten Gebieten im SiC Halbleiterkörper verbinden, mittels eines lithographischen Verfahrens kann entfallen. Damit können Halbleitermesen zwischen benachbarten Gateelektrodenstrukturen verschmälert und die Gesamtkanalweite im Halbleiterbauelement weiter vergrößert werden.
  • Gemäß einer Ausführungsform kann die Gateelektrodenstruktur entlang einer ersten horizontalen Richtung eine Längsausdehnung, entlang der Längsausdehnung zwei Endabschnitte und zwischen den zwei Endabschnitten einen Mittelabschnitt aufweisen. Der Mittelabschnitt weist orthogonal zur Längsausdehnung eine erste Weite auf und mindestens einer der Endabschnitte eine zweite Weite, die größer sein kann als die erste Weite. Ein aufgeweiteter Endabschnitt der Gateelektrodenstruktur kann den Anschluss der Gateelektrode und/oder der Verbindungsstruktur durch einen vergleichsweise unkritischen lithographischen Prozess ermöglichen.
  • Gemäß einer Ausführungsform umfasst das Halbleiterbauelement eine Vielzahl der Gatelelektrodenstrukturen mit einer jeweiligen Grabenweite. Jede Gateelektrodenstruktur kann sich von der ersten Oberfläche in den SiC Halbleiterkörper erstrecken. Ein Abschnitt des SiC Halbleiterkörpers zwischen benachbarten Gateelektrodenstrukturen bildet eine SiC Mesa mit einer Mesaweite aus. Die Mesaweite kann kleiner sein als die Grabenweite. Eine geringe Mesaweite kann mit einem deutlich geringeren Mitte-zu-Mitte Abstand zwischen benachbarten Transistorzellen und damit mit einer größeren Gesamtkanalweite in einem Halbleiterbauelement vorgegebener Ausdehnung einhergehen.
  • Gemäß 1 umfasst ein Verfahren zur Herstellung eines Halbleiterbauelements das Bereitstellen eines Siliziumcarbidsubstrats und einer Maske auf einer Hauptoberfläche des Siliziumcarbidsubstrats (902), wobei eine Maskenöffnung in der Maske einen ersten Abschnitt der Hauptoberfläche freilegt. In dem Siliziumcarbidsubstrat werden ein Graben und ein Sourcegebiet ausgebildet (904), wobei der Graben unter der Maskenöffnung ausgebildet wird und das Ausbilden des Sourcegebiets ein Einbringen von ersten Dotierstoffatomen durch die Maskenöffnung umfasst.
  • Durch Ausbilden eines Grabens und eines Sourcegebiets auf Basis der gleichen Maskenöffnung kann das Sourcegebiet selbstjustiert zu einer im Graben ausgebildeten Gateelektrodenstruktur ausgebildet werden. Die Weiten der Gateelektrodenstruktur und des Sourcegebiets können unabhängig von Reserven zum Ausgleich eines Justier- und/oder Größenfehlers zwischen zwei Strukturen gewählt werden, die in zwei voneinander unabhängigen Lithographieprozessen definiert werden.
  • Die 2A und 2B zeigen ein Verfahren zur Herstellung eines Halbleiterbauelements aus einem Siliziumcarbidsubstrat 700 anhand von zwei Querschnitten durch einen Abschnitt des Siliziumcarbidsubstrats 700.
  • Das Siliziumcarbidsubstrat 700 kann einen SiC Kristall aufweisen oder aus einem solchen bestehen. Der Polytyp des SiC-Kristalls kann beispielsweise 15R oder ein hexagonaler Polytyp sein, z.B. 2H, 4H oder 6H. Neben den Hauptbestandteilen Silizium und Kohlenstoff kann das Siliziumcarbidsubstrat 700 Dotierstoffatome aufweisen, zum Beispiel Stickstoff (N), Phosphor (P), Beryllium (Be), Bor (B), Aluminium (Al), und/oder Gallium (Ga). Daneben kann das Siliziumcarbidsubstrat 700 Verunreinigungen aufweisen, beispielsweise Sauerstoff, Wasserstoff und/oder Kohlenstoff.
  • Das Siliziumcarbidsubstrat 700 kann eine ellipsenförmige, insbesondere eine kreisförmige, flache Scheibe mit einer Hauptoberfläche 701 auf der Vorderseite und einer Rückseitenoberfläche 702 auf der Rückseite der Scheibe bilden, wobei die Rückseitenoberfläche 702 und die Hauptoberfläche 701 parallel oder annähernd parallel zueinander ausgerichtet sind.
  • Die Hauptoberfläche 701 kann planar oder gerippt sein. Für den Fall einer gerippten Hauptoberfläche gilt im Folgenden eine Mittelebene durch die gerippte Hauptoberfläche als Hauptoberfläche 701.
  • Eine Oberflächennormale 704 auf die Hauptoberfläche 701 definiert eine vertikale Richtung. Richtungen orthogonal zur Oberflächennormale 704 sind laterale und horizontale Richtungen. Ein Durchmesser des Siliziumcarbidsubstrats 700 kann einem Industriestandard für Halbleiterwafer entsprechen, und beispielsweise 2-Zoll, (51mm), 3-Zoll (76mm), 4-Zoll (100mm), 125mm oder 200mm betragen.
  • Das Siliziumcarbidsubstrat 700 kann beispielsweise ein stark dotiertes Basissubstrat und eine auf dem Basissubstrat aufgewachsene Epitaxieschicht aufweisen, wobei die Epitaxieschicht mehrere unterschiedlich dotierte Teilschichten und dotierte Gebiete aufweisen kann. Die dotierten Gebiete können in Abschnitten einer oder mehrerer der Teilschichten ausgebildet sein. Auf dem Siliziumcarbidsubstrat 700 wird eine Maske 740 ausgebildet.
  • 2A zeigt die auf der Hauptoberfläche 701 des Siliziumcarbidsubstrats 700 ausgebildete Maske 740 mit Maskenöffnungen 741. Die Maskenöffnungen 741 können streifenartig ausgebildet sein, wobei eine Länge der Maskenöffnungen 741 in einer Richtung orthogonal zur Querschnittsebene größer ist als eine Weite w1 der Maskenöffnungen parallel zur Querschnittsebene. Benachbarte Maskenöffnungen 741 können in jeweils gleichem Mitte-zu-Mitte Abstand (Englisch: pitch) p1 zueinander ausgebildet sein. Auf Basis der Maske 740 mit den Maskenöffnungen 741 werden Gräben 750 und Sourcegebiete 110 ausgebildet.
  • Das Ausbilden der Gräben 750 umfasst einen Ätzprozess, der die Struktur der Maske 740 maßhaltig in das Siliziumcarbidsubstrat 700 überträgt, wobei die Maske 740 als Ätzmaske wirkt und die Gräben 750 direkt unterhalb der Maskenöffnungen 741 ausgebildet werden. Das Ausbilden der Sourcegebiete 110 umfasst das Einbringen von Dotierstoffatomen durch die Maskenöffnungen 741, wobei die Maske 740 als Implantationsmaske wirkt, sowie eine Wärmebehandlung zum Aktivieren der eingebrachten Dotierstoffatome. Die Gräben 750 können ausgebildet werden, bevor oder nachdem die Dotierstoffatome zur Ausbildung der Sourcegebiete 110 eingebracht werden.
  • Zwischen dem Einbringen der Dotierstoffatome für die Sourcegebiete 110 und dem Ausbilden der Gräben 750 oder zwischen dem Einbringen der Gräben 750 und dem Einbringen der Dotierstoffatome für die Sourcegebiete 110 können die Maskenöffnungen 741 verkleinert und/oder vergrößert werden.
  • Beispielsweise können die Maskenöffnungen 741 durch das Abscheiden einer Hilfsschicht mit einer Schichtdicke, die kleiner ist als die halbe Weite w1 der Maskenöffnungen 741, verkleinert oder durch isotropes Rückbilden (Englisch: recess) der Maskenstruktur 740 vergrößert werden.
  • Die 2B zeigt die Gräben 750, die sich von der ersten Hauptoberfläche 701 des Siliziumcarbidsubstrats 700 in das Siliziumcarbidsubstrat 700 erstrecken. Die Sourcegebiete 110 erstrecken sich entlang einer Seitenwand oder entlang beider Seitenwände der Gräben 750 von der Hauptoberfläche 701 aus in das Siliziumcarbidsubstrat 700. In den Gräben 750 können Gateelektrodenstrukturen ausgebildet werden.
  • Eine laterale Ausdehnung w2 der Sourcegebiete 110 kann vergleichsweise klein gewählt werden. Eine geringe laterale Ausdehnung w2 der Sourcegebiete 110 ermöglicht kleinere Abstände zwischen benachbarten Gräben 750, kleinere Mitte-zu-Mitte Abstände zwischen benachbarten Transistorzellen und letztlich eine größere Gesamtkanalweite in einem SiC Halbleiterbauelement vorgegebener Größe.
  • Das beschriebene Verfahren ist auf eine Vielzahl unterschiedlicher Zellenkonzepte für SiC Halbleiterbauelemente mit elektrisch parallel geschalteten Transistorzellen anwendbar, deren Gateelektroden in Gräben ausgebildet sind. Beispielsweise auf SiC-TMOSFETs (SiC Trench-MOSFETs).
  • Die 3A-3G zeigen ein Ausführungsbeispiel mit Gateelektrodenstrukturen, die zusätzlich zu einer leitfähigen Gateelektrode mindestens eine weitere leitfähige Verbindungsstruktur aufweisen. Die leitfähige Verbindungsstruktur kann mit einem dotierten Abschirmgebiet unterhalb der Gateelektrodenstruktur und mit einer Vorderseitenmetallisierung auf der Vorderseite des Siliziumcarbidsubstrats elektrisch verbunden oder elektrisch gekoppelt sein.
  • Die 3A zeigt ein Siliziumcarbidsubstrat 700, das auf einem hexagonalen SiC Kristalltyp, z.B. 4H-SiC beruht und dessen <0001> Gitterrichtung um eine Winkelabweichung α (Englisch: offset angle) gegen die Oberflächennormale 704 auf die Hauptoberfläche 701 gekippt ist. Die Winkelabweichung α kann zwischen 2° und 8° betragen, bspw. etwa 4°.
  • Die Querschnittsebenen der 3A-3G sind so gewählt, dass die <0001> Gitterrichtung in einer Ebene, die orthogonal zur Querschnittsebene und orthogonal zur Hauptoberfläche 701 ausgerichtet ist, um die Winkelabweichung α gegen die Oberflächennormale 704 gekippt ist. Die <11-20> Gitterrichtung ist in der Ebene, die orthogonal zur Querschnittsebene und orthogonal zur Hauptoberfläche 701 ausgerichtet ist, um die Winkelabweichung α gegen eine Oberflächennormale auf die Querschnittsebene gekippt. Die <1-100> Gitterrichtung verläuft parallel zur Querschnittsebene und parallel zur Hautoberfläche 701. Zu weiteren Eigenschaften des Siliziumcarbidsubstrats 700 wird auf die Beschreibung der 2A und 2B verwiesen.
  • Das Siliziumcarbidsubstrat 700 kann ein Basissubstrat 705 und eine Epitaxieschicht 707 aufweisen. Das Basissubstrat 705 kann stark dotiert sein, beispielsweise stark n-dotiert. Das Basissubstrat 705 kann ein Wafer oder eine epitaktische Schicht sein. Im Fall eines Wafers kann es sich bei dem Basissubstrat 705 um eine Siliziumcarbidscheibe handeln, die beispielsweise mittels Sägen oder durch ein Waferspaltverfahren von einem einkristallinen Siliziumcarbidkristall abgetrennt worden ist. Im Fall einer epitaktischen Schicht kann das Basissubstrat 705 auf eine Aufwachsfläche des Wafers epitaktisch aufgewachsen worden sein. Der Wafer kann anschließend an dem Basissubstrat 705 verbleiben oder zumindest teilweise, insbesondere vollständig von dem Basissubstrat 705 (und der gegebenenfalls vorhandenen Epitaxieschicht 707) entfernt werden. Im Fall einer vollständigen Entfernung des Wafers besteht das Siliziumcarbidsubstrat 700 ausschließlich aus epitaktisch aufgewachsenen Schichten, insbesondere ausschließlich aus dem Basissubstrat 705 und der Epitaxieschicht 707. Anders als in den Figuren dargestellt kann das Siliziumcarbidsubstrat 700 aber auch frei von einem Basissubstrat 705 sein.
  • Die Epitaxieschicht 707 kann durch ein epitaktisches Verfahren auf einer Prozessfläche des Basissubstrats 705 ausgebildet sein. Die Epitaxieschicht 707 kann eine Driftschichtstruktur 730 aufweisen, die den gleichen Leitfähigkeitstyp wie das Basissubstrat 705 oder den zum Leitfähigkeitstyp des Basissubtrats 705 komplementären Leitfähigkeitstyp aufweisen kann.
  • Die Driftschichtstruktur 730 kann eine schwach dotierte Driftschicht 731 und eine Stromverteilungsschicht 737 aufweisen, wobei die Driftschicht 731 zwischen der Rückseitenoberfläche 702 (z.B. dem Basissubstrat 705) und der Stromverteilungsschicht 737 ausgebildet ist. Die Driftschicht 731 und die Stromverteilungsschicht 737 weisen den gleichen Leitfähigkeitstyp auf. Eine mittlere Dotierstoffkonzentration in der Stromverteilungsschicht 737 ist höher als in der Driftschicht 731. Beispielsweise kann die mittlere Dotierstoffkonzentration in der Stromverteilungsschicht 737 mindestens das Doppelte der mittleren Dotierstoffkonzentration in der Driftschicht 731 betragen.
  • Anders als in den 3A-3G Driftschichtstruktur 730 gezeigt kann die Driftschichtstruktur 730 jedoch auch frei von einer Stromverteilungsschicht 737 sein. Beispielsweise umfasst die Driftschichtstruktur 730 in diesem Fall nur die Driftschicht 731.
  • Auf einer Seite der Driftschichtstruktur 730 gegenüber dem Basissubstrat 705 kann eine Bodystruktur 720 ausgebildet sein, die einen dem Leitfähigkeitstyp der Driftschichtstruktur 730 entgegengesetzten Leitfähigkeitstyp aufweist. Die Bodystruktur 720 kann beispielsweise mittels Epitaxie auf der Driftschichtstruktur 730 aufgewachsen werden oder durch das Einbringen von Dotierstoffatomen in einem zuvor aufgewachsenen oberen Abschnitt der Epitaxieschicht 707 ausgebildet werden.
  • Die Bodystruktur 120 kann eine durchgehende Schicht bilden oder eine Vielzahl lateral voneinander separierter Bodywannen umfassen. Die laterale Ausdehnung der Bodywanne ist vergleichsweise groß gegenüber der Weite von im Folgenden ausgebildeten Gräben.
  • Entlang Abschnitten der Hauptoberfläche 701 können zwischen der Hauptoberfläche 701 und der Bodystruktur 720 stark dotierte Kontaktwannen 729 vom Leitfähigkeitstyp der Bodystruktur 720 ausgebildet sein. Die Abschnitte der Hauptoberfläche 701 mit den Kontaktwannen 729 können Transistorzellengebieten finalisierter SiC Halbleiterbauelemente entsprechen. Ein weiterer Abschnitt der Hauptoberfläche 701 trennt die Abschnitte mit den Kontaktwannen 729 lateral voneinander. Der weitere Abschnitt kann Randabschlussgebiete der finalisierten Halbleiterbauelemente und einen Sägespurbereich (Englisch: Kerf) umfassen, wobei in den Randabschlussgebieten Strukturen zum lateralen Feldabbau ausgebildet werden können.
  • Gemäß den gezeichneten Ausführungsbeispielen ist die Bodystruktur 720 p leitend und die Driftschichtstruktur 730 n leitend. Gemäß anderen Ausführungsbeispielen kann die Bodystruktur 720 n leitend und die Driftschichtstruktur 730 p leitend sein.
  • Auf der Hauptoberfläche 701 wird durch ein fotolithographisches Verfahren eine Maske 740 ausgebildet. Durch Maskenöffnungen 741 der Maske 740 werden Dotierstoffatome vom Leitfähigkeitstyp der Driftschicht 731 in das Siliziumkarbidsubstrat 700 eingebracht. Das Einbringen der Dotierstoffatome kann ein Ionenstrahl-Implantationsverfahren mit unterschiedlichen Beschleunigungsenergien umfassen.
  • 3B zeigt die Maske 740 mit Maskenöffnungen 741. Die Maske 740 kann eine einzige Schicht aus einem Material oder zwei oder mehr Teilschichten aus unterschiedlichen Materialien aufweisen. Gemäß einer Ausführungsform weist die Maske 740 Kohlenstoff, z.B. Graphit, Siliziumoxid und/oder Siliziumnitrid auf.
  • Die durch die Maskenöffnungen 741 eingebrachten Dotierstoffatome bilden Implantationsgebiete 710, die sich unterhalb der Maskenöffnungen 741 von der Hauptoberfläche 701 aus in die Bodystruktur 720 erstrecken. In den Implantationsgebieten 710 überkompensieren die eingebrachten Dotierstoffatome die Dotierung der Bodystruktur 720 und/oder der Kontaktwannen 729 der 3A. Abschnitte der Kontaktwannen 729, die durch die Maske 740 gegen die Implantation abgeschirmt sind, bilden Bodykontaktgebiete 129. Eine konformale Hilfsschicht 780 wird abgeschieden, beispielsweise durch ein CVD (chemical vapor deposition)-Verfahren.
  • Gemäß 3C bedeckt die Hilfsschicht 780 mit gleichmäßiger oder mindestens annähernd gleichmäßiger Schichtdicke die Maske 740, Abschnitte der Hauptoberfläche 701 in den Maskenöffnungen 741 und Seitenwände der Maske 740. Die Schichtdicke d1 der Hilfsschicht 780 ist kleiner als die halbe Weite w1 (d1 < w1/2) der Maskenöffnungen 741 vor dem Abscheiden der Hilfsschicht 780. Die Hilfsschicht 780 kann Kohlenstoff, Siliziumoxid, Polysilizium, amorphes Silizium und/oder Siliziumnitrid aufweisen. Die Maske 740 und die Hilfsschicht 780 können aus unterschiedlichen Materialien, aus dem gleichen Material oder aus den gleichen Materialien gebildet sein.
  • Bei auf dem Siliziumcarbidsubstrat 707 liegender Hilfsschicht 780 und geeignetem Material für die Hilfsschicht 780 kann eine Wärmebehandlung die in die Implantationsgebiete 710 eingebrachten Dotierstoffatome aktivieren, wobei die Dotierstoffatome an Gitterplätze im Kristallgitter des SiC Kristalls eingebaut und eventuelle Implantationsschäden im Kristallgitter zumindest überwiegend ausgeheilt werden können. Das Aktivieren der Dotierstoffatome kann auch zu einem späteren Zeitpunkt erfolgen.
  • Ein anisotropes Ätzverfahren, beispielsweise ein chemischphysikalisches Trockenätzverfahren, kann Material der ersten Hilfsschicht 780 von oben her abtragen. Das Abtragen der Hilfsschicht 780 wird nach Freilegen der ersten Hauptoberfläche 701 in den Maskenöffnungen 741 und vor dem vollständigen Abtrag des Materials der Hilfsschicht 780 beendet.
  • 3D zeigt aus verbleibenden Abschnitten der Hilfsschicht 780 gebildete Hilfsstrukturen 781 an Seitenwänden der Maskenöffnungen 741. Die Schichtdicke der Hilfsstrukturen 781 kann der Schichtdicke d1 der Hilfsschicht 780 der 3C entsprechen. Die Hilfsstrukturen 781 reduzieren die Weite der Maskenöffnungen 741 symmetrisch zu einer Mittenlängsachse der Maskenöffnungen 741. Eine Weite w3 der Maskenöffnungen 741 nach Ausbilden der Hilfsstrukturen 781 ist beispielsweise um 200nm bis 3000nm oder 400nm bis 1500nm kleiner als die Weite w1 der Maskenöffnungen 741 vor dem Ausbilden der Hilfsstrukturen 781. Jede Maskenöffnung 741 ist auf einen zentralen Abschnitt der jeweiligen Maskenöffnung 741 vor dem Ausbilden der Hilfsstrukturen 781 reduziert.
  • Mit einem anisotropen Ätzverfahren, z.B. einem chemischphysikalischen Trockenätzverfahren, werden Gräben 750 ausgebildet, die sich unterhalb der ersten Maskenöffnungen 741 von einer durch die Hauptoberfläche 701 aufgespannten Ebene aus durch die Implantationsgebiete 710 und die Bodystruktur 720 bis in die Driftschichtstruktur 730 erstrecken können.
  • Durch den Boden der Gräben 750 können Dotierstoffatome vom Leitfähigkeitstyp der Bodystrukturen 720 in die Driftschichtstruktur 730 eingebracht werden, z.B. in die Driftschicht 731. Vor dem Einbringen der Dotierstoffatome durch den Boden der Gräben 750 kann eine erste Opferschicht ausgebildet werden, die mindestens Seitenwände der Gräben 750 bedeckt. Nach dem Einbringen der Dotierstoffatome kann nach Entfernen der ersten Opferschicht oder zusätzlich zur ersten Opferschicht eine zweite Opferschicht ausgebildet werden.
  • Bei aufliegender zweiter Opferschicht kann eine Wärmebehandlung die durch den Boden der Gräben 750 eingebrachten Dotierstoffatome aktivieren, wobei die Dotierstoffatome an Gitterplätze im Kristallgitter des SiC Kristalls eingebaut und eventuelle Implantationsschäden im Kristallgitter ausgeheilt werden können. Die Wärmebehandlung kann bei mindestens 800°C und höchstens 2200°C oder höchstens 1900°C erfolgen. Gleichzeitig mit den durch den Boden der Gräben eingebrachten Dotierstoffatome können auch die Dotierstoffatome in den Implantationsgebieten 710 aktiviert werden.
  • 3E zeigt die Gräben 750 nach dem Entfernen aller zuvor genannten Opferschichten. Die Gräben 750 können vertikale Seitenwände aufweisen, die parallel zu (1-100) Gitterebenen verlaufen. Die Gräben 750 sind unterhalb zentraler Abschnitte der Maskenöffnungen 741 vor dem Ausbilden der Hilfsstrukturen 781 ausgebildet. Die durch den Boden der Gräben 750 eingebrachten und aktivierten Dotierstoffatome bilden Abschirmgebiete 140, die sich jeweils vom Grabenboden aus in die Driftschichtstruktur 730 erstrecken.
  • Die in die Implantationsgebiete 710 (siehe 3D) eingebrachten und aktivierten Dotierstoffatome bilden in der 3E dargestellte Sourcegebiete 110, die sich jeweils von der Hauptoberfläche 701 aus entlang von Seitenwänden der Gräben 750 in das Siliziumcarbidsubstrat 700 erstrecken. Die laterale Weite w2 der Sourcegebiete 110 kann der Schichtdicke der Hilfsstrukturen 781 entsprechen oder kann die Schichtdicke der Hilfsstrukturen 781 durch Unterstrahlung der Maske und/oder Streuung der implantierten Ionen an Substratatomen je nach Höhe der Implantationsenergie in definierter Weise übersteigen. Die laterale Weite w2 der Sourcegebiete 110 lässt sich letztlich über die Schichtdicke d1 der Hilfsschicht 780 (vgl. 3C) präzise einstellen.
  • Abschnitte der Bodystruktur 720 (vgl. 3D) zwischen den Gräben 750 bilden in der 3E dargestellte Bodygebiete 120. Abschnitte der Stromverteilungsschicht 737 (vgl. 3D) zwischen den Gräben 750 bilden in der 3E dargestellte Stromverteilungsgebiete 137.
  • In den Gräben 750 kann ein Felddielektrikum 159 gebildet werden, das in einem unteren Abschnitt der Gräben 750 an den Seitenwänden der Gräben 750 ausgebildet ist. Das Ausbilden des Felddielektrikums 159 kann eine thermische Oxidation und/oder das Abscheiden einer oder mehrerer dielektrischer Schichten umfassen. Im unteren Abschnitt der Gräben 750 kann eine leitfähige Verbindungsstruktur 157 ausgebildet werden. Das Ausbilden der leitfähigen Verbindungsstruktur 157 kann das Abscheiden von hochdotiertem polykristallinem Silizium und/oder das Ausbilden von einer oder mehreren metallischen Schichten umfassen.
  • Auf der Verbindungsstruktur 157 kann ein Trenndielektrikum 156 ausgebildet werden. Das Ausbilden des Trenndielektrikums 156 kann eine thermische Oxidation eines oberen Teils der Verbindungsstruktur 157 und/oder das Abscheiden einer oder mehrerer dielektrischer Schichten umfassen.
  • In einem oberen Abschnitt der Gräben 750 zwischen der Hauptoberfläche 701 und dem Trenndielektrikum 156 kann ein Gatedielektrikum 151 ausgebildet werden. Das Ausbilden des Gatedielektrikums 151 kann eine thermische Oxidation und/oder das Abscheiden einer oder mehrerer dielektrischer Schichten umfassen. In dem oberen Abschnitt der Gräben 750 kann eine leitfähige Gateelektrode 155 ausgebildet werden. Das Ausbilden der leitfähigen Gateelektrode 155 kann das Abscheiden von hochdotiertem polykristallinem Silizium und/oder das Ausbilden einer oder mehrerer metallischen Schichten umfassen. Eine Oberkante der Gateelektrode 155 kann bis unter eine von der Hauptoberfläche 701 aufgespannten Ebene zurückgezogen werden.
  • Eine Zwischenlagendielektrikumsschicht 200 kann abgeschieden werden, die einen Raum zwischen der von der Hauptoberfläche 701 aufgespannten Ebene und der Gateelektrode 155 füllt.
  • 3F zeigt in den Gräben 750 der 3E ausgebildete Gateelektrodenstrukturen 150 mit einer Gateelektrode 155 und einer leitfähigen Verbindungsstruktur 157, die unmittelbar an das unterhalb der Gateelektrodenstruktur 150 ausgebildete Abschirmgebiet 140 angrenzt. Ein Felddielektrikum 159 trennt die leitfähigen Verbindungsstruktur 157 und die Stromverteilungsgebiete 157. Ein Gatedielektrikum 151 trennt die Gateelektrode 155 und die Bodygebiete 120. Ein Trenndielektrikum 156 trennt die Gateelektrode 155 und die leitfähige Verbindungsstruktur 157.
  • Die elektrische Durchbruchfestigkeit des Felddielektrikums 159 ist höher als die des Gatedielektrikums 151. Beispielsweise ist die Schichtdicke th2 des Felddielektrikums 159 größer als die Schichtdicke th1 des Gatedielektrikums 151. Die Zwischenlagendielektrikumsschicht 200 kann eine einzige Schicht aus einem dielektrischen Material oder zwei oder mehr Teilschichten aus unterschiedlichen dielektrischen Materialien aufweisen.
  • Die Maske 740, die Hilfsstrukturen 781 und Abschnitte der Zwischenlagendielektrikumsschicht 200 oberhalb der Hauptoberfläche 701 werden entfernt. Das Entfernen erfolgt insbesondere vor dem Aufbringen einer Vorderseitenmetallisierung 790.
  • Anders als in den 3E und 3F dargestellt, können die Maske 740 und/oder die Hilfsstruktur 781 bereits vor der Herstellung einer Gateelektrodenstruktur und/oder eines Abschirmgebiets 140 zumindest teilweise gedünnt oder vollständig entfernt werden. Das Entfernen kann ein Polierverfahren umfassen, das Abschnitte der Hauptoberfläche 701 zwischen den Gateelektrodenstrukturen 150 freilegt. Eine oder mehrere metallhaltige Schichten werden auf die Hauptoberfläche 701 abgeschieden.
  • Durch Polieren und/oder überätzende Reinigungen können die Materialien des Zwischenlagendielektrikums 210 und die Abschnitte der Hauptoberfläche 701 geringfügig unterschiedlich angegriffen werden. Auf diese Weise kann sich eine Stufe zwischen den Abschnitten der Hauptoberfläche 701 und den Abschnitten der Zwischenlagendielektrikumsschicht 200 ergeben. Eine Oberkante des Zwischenlagendielektrikums 210 kann demnach mit der Hauptoberfläche 701 abschließen oder wenige Nanometer unterhalb der Hauptoberfläche 701 ausgebildet sein. Ein Abstand zwischen der Oberkante des Zwischenlagendielektrikums 210 und einer von der Hauptoberfläche 701 aufgespannten Ebene kann beispielsweise maximal 20 % oder maximal 10 % der Dicke des Zwischenlagedielektrikums 210 entsprechen.
  • Die 3G zeigt eine aus den metallhaltigen Schichten gebildete Vorderseitenmetallisierung 790, die mit einer Bodenfläche abwechselnd auf Abschnitten der Hauptoberfläche 701 und auf Abschnitten eines Zwischenlagendielektrikums 210 aufliegt, wobei das Zwischenlagendielektrikum 210 aus verbleibenden Abschnitten der Zwischenlagendielektrikumsschicht 200 der 3F gebildet ist. Die Vorderseitenmetallisierung 790 und die Sourcegebiete 110 bilden erste ohmsche Kontakte. Die Vorderseitenmetallisierung 790 und die Bodykontaktgebiete 129 bilden zweite ohmsche Kontakte.
  • Die 4A und 4B beziehen sich auf ein Ausführungsbeispiel, das eine selbstjustierte Implantation von Dotierstoffen zur Ausbildung von Bodykontaktgebieten 129 umfasst.
  • In einem Siliziumcarbidsubstrat 700 werden eine Driftschichtstruktur 730 und eine Bodystruktur 720 wie oben beschrieben ausgebildet, wobei die Bodystruktur 720 sich von der Hauptoberfläche 701 aus bis zur Driftschichtstruktur 730 erstreckt. Wie oben beschrieben werden eine Maske 740, Implantationsgebiete 710, Hilfsstrukturen 781 und Gräben 750 ausgebildet. Durch den Boden der Gräben 750 werden Dotierstoffatome vom Dotierungstyp der Bodystruktur 120 in die Driftschichtstruktur 130 implantiert.
  • Das Siliziumcarbidsubstrat 700 der 4A unterscheidet sich von dem Siliziumcarbidsubstrat 700 der 3E mindestens durch das fehlende Bodykontaktgebiet 129. Die Maske 740 und die Hilfsstrukturen 781 sind aus unterschiedlichen Materialien gebildet.
  • Die Maske 740 wird selektiv zu den Hilfsstrukturen 781 entfernt, wobei mindestens ein Abschnitt der Hauptoberfläche 701 zwischen zwei benachbarten Hilfsstrukturen 781 freigelegt wird. Die Dotierstoffatome des Leitfähigkeitstyps der Bodystruktur 120 werden in freiliegende Abschnitte des Siliziumcarbidsubstrats 700 implantiert. Eine Opferschicht kann abgeschieden werden, die freiliegende Abschnitte der Hauptoberfläche 701 bedeckt. Eine Wärmebehandlung kann die implantierten Dotierstoffatome aktivieren, wobei die Opferschicht das Abdampfen von Siliziumatomen weitgehend unterdrücken kann.
  • Die 4B zeigt eine aus den Hilfsstrukturen 781 gebildete Komplementärmaske 760. Die Komplementärmaske 760 bedeckt vollständig einen Abschnitt der Hauptoberfläche 701, durch den Dotierstoffatome zur Ausbildung der Sourcegebiete 110 eingebracht wurden. Komplementärmaskenöffnungen 761 in der Komplementärmaske 760 legen solche Abschnitte der Hauptoberfläche 701 vollständig frei, die beim Einbringen von Dotierstoffatomen zur Ausbildung von Sourcegebieten 110 abgedeckt sind.
  • Die in die Implantationsgebiete 710 der 4A eingebrachten und aktivierten Dotierstoffatome bilden Sourcegebiete 110. Die durch die Komplementärmaskenöffnungen 761 durch Abschnitte der Hauptoberfläche 701 eingebrachten und aktivierten Dotierstoffatome bilden Bodykontaktgebiete 129.
  • Die Lage der Bodykontaktgebiete 129 und der Sourcegebiete 110 relativ zueinander wird durch den gleichen Lithographieprozess festgelegt. Die Bodykontaktgebiete 129 und die Sourcegebiete 110 sind selbstjustiert zueinander ausgebildet. Weder die Ausbildung der Bodykontaktgebiete 129 noch die Ausbildung der Sourcegebiete 110 erfordert das Überkompensieren einer hohen Gegendotierung. Die Sourcegebiete 110 und die Bodykontaktgebiete 129 können einen geringen ohmschen Widerstand aufweisen und/oder verlustarme ohmsche Kontakte mit einer Lastelektrode bilden.
  • Beim Einbringen der Dotierstoffe durch die Komplementärmaskenöffnungen 761 kann der Boden der Gräben 750 abgedeckt sein. Alternativ dazu können beim Einbringen der Dotierstoffe durch die Komplementärmaskenöffnungen 761 die Dotierstoffe auch durch den Boden der Gräben 750 eingebracht werden und entlang des Bodens der Gräben 750 die Dotierstoffkonzentration erhöhen. Die durch den Boden der Gräben 750 eingebrachten und aktivierten Dotierstoffatome bilden Abschirmgebiete 140, die sich jeweils vom Boden der Gräben 750 aus in die Driftschichtstruktur 730 erstrecken. Die im Rahmen der Implantation zur Ausbildung der Bodykontaktgebiete 129 zusätzlich eingebrachten Dotierstoffatome können zur Ausbildung eines Abschirmkontaktgebiets 149 beitragen, das direkt an den Grabenboden angrenzt und eine höhere Dotierstoffkonzentration aufweist als das Abschirmgebiet 140. Das Abschirmkontaktgebiet 149 kann den Abfluss von Ladungsträgern aus dem Abschirmgebiet 140 zu einer Lastelektrode verbessern.
  • Während des Einbringens der Dotierstoffe mittels Ionenimplantation kann an den Wänden der Gräben 750 eine Hilfsschicht vorhanden sein, welche das Eindringen von Dotierstoffen in die Seitenwände der Gräben 750 verhindert oder zumindest deutlich reduziert. Diese Hilfsschicht ist in den 4A bzw. 4B nicht dargestellt.
  • Die 5A-5F zeigen ein Ausführungsbeispiel, bei dem Dotierstoffatome zur Ausbildung von Sourcegebieten nach dem Ausbilden von Gräben für Gateelektrodenstrukturen eingebracht werden.
  • Die 5A zeigt ein Siliziumcarbidsubstrat 700, das auf einem hexagonalen SiC Kristalltyp, z.B. 4H-SiC beruht und dessen <0001> Gitterrichtung um eine Winkelabweichung α gegen die Oberflächennormale 704 auf die Hauptoberfläche 701 gekippt ist.
  • Die Querschnittsebenen der 5A-5F sind so gewählt, dass die <0001> Gitterrichtung in der Querschnittsebene um die Winkelabweichung α gegen die Oberflächennormale 704 gekippt ist. Die <11-20> Gitterrichtung ist in der Querschnittsebene um die Winkelabweichung α gegen die Hauptoberfläche 701 gekippt. Die <1-100> Gitterrichtung verläuft orthogonal zur Querschnittsebene und parallel zur Hautoberfläche 701. Zu weiteren Eigenschaften des Siliziumcarbidsubstrats 700 wird auf die Beschreibung zu den 2A und 3A Bezug genommen.
  • Auf der Hauptoberfläche 701 wird eine Maske 740 mit Maskenöffnungen 741 ausgebildet. Ein gerichteter, chemischphysikalischer Trockenätzprozess, z.B. Ionenstrahlätzen, überträgt die Struktur der Maske 740 maßhaltig in das Siliziumcarbidsubstrat 700, wobei unterhalb der Maskenöffnungen 741 im Siliziumcarbidsubstrat 700 Gräben 750 ausgebildet werden. Durch den Boden der Gräben 750 werden Dotierstoffatome vom Leitfähigkeitstyp der Bodystruktur 720 eingebracht.
  • Wie in 5B dargestellt, kann beim Einbringen der Dotierstoffe durch den Grabenboden eine Opferschicht 261 Boden und Seitenwände der Gräben 750 bedecken, wie es im linken Graben 750 dargestellt ist. Gemäß einem anderen Ausführungsbeispiel kann die Opferschicht 261 lediglich an Seitenwänden der Gräben 750 ausgebildet sein, so dass am Grabenboden das Siliziumcarbidsubstrat 700 freiliegt, wie es im rechten Graben 750 dargestellt ist.
  • Die Seitenwände der Gräben 750 können zur Vertikalen gekippt sein, so dass mindestens eine Seitenwand parallel zu (11-20) Gitterebenen ausgerichtet ist. In den Gräben 750 werden Gateelektrodenstrukturen 150 ausgebildet. Einzelheiten der Gateelektrodenstrukturen 150 und deren Herstellung sind oben mit Bezug auf 3F beschrieben.
  • 5C zeigt in den Gräben 750 ausgebildete Gateelektrodenstrukturen 150 mit leitfähiger Verbindungsstruktur 157, Felddielektrikum 159, Trenndielektrikum 156, Gatedielektrikum 151 und Gateelektrode 155. Die Ausbildung der Gateelektrodenstrukturen 150 kann Teilprozesse umfassen, die dazu führen, dass die Seitenwände der Maskenöffnungen 741 sich in lateraler Richtung von den Seitenwänden der Gateelektrodenstrukturen 150 entfernen.
  • Die Ausbildung der Gateelektrode 155 umfasst ein Rückbilden eines Gateelektrodenmaterials bis unter die Hauptoberfläche 701. Ein Abstand d2 zwischen einer durch die Hauptoberfläche 701 aufgespannten Ebene und einer Oberkante der Gateelektrode 155 beträgt beispielsweise mindestens die Dicke th1 des Gatedielektrikums 151 oder mindestens das Doppelte der Dicke th1 des Gatedielektrikums 151. Beispielsweise beträgt der Abstand d2 mindestens 10 nm und höchstens 500 nm oder mindestens 30 nm und höchstens 300 nm.
  • Durch die Maskenöffnungen 741 werden Dotierstoffatome zur Ausbildung von Sourcegebieten in das Siliziumcarbidsubstrat 700 eingebracht. Die Gateelektrode 155 begrenzt eine vertikale Ausdehnung eines durch die Dotierstoffatome eingebrachten Implantationsgebiets 110. Die Maske 740 begrenzt eine laterale Ausdehnung des Implantationsgebiets 110.
  • Bei zumindest einigen der hier beschriebenen Ausführungsbeispielen kann das Einbringen der Dotierstoffe eine Implantation mit einem Ionenstrahl umfassen, der mit der Oberflächennormale 704 einen Winkel β ungleich 0° einschließt. Mit anderen Worten: der Ionenstrahl 105 kann gegen die Oberflächennormale 704 geneigt sein. Beispielsweise beträgt ein Betrag des Winkels β wenigstens 8°. Alternativ kann der Betrag des Winkels β weniger als 8° betragen. Typischerweise beträgt der Betrag des Winkels β wenigstens 8° und höchstens 70°, insbesondere wenigstens 20° und höchstens 50°.
  • Es ist beispielsweise möglich, dass in einem ersten Schritt zumindest ein erstes Implantationsgebiet und/oder ein erster Teil der Implantationsgebiete mit einem ersten Ionenstrahl 105 implantiert wird und in einem zweiten Schritt zumindest ein zweites Implantationsgebiet und/oder ein zweiter Teil der Implantationsgebiete mit einem zweiten Ionenstrahl 105 implantiert wird. Das erste Implantationsgebiet und das zweite Implantationsgebiet können an gegenüberliegenden Seitenwänden des Grabens ausgebildet sein. Beispielsweise schließt der erste Ionenstrahl 105 in der Querschnittsebene einen positiven Winkel +β mit der Oberflächennormale 704 ein und der zweite Ionenstrahl 105 schließt in der Querschnittsebene einen negativen Winkel -β mit der Oberflächennormale 704 ein, oder umgekehrt. Der erste und der zweite Ionenstrahl unterscheiden sich beispielsweise lediglich darin, dass sie jeweils einen anderen Winkel mit der Oberflächennormale 704 einschließen. Es ist alternativ möglich, dass bei dem ersten Ionenstrahl und dem zweiten Ionenstrahl unterschiedliche Implantationsenergien und/oder Implantationsdosen zum Einsatz kommen. Beispielsweise kann das erste Implantationsgebiet eine andere Dotierstoffkonzentration und/oder eine andere Größe aufweisen als das zweite Implantationsgebiet.
  • Jedes Implantationsgebiet kann aus einer Mehrzahl von Implantationen hervorgehen, wobei vor jeder Implantation die Maskenöffnungen 741 vergrößert oder verkleinert werden können. Gemäß einer Ausführungsform umfasst das Einbringen der Dotierstoffe mindestens eine Implantation mit einem Ionenstrahl 105 der um einen Winkel zwischen 8° und 70° oder zwischen 20° und 50° gegen die Oberflächennormale 704 geneigt ist.
  • Gemäß dem in 5D dargestellten Ausführungsbeispiel kann das Einbringen von Dotierstoffatomen zur Ausbildung von Sourcegebieten zwei symmetrische Implantationen umfassen, deren Ionenstrahlen 105 in der Querschnittsebene unter einem positiven Winkel +β und unter einem negativen Winkel -β zur Oberflächennormalen 704 auf der Hauptoberfläche 701 auftreffen. Der Betrag des Winkels β liegt beispielsweise zwischen 8° und 70° oder zwischen 20° und 50.
  • Die implantierten Dotierstoffatome bilden im Siliziumsubstrat 700 Implantationsgebiete 710, deren vertikale Ausdehnung vom Abstand d2 und deren laterale Ausdehnung von einem Abstand zwischen den Seitenwänden der Gateelektrodenstrukturen 150 und den Seitenwänden der Maskenöffnung 741 abhängt.
  • Wie in 5E gezeigt, kann nach Einbringen der Dotierstoffatome zur Ausbildung von Sourcegebieten eine Zwischenlagendielektrikumsschicht 200 wie mit Bezug auf 3F beschrieben ausgebildet und die Dotierstoffatome aktiviert werden, wobei aus den Implantationsgebieten 710 der 5D Sourcegebiete 110 hervorgehen. Das Verfahren kann wie mit Bezug auf 3G beschrieben fortgesetzt werden.
  • Die 5F zeigt ein Halbleiterbauelement 500, das beispielsweise aus dem Verfahren der 5A-5E hervorgehen kann und einen SiC Halbleiterkörper 100 aufweisen kann, der aus einem Teil des Siliziumcarbidsubstrats 700 der 5E gebildet ist. Eine erste Lastelektrode 310 liegt abwechselnd auf Abschnitten einer ersten Oberfläche 101 des SiC Halbleiterkörpers 100 und auf Abschnitten eines Zwischenlagendielektrikums 210 wie mit Bezug auf 3G beschrieben auf. Eine Oberkante des Zwischenlagendielektrikums 210 kann in der Ebene liegen, die von der ersten Oberfläche 701 aufgespannt wird, oder kann um wenige Nanometer gegenüber der ersten Oberfläche 701 zurückgebildet sein.
  • Die 6 bis 8 illustrieren Ausführungsbeispiele für den in 5D beschriebenen Implantationsprozess.
  • In 6 liegt zum Zeitpunkt der Implantation eine Implantationshilfsschicht 269 auf der Gateelektrode 155 auf. Mit zunehmender Dicke der Implantationshilfsschicht 269 reduziert sich die Eindringtiefe der Ionen. Über die Dicke der Implantationshilfsschicht 269 kann die laterale Weite der Implantationsgebiete 710 unabhängig von einer Mindestbeschleunigungsenergie der Ionen eingestellt werden. Die Implantationshilfsschicht 269 kann einen Opferschicht sein, die nach der Implantation wieder entfernt wird, kann die Zwischenlagendielektrikumsschicht 200 nach 5E bilden, oder kann eine Teilschicht der Zwischenlagendielektrikumsschicht 200 nach 5E bilden.
  • In 7 sind die Seitenwände der Maskenöffnungen 741 zum Zeitpunkt der Implantation um einen Abstand r1 von den Seitenwänden der Gateelektrodenstrukturen 150 zurückgezogen. Der Abstand r1 kann allein ein Nebeneffekt des Ausbildens der Gateelektrodenstrukturen 150 sein oder durch einen zusätzlichen isotropen Rückätzprozess eingestellt werden.
  • In 8 sind zum Zeitpunkt der Implantation entlang der Seitenwände der Maskenöffnungen 741 Hilfsspacerstrukturen 783 mit einer Dicke r2 ausgebildet. Die Dicke r2 kann so gewählt sein, dass die Hilfsspacerstrukturen 783 eine in 7 beschriebene zeitweise Vergrößerung der Maskenöffnung 741 mindestens teilweise kompensieren, gerade vollständig kompensieren oder überkompensieren. Nach einem Ausführungsbeispiel kann die Implantation nur einseitig ausgeführt werden, so dass entlang einer Seitenwand, beispielsweise die Seitenwand mit niedriger Ladungsträgerbeweglichkeit, kein Implantationsgebiet 710 und letztlich kein Sourcegebiet 110 ausgebildet wird. Die besagte Seitenwand ist dann frei von einem Sourcegebiet 110. Beispielsweise ist die besagte Seitenwand im Bereich der Gateelektrodenstruktur 150 und/oder im Bereich der Gateelektrode 15r5 vollständig von dem Bodygebiet 120 bedeckt.
  • 9A bis 9D zeigen ein Halbleiterbauelement 500, das zum Beispiel aus einem anhand der 1, 2A-2B, 3A-3G, 4A-4B, 5A-5F und 6-8 beschriebenen Verfahren hervorgegangen sein kann.
  • Das Halbleiterbauelement 500 weist einen SiC Halbleiterkörper 100 auf. Gemäß anderen Ausführungsformen kann ein Halbleiterkörper aus einem anderen Halbleitermaterial mit weiter Bandlücke gebildet sein. Das Halbleiterbauelement 500 kann ein IGFET, ein IGBT oder eine MCD (MOS controlled diode) sein. Das Halbleitermaterial kann z.B. kristallines Siliziumcarbid mit einem hexagonalen Kristallgitter sein, beispielsweise 2H-SiC, 6H-SiC oder 4H-SiC.
  • Eine ersten Oberfläche 101 auf einer Vorderseite des SiC Halbleiterkörpers 100 kann koplanar mit einer Hauptgitterebene des SiC Kristalls sein, wobei die erste Oberfläche 101 planar ist. Nach einer anderen Ausführungsform ist die Orientierung der ersten Oberfläche 101 gegenüber einer Hauptgitterebene um eine Winkelabweichung α geneigt, wobei ein Absolutwert der Winkelabweichung mindestens 2° und höchstens 8°, beispielsweise etwa 4° betragen kann. Die erste Oberfläche 101 kann dann planar sein oder gerippt. Im Falle einer gerippten ersten Oberfläche 101 kann die erste Oberfläche 101 parallele erste Oberflächenabschnitte und parallele zweite Oberflächenabschnitte aufweisen. Die ersten Oberflächenabschnitte sind gegeneinander versetzt und um die Winkelabweichung α gegen eine horizontale Mittelebene geneigt. Die zweiten Oberflächenabschnitte verlaufen schräg zu den ersten Oberflächenabschnitten und verbinden die ersten Oberflächenabschnitte, so dass eine Querschnittslinie der ersten Oberfläche eine Sägezahnlinie bildet.
  • Richtungen parallel zur planaren ersten Oberfläche 101 oder zu einer Mittelebene einer gerippten ersten Oberfläche 101 sind horizontale und laterale Richtungen. Eine Normale 104 auf eine planare erste Oberfläche 101 oder auf die Mittelebene einer gerippten ersten Oberfläche 101 definiert eine vertikale Richtung. Die <0001> Gitterrichtung ist in einer Ebene orthogonal zur Querschnittsebene der 9B um die Winkelabweichung α geneigt. Die <1-100> Gitterrichtung verläuft in der Querschnittsebene und parallel zur ersten Oberfläche 101.
  • Auf der Rückseite des SiC Halbleiterkörpers 100 erstreckt sich eine zweite Oberfläche 102 parallel zur ersten Oberfläche 101. Ein Abstand zwischen der ersten Oberfläche 101 auf der Vorderseite und der zweiten Oberfläche auf der Rückseite korreliert mit der nominalen Spannungsfestigkeit des Halbleiterbauelements 500. Eine Gesamtdicke des SiC Halbleiterkörpers 100 zwischen der ersten und der zweiten Oberfläche 101, 102 kann im Bereich mehrerer hundert nm bis mehrerer hundert µm liegen.
  • Auf der Vorderseite sind entlang der ersten Oberfläche 101 Transistorzellen TC ausgebildet. Zwischen den Transistorzellen TC und der zweiten Oberfläche 102 ist eine Driftstruktur 130 ausgebildet. Die Driftstruktur 130 kann einen stark dotierten Basisabschnitt 139 und eine schwach dotierte Driftzone 131 aufweisen. Der Basisabschnitt 139 grenzt direkt an die zweite Oberfläche 102 an. Die Driftzone 131 ist zwischen den Transistorzellen TC und dem Basisabschnitt 139 ausgebildet. Entlang der zweiten Oberfläche 102 ist die Dotierstoffkonzentration im Basisabschnitt 139 ausreichend hoch, um einen ohmschen Kontakt mit einem Metall zu bilden.
  • Ist das Halbleiterbauelement 500 ein IGFET oder eine MCD, weisen Basisabschnitt 139 und Driftzone 131 den gleichen Leitfähigkeitstyp auf. Ist das Halbleiterbauelement 500 ein rückwärts sperrender IGBT, weisen Basisabschnitt 139 und Driftzone 131 komplementäre Leitfähigkeitstypen auf. Ist das Halbleiterbauelement 500 ein rückwärts leitender IGBT, kann der Basisabschnitt 139 Zonen beider Leitfähigkeitstypen umfassen, die sich jeweils von der Driftzone 131 zur zweiten Oberfläche 102 erstrecken.
  • Die Driftzone 131 kann in einer Epitaxieschicht ausgebildet sein. Eine mittlere Dotierstoffkonzentration in der Driftzone 131 kann in einem Bereich von 1E15 cm-3 bis 5E16 cm-3 liegen. Die Driftstruktur kann weitere dotierte Gebiete, beispielsweise Feldstoppzonen, Barrierezonen vom Leitfähigkeitstyp der Driftzone 131 und/oder gegendotierte Gebiete aufweisen.
  • Im gezeichneten Ausführungsbeispiel weist die Driftstruktur 130 Stromverteilungsgebiete 137 auf, die direkt an die Driftzone 131 angrenzen und zwischen der Driftzone 131 und der ersten Oberfläche 101 ausgebildet sind. Eine mittlere Dotierstoffkonzentration in den Stromverteilungsgebieten 137 beträgt mindestens 150% einer mittleren Dotierstoffkonzentration in der Driftzone 131 oder ist beispielsweise mindestens doppelt so hoch wie in der Driftzone 131. Die Driftstruktur 130 kann jedoch auch frei von Stromverteilungsgebieten 137 sein. In diesem Fall ist es möglich, dass die Driftzone 131 direkt an die Bodygebiete 120 angrenzt.
  • Die Driftzone 131 kann unmittelbar an den Basisabschnitt 139 oder an eine Bufferschicht angrenzen, wobei die Bufferschicht und die Driftzone 131 einen unipolaren Übergang bilden. Eine vertikale Ausdehnung der Bufferschicht kann etwa 1 µm betragen. Eine mittlere Dotierstoffkonzentration in der Bufferschicht kann in einem Bereich von 3E17 cm-3 bis 1E18 cm-3 liegen. Die Bufferschicht kann mechanische Spannungen im Halbleiterkörper 100 reduzieren, dazu beitragen, die Defektdichte im Halbleiterkörper zu reduzieren und/oder kann zum Ausbilden eines gewünschten elektrischen Feldverlaufs in der Driftstruktur 130 beitragen.
  • Die Transistorzellen TC sind entlang von Gateelektrodenstrukturen 150 ausgebildet, die sich von der ersten Oberfläche 101 aus in den SiC Halbleiterkörper 100 und in die Driftstruktur 130 erstrecken. Abschnitte des SiC Halbleiterkörpers 100 zwischen benachbarten Gateelektrodenstrukturen 150 bilden Halbleitermesen 170.
  • Eine Längsausdehnung der Gateelektrodenstrukturen 150 entlang einer ersten horizontalen Richtung senkrecht zur Querschnittsebene der 9B ist größer als eine Weite der Gateelektrodenstrukturen 150 entlang einer zweiten horizontalen Richtung in der Querschnittsebene der 9B. Die Gateelektrodenstrukturen 150 können zum Beispiel als lange Streifen ausgebildet sein, die sich von einer Seite eines Transistorzellengebietes zur gegenüberliegenden Seite erstrecken, wobei die Länge der Gateelektrodenstrukturen 150 bis zu mehreren hundert µm oder mehreren mm betragen kann.
  • Die Gateelektrodenstrukturen 150 können jeweils in gleichen Abständen zueinander ausgebildet sein, wobei ein Mitte-zu-Mitte Abstand benachbarter Gateelektrodenstrukturen 150 in einem Bereich von 0,4 µm bis 20 µm, beispielsweise von 1 µm bis 5 µm liegen kann.
  • Eine vertikale Ausdehnung der Gateelektrodenstrukturen 150 kann in einem Bereich von 300 nm bis 5 µm liegen, beispielsweise in einem Bereich von 500 nm bis 2 µm.
  • Beim gezeichneten Ausführungsbeispiel sind die Seitenwände an den Längsseiten der Gateelektrodenstrukturen 150 vertikal zur ersten Oberfläche 101 ausgerichtet. Gemäß anderen Ausführungsformen mit einer anderen Orientierung der Längsachse der Gateelektrodenstrukturen 150 zu den Kristallachsen können die Seitenwände so zur Vertikalen geneigt sein, dass ein Winkel zwischen einer der Seitenwände und der Normalen 104 gleich der Winkelabweichung α ist oder von dieser um nicht mehr als ± 1° abweicht, wobei mindestens eine Längsseitenwand der Gateelektrodenstrukturen 150 in einer Hauptgitterebene mit hoher Ladungsträgerbeweglichkeit liegt. Generell kann mindestens eine Längsseitenwand der Gateelektrodenstrukturen 150 in einer der Gitterebenen (11-20), (-1-120), (1-100) und/oder (-1100) liegen.
  • In einem Halbleitermesa 170 können entlang der Seitenwände der benachbarten Gateelektrodenstrukturen 150 Sourcegebiete 110 ausgebildet sein, die sich von der ersten Oberfläche 101 aus in den Halbleiterkörper 100 erstrecken. In jedem Halbleitermesa 170 ist ein Bodygebiet 120 ausgebildet, das die Sourcegebiete 110 von einem mindestens teilweise im Halbleitermesa 170 ausgebildeten Stromverteilungsgebiet 137 trennt. Das Bodygebiet 120 kann jeweils an beide benachbarte Gateelektrodenstrukturen 150 angrenzen.
  • Die Bodygebiete 120 und die Stromverteilungsgebiete 137 bilden erste pn-Übergänge pn1. Die Bodygebiete 120 und die Sourcegebiete 110 bilden zweite pn-Übergänge pn2. Die Sourcegebiete 110 bilden erste ohmsche Kontakte mit einer ersten Lastelektrode 310 auf der Vorderseite des SiC Halbleiterkörpers 100. Die Bodygebiete 120 können Bodykontaktgebiete 129 umfassen, die zwischen den Sourcegebieten 110 eines Halbleitermesas 170 sich von der ersten Oberfläche 101 aus in den SiC Halbleiterkörper 100 erstrecken.
  • Entlang dem Boden der Gateelektrodenstrukturen 150 können Abschirmgebiete 140 ausgebildet sein, die unmittelbar an dem Boden der Gateelektrodenstrukturen 150 angrenzen. Die Abschirmgebiete 140 bilden dritte pn-Übergänge pn3 mit der Driftstruktur 130, beispielsweise mit der Driftzone 131. Die Abschirmgebiete 140 können vollständig innerhalb einer vertikalen Projektion der Gateelektrodenstrukturen 150 liegen oder können sich lateral über die Seitenwände der Gateelektrodenstrukturen 150 hinaus erstrecken. Eine mittlere Dotierstoffkonzentration in den Abschirmgebieten 140 kann in einem Bereich von 1E17 cm-3 bis 2E19 cm-3 liegen, beispielsweise in einem Bereich von 8E17 cm-3 bis 8E18 cm-3.
  • Die Gateelektrodenstrukturen 150 weisen eine leitfähige Gateelektrode 155 auf. Die Gateelektrode 155 kann zum Beispiel stark dotiertes polykristallines Silizium und/oder eine metallhaltige Schicht aufweisen. Die Gateelektrode 155 kann mit einer Gatemetallisierung verbunden sein, wobei die Gatemetallisierung einen Gateanschluss ausbilden kann oder mit einem Gateanschluss verbunden sein kann.
  • Ein Gatedielektrikum 151 trennt die Gateelektrode 155 von den Bodygebieten 120. Das Gatedielektrikum 151 kann ein Halbleiterdielektrikum aufweisen oder daraus bestehen. Das Halbleiterdielektrikum kann beispielsweise thermisch gewachsenes oder abgeschiedenes Halbleiteroxid sein, beispielsweise ein Siliziumoxid, ein Halbleiternitrid, beispielsweise abgeschiedenes oder thermisch gebildetes Siliziumnitrid und/oder ein Halbleiteroxinitrid, beispielsweise ein Siliziumoxinitrid. Das Gatedielektrikum 151 kann auch aus einem anderen abgeschiedenen dielektrischen Material oder aus einer beliebigen Kombination der genannten Materialien. Gemäß einer Ausführungsform weist das Gatedielektrikum 151 ein Siliziumoxid auf, das nach Abscheidung verdichtet und/oder teilweise nitridiert wird. Materialien und Dicke th1 des Gatedielektrikums 151 können so gewählt sein, dass sich als Schwellenspannung für die Transistorzellen TC eine Spannung in einem Bereich von 1 bis 8V einstellt.
  • Die Gateelektrodenstrukturen 150 weisen ferner eine leitfähige Verbindungsstruktur 157 auf, die einen niederohmigen elektrischen Kontakt mit den Abschirmgebieten 140 bildet. Die leitfähige Verbindungsstruktur 157 kann beispielsweise stark dotiertes polykristallines Silizium und/oder eine metallhaltige Schicht, z.B. ein Silizid aufweisen. Die Verbindungsstruktur 157 ist mit einem Potential oder Netzwerkknoten verbunden, dessen elektrisches Potential im Betrieb des Bauelements vom Potential des Gateanschluss und vom Potential am zweiten Lastanschluss L2 verschieden ist. Beispielsweise ist die Verbindungsstruktur 157 mit dem ersten Lastanschluss L1, mit einem Hilfsanschluss des Halbleiterbauelements 500 oder mit einem internen Netzwerkknoten verbunden.
  • Ein Trenndielektrikum 156 trennt Gateelektrode 155 und Verbindungsstruktur 157. Ein Felddielektrikum 159 trennt die Verbindungsstruktur 157 in lateraler Richtung von der Driftstruktur 130. Das Felddielektrikum 159 kann entlang der Seitenwände der Gateelektrodenstrukturen 150 ausgebildet sein. Eine Schichtdicke th2 des Felddielektrikums 159 kann größer sein als eine Schichtdicke th1 des Gatedielektrikums 151. Beispielsweise beträgt die Schichtdicke th2 des Felddielektrikums 159 mindestens 120%, beispielsweise mindestens 150% der Schichtdicke th1 des Gatedielektrikums 151. Das Trenndielektrikum 156 und das Felddielektrikum 159 können die gleiche Konfiguration aufweisen und aus den gleichen Materialien oder aus unterschiedlichen Materialien gebildet sein. Beispielsweise können das Trenndielektrikum 156 und/oder das Felddielektrikum 159 abgeschiedenes Siliziumoxid, thermisch gebildetes Siliziumoxid, Siliziumnitrid, Siliziumoxinitrid und/oder ein anderes abgeschiedenes dielektrisches Material aufweisen.
  • Zwischen einer von der ersten Oberfläche 101 aufgespannten Ebene und der Gateelektrode 155 ist ein Zwischenlagendielektrikum 210 ausgebildet. Eine Schichtdicke th3 des Zwischenlagendielektrikums 210 beträgt beispielsweise mindestens 25 nm, oder mindestens 50 nm oder mindestens 200nm.
  • Die Sourcegebiete 110 und eine Lastelektrode 310 auf der Vorderseite des SiC Halbleiterkörpers 100 formen erste ohmsche Kontakte entlang der ersten Oberfläche 101 des SiC Halbleiterkörpers 100. Die Bodykontaktgebiete 129 und die Lastelektrode 310 bilden zweite ohmsche Kontakte. Der Basisabschnitt 139 und eine zweite Lastelektrode 320 auf der Rückseite des SiC Halbleiterkörpers 100 bilden einen ohmschen Kontakt entlang der zweiten Oberfläche 102.
  • Die Lastelektrode 310 weist eine Bodenfläche 312 auf, die abwechselnd auf Abschnitten der ersten Oberfläche 101 und auf Abschnitten des Zwischenlagendielektrikums 210 aufliegt.
  • Die erste Lastelektrode 310 kann einen ersten Lastanschluss L1 ausbilden oder mit einem ersten Lastanschluss L1 elektrisch verbunden sein. Der erste Lastanschluss L1 kann der Anodenanschluss einer MCD, der Sourceanschluss eines IGFETs oder der Emitteranschluss eines IGBTs sein. Die zweite Lastelektrode 320 kann einen zweiten Lastanschluss L2 ausbilden oder mit einem zweiten Lastanschluss L2 elektrisch verbunden sein. Der zweite Lastanschluss L2 kann den Kathodenanschluss einer MCD, den Drainanschluss eines IGFETs oder den Kollektoranschluss eines IGBTs bilden.
  • Im Sperrzustand des Halbleiterbauelements 500 können Verarmungszonen, die sich lateral von den dritten pn-Übergängen pn3 aus in die Stromverteilungsgebiete 137 ausdehnen das Gatedielektrikum 151 gegen das hohe Potential der zweiten Lastelektrode 320 abschirmen, so dass die elektrische Feldstärke im Gatedielektrikum 151 3.5 MV/cm oder 3 MV/cm nicht überschreitet.
  • Im Falle eines Avalanche-Durchbruchs führt die leitfähige Verbindungsstruktur 157 Ladungsträger, beispielsweise Löcher aus einer n-dotierten Driftzone 131, die den dritten pn-Übergang passieren, mit hoher Effektivität zur ersten Lastelektrode 310 ab. Der Avalanche-Strom wird an den Bodygebieten 120 vorbei geleitet und kann nicht zum Aufsteuern eines parasitären Bipolartransistors beitragen, der aus den Sourcegebieten 110, den Bodygebieten 120 und der Driftstruktur 130 gebildet wird.
  • 9C und 9D zeigen jeweils eine Draufsicht auf Endabschnitte 169 zweier Gateelektrodenstrukturen 150. Im Endabschnitt 169 ist jeweils die Verbindungsstruktur 157 an die erste Oberfläche 101 gezogen. Eine erste Öffnung 221 im Zwischenlagendielektrikum 210 legt die Gateelektrode 155 frei. Eine zweite Öffnung 222 im Zwischenlagendielektrikum 210 legt die Verbindungsstruktur 157 frei. Durch die Öffnung 221, 222 erstrecken sich Kontakte (nicht gezeichnet) von der ersten Lastelektrode 310 der 9B aus bis zur Verbindungsstruktur 157 und/oder bis zur Gateelektrode 155. Eine Mesaweite mw ist kleiner als eine Grabenweite mg.
  • Wie in 9D gezeigt, können die Gateelektrodenstrukturen 150 in einem Mittelabschnitt 168 eine erste Weite ww1 und in einem Endabschnitt 169 eine zweiten Weite ww2 aufweisen, wobei die zweite Weite ww2 größer ist als die erste Weite ww1, wobei auch bei sehr kleiner erster Weite ww1 die Kontaktierung von Gateelektrode 155 und der Verbindungsstruktur 157 lithographisch entspannt ist.
  • Die 10A-10G betreffen ein Ausführungsbeispiel mit Gateelektrodenstrukturen, deren einzige leitfähige Struktur eine Gateelektrode bildet.
  • Auf der Hauptoberfläche 701 eines Siliziumcarbidsubstrats 700 mit einer Driftschichtstruktur 730 und einer Bodystruktur 720 wie oben beschrieben wird eine Komplementärmaske 760 mit Komplementärmaskenöffnungen 761 ausgebildet.
  • 10A zeigt die Komplementärmaske 760 auf der Hauptoberfläche 701 des Siliziumcarbidsubstrats 700. Die Komplementärmaske 760 kann eine Schicht aus einem Material oder zwei oder mehr Teilschichten aus unterschiedlichen Materialien aufweisen. Gemäß einer Ausführungsform weist die Komplementärmaske 760 Siliziumoxid, Siliziumnitrid, und/oder Kohlenstoff, z.B. Graphit auf. Durch die Komplementärmaskenöffnungen 761 werden Dotierstoffatome implantiert. Die Implantation kann mehrere Teilimplantationen bei unterschiedlichen Beschleunigungsenergien umfassen. Die Dotierstoffatome können von einem Leitfähigkeitstyp entsprechend dem Leitfähigkeitstyp der Bodystruktur 720 sein.
  • 10B zeigt Implantationsstrukturen 240 in Abschnitten des Siliziumcarbidsubstrats 700 in einer vertikalen Projektion der Komplementärmaskenöffnungen 761. Jede Implantationsstruktur 240 kann ein erstes Teilgebiet 241 und ein zweites Teilgebiet 242 aufweisen. Das erste Teilgebiet 241 kann an die Hauptoberfläche 701 anschließen. Das zweite Teilgebiet 742 kann von der Bodyschicht 720 ausgehend tiefer in das Siliziumcarbidsubstrat 700 reichen.
  • Ein Hilfsmaterial 743, das sich mit hoher Selektivität gegen die Komplementärmaske 760 ätzen lässt, wird abgeschieden, wobei das Hilfsmaterial die Komplementärmaskenöffnungen 761 füllt. Außerhalb der Komplementärmaskenöffnungen 761 abgeschiedenes Hilfsmaterial 243 kann entfernt werden. Das Entfernen des außerhalb der Komplementärmaskenöffnungen 761 abgeschiedenen Hilfsmaterials kann beispielsweise ein chemischmechanisches Polieren umfassen.
  • 10C zeigt das Hilfsmaterial 743, das die Komplementärmaskenöffnungen 761 füllt. Die Komplementärmaske 760 wird selektiv zum Hilfsmaterial 743 entfernt. Durch die entstehenden Öffnungen werden Dotierstoffe vom Leitfähigkeitstyp der Driftschichtstruktur 730 eingebracht.
  • 10D zeigt eine aus dem Hilfsmaterial 743 der 3C gebildete Maske 740 mit Maskenöffnungen 741. Die durch die Maskenöffnungen 741 eingebrachten Dotierstoffatome bilden unterhalb der der Maskenöffnungen 741 Implantationsgebiete 710, die an die Hauptoberfläche 701 angrenzen und jeweils zwischen zwei benachbarten ersten Teilgebieten 241 ausgebildet sind.
  • Eine Hilfsschicht 780 wird abgeschieden, deren Schichtdicke d1 kleiner ist als die Hälfte der Weite w1 der ursprünglichen Maskenöffnungen 741. Eine Wärmebehandlung kann die implantierten Dotierstoffe aktivieren und/oder Kristallfehler im Siliziumcarbidkristall ausgeheilen. Die aufliegende Hilfsschicht 780 kann dabei das Ausdampfen von Silizium aus dem Siliziumcarbidsubstrat 700 weitgehend unterdrücken.
  • 10E zeigt die Hilfsschicht 780, die die Maskenöffnungen 741 auskleidet und die Maske 740 bedeckt. Die Hilfsschicht 780 kann beispielsweise Siliziumoxid, Siliziumnitrid oder Kohlenstoff aufweisen. Die in die Implantationsgebiete 710 der 10D eingebrachten und aktivierten Dotierstoffatome bilden Sourcegebiete 110. Die durch die Komplementärmaskenöffnungen 761 eingebrachten und aktivierten Dotierstoffatome in den ersten Teilgebieten 241 bilden Bodykontaktgebiete 129. Die durch die Komplementärmaskenöffnungen 761 eingebrachten und aktivierten Dotierstoffatome in den zweiten Teilgebieten 241 bilden Abschirmgebiete 140. Anstelle der Hilfsschicht 780 kann zunächst eine Opferschicht aufgebracht werden, die nach der Wärmebehandlung entfernt und durch die Hilfsschicht 780 ersetzt wird.
  • Eine gerichtete Ätzung, beispielsweise ein Ionenstrahlätzverfahren kann Material der ersten Hilfsschicht 780 von oben her abtragen. Das Abtragen der Hilfsschicht 780 kann beendet werden, nachdem die erste Hauptoberfläche 701 in den Maskenöffnungen 741 freigelegt ist und bevor die Hilfsschicht 780 vollständig entfernt ist. Verbleibende Abschnitte der Hilfsschicht 780 bilden entlang der Seitenwände der Maskenöffnungen 741 Hilfsstrukturen 781 aus. Ein folgender Ätzprozess überträgt die Maskenöffnung 741 maßhaltig in das Siliziumcarbidsubstrat 700 und nutzt dabei die Maske 740 und die Hilfsstrukturen 781 als Ätzmaske.
  • 10F zeigt Gräben 750, deren laterale Ausdehnung durch die Maskenöffnungen 741 definiert wird, wobei die Maskenöffnung 741 durch die Hilfsstrukturen 781 gegenüber dem Einbringen der Dotierstoffatome durch die Maskenöffnungen 741 verkleinert sind. Eine Schichtdicke d1 der Hilfsschicht 780 aus 3E definiert die laterale Weite der Sourcegebiete 110. Eine vertikale Ausdehnung v1 der Gräben 750 kann kleiner sein als ein Abstand v2 zwischen der Hauptoberfläche 701 und einer Unterkante der Abschirmgebiete 140.
  • In den Gräben 750 kann ein Gatedielektrikum 151 ausgebildet werden. Das Ausbilden des Gatedielektrikums 151 kann eine thermische Oxidation und/oder das Abscheiden einer oder mehrerer dielektrischer Schichten umfassen. In den mit dem Gatedielektrikum 151 ausgekleideten Gräben 750 kann eine leitfähige Gateelektrode 155 ausgebildet werden. Das Ausbilden der leitfähigen Gateelektrode 155 kann das Abscheiden von hochdotiertem polykristallinem Silizium und/oder das Abscheiden von einer oder mehrerer metallischen Schichten umfassen.
  • Die Maske 740 sowie die Hilfsstrukturen 781 können entfernt werden. Zwischen einer durch die Hauptoberfläche 701 aufgespannten Ebene und der Gateelektrode 155 kann ein Zwischenlagendielektrikum 210 ausgebildet werden. Das Ausbilden des Zwischenlagendielektrikums 210 kann das Abscheiden einer oder mehrerer dielektrischer Schichten und/oder das Oxidieren des Gateelektrodenmaterials umfassen. Eine oder mehrere metallhaltige Schichten werden auf das Zwischenlagendielektrikum 210 und die Hauptoberfläche 701 abgeschieden.
  • 10G zeigt ein Halbleiterbauteil 500, das nach einem Separationsprozess (Englisch: dicing) aus dem Verfahren der 10A bis 10F hervorgegangen sein kann. Ein Halbleiterkörper 100 des Halbleiterbauteils 500 kann aus einem Teil des Siliziumcarbidsubstrats 700 der 10F gebildet sein. Ein Teil der Driftstrukturschicht 730 der 10F bildet eine Driftstruktur 130.
  • Eine aus den abgeschiedenen metallischen Schichten gebildete erste Lastelektrode 310 liegt mit einer Bodenfläche 312 abwechselnd auf Abschnitten der ersten Oberfläche 701 und Abschnitten des Zwischenlagendielektrikums 210 auf. Die erste Lastelektrode 310 kontaktiert die Sourcegebiete 110 und die Bodykontaktgebiete 129 unmittelbar, das heißt ohne Ausbildung von Kontaktstrukturen. Weder das Ausbilden der Sourcegebiete 110 noch das der Bodykontaktgebiete 129 umfasst das Gegendotierten eines bereits stark dotierten Gebiets. Die Bodykontaktgebiete 129 bilden einen ausreichenden guten ohmschen Kontakt zur ersten Lastelektrode 310, um einen Avalanchestrom zuverlässig abzuleiten und/oder einen verlustarmen Betrieb der Bodydiode sicherzustellen. Weitere Einzelheiten des Halbleiterbauelements 500 ergeben sich aus der Beschreibung zu den 9A und 9B.
  • Obwohl hier spezifische Ausführungsformen veranschaulicht und beschrieben worden sind, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen herangezogen werden kann, ohne von dem Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll daher jegliche Anpassungen oder Veränderungen der hier diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (15)

  1. Verfahren zur Herstellung eines Halbleiterbauelements, wobei das Verfahren aufweist: Bereitstellen eines Siliziumcarbidsubstrats (700) und einer Maske (740) auf einer Hauptoberfläche (701) des Siliziumcarbidsubstrats (700), wobei eine Maskenöffnung (741) in der Maske (740) einen ersten Abschnitt der Hauptoberfläche (701) freilegt; Ausbilden eines Grabens (750) in dem Siliziumcarbidsubstrat (700), wobei der Graben (750) unter der Maskenöffnung (741) ausgebildet wird; und Ausbilden eines Sourcegebiets (110) in dem Siliziumcarbidsubstrat (700), wobei das Ausbilden des Sourcegebiets (110) ein Einbringen von ersten Dotierstoffatomen durch die Maskenöffnung (741) umfasst.
  2. Verfahren nach dem vorangehenden Anspruch, wobei die ersten Dotierstoffatome nach dem Ausbilden des Grabens (750) eingebracht werden.
  3. Verfahren nach dem vorangehenden Anspruch, weiter aufweisend: Ausbilden einer Gateelektrode (155) im Graben (750) vor dem Einbringen der ersten Dotierstoffatome.
  4. Verfahren nach einem der vorangehenden Ansprüche, weiter aufweisend: Ausbilden, nach dem Ausbilden des Grabens (750) und vor dem Einbringen der ersten Dotierstoffatome, von Hilfsspacerstrukturen (783) an Seitenwänden der Maskenöffnung (741).
  5. Verfahren nach Anspruch 1, wobei der Graben (750) nach dem Einbringen der ersten Dotierstoffatome ausgebildet wird.
  6. Verfahren nach dem vorangehenden Anspruch, wobei nach dem Einbringen der ersten Dotierstoffatome und vor dem Ausbilden des Grabens (750) die Maskenöffnung (741) verkleinert wird.
  7. Verfahren nach einem der zwei vorangehenden Ansprüche, weiter aufweisend: Ausbilden von Hilfsstrukturen (781) an Seitenwänden der Maskenöffnung (741) nach dem Einbringen der ersten Dotierstoffatome und vor dem Ausbilden des Grabens (750).
  8. Verfahren nach einem der drei vorangehenden Ansprüche, weiter aufweisend: Ausbilden einer Gateelektrodenstruktur (150) im Graben (750).
  9. Verfahren nach einem der vorangehenden Ansprüche, weiter aufweisend: Ausbilden einer Komplementärmaske (760) auf der Hauptoberfläche (701), wobei die Komplementärmaske (760) den ersten Abschnitt der Hauptoberfläche (701) bedeckt und eine Komplementärmaskenöffnung (761) aufweist und die Komplementärmaskenöffnung (761) einen zweiten Abschnitt der Hauptoberfläche (701) freilegt, Einbringen von zweiten Dotierstoffatomen in das Siliziumcarbidsubstrat (700) durch die Komplementärmaskenöffnung (761), wobei die ersten Dotierstoffatome und die zweiten Dotierstoffatome komplementäre Dotierungstypen aufweisen.
  10. Verfahren nach einem der vorangehenden Ansprüche, weiter aufweisend: Entfernen der Maske (740) und/oder der Komplementärmaske (760) und Aufbringen einer Metallschicht (730) auf die Hauptoberfläche (701).
  11. Halbleiterbauelement, aufweisend: einen SiC Halbleiterkörper (100); und eine Gateelektrodenstruktur (150), die sich von einer ersten Oberfläche (101) des SiC Halbleierkörpers (100) aus in den SiC Halbleiterkörper (100) erstreckt, wobei die Gateelektrodenstruktur (150) eine Gateelektrode (155) und ein Zwischenlagendielektrikum (210) aufweist und das Zwischenlagendielektrikum (210) zwischen der ersten Oberfläche (101) und der Gateelektrode (155) ausgebildet ist.
  12. Halbleiterbauelement nach dem vorangehenden Anspruch, wobei die Gateelektrodenstruktur (150) eine leitfähige Verbindungsstruktur (160) und ein Trenndielektrikum aufweist (156), die Verbindungsstruktur (160) entlang eines Bodens der Gateelektrodenstruktur (150) an den SiC Halbleiterkörper (100) angrenzt, und das Trenndielektrikum (156) zwischen der Gateelektrode (155) und der Verbindungsstruktur (160) angeordnet ist.
  13. Halbleiterbauelement nach einem der zwei vorangehenden Ansprüche, weiter aufweisend: eine erste Lastelektrode (310) mit einer Bodenfläche (312), wobei die Bodenfläche (312) abwechselnd an Abschnitte der ersten Oberfläche (101) und an Abschnitte des Zwischenlagendielektrikums (210) angrenzt.
  14. Halbleiterbauelement nach einem der drei vorangehenden Ansprüche, wobei die Gateelektrodenstruktur (150) eine Längsausdehnung in einer ersten lateralen Richtung (191), entlang der Längsausdehnung zwei Endabschnitte (169) und zwischen den zwei Endabschnitten (169) einen Mittelabschnitt (168) aufweist, wobei orthogonal zur Längsausdehnung der Mittelabschnitt (168) eine erste Weite (ww1) und mindestens einer der Endabschnitte (169) eine zweite Weite (ww2) aufweist und die zweite Weite (ww2) größer ist als die erste Weite (ww1).
  15. Halbleiterbauelement nach einem der vier vorangehenden Ansprüche, aufweisend eine Vielzahl der Gatelelektrodenstrukturen (150), wobei jede Gateelektrodenstruktur (150) eine Grabenweite (wg) aufweist, wobei ein Abschnitt des SiC Halbleiterkörpers (100) zwischen benachbarten Gateelektrodenstrukturen (150) einen SiC Mesa (170) mit einer Mesaweite (wm) ausbildet und die Mesaweite (wm) kleiner ist als die Grabenweite (wg) .
DE102018124737.0A 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements Pending DE102018124737A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102018124737.0A DE102018124737A1 (de) 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102018124737.0A DE102018124737A1 (de) 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE102018124737A1 true DE102018124737A1 (de) 2020-04-09

Family

ID=69886479

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102018124737.0A Pending DE102018124737A1 (de) 2018-10-08 2018-10-08 Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements

Country Status (1)

Country Link
DE (1) DE102018124737A1 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10896952B2 (en) 2018-11-16 2021-01-19 Infineon Technologies Ag SiC device and methods of manufacturing thereof
WO2021232802A1 (zh) * 2020-05-18 2021-11-25 华润微电子（重庆）有限公司 Igbt器件及其制备方法
US11600701B2 (en) 2018-10-08 2023-03-07 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body
CN117747670A (zh) * 2024-02-20 2024-03-22 深圳腾睿微电子科技有限公司 SiC功率器件及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070032020A1 (en) * 2005-06-29 2007-02-08 Grebs Thomas E Structures and methods for forming shielded gate field effect transistors
US20080211017A1 (en) * 2004-09-29 2008-09-04 Matsushita Electric Industrial Co., Ltd. Semiconductor Device
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
US20100163978A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.L. Method for manufacturing an integrated power device on a semiconductor substrate and corresponding device
DE112004002608B4 (de) * 2003-12-30 2015-12-03 Fairchild Semiconductor Corporation Leistungshalbleitervorrichtungen und Herstellungsverfahren
US20170117397A1 (en) * 2015-10-22 2017-04-27 Infineon Technologies Ag Power Semiconductor Transistor Having Fully Depleted Channel Region
US20180286944A1 (en) * 2017-03-31 2018-10-04 Infineon Technologies Ag Semiconductor Device Having a Field Electrode and a Gate Electrode in a Trench Structure and Manufacturing Method

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112004002608B4 (de) * 2003-12-30 2015-12-03 Fairchild Semiconductor Corporation Leistungshalbleitervorrichtungen und Herstellungsverfahren
US20080211017A1 (en) * 2004-09-29 2008-09-04 Matsushita Electric Industrial Co., Ltd. Semiconductor Device
US20070032020A1 (en) * 2005-06-29 2007-02-08 Grebs Thomas E Structures and methods for forming shielded gate field effect transistors
US20090272982A1 (en) * 2008-03-03 2009-11-05 Fuji Electric Device Technology Co., Ltd. Trench gate type semiconductor device and method of producing the same
US20100163978A1 (en) * 2008-12-31 2010-07-01 Stmicroelectronics S.R.L. Method for manufacturing an integrated power device on a semiconductor substrate and corresponding device
US20170117397A1 (en) * 2015-10-22 2017-04-27 Infineon Technologies Ag Power Semiconductor Transistor Having Fully Depleted Channel Region
US20180286944A1 (en) * 2017-03-31 2018-10-04 Infineon Technologies Ag Semiconductor Device Having a Field Electrode and a Gate Electrode in a Trench Structure and Manufacturing Method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11742391B2 (en) 2018-02-22 2023-08-29 Infineon Technologies Ag Semiconductor component having a diode structure in a SiC semiconductor body
US11626477B2 (en) 2018-05-07 2023-04-11 Infineon Technologies Ag Silicon carbide field-effect transistor including shielding areas
US11600701B2 (en) 2018-10-08 2023-03-07 Infineon Technologies Ag Semiconductor component having a SiC semiconductor body
US10896952B2 (en) 2018-11-16 2021-01-19 Infineon Technologies Ag SiC device and methods of manufacturing thereof
US11462611B2 (en) 2018-11-16 2022-10-04 Infineon Technologies Ag SiC device with channel regions extending along at least one of the (1-100) plane and the (-1100) plane and methods of manufacturing thereof
WO2021232802A1 (zh) * 2020-05-18 2021-11-25 华润微电子（重庆）有限公司 Igbt器件及其制备方法
CN117747670A (zh) * 2024-02-20 2024-03-22 深圳腾睿微电子科技有限公司 SiC功率器件及其形成方法

Similar Documents

Publication Publication Date Title
DE102018104581B4 (de) Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102016111998B4 (de) Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen
DE102015121532B4 (de) Verfahren zum Herstellen eines Siliziumkarbidbauelements mit einem abgeschirmten Gate
DE102005041793B4 (de) Top Drain MOSgated Einrichtung und Herstellungsprozess dafür
DE102017108738B4 (de) SiC-HALBLEITERVORRICHTUNG MIT EINEM VERSATZ IN EINEM GRABENBODEN UND HERSTELLUNGSVERFAHREN HIERFÜR
DE102018124737A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102013214196B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102013022598B3 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014101937B4 (de) Verfahren zum Herstellen einer Superübergang-Halbleitervorrichtung und Halbleitervorrichtung
DE102014113214B4 (de) Bipolartransistor mit isoliertem gate mit mesaabschnitten zwischen zelltrenchstrukturen und verfahren zur herstellung
DE10000754B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102012209429B4 (de) Leistungshalbleiterbauelemente mit hoher spannungsfestigkeit und verfahren zu deren herstellung
DE102018103849B4 (de) Siliziumcarbid-Halbleiterbauelement mit einer in einer Grabenstruktur ausgebildeten Gateelektrode
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102014107325A1 (de) Halbleiterbauelement
DE102012206605A1 (de) Transistoranordnung mit einem mosfet und herstellungsverfahren
DE102019108062B4 (de) Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
DE102018103550B4 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid
DE102014115321B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mittels einer Ausrichtungsschicht
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102017122634A1 (de) Siliziumcarbid-Halbleitervorrichtung mit Graben-Gatestruktur und vertikalem Pn-Übergang zwischen einem Bodygebiet und einer Driftstruktur
DE102018118875B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE102014101859B4 (de) Superjunction-Halbleitervorrichtung mit Überkompensationszonen und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication