CN113690294A - Igbt器件及其制备方法 - Google Patents

Igbt器件及其制备方法 Download PDF

Info

Publication number
CN113690294A
CN113690294A CN202010418504.0A CN202010418504A CN113690294A CN 113690294 A CN113690294 A CN 113690294A CN 202010418504 A CN202010418504 A CN 202010418504A CN 113690294 A CN113690294 A CN 113690294A
Authority
CN
China
Prior art keywords
region
conductive structure
groove
conductive
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010418504.0A
Other languages
English (en)
Inventor
肖魁
卞铮
胡金节
方冬
邓小社
芮强
朱琳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Resources Microelectronics Chongqing Ltd
Original Assignee
China Resources Microelectronics Chongqing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Resources Microelectronics Chongqing Ltd filed Critical China Resources Microelectronics Chongqing Ltd
Priority to CN202010418504.0A priority Critical patent/CN113690294A/zh
Priority to PCT/CN2020/140183 priority patent/WO2021232802A1/zh
Publication of CN113690294A publication Critical patent/CN113690294A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请涉及一种IGBT器件及其制备方法，器件包括：漂移区；形成于漂移区内的体区；形成于体区内的第一掺杂区和第二掺杂区；沟槽，依次穿透第一掺杂区和体区并延伸至漂移区内；填充结构，包括形成于沟槽侧壁上且未形成于沟槽底部的氧化层和填充于沟槽内且相互隔离的第一导电结构和第二导电结构，第一导电结构底部深度大于第二导电结构底部深度；扩展区，形成于沟槽下方的漂移区内并与第一导电结构接触；发射极引出结构，与第一掺杂区、第二掺杂区和接触；栅极引出结构，与第二导电结构接触；漂移区、第一掺杂区具有第一导电类型，体区、第二掺杂区、扩展区具有第二导电类型。通过形成包围沟槽底部的扩展区，可以提高IGBT器件的开关速度。

Description

IGBT器件及其制备方法
技术领域
本申请涉及半导体领域，尤其涉及一种IGBT器件及其制备方法。
背景技术
IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)器件作为双极型器件，其综合了MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属氧化物半导体场效应管)和双极型晶体管的工作机理，具有导通压降低、耐高压和功耗小等优点。然而，受限于开态时漂移区过剩的载流子，导致IGBT器件的开关速度较慢。
发明内容
基于此，有必要针对目前IGBT器件开关速度较慢的技术问题，提出一种新的IGBT器件及其制备方法。
一种IGBT器件，包括：
漂移区，具有第一导电类型；
体区，形成于所述漂移区内，具有第二导电类型；
第一掺杂区，形成于所述体区内，具有第一导电类型；
第二掺杂区，形成于所述体区内，具有第二导电类型，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度；
沟槽，依次穿透所述第一掺杂区和所述体区并延伸至所述漂移区内，所述第二掺杂区与所述沟槽间隔设置；
填充结构，包括形成于所述沟槽侧壁上的氧化层和填充于所述沟槽内且相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，所述沟槽的底部未形成氧化层；
扩展区，形成于所述沟槽下方的漂移区内并包围所述沟槽的底部，具有第二导电类型，所述扩展区与所述第一导电结构接触；
发射极引出结构，与所述第一掺杂区和所述第二掺杂区接触；以及
栅极引出结构，与所述第二导电结构接触。
在其中一个实施例中，所述第二掺杂区位于所述第一掺杂区底部的体区内，所述发射极引出结构贯穿所述第一掺杂区并延伸至所述第二掺杂区内。
在其中一个实施例中，所述第二掺杂区包围所述发射极引出结构的底部。
在其中一个实施例中，还包括：
层间介质层，覆盖所述第一掺杂区和所述沟槽，所述发射极引出结构还贯穿所述层间介质层并与层间介质层上的发射极接触，所述栅极引出结构还贯穿所述层间介质层并与所述层间介质层上的栅极接触。
在其中一个实施例中，所述第一导电结构和所述第二导电结构分别形成于所述沟槽的底部和顶部，所述第一导电结构和所述第二导电结构之间形成有隔离所述第一导电结构和所述第二导电结构的隔离结构。
在其中一个实施例中，位于所述扩展区上方的漂移区的掺杂浓度高于位于所述扩展区下方的漂移区的掺杂浓度。
在其中一个实施例中，所述第一导电结构为不带电的浮空结构。
在其中一个实施例中，所述第一导电结构从所述沟槽的端部引出并与所述发射极引出结构电连接。
一种IGBT器件制备方法，包括：
在半导体衬底上形成漂移区，在所述漂移区上开设沟槽，在所述沟槽的内壁形成氧化层，所述漂移区具有第一导电类型；
在所述沟槽下方的漂移区内形成扩展区，所述扩展区具有第二导电类型且包围所述沟槽的底部；
刻蚀所述沟槽底部的氧化层，通过所述沟槽暴露出所述扩展区；
在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，所述第一导电结构与所述扩展区接触；
对所述漂移区进行第二导电类型掺杂形成体区，所述体区与所述沟槽侧壁接触，所述体区的深度小于所述沟槽的深度；
对所述体区分别进行第一导电类型掺杂和第二导电类型掺杂，对应形成第一掺杂区和第二掺杂区，所述第一掺杂区与所述沟槽侧壁接触，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度，形成与所述第一掺杂区和所述第二掺杂区接触的发射极引出结构，并形成与所述第二导电结构接触的栅极引出结构。
在其中一个实施例中，在对所述漂移区进行第二导电类型掺杂形成体区之前，还包括：
对所述漂移区进行第一导电类型掺杂，提高所述扩展区上方的漂移区浓度。
上述IGBT器件及其制备方法，由于在漂移区内形成有沟槽并形成包围沟槽底部的扩展区，且扩展区与沟槽内的第一导电结构接触，扩展区和沟槽内的填充结构共同作用，可以提高IGBT器件的开关速度，同时还降低IGBT器件的开关电容和导通压降，解决沟槽底部的电场集中问题。
附图说明
图1a为本申请一实施例中IGBT器件在元胞区内的局部侧剖图；
图1b为本申请另一实施例中IGBT器件在元胞区外的局部侧剖图；
图2为本申请一实施例中IGBT器件制备方法的步骤流程图；
图3a～3j为本申请一实施例中IGBT器件制备方法相关步骤对应的结构剖视图。
标号说明
100漂移区；110体区；111第一掺杂区；112第二掺杂区；121氧化层；121a隔离氧化层；121b栅氧层；122第一导电结构；123第二导电结构；124隔离结构；130扩展区；140缓冲区；150集电区；200层间介质层；310发射极引出结构；320发射极连接结构。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
如图1a所示，IGBT器件包括第一导电类型的漂移区100，漂移区100形成于半导体衬底上，漂移区100具体可以是半导体衬底通过外延生长而成。漂移区100上表层形成有第二导电类型的体区110。体区110内形成有第一掺杂区111和第二掺杂区112，其中，第一掺杂区111具有第一导电类型，第二掺杂区112具有第二导电类型，且第二掺杂区112的掺杂浓度大于体区110的掺杂浓度，第一掺杂区111和第二掺杂区112相互接触。
第一掺杂区111开设有穿透第一掺杂区111和体区110并延伸至漂移区100内的沟槽，即沟槽的底端位于漂移区100内，沟槽与第二掺杂区112间隔设置。沟槽内填充有填充结构，填充结构包括形成于沟槽侧壁上的氧化层121、相互隔离的第一导电结构122和第二导电结构123，其中，沟槽的底部未形成氧化层。在同一沟槽内，第一导电结构122的延伸深度大于第二导电结构123的延伸深度，即，第一导电结构122距沟槽底部的距离小于第二导电结构123距沟槽底部的距离。具体的，氧化层121分为隔离氧化层121a和栅氧层121b，其中，位于第一导电结构122和沟槽内壁之间的氧化层为隔离氧化层121a，位于第二导电结构123和沟槽内壁之间的氧化层为栅氧层121b。具体的，第一导电结构122和第二导电结构123可为多晶硅。漂移区100内还形成有扩展区130，扩展区130位于沟槽下方并包围沟槽底部，且扩展区130具有第二导电类型，扩展区130与沟槽内的第一导电结构122接触。
IGBT器件还包括发射极引出结构310和栅极引出结构(图中未示出)，发射极引出结构310和栅极引出结构可为金属柱，具体可为钨金属。其中，发射极引出结构310与上述第一掺杂区111和第二掺杂区112接触，栅极引出结构与沟槽内的第二导电结构123接触。
其中，第一导电类型为N型，第二导电类型为P型；或者，第一导电类型为P型，第二导电类型为N型。
可以理解的，上述IGBT器件的正面还应当具有相互隔离的发射极金属层和栅极金属层，上述发射极引出结构310均与发射极金属层连接，上述栅极引出结构均与栅极金属层连接。可以理解的，IGBT器件还包括与体区隔离的缓冲区140和与缓冲区140接触的集电区150。
上述IGBT器件，第二导电结构123与沟槽内壁之间的氧化层部分为栅氧层121b，沟槽内部的第二导电结构123和栅氧层121b构成沟槽栅结构，当栅极施加电压，在沟槽两侧的体区110内形成导通沟道，从而为漂移区100提供漂移区电流，使IGBT导通。同时，沟槽底部还形成有第一导电结构122，位于漂移区100内部的第一导电结构122与隔离氧化层121a构成内场板，可以调节漂移区100内部电场分布，使与该内场板接触的漂移区形成耗尽区，提高器件耐压水平。同时，在沟槽底部形成第一导电结构122，还能降低IGBT器件的开关电容，降低器件的导通压降。由于漂移区100内还形成有扩展区130，扩展区130包围沟槽底部且导电类型与漂移区100相反，当IGBT器件由开态转为关态时，扩展区130与漂移区100剩余载流子复合而加快开关速度。且，扩展区130与漂移区100导电类型相反，可进一步增强漂移区100的耗尽，提高器件耐压能力。同时，扩展区130还能调节漂移区电场，解决沟槽底部电场集中问题，在器件反向耐压时，可以将击穿位置从沟槽处转移至扩展区130与漂移区100的交界面，改善击穿性能。
其中，第一导电结构122可以是不带电的浮空结构，也可以与发射极电连接，获取发射极电势。在一实施例中，如图1b所示，在元胞区域外，第一导电结构122从沟槽端部引出，即在沟槽端部，第一导电结构122延伸至沟槽顶部，并于发射极连接结构320接触，通过发射极连接结构320与发射极电连接，从而获取发射极电势。此时，由于扩展区130与第一导电结构122接触，扩展区130也能获取一定的电势，从而增强内场板和扩展区130对电场的调节能力。在另一实施例中，第一导电结构122是浮空结构，第一导电结构122从沟槽端部引出，第一导电结构122未与发射极连接结构320接触，两者之间还具有一定厚度的层间介质层200，但是第一导电结构122可以获取到发射极的感应电势，使第一导电结构122和扩展区130带电，且由于是通过感应方式实现与发射极的电连接，因此可以切断发射极、第一导电结构和扩展区的漏电通路，避免发射极漏电。在另一实施例中，第一导电结构122是浮空结构，第一导电结构122未从沟槽内引出，且未与发射极电连接，不能获取发射极的电势，因此，第一导电结构122和扩展区130均不带电。
在一实施例中，如图1a所示，第二掺杂区112位于第一掺杂区111底部的体区110内，且第二掺杂区112可与第一掺杂区111接触。在此结构上，发射极引出结构310可自结构顶部贯穿第一掺杂区111并延伸至第二掺杂区112内，以实现发射极与第一掺杂区111和第二掺杂区112的电连接。进一步的，第二掺杂区112的宽度大于发射极引出结构310的宽度，发射极引出结构310延伸至第二掺杂区112体内，发射极引出结构310的底部被第二掺杂区112包围，以降低发射极引出结构310与体区110的接触电阻。
在一实施例中，如图1a所示，在第一掺杂区111和沟槽上还形成有层间介质层200，层间介质层200具体可为氧化硅。发射极引出结构310一方面穿透层间介质层200和第一掺杂区111并延伸至第二掺杂区112内，以与第一掺杂区111和第二掺杂区接触，另一方面还穿透层间介质层200并与沟槽内的第一导电结构122接触。栅极引出结构形成于沟槽正上方，其穿透层间介质层200并与沟槽内的第二导电结构123接触。进一步的，栅极引出结构和发射极引出结构错开设置以便于分别与栅极金属层和发射极金属层连接。
具体的，沟槽内的第一导电结构122和第二导电结构123的分布具有多种设计。
在一实施例中，如图1a所示，在沟槽内，第一导电结构122分布于沟槽的底部，第二导电结构123分布于沟槽的顶部，且第一导电结构122和第二导电结构123之间通过隔离结构124隔离，其中，第一导电结构122与沟槽侧壁之间以及第二导电结构123与沟槽侧壁之间均形成有氧化层121。具体的，位于第一导电结构122和沟槽内壁之间的氧化层为隔离氧化层121a，位于第二导电结构123和沟槽内壁之间的氧化层为栅氧层121b。具体的，该隔离结构124为氧化硅。在本实施例中，沟槽底部的第一导电结构122既能调节漂移区的电场，增强漂移区的耗尽，还能减弱开关电容，提升器件性能。进一步的，如图1a所示，在沟槽内，第一导电结构122的顶面和第二导电结构123的底面近似为平整的表面。在另一实施例中，在沟槽内，第一导电结构122的顶面中部向外凸起，第二导电结构123的底面中部向内凹陷，以与第一导电结构122的凸起相适应。
在另一实施例中，在沟槽内，第一导电结构122自沟槽顶部延伸至沟槽底部，且第一导电结构122与沟槽侧壁之间形成有氧化层121，第二导电结构123形成于第一导电结构122两侧的氧化层121内，第一导电结构122与第二导电结构123通过氧化层121隔离，且第一导电结构122向沟槽底部延伸的深度大于第二导电结构123向沟槽底部延伸的深度。在本实施例中，将第二导电结构123设于氧化层121内，可以增大氧化层121的厚度，由此增强器件耐压。
在一实施例中，如图1a所示，上述IGBT器件的缓冲区140形成于漂移区100背离体区110的一侧，集电区150形成于缓冲区140背离漂移区140的一侧，缓冲区140具有第一导电类型且缓冲区140的掺杂浓度大于漂移区100的掺杂浓度，集电区具有第二导电类型，由此形成垂直沟道的IGBT器件，增大导通电流。
由于扩展区130和体区110具有第二导电类型，漂移区100具有第一导电类型，扩展区130、体区110及夹设于两者之间的漂移区100形成结型场效应管，结型场效应管的存在会限制沟道电流。因此，在一实施例中，提高扩展区130上方漂移区的掺杂浓度，可减小结型场效应管的影响，增大沟道电流。
上述IGBT器件，通过形成沟槽，并在沟槽内填充第一导电结构和第二导电结构，同时在沟槽底部形成包围沟槽底部的扩展区，可以降低IGBT器件开关电容、降低器件导通压降，并解决沟槽底部的电场集中问题，提高器件可靠性。
本申请还涉及一种IGBT器件的制备方法，如图2所示，该制备方法包括以下步骤：
步骤S210：在半导体衬底上形成漂移区，在所述漂移区上开设沟槽，在所述沟槽的内壁形成氧化层，所述漂移区具有第一导电类型。
如图3a所示，在半导体衬底上形成第一导电类型漂移区100，具体可以是在半导体衬底上生长外延层并对外延层进行第一导电类型掺杂形成漂移区100。形成漂移区100后，在漂移区100上形成硬掩膜，通过硬掩膜定义出刻蚀窗口，刻蚀漂移区100，在漂移区100上开设沟槽。在沟槽的内壁形成氧化层121，具体可通过热氧化工艺在沟槽的内壁形成氧化层121，此时，氧化层121覆盖沟槽的侧壁和底部。
步骤S220：在所述沟槽下方的漂移区内形成扩展区，所述扩展区具有第二导电类型且包围所述沟槽的底部。
如图3b所示，以硬掩膜为阻挡层，通过沟槽对沟槽下方的漂移区100进行第二导电类型离子注入，在沟槽下方的漂移区100内形成扩展区130，扩展区130包围沟槽的底部。
步骤S230：刻蚀所述沟槽底部的氧化层，通过所述沟槽暴露出所述扩展区。
如图3c所示，通过各向异性的干法刻蚀工艺，去除沟槽底部的氧化层，保留沟槽侧壁的氧化层121，通过沟槽暴露出底部的扩展区130。
步骤S240：在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，所述第一导电结构与所述扩展区接触。
在一实施例中，步骤S240具体包括：
步骤S241：向所述沟槽内填充第一导电结构，刻蚀位于所述沟槽顶部的第一导电结构和氧化层，保留所述沟槽底部的第一导电结构和氧化层。
如图3d所示，通过沉积工艺向沟槽内填充第一导电结构，通过回刻工艺刻蚀去除位于沟槽顶部的第一导电结构和氧化层，暴露沟槽底部的第一导电结构122和氧化层121。
步骤S242：在所述沟槽内形成隔离结构，所述隔离结构覆盖所述沟槽底部的第一导电结构，且并未填满所述沟槽。
具体的，如图3e所示，在沟槽内形成隔离结构124，具体可通过沉积工艺在沟槽内填充隔离结构，然后回刻沟槽顶部的部分隔离结构，保留底部的隔离结构124。在一实施例中，隔离结构可为氧化硅，硬掩膜可为氧化硅或氮化硅，在刻蚀隔离结构的过程中，硬掩膜也被去除。
步骤S243：在所述隔离结构上方的沟槽侧壁上形成氧化层并向所述沟槽内填充第二导电结构。
如图3f所示，继续在隔离结构124上方的沟槽侧壁上形成氧化层并在沟槽内填充第二导电结构123。此时，位于第一导电结构122和沟槽内壁之间的氧化层为隔离氧化层121a，位于第二导电结构123和沟槽内壁之间的氧化层为栅氧层121b。
通过步骤S241～步骤S243，便可在沟槽内形成填充结构。在其他实施例中，也可通过不同工艺形成填充结构。
步骤S250：对所述漂移区进行第二导电类型掺杂形成体区，所述体区与所述沟槽侧壁接触，所述体区的深度小于所述沟槽的深度。
如图3g所示，对漂移区100的上表层进行第二导电类型掺杂形成体区110，体区100与沟槽侧壁结构，且体区110的深度小于沟槽的深度。通过沟槽栅可以在沟槽两侧的体区110内形成导通沟道。
在一实施例中，形成体区110的工艺为高温推阱工艺，其中，高温推阱的温度和时间可根据体区的掺杂深度和掺杂浓度调节，具体的，高温推阱的温度范围可控制在900℃～1200℃之间，高温推阱的时间范围可控制在10min～180min之间。在高温推阱的同时下，扩展区130的掺杂离子向外扩散，使得扩展区130向外扩大，从而增大扩展区130的体积。
在一实施例中，在步骤S240之后，以及在步骤S250之前，还包括，对所述漂移区进行第一导电类型掺杂，提高扩展区上方漂移区100的掺杂浓度，以提高IGBT器件的导通电流。
步骤S260：对所述体区分别进行第一导电类型掺杂和第二导电类型掺杂，对应形成第一掺杂区和第二掺杂区，所述第一掺杂区与所述沟槽侧壁接触，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度，形成与所述第一掺杂区和所述第二掺杂区接触的发射极引出结构，并形成与所述第二导电结构接触的栅极引出结构。
在一具体的实施例中，步骤S260具体包括：
步骤S261：对所述体区的上表层进行第一导电类型掺杂形成第一掺杂区。
如图3g所示，对体区110的上表层进行第一导电类型掺杂，在体区110的上表层形成第一掺杂区111。
步骤S262：在所述第一掺杂区上形成覆盖所述第一掺杂区和沟槽的层间介质层，开设依次贯穿所述层间介质层和所述第一掺杂区并延伸至所述体区内的发射极接触孔，开设贯穿层间介质层的栅极接触孔。
如图3h所示，继续在第一掺杂区111上形成覆盖第一掺杂区111和沟槽的层间介质层200。依次刻蚀层间介质层200和第一掺杂区111以及部分体区110，形成依次贯穿层间介质层200、第一掺杂区111并延伸至体区110内的发射极接触孔，通过发射极接触孔可暴露出体区110。可以理解的，在形成发射极接触孔的同时，还形成有栅极接触孔(图中未示出)，栅极接触孔贯穿层间介质层200并暴露出第二导电结构123。
步骤S263：通过所述发射极接触孔向体区进行第二导电类型掺杂形成第二掺杂区。
在形成发射极接触孔后，通过发射极接触孔可暴露出体区110，通过发射极接触孔向体区进行掺杂，可在发射极接触孔底部的体区内形成第二掺杂区112。
步骤S264：向所述发射极接触孔内填充导电材料，形成发射极引出结构，向所述栅极接触孔填充导电材料，形成栅极引出结构。
继续参见图3h，向发射极接触孔填充导电材料，形成与第一掺杂区111和第二掺杂区112接触的发射极引出结构310。可以理解的，在向发射极接触孔填充导电材料的同时，也向栅极接触孔填充导电材料，形成栅极引出结构(图中未示出)。
可以理解的，IGBT器件还包括缓冲区和集电区，因此，除上述步骤外，还应包括形成缓冲区和集电区的步骤。
在一实施例中，在步骤S260之后，还包括：
步骤S270：在所述基底背离所述体区的一侧形成第一导电类型缓冲区，并在所述缓冲区背离所述体区的一侧形成第二导电类型集电区。
如图3i所示，在漂移区背离体区110的一侧形成第一导电类型缓冲区140，在缓冲区140背离体区110的一侧形成第二导电类型集电区，由此形成垂直沟道的IGBT器件。
可以理解的，如图3j所示，IGBT器件还包括位于顶层的发射极金属层和栅极金属层以及位于底面的集电极金属层。
上述IGBT器件制备方法，形成沟槽栅结构并在漂移区100内形成包围沟槽底部的扩展区130，可以提高开关速度，同时还能降低IGBT器件的开关电容、降低器件导通压降，解决沟槽底部电场集中问题，提高器件可靠性。
以上实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种IGBT器件，其特征在于，包括：
漂移区，具有第一导电类型；
体区，形成于所述漂移区内，具有第二导电类型；
第一掺杂区，形成于所述体区内，具有第一导电类型；
第二掺杂区，形成于所述体区内，具有第二导电类型，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度；
沟槽，依次穿透所述第一掺杂区和所述体区并延伸至所述漂移区内，所述第二掺杂区与所述沟槽间隔设置；
填充结构，包括形成于所述沟槽侧壁上的氧化层和填充于所述沟槽内且相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，所述沟槽的底部未形成氧化层；
扩展区，形成于所述沟槽下方的漂移区内并包围所述沟槽的底部，具有第二导电类型，所述扩展区与所述第一导电结构接触；
发射极引出结构，与所述第一掺杂区和所述第二掺杂区接触；以及
栅极引出结构，与所述第二导电结构接触。
2.如权利要求1所述的IGBT器件，其特征在于，所述第二掺杂区位于所述第一掺杂区底部的体区内，所述发射极引出结构贯穿所述第一掺杂区并延伸至所述第二掺杂区内。
3.如权利要求2所述的IGBT器件，其特征在于，所述第二掺杂区包围所述发射极引出结构的底部。
4.如权利要求2所述的IGBT器件，其特征在于，还包括：
层间介质层，覆盖所述第一掺杂区和所述沟槽，所述发射极引出结构还贯穿所述层间介质层并与层间介质层上的发射极接触，所述栅极引出结构还贯穿所述层间介质层并与所述层间介质层上的栅极接触。
5.如权利要求1所述的IGBT器件，其特征在于，所述第一导电结构和所述第二导电结构分别形成于所述沟槽的底部和顶部，所述第一导电结构和所述第二导电结构之间形成有隔离所述第一导电结构和所述第二导电结构的隔离结构。
6.如权利要求1所述的IGBT器件，其特征在于，位于所述扩展区上方的漂移区的掺杂浓度高于位于所述扩展区下方的漂移区的掺杂浓度。
7.如权利要求1所述的IGBT器件，其特征在于，所述第一导电结构为不带电的浮空结构。
8.如权利要求1所述的IGBT器件，其特征在于，所述第一导电结构从所述沟槽的端部引出并与所述发射极引出结构电连接。
9.一种IGBT器件制备方法，其特征在于，包括：
在半导体衬底上形成漂移区，在所述漂移区上开设沟槽，在所述沟槽的内壁形成氧化层，所述漂移区具有第一导电类型；
在所述沟槽下方的漂移区内形成扩展区，所述扩展区具有第二导电类型且包围所述沟槽的底部；
刻蚀所述沟槽底部的氧化层，通过所述沟槽暴露出所述扩展区；
在所述沟槽内填充相互隔离的第一导电结构和第二导电结构，所述第一导电结构底部深度大于所述第二导电结构底部深度，所述第一导电结构与所述扩展区接触；
对所述漂移区进行第二导电类型掺杂形成体区，所述体区与所述沟槽侧壁接触，所述体区的深度小于所述沟槽的深度；
对所述体区分别进行第一导电类型掺杂和第二导电类型掺杂，对应形成第一掺杂区和第二掺杂区，所述第一掺杂区与所述沟槽侧壁接触，所述第二掺杂区的掺杂浓度大于所述体区的掺杂浓度，形成与所述第一掺杂区和所述第二掺杂区接触的发射极引出结构，并形成与所述第二导电结构接触的栅极引出结构。
10.如权利要求9所述的制备方法，其特征在于，在对所述漂移区进行第二导电类型掺杂形成体区之前，还包括：
对所述漂移区进行第一导电类型掺杂，提高所述扩展区上方的漂移区浓度。
CN202010418504.0A 2020-05-18 2020-05-18 Igbt器件及其制备方法 Pending CN113690294A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010418504.0A CN113690294A (zh) 2020-05-18 2020-05-18 Igbt器件及其制备方法
PCT/CN2020/140183 WO2021232802A1 (zh) 2020-05-18 2020-12-28 Igbt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010418504.0A CN113690294A (zh) 2020-05-18 2020-05-18 Igbt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN113690294A true CN113690294A (zh) 2021-11-23

Family

ID=78575450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010418504.0A Pending CN113690294A (zh) 2020-05-18 2020-05-18 Igbt器件及其制备方法

Country Status (2)

Country Link
CN (1) CN113690294A (zh)
WO (1) WO2021232802A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117747670A (zh) * 2024-02-20 2024-03-22 深圳腾睿微电子科技有限公司 SiC功率器件及其形成方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
JP2006202940A (ja) * 2005-01-20 2006-08-03 Toyota Motor Corp 半導体装置およびその製造方法
US20060214221A1 (en) * 2003-05-20 2006-09-28 Ashok Challa Power semiconductor devices and methods of manufacture
CN101840919A (zh) * 2008-12-23 2010-09-22 电力集成公司 Vts绝缘栅极双极晶体管
US20130256745A1 (en) * 2012-03-28 2013-10-03 International Rectifier Corporation Deep Gate Trench IGBT
CN108336139A (zh) * 2018-04-08 2018-07-27 无锡新洁能股份有限公司 一种高雪崩耐量的深沟槽功率器件
US20180261666A1 (en) * 2017-03-09 2018-09-13 Maxpower Semiconductor Inc. Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
CN110459604A (zh) * 2018-05-08 2019-11-15 艾鲍尔半导体 屏蔽式沟槽器件
CN111009470A (zh) * 2018-10-08 2020-04-14 英飞凌科技股份有限公司 具有SiC半导体本体的半导体器件和制造半导体器件的方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10770599B2 (en) * 2016-09-03 2020-09-08 Champion Microelectronic Corp. Deep trench MOS barrier junction all around rectifier and MOSFET
DE102018104581B4 (de) * 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
DE102018124737A1 (de) * 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6040599A (en) * 1996-03-12 2000-03-21 Mitsubishi Denki Kabushiki Kaisha Insulated trench semiconductor device with particular layer structure
US6392273B1 (en) * 2000-01-14 2002-05-21 Rockwell Science Center, Llc Trench insulated-gate bipolar transistor with improved safe-operating-area
US20060214221A1 (en) * 2003-05-20 2006-09-28 Ashok Challa Power semiconductor devices and methods of manufacture
JP2006202940A (ja) * 2005-01-20 2006-08-03 Toyota Motor Corp 半導体装置およびその製造方法
CN101840919A (zh) * 2008-12-23 2010-09-22 电力集成公司 Vts绝缘栅极双极晶体管
US20130256745A1 (en) * 2012-03-28 2013-10-03 International Rectifier Corporation Deep Gate Trench IGBT
US20180261666A1 (en) * 2017-03-09 2018-09-13 Maxpower Semiconductor Inc. Vertical power mos-gated device with high dopant concentration n-well below p-well and with floating p-islands
CN108336139A (zh) * 2018-04-08 2018-07-27 无锡新洁能股份有限公司 一种高雪崩耐量的深沟槽功率器件
CN110459604A (zh) * 2018-05-08 2019-11-15 艾鲍尔半导体 屏蔽式沟槽器件
CN111009470A (zh) * 2018-10-08 2020-04-14 英飞凌科技股份有限公司 具有SiC半导体本体的半导体器件和制造半导体器件的方法

Also Published As

Publication number Publication date
WO2021232802A1 (zh) 2021-11-25

Similar Documents

Publication Publication Date Title
CN203325907U (zh) 绝缘栅半导体装置结构
EP1033759B1 (en) MOS-gated device having a buried gate and process for forming same
US8659076B2 (en) Semiconductor device structures and related processes
US9105680B2 (en) Insulated gate bipolar transistor
JP2004515907A (ja) パワーｍｏｓｆｅｔ及び自己整合本体注入工程を用いたパワーｍｏｓｆｅｔの製造方法。
CA2423028A1 (en) Semiconductor device and method of forming a semiconductor device
CN103137699A (zh) 功率用半导体装置及其制造方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
US8604541B2 (en) Structure and fabrication process of super junction MOSFET
CN102456690A (zh) 半导体器件及其制造方法
WO2021232806A1 (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法
CN113889523A (zh) 基于立体栅场板结构的半导体器件及其制作方法
CN113690303A (zh) 半导体器件及其制备方法
CN113690294A (zh) Igbt器件及其制备方法
CN113644108A (zh) 沟槽栅半导体器件及其制备方法
CN113690293B (zh) Igbt器件及其制备方法
CN115148826B (zh) 一种深沟槽碳化硅jfet结构的制作方法
KR20150061201A (ko) 전력 반도체 소자 및 그 제조 방법
CN113690301B (zh) 半导体器件及其制备方法
CN114361247A (zh) 沟槽栅金属氧化物半导体场效应管及其制备方法
CN112002751A (zh) 碳化硅vdmosfet器件的元胞结构、其制备方法及碳化硅vdmosfet器件
US11862676B2 (en) Semiconductor device and preparation method thereof
KR20180087535A (ko) 차폐형 게이트 구조의 전력 mosfet
CN114639727B (zh) 一种改善emi的分离栅mosfet器件结构
WO2023202275A1 (zh) 绝缘体上硅横向器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination