WO2023202275A1 - 绝缘体上硅横向器件及其制造方法 - Google Patents

绝缘体上硅横向器件及其制造方法 Download PDF

Info

Publication number
WO2023202275A1
WO2023202275A1 PCT/CN2023/081575 CN2023081575W WO2023202275A1 WO 2023202275 A1 WO2023202275 A1 WO 2023202275A1 CN 2023081575 W CN2023081575 W CN 2023081575W WO 2023202275 A1 WO2023202275 A1 WO 2023202275A1
Authority
WO
WIPO (PCT)
Prior art keywords
region
silicon
dielectric layer
vertical conductive
lateral device
Prior art date
Application number
PCT/CN2023/081575
Other languages
English (en)
French (fr)
Inventor
刘腾
章文通
何乃龙
张志丽
宋华
Original Assignee
无锡华润上华科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 无锡华润上华科技有限公司 filed Critical 无锡华润上华科技有限公司
Publication of WO2023202275A1 publication Critical patent/WO2023202275A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Abstract

本申请涉及一种绝缘体上硅横向器件及其制造方法。器件包括衬底；掩埋介质层，设于所述衬底上；漂移区，设于所述掩埋介质层上；竖向导电结构，从所述漂移区向下延伸至所述掩埋介质层；低K介质，设于所述掩埋介质层中，并包围所述竖向导电结构的底部；及介电层，设于所述竖向导电结构的侧面，且位于所述竖向导电结构与漂移区之间、所述低K介质的上方。

Description

绝缘体上硅横向器件及其制造方法
相关申请的交叉引用
本申请要求于2022年04月21日提交中国专利局、申请号为2022104195893、发明名称为“绝缘体上硅横向器件及其制造方法”的中国专利申请的优先权，其全部内容通过引用结合在本申请中。
技术领域
本申请涉及半导体制造领域，特别是涉及一种绝缘体上硅横向器件，还涉及一种绝缘体上硅横向器件的制造方法。
技术背景
绝缘体上硅(SOI)以其独特的结构克服了体硅材料的不足，充分发挥了硅集成电路技术的潜力。与体硅技术相比之下，具有高速、低功耗、高集成度以及便于隔离等优点。
在SOI高压横向器件的研究中，业界尝试采用传统体硅器件中的RESURF(降低表面电场)结构、场板结构以及横向渐变掺杂等结终端耐压技术来解决器件的耐压问题。但SOI器件由于衬底被介质层隔离，使得底部纵向RESURF效果减弱，在高压器件领域耐压效果不好。
发明内容
根据本申请的示例性实施例，提供一种绝缘体上硅横向器件及其制造方法。
一种绝缘体上硅横向器件，包括：衬底；掩埋介质层，设于所述衬底上；漂移区，设于所述掩埋介质层上；竖向导电结构，从所述漂移区向下延伸至所述掩埋介质层；低K介质，设于所述掩埋介质层中，并包围所述竖向导电结构的底部，所述低K介质的介电常数小于所述掩埋介质层的介电常数；及 介电层，设于所述竖向导电结构的侧面，且位于所述竖向导电结构与漂移区之间、所述低K介质的上方。
上述绝缘体上硅横向器件，竖向导电结构-介电层-漂移区构成类似导电材料-介电材料-半导体的电容器效果，既能辅助漂移区耗尽，还能使得器件反向截至时漂移区底部的等势线压在竖向导电结构下方的结构中，由于低K介质位于等势线最密集处，在该横向器件处于反向截止区域时，可大大增强介质中的电场，进而提高击穿电压。
在其中一个实施例中，所述横向器件为LDMOSFET，所述横向器件还包括：源极区；漏极区；栅极，设于所述源极区和漏极区之间的区域的上方；其中，所述竖向导电结构位于所述栅极和漏极区之间，所述源极区、漏极区及漂移区具有第一导电类型。
在其中一个实施例中，所述绝缘体上硅横向器件还包括：场氧层，设于所述漂移区上；衬底引出区，具有第二导电类型，设于所述源极区背离所述栅极的一侧；所述栅极从所述源极区边缘延伸至所述场氧层上。
在其中一个实施例中，所述绝缘体上硅横向器件还包括第一导电类型阱区和第二导电类型阱区，所述漏极区位于所述第一导电类型阱区中，所述源极区和所述衬底引出区位于所述第二导电类型阱区中，所述竖向导电结构位于所述第一导电类型阱区和第二导电类型阱区之间。
在其中一个实施例中，所述漂移区设有至少一列所述竖向导电结构，每列包括至少两个间隔排列的竖向导电结构，且列方向与导电沟道长度方向在水平面上呈大于0度的夹角；所述绝缘体上硅横向器件还包括至少一个导电等势结构，每个导电等势结构电连接一列竖向导电结构。
在其中一个实施例中，所述漂移区设有至少一列所述竖向导电结构，每列包括至少两个间隔排列的竖向导电结构，列方向为导电沟道宽度方向；所述绝缘体上硅横向器件还包括设于所述场氧层上的至少一导电等势条，每条导电等势条通过导电材料向下穿过所述场氧层电连接一列竖向导电结构。
在其中一个实施例中，各所述导电等势条沿导电沟道宽度方向延伸。
在其中一个实施例中，各所述导电等势条的材质包括金属或合金。
在其中一个实施例中，所述竖向导电结构的材质包括多晶硅。
在其中一个实施例中，所述低K介质的材质包括氟氧化硅。
在其中一个实施例中，所述介电层的材质为硅氧化物。
在其中一个实施例中，所述掩埋介质层是埋氧层。
在其中一个实施例中，所述低K介质的底部与所述衬底直接接触。
在其中一个实施例中，所述低K介质的顶部与所述掩埋介质层的顶部平齐。
在其中一个实施例中，所述低K介质的顶部高于所述掩埋介质层的顶部。
在其中一个实施例中，所述第一导电类型为N型，所述第二导电类型为P型。
一种绝缘体上硅横向器件的制造方法，包括：提供SOI晶圆，所述SOI晶圆包括衬底、衬底上的掩埋介质层及掩埋介质层上的漂移区；向下刻蚀所述漂移区，将漂移区刻穿后继续刻蚀所述掩埋介质层，从而在所述漂移区和掩埋介质层中形成沟槽；在所述沟槽的底部填充低K介质；在所述沟槽的侧壁形成介电层；及在侧壁形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构。所述低K介质的介电常数小于所述掩埋介质层的介电常数。
上述绝缘体上硅横向器件的制造方法，竖向导电结构-介电层-漂移区构成类似导电材料-介电材料-半导体的电容器效果，既能辅助漂移区耗尽，还能使得漂移区底部的等势线压在竖向导电结构下方的结构中，由于低K介质位于等势线最密集处，在该横向器件处于反向截止区域时，可大大增强介质中的电场，进而提高击穿电压。
在其中一个实施例中，所述刻蚀所述掩埋介质层的步骤包括将掩埋介质层刻穿至所述衬底。
在其中一个实施例中，所述在所述沟槽的底部填充低K介质的步骤之后、所述在所述沟槽的侧壁形成介电层的步骤之前，还包括对所述低K介质进行回刻的步骤。
在其中一个实施例中，所述在侧壁形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构，还包括所述低K介质包围所述竖向导电结构的底部。
在其中一个实施例中，在所述在侧壁形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构之后，上述方法还包括：形成第一导电类型阱区和第二导电类型阱区；在所述漂移区上形成场氧层；形成栅极；在所述第二导电类型阱区中形成源极区和衬底引出区并在所述第一导电类型阱区中形成漏极区；及形成将多个所述竖向导电结构电连接的导电等势条。
附图说明
为了更好地描述和说明这里公开的那些申请的实施例和/或示例，可以参考一幅或多幅附图。用于描述附图的附加细节或示例不应当被认为是对所公开的申请、目前描述的实施例和/或示例以及目前理解的这些申请的最佳模式中的任何一者的范围的限制。
图1是一实施例中绝缘体上硅横向器件立体图。
图2为图1所示绝缘体上硅横向器件的剖面示意图。
图3a和图3b分别是两个实施例中漂移区的横截面上竖向导电结构的分布示意图。
图4是一实施例中绝缘体上硅横向器件的制造方法的流程图。
图5是一实施例中绝缘体上硅横向器件的制造方法在图4的步骤S450之后的流程图。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的首选实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本申请教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本申请的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/ 或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本申请的理想实施例(和中间结构)的示意图的横截面图来描述申请的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本申请的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本申请的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
体硅中的衬底耗尽效应被SOI结构中类似于MOS电容的形式所替代(纵向上衬底-埋氧层-有源区构成一个MOS电容结构)。在低压时，埋氧层与漂移区界面形成的反型层电荷承担了源端电荷的部分电场；在高压时，源端PN结扩展逐渐扩大，反偏的空间电荷区扩展至埋氧层，反型层电荷被抽取，由高斯定理可知两种介质(硅层漂移区和埋氧层)的电场与界面电荷关系为：
EIεI＝Esiεsi+QSI
其中EI为硅界面电场强度，εI为硅的介电常数，Esi为埋氧层电场强度，εsi为埋氧层的介电常数，QSI为漂移区与埋氧层界面的电荷密度与q的乘积。从界面高斯定理来看，采用低K介质可以提高介质的电场。本申请提出了一种刻蚀深槽并在深槽底部填充低K介质的新型高压SOI横向器件，该深槽深入埋氧层，并将等势线集中压在深槽底部，同时在深槽底部填入低K介质， 在不降低导通电阻的条件下，可将电场大大提高，进而提高击穿电压。有效克服业内降低导通电阻与提高击穿电压之间的矛盾关系。
图1是一实施例中绝缘体上硅横向器件立体图，图2为图1所示绝缘体上硅横向器件的剖面示意图。在图1和图2所示的实施例中，绝缘体上硅横向器件是SOI LDMOSFET(绝缘体上硅横向扩散金属氧化物半导体场效应管)，包括衬底101、掩埋介质层102、漂移区107、竖向导电结构105、介电层104及低K介质103。掩埋介质层102设于衬底101上。漂移区107设于掩埋介质层102上。漂移区107和掩埋介质层102中设有深槽，深槽底部填充有替换掩埋介质层材料的低K介质103，低K介质103上方的深槽侧壁为介电层104。深槽中除低K介质103和介电层104的其余位置填充导电材料，形成从漂移区107向下延伸至掩埋介质层102的竖向导电结构105，低K介质103包围竖向导电结构105的底部。低K介质103的介电常数小于掩埋介质层102的介电常数。在本申请的一个实施例中，掩埋介质层102为埋氧层，其材质可以是硅氧化物，例如二氧化硅。
上述绝缘体上硅横向器件，竖向导电结构105-介电层104-漂移区107构成类似导电材料-介电材料-半导体的电容器效果，既能辅助漂移区107耗尽，还能使得漂移区107底部的等势线压在竖向导电结构105下方的结构中。由于替换掩埋介质层102的材料的低K介质103位于等势线最密集处，在该横向器件处于反向截止区域时，可大大增强介质中的电场强度，进而提高击穿电压。又由于辅助耗尽的作用增强，漂移区107的浓度可以灵活调节，使得导通电阻有所降低。因此上述绝缘体上硅横向器件既能提高击穿电压又能降低器件的导通电阻。在本申请的一个实施例中，低K介质103的介电常数K小于3.9。
在图1和图2所示的实施例中，绝缘体上硅横向器件还包括源极区110、漏极区111、栅介电层(图1和图2中未标示)及栅极115。源极区110、漏极区111及漂移区107具有第一导电类型，栅极115位于源极区110和漏极区111之间的区域的上方，且位于栅介电层上。竖向导电结构105位于栅极 115和漏极区111之间。每个SOI LDMOS可以设置多个设有竖向导电结构105和低K介质103的深槽。在本申请的一个实施例中，第一导电类型为N型、第二导电类型为P型；在其他的实施例中，也可以是第一导电类型为P型、第二导电类型为N型。在本申请的一个实施例中，源极区110和漏极区111为N+区，漂移区107为N-区。在本申请的一个实施例中，衬底101为P型硅衬底。
在图1和图2所示的实施例中，绝缘体上硅横向器件还包括设于漂移区107上的场氧层112。栅极115从源极区110边缘延伸至场氧层112上。图1中省略了部分的场氧层结构以示出竖向导电结构105在漂移区107表面是如何分布的。
在图1和图2所示的实施例中，绝缘体上硅横向器件还包括衬底引出区109，其具有第二导电类型，设于源极区110背离栅极115的一侧。在本申请的一个实施例中，衬底引出区109为P+区。
在图1和图2所示的实施例中，绝缘体上硅横向器件还包括第一导电类型阱区108和第二导电类型阱区106。漏极区111位于第一导电类型阱区108中，源极区110和衬底引出区109位于第二导电类型阱区106中，所有的竖向导电结构105均位于第一导电类型阱区108和第二导电类型阱区106之间。第二导电类型阱区106是反型层沟道形成的区域，直接影响到栅极阈值电压，同时对漂移区耗尽也有影响。第一导电类型阱区108是绝缘体上硅横向器件的漏端漂移区缓冲层，能够提高器件在正向工作时的开态击穿电压。
在本申请的一个实施例中，漂移区107设有至少一列竖向导电结构105，每列包括至少两个间隔排列的竖向导电结构105，且列方向与导电沟道长度方向在水平面上呈大于0度的夹角。绝缘体上硅横向器件还包括至少一个导电等势结构，每个导电等势结构电连接一列竖向导电结构105。参见图1，在该实施例中，多个竖向导电结构105在漂移区107排列形成阵列结构。可以理解地，为了给漂移区107留出足够的载流子运动路径，竖向导电结构105不能连成一片，而要阵列式排布。图3a和图3b分别是两个实施例中漂移区 107的横截面上竖向导电结构105的分布示意图。
在图1和图2所示的实施例中，导电等势结构为设于场氧层112上的多条导电等势条114。每条导电等势条114沿导电沟道宽度方向延伸，且每条导电等势条114通过导电材料113向下穿过场氧层112与下方的至少两个竖向导电结构105电连接。如前述，为了给漂移区107留出足够的载流子运动路径，竖向导电结构105不能连成一片，因此每条导电等势条114和若干导电材料113将若干个竖向导电结构105电连接形成一个等势体，并且形成一个等势面，将等势线集中压在深槽底部。在本申请的一个实施例中，导电等势条114的材质可以为金属或合金；导电材料113也可以为金属或合金。在本申请的一个实施例中，导电等势条114可以为直条状结构。在本申请的其他实施例中，导电等势条114也可以为弯曲条状结构、弯折条状结构。
在本申请的一个实施例中，竖向导电结构105的材质为多晶硅。采用多晶硅材料填充易于将深槽填满，且比较稳定。并且，多晶硅材料可以直接通过杂质注入或者原位掺杂来获得我们需要的电阻值(即易于调节竖向导电结构105的电阻)。在其他实施例中，竖向导电结构105的也可以采用本领域习知的其他导电材料。
在本申请的一个实施例中，低K介质103的材质是氟氧化硅SiOF；在其他实施例中，低K介质103也可以采用本领域习知的其他低K介质。
在本申请的一个实施例中，介电层104的材质为硅氧化物，例如二氧化硅。
在本申请的一个实施例中，栅介电层的材质为硅氧化物，例如二氧化硅；栅极115的材质为多晶硅。
在本申请的一个实施例中，低K介质103的底部与衬底101直接接触。
在本申请的一个实施例中，低K介质103的顶部与掩埋介质层102的顶部平齐。
在本申请的一个实施例中，低K介质103的顶部高于掩埋介质层102的顶部。
在本申请的其他实施例中，低K介质103仅替换深槽底部的部分掩埋介质层102的材料。
本申请相应提供一种绝缘体上硅横向器件的制造方法，可以用于制造前述任一实施例的绝缘体上硅横向器件。图4是一实施例中绝缘体上硅横向器件的制造方法的流程图，包括下列步骤：
S410，提供SOI晶圆。
提供在衬底上形成有掩埋介质层，在掩埋介质层上形成有漂移区的SOI晶圆。
在本申请的一个实施例中，漂移区具有第一导电类型，衬底具有第二导电类型。在本申请的一个实施例中，第一导电类型为N型、第二导电类型为P型；相应地，衬底为P型硅衬底，漂移区为N-漂移区。在其他的实施例中，也可以是第一导电类型为P型、第二导电类型为N型。在本申请的一个实施例中，漂移区通过注入后高温推阱实现，需要一定的掺杂浓度来保证电流通路。
在本申请的一个实施例中，掩埋介质层为埋氧层，其材质为硅氧化物，例如二氧化硅。
S420，向下刻蚀漂移区，在漂移区和掩埋介质层中形成沟槽。
光刻并刻蚀漂移区，将漂移区刻穿后继续向下刻蚀掩埋介质层，从而在漂移区和掩埋介质层中形成深槽。
在本申请的一个实施例中，步骤S420的刻蚀是将掩埋介质层刻穿至衬底。在本申请的其他实施例中，步骤S420的刻蚀也可以不将掩埋介质层刻穿，即深槽底部还剩余一定厚度的掩埋介质层。
S430，在沟槽的底部填充低K介质。
可以理解的，低K介质的介电常数K至少要小于掩埋介质层材料的介电常数K。在本申请的一个实施例中，低K介质的介电常数K小于3.9。
在本申请的一个实施例中，在深槽的底部填充低K介质后再对低K介质进行回刻，使得深槽底部的低K介质形成一个凹坑，后续在深槽中填充的导 电材料能够填入该凹坑中。
在本申请的一个实施例中，填充的低K介质厚度与掩埋介质层的厚度相同，然后再对低K介质进行回刻，使得低K介质的顶部与掩埋介质层的顶部平齐。在本申请的另一个实施例中，填充的低K介质厚度也可以大于掩埋介质层的厚度。
S440，在沟槽的侧壁形成介电层。
在本申请的一个实施例中，是通过热氧化在深槽的侧壁形成硅氧化层作为介电层。在其他实施例中，也可以通过本领域习知的其他工艺在深槽的侧壁形成介电层。
S450，在沟槽内填充导电材料，形成竖向导电结构。
在本申请的一个实施例中，深槽中的导电材料选用多晶硅。竖向导电结构的底部被低K介质包围。可以通过淀积工艺向深槽中淀积一定掺杂浓度的多晶硅。在本申请的一个实施例中，可以通过原位掺杂等掺杂工艺调整多晶硅的掺杂浓度，从而调节多晶硅的电阻值。
在本申请的一个实施例中，漂移区形成有多个深槽(相应地形成有多个竖向导电结构)，各竖向导电结构在漂移区排列形成阵列结构。
上述绝缘体上硅横向器件的制造方法，竖向导电结构-(深槽侧壁的)介电层-漂移区构成类似导电材料-介电材料-半导体的电容器效果，既能辅助漂移区耗尽，还能使得漂移区底部的等势线压在竖向导电结构下方的结构中。由于低K介质位于等势线最密集处，在该横向器件处于反向截止区域时，可大大增强介质中的电场，进而提高击穿电压。又由于辅助耗尽的作用增强，漂移区浓度可以灵活调节，使得导通电阻有所降低。因此上述绝缘体上硅横向器件既能提高击穿电压又能降低器件的导通电阻。
参见图5，在本申请的一个实施例中，绝缘体上硅横向器件的制造方法在步骤S450之后还包括下列步骤：
S510，形成第一、第二导电类型阱区。
在本申请的一个实施例中，该横向器件为SOI LDMOSFET。可以通过光 刻及离子注入工艺形成第一导电类型阱区和第二导电类型阱区，其中第一导电类型阱区形成于漏极一侧，第二导电类型阱区形成于源极一侧。各竖向导电结构位于第一导电类型阱区和第二导电类型阱区之间。第二导电类型阱区是反型层沟道形成的区域，直接影响到栅极阈值电压，同时对漂移区耗尽也有影响。第一导电类型阱区是绝缘体上硅横向器件的漏端漂移区缓冲层，能够提高器件在正向工作时的开态击穿电压。
S520，在所述漂移区上形成场氧层。
在本申请的一个实施例中，可以通过淀积工艺和图案化在有源区外、漂移区上方形成一层氧化层作为场氧层。
S530，形成栅极。
先形成栅介电层，然后在栅介电层上形成栅极。栅极从场氧层的边缘延伸出场氧层、然后延伸至第二导电类型阱区上。在本申请的一个实施例中，栅介电层的材质为硅氧化物，例如二氧化硅；栅极的材质为多晶硅。
S540，形成源极区、漏极区及衬底引出区。
通过离子注入工艺，在第二导电类型阱区中形成源极区和衬底引出区，在第一导电类型阱区中形成漏极区。在本申请的一个实施例中，源极区和漏极区为N+掺杂区，衬底引出区为P+掺杂区。
S550，形成将若干竖向导电结构电连接的导电等势条。
在本申请的一个实施例中，先在步骤S540得到的晶圆表面形成层间介质层(ILD)。然后通过刻蚀工艺，在需要引出至器件表面的结构处刻蚀形成贯穿ILD的接触孔。最后形成导电等势条以及栅、漏、源的金属电极。在本申请的一个实施例中，每条导电等势条通过导电材料向下穿过场氧层，与场氧层下方的至少两个竖向导电结构电连接。即通过导电材料将在竖向导电结构引出至表面，通过导电等势条各自连接起来。本申请的一个实施例中，导电等势条的材质可以为金属或合金，导电材料也可以为金属或合金。
应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中 有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (15)

  1. 一种绝缘体上硅横向器件，包括：
    衬底；
    掩埋介质层，设于所述衬底上；
    漂移区，设于所述掩埋介质层上；
    竖向导电结构，从所述漂移区向下延伸至所述掩埋介质层；
    低K介质，设于所述掩埋介质层中，并包围所述竖向导电结构的底部，所述低K介质的介电常数小于所述掩埋介质层的介电常数；及
    介电层，设于所述竖向导电结构的侧面，且位于所述竖向导电结构与漂移区之间、所述低K介质的上方。
  2. 根据权利要求1所述的绝缘体上硅横向器件，其中，所述横向器件为LDMOSFET，所述横向器件还包括：
    源极区；
    漏极区；
    栅极，设于所述源极区和漏极区之间的区域的上方；
    其中，所述竖向导电结构位于所述栅极和漏极区之间，所述源极区、漏极区及漂移区具有第一导电类型。
  3. 根据权利要求2所述的绝缘体上硅横向器件，还包括：
    场氧层，设于所述漂移区上；
    衬底引出区，具有第二导电类型，设于所述源极区背离所述栅极的一侧；
    其中，所述栅极从所述源极区边缘延伸至所述场氧层上。
  4. 根据权利要求3所述的绝缘体上硅横向器件，还包括第一导电类型阱区和第二导电类型阱区；所述漏极区位于所述第一导电类型阱区中，所述源极区和所述衬底引出区位于所述第二导电类型阱区中，所述竖向导电结构位于所述第一导电类型阱区和第二导电类型阱区之间。
  5. 根据权利要求1所述的绝缘体上硅横向器件，其中，所述漂移区设有至少一列所述竖向导电结构，每列包括至少两个间隔排列的竖向导电结构， 且列方向与导电沟道长度方向在水平面上呈大于0度的夹角；所述绝缘体上硅横向器件还包括至少一个导电等势结构，每个导电等势结构电连接一列竖向导电结构。
  6. 根据权利要求3所述的绝缘体上硅横向器件，其中，所述漂移区设有至少一列所述竖向导电结构，每列包括至少两个间隔排列的竖向导电结构，列方向为导电沟道宽度方向；所述绝缘体上硅横向器件还包括设于所述场氧层上的至少一导电等势条，每条导电等势条通过导电材料向下穿过所述场氧层、并电连接一列竖向导电结构。
  7. 根据权利要求1所述的绝缘体上硅横向器件，其中，所述竖向导电结构的材质包括多晶硅。
  8. 根据权利要求1所述的绝缘体上硅横向器件，其中，所述低K介质的材质包括氟氧化硅。
  9. 根据权利要求1所述的绝缘体上硅横向器件，其中，所述低K介质的底部与所述衬底直接接触。
  10. 根据权利要求1所述的绝缘体上硅横向器件，其中，所述低K介质的顶部与所述掩埋介质层的顶部平齐或高于所述掩埋介质层的顶部。
  11. 一种绝缘体上硅横向器件的制造方法，包括：
    提供SOI晶圆，所述SOI晶圆包括衬底、衬底上的掩埋介质层及掩埋介质层上的漂移区；
    向下刻蚀所述漂移区，将漂移区刻穿后继续刻蚀所述掩埋介质层，从而在所述漂移区和掩埋介质层中形成沟槽；
    在所述沟槽的底部填充低K介质；
    在所述沟槽的侧壁形成介电层；及
    在侧壁形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构；
    其中，所述低K介质的介电常数小于所述掩埋介质层的介电常数。
  12. 根据权利要求11所述的绝缘体上硅横向器件的制造方法，其中，所述刻蚀所述掩埋介质层的步骤包括将掩埋介质层刻穿至所述衬底。
  13. 根据权利要求11所述的绝缘体上硅横向器件的制造方法，其中，所述在所述沟槽的底部填充低K介质的步骤之后、所述在所述沟槽的侧壁形成介电层的步骤之前，还包括对所述低K介质进行回刻。
  14. 根据权利要求11所述的绝缘体上硅横向器件的制造方法，其中，所述在侧壁形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构，还包括所述低K介质包围所述竖向导电结构的底部。
  15. 根据权利要求11所述的绝缘体上硅横向器件的制造方法，在所述在侧壁形成了所述介电层的沟槽内填充导电材料，形成竖向导电结构之后，还包括：
    形成第一导电类型阱区和第二导电类型阱区；
    在所述漂移区上形成场氧层；
    形成栅极；
    在所述第二导电类型阱区中形成源极区和衬底引出区并在所述第一导电类型阱区中形成漏极区；及
    形成将多个所述竖向导电结构电连接的导电等势条。
PCT/CN2023/081575 2022-04-21 2023-03-15 绝缘体上硅横向器件及其制造方法 WO2023202275A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN202210419589.3 2022-04-21
CN202210419589.3A CN116978945A (zh) 2022-04-21 2022-04-21 绝缘体上硅横向器件及其制造方法

Publications (1)

Publication Number Publication Date
WO2023202275A1 true WO2023202275A1 (zh) 2023-10-26

Family

ID=88419058

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2023/081575 WO2023202275A1 (zh) 2022-04-21 2023-03-15 绝缘体上硅横向器件及其制造方法

Country Status (2)

Country Link
CN (1) CN116978945A (zh)
WO (1) WO2023202275A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181321A (ja) * 1994-12-26 1996-07-12 Matsushita Electric Works Ltd Ｓｏｉ基板及びその製造方法
US5777365A (en) * 1995-09-28 1998-07-07 Nippondenso Co., Ltd. Semiconductor device having a silicon-on-insulator structure
US20080237631A1 (en) * 2007-03-27 2008-10-02 Atsuo Watanabe High breakdown voltage semiconductor circuit device and method of manufacturing the same
CN113611750A (zh) * 2021-08-19 2021-11-05 电子科技大学 Soi横向匀场高压功率半导体器件及制造方法和应用
CN115020472A (zh) * 2022-05-30 2022-09-06 电子科技大学 一种soi横向器件及制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181321A (ja) * 1994-12-26 1996-07-12 Matsushita Electric Works Ltd Ｓｏｉ基板及びその製造方法
US5777365A (en) * 1995-09-28 1998-07-07 Nippondenso Co., Ltd. Semiconductor device having a silicon-on-insulator structure
US20080237631A1 (en) * 2007-03-27 2008-10-02 Atsuo Watanabe High breakdown voltage semiconductor circuit device and method of manufacturing the same
CN113611750A (zh) * 2021-08-19 2021-11-05 电子科技大学 Soi横向匀场高压功率半导体器件及制造方法和应用
CN115020472A (zh) * 2022-05-30 2022-09-06 电子科技大学 一种soi横向器件及制造方法

Also Published As

Publication number Publication date
CN116978945A (zh) 2023-10-31

Similar Documents

Publication Publication Date Title
EP1033759B1 (en) MOS-gated device having a buried gate and process for forming same
US6198127B1 (en) MOS-gated power device having extended trench and doping zone and process for forming same
US9941403B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US7462908B2 (en) Dynamic deep depletion field effect transistor
CN203325907U (zh) 绝缘栅半导体装置结构
US9799762B2 (en) Semiconductor device and method of manufacturing a semiconductor device
US6433385B1 (en) MOS-gated power device having segmented trench and extended doping zone and process for forming same
US8659076B2 (en) Semiconductor device structures and related processes
US7923804B2 (en) Edge termination with improved breakdown voltage
TWI469347B (zh) 帶有溝槽-氧化物-奈米管超級接面之元件結構及製備方法
US20130248982A1 (en) Semiconductor device with enhanced mobility and method
TWI471942B (zh) 半導體裝置及其製造方法
TWI475614B (zh) 溝渠裝置結構及製造
CN109728097B (zh) 一种功率半导体mos器件及其制备方法
CN110914997A (zh) 具有locos沟槽的半导体器件
CN108091685A (zh) 一种提高耐压的半超结mosfet结构及其制备方法
WO2022193656A1 (zh) 降低开关损耗的半导体器件及其制作方法
US20150084121A1 (en) Transistor Device with a Field Electrode
US6559502B2 (en) Semiconductor device
CN113659009A (zh) 体内异性掺杂的功率半导体器件及其制造方法
CN116978928A (zh) 一种基于有源耗尽机理的功率半导体器件及制造方法
CN102945799A (zh) 纵向功率半导体器件的制造方法
WO2023202275A1 (zh) 绝缘体上硅横向器件及其制造方法
WO2021232802A1 (zh) Igbt器件及其制备方法
CN113690301B (zh) 半导体器件及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23790936

Country of ref document: EP

Kind code of ref document: A1