CN115020472A - 一种soi横向器件及制造方法 - Google Patents
一种soi横向器件及制造方法 Download PDFInfo
- Publication number
- CN115020472A CN115020472A CN202210600616.7A CN202210600616A CN115020472A CN 115020472 A CN115020472 A CN 115020472A CN 202210600616 A CN202210600616 A CN 202210600616A CN 115020472 A CN115020472 A CN 115020472A
- Authority
- CN
- China
- Prior art keywords
- region
- oxide layer
- etching
- conductivity type
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 32
- 239000010703 silicon Substances 0.000 claims abstract description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 8
- 239000001301 oxygen Substances 0.000 claims abstract description 8
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 125
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 26
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 25
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 13
- 238000001020 plasma etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 7
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 6
- 229910052731 fluorine Inorganic materials 0.000 claims description 6
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 238000011065 in-situ storage Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- WKBOTKDWSSQWDR-UHFFFAOYSA-N Bromine atom Chemical compound [Br] WKBOTKDWSSQWDR-UHFFFAOYSA-N 0.000 claims description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 3
- GDMRBHLKSYSMLJ-UHFFFAOYSA-N [F].O=[Si] Chemical compound [F].O=[Si] GDMRBHLKSYSMLJ-UHFFFAOYSA-N 0.000 claims description 3
- GDTBXPJZTBHREO-UHFFFAOYSA-N bromine Substances BrBr GDTBXPJZTBHREO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052794 bromium Inorganic materials 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000000460 chlorine Substances 0.000 claims description 3
- 229910052801 chlorine Inorganic materials 0.000 claims description 3
- 238000000605 extraction Methods 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000008878 coupling Effects 0.000 abstract description 2
- 238000010168 coupling process Methods 0.000 abstract description 2
- 238000005859 coupling reaction Methods 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 239000004020 conductor Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种SOI横向器件结构及制造方法，包括衬底、埋氧层、漂移区、有源区，所述衬底、绝缘层和绝缘层上漂移区包括竖向导电结构，竖向导电结构在竖直方向上穿过绝缘层和绝缘层上硅的截面呈长条状；所述竖向导电结构还包括槽壁内低介电常数介质、多晶；所述有源区还包括源区、漏区。本发明在耦合电极与埋氧处的介质耐压随介电常数降低电场提升更大，在不影响比导的情况下，击穿电压更大。同时提供了一种深入埋层刻蚀的工艺方法，可将以往无法实现的器件通过本工艺手段从模型建立引入工程应用。
Description
技术领域
本发明涉及半导体工艺制造，特别是涉及一种SOI横向器件，一种深槽工艺解决方法。
背景技术
SOI(Silicon On Insuiator)高压集成电路因其具有高速、低功耗、抗辐照以及易于隔离等优点而得以广泛应用。作为SOI高压集成电路的核心器件，SOI横向器件较低的纵向击穿电压限制了其在高压功率集成电路中的应用。国内外纵多学者提出了一系列新的结构来提高SOI横向器件的纵向耐压。然而许多将增强绝缘层电场的器件止步于理论，在工艺上无法实现。
发明内容
基于此，有必要提供一种具有高击穿电压的SOI横向器件及其制造方法。
为实现上述发明目的，本发明技术方案如下：
一种SOI横向器件，包括：
衬底101；
埋氧层102，设于所述衬底101上；
漂移区105，设于所述埋氧层102上；
第一导电类型阱区111，位于漂移区105内部右侧，
第二导电类型阱区110，位于漂移区105内部左侧，
竖向导电结构104，位于第一导电类型阱区111和第二导电类型阱区110之间，从所述漂移区105向下延伸至所述埋氧层102；
第一低介电常数介质103，其介电常数低于二氧化硅，设于所述埋氧层102中，并包围所述竖向导电结构104的底部；
第二低介电常数介质118，设于所述竖向导电结构104的侧面，且位于所述竖向导电结构104与漂移区105之间、所述第一低介电常数介质103的上方；
所有的竖向导电结构104均位于第一导电类型阱区111和第二导电类型阱区110之间。
源极区113，位于第二导电类型阱区110中；
漏极区114；位于第一导电类型阱区111中，
场氧层115，位于漂移区105的上方；
栅极116，设于所述源极区113和漏极区114之间的区域的上方；
其中，所述竖向导电结构104位于所述栅极116和漏极区114之间，所述源极区113、漏极区114及漂移区105具有第一导电类型；
衬底引出区112，具有第二导电类型，位于第二导电类型阱区110中，设于所述源极区113背离所述栅极116的一侧；
所述栅极116从所述源极区113边缘延伸至所述场氧层115上。
作为优选方式，所述漂移区105设有至少一列所述竖向导电结构104，每列包括至少两个竖向导电结构，相邻列的竖向导电结构交错排列，且列方向与导电沟道长度方向在水平面上呈大于0度的夹角，每列底部深入埋氧的部分为圆球状或者椭圆球状；所述SOI横向器件还包括场氧层115上的至少一个导电等势条117，每个导电等势条117电连接一列竖向导电结构；各所述导电等势条沿导电沟道宽度方向延伸。
作为优选方式，所述竖向导电结构的材质包括多晶硅；
并且/或者所述第一低介电常数介质103的材质包括氟氧化硅；
并且/或者所述第一低介电常数介质103的底部与所述衬底101直接接触。
上述SOI横向器件，竖向导电结构-低K介质-漂移区构成类似导电材料-介电材料-半导体的电容器效果，既能辅助漂移区耗尽，还能使得漂移区底部的等势线压在竖向导电结构下方的结构中，由于底部和侧面低K介质处于等势线密集处，在该横向器件处于反向截止区域时，可大大增强介质中的电场，进而提高击穿电压。
优选的，各所述导电等势条的材质包括金属或合金。
优选的，所述介电层的材质为低K介质。
优选的，所述低K介质的顶部与所述埋氧层的顶部平齐。
优选的，所述第一导电类型为N型，所述第二导电类型为P型。
为实现上述发明目的，本发明还提供一种所述SOI横向器件的制造方法，包括下列步骤：
提供形成有绝缘层和绝缘层上的硅层的基片；
在基片上淀积第一氧化层；
在基片上淀积氮化硅层；
在基片上淀积第二氧化层；
用深槽光刻板在所述硅层上光刻定义出深槽区域；
采用第一刻蚀方法刻蚀至硅表面；
采用第二刻蚀方法将深槽刻蚀至绝缘层；
采用第三刻蚀方法将绝缘层刻蚀少部分；
采用第四刻蚀方法进一步刻蚀绝缘层；
淀积绝缘材料；
剥掉氮化硅层；
填充多晶硅；
形成N/P阱；
形成栅极；
形成漏源栅的引出；
淀积层间介质；
形成孔和金属。
作为优选方式，第一氧化层的厚度为0.15-0.4微米，采用炉管氧化生长；
并且/或者氮化硅的厚度为1-2.5微米，采用低压化学气相淀积；
并且/或者第二氧化层的厚度为3-5微米，采用等离子辅助化学气相淀积。
作为优选方式，第一刻蚀方法为各向异性很强、氧化层和氮化硅对硅选择比略大的氟基气体等离子体刻蚀；
第二刻蚀方法为各向异性很强、硅与氧化层选择比较大的等离子体刻蚀；
第三刻蚀方法为氧化层与硅选择比极大、各向异性较强的等离子体刻蚀；
第四刻蚀方法为氧化层与硅选择比极大、各向同性较强的湿法腐蚀；
作为优选方式，淀积的绝缘材料包括低介电常数材料，采用低压气相淀积。
作为优选方式，剥掉氮化硅层采用干法刻蚀。
作为优选方式，填充多晶硅采用原位掺杂。
作为优选方式，淀积层间介质中：
第一层正硅酸乙酯TEOS采用低压化学气相淀积；
淀积氮化硅采用常压化学气相淀积；
淀积第二正硅酸乙酯TEOS采用等离子增强化学气相淀积或者低压化学气相淀积。
在其中一个实施例中，所述深槽底部和侧壁被绝缘低K介质部分填充；
在其中一个实施例中，所述深槽被多晶填充；
在其中一个实施例中，所述绝缘层为埋氧层。
本发明的有益效果为：在耦合电极与埋氧处的介质耐压随介电常数降低电场提升更大，在不影响比导的情况下，击穿电压更大。同时提供了一种深入埋层刻蚀的工艺方法，可将以往无法实现的器件通过本工艺手段从模型建立引入工程应用。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将变得更加清晰。在全部附图中相同的附图标记指示相同的部分，且并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1为实施例1的SOI横向器件结构立体图；
图2为实施例1的SOI横向器件结构正视图；
图3为实施例3的硅与绝缘层上硅的基片示意图；
图4为实施例3中第一氧化层示意图；
图5为实施例3中氮化硅层示意图；
图6为实施例3中第二氧化层示意图；
图7为实施例3中光刻胶示意图；
图8为实施例3中光刻示意图；
图9为实施例3中用第一刻蚀方法后的示意图；
图10为实施例3中去胶示意图；
图11为实施例3中用第二刻蚀方法后的示意图；
图12为实施例3中用第三刻蚀方法与第四刻蚀方法后的示意图；
图13为实施例3中填充低介电常数介质示意图；
图14为实施例3中去氮化硅层示意图；
图15为实施例3中多晶硅的示意图；
图16为实施例3中去第一氧化层后的示意图；
图17为实施例3中形成源漏栅以及金属的示意图。
101为衬底，102为埋氧层，103为第一低介电常数介质，104为竖向导电结构、105为漂移区、106为第一氧化层，107为氮化硅层，108为第二氧化层，109为光刻胶，110为第二导电类型阱区，111为第一导电类型阱区，112为衬底引出区，113为源极区、114为漏极区、115为场氧层，116为栅极，117为导电等势条，118为第二低介电常数介质。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种一种增强埋层电场结构的工艺制造方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例1
图1是一实施例中绝缘体上硅横向器件立体图，图2为图1所示绝缘体上硅横向器件的剖面示意图。在图1和图2所示的实施例中，绝缘体上硅横向器件是SOI LDMOSFET(绝缘体上硅横向扩散金属氧化物半导体场效应管)，包括：
衬底101；衬底101为P型硅衬底。
埋氧层102，设于所述衬底101上；
漂移区105，设于所述埋氧层102上；
第一导电类型阱区111，位于漂移区105内部右侧，
第二导电类型阱区110，位于漂移区105内部左侧，
竖向导电结构104，位于第一导电类型阱区111和第二导电类型阱区110之间，从所述漂移区105向下延伸至所述埋氧层102；
第一低介电常数介质103，其介电常数低于二氧化硅，设于所述埋氧层102中，并包围所述竖向导电结构104的底部；
漂移区105和埋氧层102中设有深槽，深槽底部填充有替换埋氧层材料的第一低介电常数介质103，第一低介电常数介质103上方的深槽侧壁也为第一低介电常数介质103。深槽中除第一低介电常数介质103其余位置填充导电材料，形成从漂移区105向下延伸至埋氧层102的竖向导电结构104，第一低介电常数介质103包围竖向导电结构104的底部。
上述绝缘体上硅横向器件，竖向导电结构104-第一低介电常数介质103-漂移区105构成类似导电材料-介电材料-半导体的电容器效果，既能辅助漂移区105耗尽，还能使得漂移区105底部的等势线压在竖向导电结构104下方的结构中，由于替换埋氧层材料的第一低介电常数介质103位于等势线最密集处，在该横向器件处于反向截止区域时，可大大增强介质中的电场强度，进而提高击穿电压。可以理解的，第一低介电常数介质103的介电常数K至少要小于二氧化硅(即埋氧层102的材料)的介电常数K。在本申请的一个实施例中，第一低介电常数介质103的介电常数K小于3.9。
第二低介电常数介质118，设于所述竖向导电结构104的侧面，且位于所述竖向导电结构104与漂移区105之间、所述第一低介电常数介质103的上方；
漂移区105具有第一导电类型，栅极116位于源极区113和漏极区114之间的区域的上方，且位于栅介电层上。竖向导电结构104位于栅极116和漏极区114之间。每个SOI LDMOS可以设置多个设有竖向导电结构104和第一低介电常数介质103的深槽。在本申请的一个实施例中，第一导电类型为N型、第二导电类型为P型；在其他的实施例中，也可以是第一导电类型为P型、第二导电类型为N型。
所有的竖向导电结构104均位于第一导电类型阱区111和第二导电类型阱区110之间。
源极区113，位于第二导电类型阱区110中；
第二导电类型阱区110是反型层沟道形成的区域，直接影响到栅极阈值电压，同时对漂移区耗尽也有影响。第一导电类型阱区111是绝缘体上硅横向器件的漏端漂移区缓冲层，能够提高器件在正向工作时的开态击穿电压。
漏极区114；位于第一导电类型阱区111中，
在本申请的一个实施例中，源极区113和漏极区114为N+区，漂移区105为N-区。在本申请的一个实施例中。
场氧层115，位于漂移区105的上方；
栅极116，设于所述源极区113和漏极区114之间的区域的上方；
其中，所述竖向导电结构104位于所述栅极116和漏极区114之间，所述源极区113、漏极区114及漂移区105具有第一导电类型；
衬底引出区112，具有第二导电类型，位于第二导电类型阱区110中，设于所述源极区113背离所述栅极116的一侧；
所述栅极116从所述源极区113边缘延伸至所述场氧层115上。
所述漂移区105设有至少一列所述竖向导电结构104，每列包括至少两个竖向导电结构，相邻列的竖向导电结构交错排列，且列方向与导电沟道长度方向在水平面上呈大于0度的夹角，每列底部深入埋氧的部分为圆球状或者椭圆球状；所述SOI横向器件还包括场氧层115上的至少一个导电等势条117，每个导电等势条117电连接一列竖向导电结构；各所述导电等势条沿导电沟道宽度方向延伸。参见图1，在该实施例中，多个竖向导电结构104在漂移区105排列形成阵列结构。可以理解地，为了给漂移区105留出足够的载流子运动路径，竖向导电结构105不能连成一片，而要阵列式排布。在图1和图2所示的实施例中，导电等势结构为设于场氧层115上的多条导电等势条117。每条导电等势条117沿导电沟道宽度方向延伸，且每条导电等势条117通过导电材料向下穿过场氧层115与下方的至少两个竖向导电结构104电连接
所述竖向导电结构的材质包括多晶硅；
并且/或者所述第一低介电常数介质103的材质包括氟氧化硅；
并且/或者所述第一低介电常数介质103的底部与所述衬底101直接接触。
实施例2
本实施例提供一种所述SOI横向器件的制造方法，包括下列步骤：
提供形成有绝缘层和绝缘层上的硅层的基片；
在基片上淀积第一氧化层；
在基片上淀积氮化硅层；
在基片上淀积第二氧化层；
用深槽光刻板在所述硅层上光刻定义出深槽区域；
采用第一刻蚀方法刻蚀至硅表面；
采用第二刻蚀方法将深槽刻蚀至绝缘层；
采用第三刻蚀方法将绝缘层刻蚀少部分；
采用第四刻蚀方法进一步刻蚀绝缘层；
淀积绝缘材料；
剥掉氮化硅层；
填充多晶硅；
形成N/P阱；
形成栅极；
形成漏源栅的引出；
淀积层间介质；
形成孔和金属。
作为优选方式，第一氧化层的厚度为0.15-0.4微米，采用炉管氧化生长；
并且/或者氮化硅的厚度为1-2.5微米，采用低压化学气相淀积；
并且/或者第二氧化层的厚度为3-5微米，采用等离子辅助化学气相淀积。
具体的，第一刻蚀方法为各向异性很强、氧化层和氮化硅对硅选择比略大的氟基气体等离子体刻蚀；
第二刻蚀方法为各向异性很强、硅与氧化层选择比较大的等离子体刻蚀；
第三刻蚀方法为氧化层与硅选择比极大、各向异性较强的等离子体刻蚀；
第四刻蚀方法为氧化层与硅选择比极大、各向同性较强的湿法腐蚀；
作为优选方式，淀积的绝缘材料包括低介电常数材料，采用低压气相淀积。
作为优选方式，剥掉氮化硅层采用干法刻蚀。
作为优选方式，填充多晶硅采用原位掺杂。
作为优选方式，淀积层间介质中：
第一层正硅酸乙酯TEOS采用低压化学气相淀积；
淀积氮化硅采用常压化学气相淀积；
淀积第二正硅酸乙酯TEOS采用等离子增强化学气相淀积或者低压化学气相淀积。
所述深槽底部和侧壁被绝缘低K介质部分填充；
所述深槽被多晶填充；
所述绝缘层为埋氧层。
实施例3
本实施例提供一种所述SOI横向器件的制造方法，包括下列步骤：提供形成有衬底101、埋氧层102和埋氧层上的漂移区105的基片，如图3所示；
在基片上氧化生长第一氧化层106，厚度为0.15-0.4微米，如图4所示，因为对于氧化层质量要求以及硅表面缺陷应力改善，此步采用直接炉管氧化生长；
在基片上使用低压化学气相淀积氮化硅层107，厚度为1-2.5微米，如图5所示，此步对于氮化硅定型以及均匀性的考虑，采用低压化学气相淀积；
在基片上使用等离子体辅助化学气相淀积第二氧化层108，厚度为3-5微米，如图6所示，此步对于质量要求，常压、低压以及等离子辅助化学气相淀积均可使用；
进行涂胶，选用分辨率较高厚度约为1微米的光刻胶109，如图7所示；
用深槽光刻板在所述硅层上光刻定义出第二导电类型阱区110，显影，显检，如图8所示；
采用第一刻蚀方法，将第二导电类型阱区110刻蚀至硅表面，如图9所示，氧化层与氮化硅对硅的选择比可以不需要过于苛刻，但须保证均匀性以及各向异性，采用氟基气体干法等离子刻蚀，通过调整氧气含量可满足氧化层对硅一定的选择比，调整氟原子的数量与离子能量来控制各向异性；
去胶，清洗，如图10所示；
采用第二刻蚀方法，将第二导电类型阱区110刻蚀至埋氧层102，如图11所示，这步硅对氧化层的选择比可以不需要过于苛刻，但须保证均匀性以及各向异性，采用氯气或溴气干法等离子刻蚀，通过调整氧气或者氢气含量可满足硅对氧化层一定的选择比，氯气或溴气可保证各向异性；
采用第三刻蚀方法，将第二导电类型阱区110刻蚀至部分埋氧层102，氧化层对氮化硅的选择比可以不需要过于苛刻，但须保证对硅有极高的选择比，具有较好均匀性以及各向异性，采用氟基气体干法等离子刻蚀，通过调整氢气含量，当氢气浓度大于40％时，硅刻蚀速率几乎为0，调整氧气/氮气的比例可对氮化硅有一定的选择比，调整氟原子的数量与离子能量来控制各向异性；采用第四刻蚀方法，将第二导电类型阱区110继续刻蚀部分埋氧层102，如图12所示，氧化层对氮化硅的选择比可以不需要过于苛刻，但须保证对硅有极高的选择比，具有较好均匀性以及各向同性，采用氟基气体为主的干法各向同性菜单；
淀积第一低介电常数介质103，如图13所示，使用低压化学气相淀积；
剥掉氮化硅层，如图14所示，采用热磷酸或者等氟基气体加氧气/氮气的离子体干法刻蚀；
淀积竖向导电结构104，如图15所示，使用原位掺杂，之后采用化学机械抛光、回刻；
剥掉氧化层，如图16所示，采用氟化铵缓冲的稀释氢氟酸；
形成N/P阱；
形成栅极；
形成漏源栅的引出；
淀积层间介质；
形成孔和金属，如图17所示。
Claims (10)
1.一种SOI横向器件，其特征在于包括：
衬底(101)；
埋氧层(102)，设于所述衬底(101)上；
漂移区(105)，设于所述埋氧层(102)上；
第一导电类型阱区(111)，位于漂移区(105)内部右侧，
第二导电类型阱区(110)，位于漂移区(105)内部左侧，
竖向导电结构(104)，位于第一导电类型阱区(111)和第二导电类型阱区(110)之间，从所述漂移区(105)向下延伸至所述埋氧层(102)；
第一低介电常数介质(103)，其介电常数低于二氧化硅，设于所述埋氧层(102)中，并包围所述竖向导电结构(104)的底部；
第二低介电常数介质(118)，设于所述竖向导电结构(104)的侧面，且位于所述竖向导电结构(104)与漂移区(105)之间、所述第一低介电常数介质(103)的上方；
所有的竖向导电结构(104)均位于第一导电类型阱区(111)和第二导电类型阱区(110)之间；
源极区(113)，位于第二导电类型阱区(110)中；
漏极区(114)，位于第一导电类型阱区(111)中，
场氧层(115)，位于漂移区(105)的上方；
栅极(116)，设于所述源极区(113)和漏极区(114)之间的区域的上方；
其中，所述竖向导电结构(104)位于所述栅极(116)和漏极区(114)之间，所述源极区(113)、漏极区(114)及漂移区(105)具有第一导电类型；
衬底引出区(112)，具有第二导电类型，位于第二导电类型阱区(110)中，设于所述源极区(113)背离所述栅极(116)的一侧；
所述栅极(116)从所述源极区(113)边缘延伸至所述场氧层(115)上。
2.根据权利要求1所述的一种SOI横向器件，其特征在于：所述漂移区(105)设有至少一列所述竖向导电结构(104)，每列包括至少两个竖向导电结构，相邻列的竖向导电结构交错排列，且列方向与导电沟道长度方向在水平面上呈大于0度的夹角，每列底部深入埋氧的部分为圆球状或者椭圆球状；所述SOI横向器件还包括场氧层(115)上的至少一个导电等势条(117)，每个导电等势条(117)电连接一列竖向导电结构；各所述导电等势条沿导电沟道宽度方向延伸。
3.根据权利要求1所述的一种SOI横向器件，其特征在于：所述竖向导电结构的材质包括多晶硅；
并且/或者所述第一低介电常数介质(103)的材质包括氟氧化硅；
并且/或者所述第一低介电常数介质(103)的底部与所述衬底(101)直接接触。
4.权利要求1至3任意一项所述的SOI横向器件的制造方法，其特征在于包括下列步骤：
提供形成有绝缘层和绝缘层上的硅层的基片；
在基片上淀积第一氧化层；
在基片上淀积氮化硅层；
在基片上淀积第二氧化层；
用深槽光刻板在所述硅层上光刻定义出深槽区域；
采用第一刻蚀方法刻蚀至硅表面；
采用第二刻蚀方法将深槽刻蚀至绝缘层；
采用第三刻蚀方法将绝缘层刻蚀少部分；
采用第四刻蚀方法进一步刻蚀绝缘层；
淀积绝缘材料；
剥掉氮化硅层；
填充多晶硅；
形成N/P阱；
形成栅极；
形成漏源栅的引出；
淀积层间介质；
形成孔和金属。
5.根据权利要求4所述的一种SOI横向器件的制造方法，其特征在于：第一氧化层(106)的厚度为0.15-0.4微米，采用炉管氧化生长；
并且/或者氮化硅的厚度为1-2.5微米，采用低压化学气相淀积；
并且/或者第二氧化层的厚度为3-5微米，采用等离子辅助化学气相淀积。
6.根据权利要求4所述的一种SOI横向器件的制造方法，其特征在于：第一刻蚀方法为氟基气体等离子体刻蚀；
第二刻蚀方法为氯气或溴气等离子体刻蚀；
第三刻蚀方法为等离子体刻蚀；
第四刻蚀方法为湿法腐蚀。
7.根据权利要求4所述的一种SOI横向器件的制造方法，其特征在于：淀积的绝缘材料包括低介电常数材料，采用低压气相淀积。
8.根据权利要求4所述的一种SOI横向器件的制造方法，其特征在于：剥掉氮化硅层采用干法刻蚀。
9.根据权利要求4所述的一种SOI横向器件的制造方法，其特征在于：填充多晶硅采用原位掺杂。
10.根据权利要求4所述的一种SOI横向器件的制造方法，其特征在于：淀积层间介质中：
第一层正硅酸乙酯TEOS采用低压化学气相淀积；
淀积氮化硅采用常压化学气相淀积；
淀积第二正硅酸乙酯TEOS采用等离子增强化学气相淀积或者低压化学气相淀积。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210600616.7A CN115020472A (zh) | 2022-05-30 | 2022-05-30 | 一种soi横向器件及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210600616.7A CN115020472A (zh) | 2022-05-30 | 2022-05-30 | 一种soi横向器件及制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115020472A true CN115020472A (zh) | 2022-09-06 |
Family
ID=83070700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210600616.7A Pending CN115020472A (zh) | 2022-05-30 | 2022-05-30 | 一种soi横向器件及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115020472A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023202275A1 (zh) * | 2022-04-21 | 2023-10-26 | 无锡华润上华科技有限公司 | 绝缘体上硅横向器件及其制造方法 |
-
2022
- 2022-05-30 CN CN202210600616.7A patent/CN115020472A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023202275A1 (zh) * | 2022-04-21 | 2023-10-26 | 无锡华润上华科技有限公司 | 绝缘体上硅横向器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10446678B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR100618900B1 (ko) | 다중 채널을 갖는 모스 전계효과 트랜지스터의 제조방법 및그에 따라 제조된 다중 채널을 갖는 모스 전계효과트랜지스터 | |
| TWI591789B (zh) | 用於製造具有一屏蔽電極結構之一絕緣閘極半導體裝置之方法 | |
| WO2021022872A1 (zh) | 横向扩散金属氧化物半导体器件及其制造方法 | |
| JP4261335B2 (ja) | トレンチゲート半導体デバイスの製造 | |
| CN101290936A (zh) | 半导体器件及其制造方法 | |
| CN113611750B (zh) | Soi横向匀场高压功率半导体器件及制造方法和应用 | |
| US20130221431A1 (en) | Semiconductor device and method of manufacture thereof | |
| JP2011009578A (ja) | 半導体装置およびその製造方法 | |
| CN114464670B (zh) | 一种超低比导的超结mosfet及其制备方法 | |
| CN115020472A (zh) | 一种soi横向器件及制造方法 | |
| CN104253050B (zh) | 一种槽型横向mosfet器件的制造方法 | |
| CN101916783B (zh) | 一种凹陷沟道的横向和纵向扩散型场效应晶体管及其制造方法 | |
| US20130307064A1 (en) | Power transistor device and fabricating method thereof | |
| US8119486B2 (en) | Methods of manufacturing semiconductor devices having a recessed-channel | |
| US10347629B2 (en) | FinFET device | |
| US20110284952A1 (en) | Semiconductor device and manufacturing method thereof | |
| US6812522B2 (en) | Lateral type power MOS transistor having trench gate formed on silicon-on-insulator (SOI) substrate | |
| JP2008205031A (ja) | 半導体装置の製造方法 | |
| KR100289055B1 (ko) | 피-채널 이중확산 전력소자의 제조방법 | |
| KR100306744B1 (ko) | 트렌치게이트전력소자의제조방법 | |
| US11322594B2 (en) | Semiconductor device including a lateral insulator | |
| WO2023202275A1 (zh) | 绝缘体上硅横向器件及其制造方法 | |
| KR100588777B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR20240058033A (ko) | 반도체 기판에 대한 콘택을 제조하는 방법 및 트랜지스터 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |