CN109729743B - Mosfet以及电力转换电路 - Google Patents

Mosfet以及电力转换电路 Download PDF

Info

Publication number
CN109729743B
CN109729743B CN201680088772.2A CN201680088772A CN109729743B CN 109729743 B CN109729743 B CN 109729743B CN 201680088772 A CN201680088772 A CN 201680088772A CN 109729743 B CN109729743 B CN 109729743B
Authority
CN
China
Prior art keywords
region
type
trench
mosfet
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680088772.2A
Other languages
English (en)
Other versions
CN109729743A (zh
Inventor
新井大辅
北田瑞枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109729743A publication Critical patent/CN109729743A/zh
Application granted granted Critical
Publication of CN109729743B publication Critical patent/CN109729743B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的MOSFET100的特征在于，包括：半导体基体110，具有n型柱形区域114、p型柱形区域116、基极区域118、以及源极区域120，并且由n型柱形区域114以及p型柱形区域116构成超级结结构；沟槽122，具有侧壁以及底部；栅电极126，经由栅极绝缘膜124形成在沟槽122内；载流子补偿电极128，位于栅电极126与沟槽122的底部之间；绝缘区域130，将载流子补偿电极128与侧壁以及底部分离；以及源电极132，在与源极区域120电气连接的同时也与载流子补偿电极128电气连接。根据本发明的MOSFET100，即便栅极周围的电荷平衡存在变动，也能够将关断MOSFET后的开关特性的变动减小至比以往更小的水平。

Description

MOSFET以及电力转换电路
技术领域
本发明涉及MOSFET以及电力转换电路。
背景技术
以往，具备由n型柱形(Column)区域以及p型柱形区域所构成超级结(Superjunction)结构的半导体基体的MOSFET被普遍认知(例如，参照专利文献1)。
以往的MOSFET800如图10所示，包括：半导体基体810，具有n型柱形区域814以及p型柱形区域816、形成在n型柱形区域814以及p型柱形区域816的表面的p型基极区域818、以及形成在p型基极区域818的表面的n型源极区域820，并且由n型柱形区域814以及p型柱形区域816构成超级结结构；沟槽(Trench)822，从平面看在n型柱形区域814所在的区域内，被形成至比基极区域818的最深部更深的位置上，并且被形成为使源极区域820的一部分外露在内周面上；以及栅电极826，经由形成在沟槽822的内周面上的栅极绝缘膜824被埋设在沟槽822的内部后形成。
在以往的MOSFET800中，n型柱形区域814以及p型柱形区域816被形成为：使n型柱形区域814的掺杂物总量与p型柱形区域816的掺杂物总量相等。即，n型柱形区域814以及p型柱形区域816处于电荷平衡(Charge balance)状态。
在本说明书中，“超级结结构”是指：从规定的截面看时n型柱形区域与p型柱形区域被交互重复地排列的结构。另外，在本说明书中，“掺杂物总量”是指：MOSFET中作为构成要素(n型柱形区域或p型柱形区域)的掺杂物的总量。
由于以往的MOSFET800具备有由n型柱形区域814以及p型柱形区域816构成超级结结构的半导体基体810，因此是一种具有低导通(ON)电阻、且高耐压的开关元件。
【先行技术文献】
【专利文献1】特表2012-64660号公报
【专利文献2】特表2015-133380号公报
虽然由于以往的MOSFET800如上述般是一种具有低导通电阻、且高耐压的开关元件，可以考虑将其运用在电力转换电路中。但是，一旦将以往的MOSFET800运用于电力转换电路后，就存在有在栅极周围的电荷平衡存在变动的情况下将MOSFET关断(Turn off)后，开关特性的变动就会变大的问题。(参照图3中的Id(p过多)与Id(n过多)、以及Vds(n过多)与Vds(p过多))。
因此，本发明鉴于上述问题的解决，目的是提供一种：即便栅极周围的电荷平衡存在变动，也能够将MOSFET关断后的开关特性的变动减小至比以往更小的MOSFET以及使用这种MOSFET的电力转换电路。
发明内容
【1】本发明的MOSFET，其特征在于，包括：半导体基体，具有在交互排列状态下形成的n型柱形区域以及p型柱形区域、位于所述n型柱形区域以及所述p型柱形区域的表面的p型基极区域、以及位于所述基极区域的表面的n型源极区域，并且由所述n型柱形区域以及所述p型柱形区域构成超级结结构；沟槽，从平面看形成在所述n型柱形区域所在的区域内，并且具有与所述n型柱形区域、所述基极区域以及所述源极区域相邻接的侧壁、以及与所述n型柱形区域相邻接的底部；栅电极，经由栅极绝缘膜形成在所述沟槽内；载流子(Carrier)补偿电极，位于所述栅电极与所述沟槽的所述底部之间；所述沟槽内的绝缘区域，延展于所述栅电极与所述载流子补偿电极之间，并且沿所述沟槽的所述侧壁以及所述底部延展从而使所述载流子补偿电极与所述侧壁以及所述底部分离；以及源电极，位于所述半导体基体的第一主面侧的表面上，并且在与所述源极区域电气连接的同时也与所述载流子补偿电极电气连接。
在本说明书中，所谓“载流子补偿电极”是指一种电极，其发挥的作用是：即使在n型柱形区域以及p型柱形区域中电荷平衡(载流子的平衡、即掺杂物的平衡、p型柱形区域的宽度与n型柱形区域的宽度之间的平衡等)存在变动的情况下，也能够通过对其变动进行补偿，从而减小半导体装置在关断后开关特性的变动。
【2】根据本发明的MOSFET，理想的情况是：在将从所述栅电极的最上部直到最下部为止的厚度定为a，从所述载流子补偿电极的最上部直到最下部为止的厚度定为b时，满足0.2a≤b≤a。
在本说明书中，所谓“最上部”是指距离半导体基体的第一主面最近(最浅)的部分，所谓“最下部”是指距离半导体基体的第一主面最远(最深)的部分。
【3】根据本发明的MOSFET，理想的情况是：所述半导体基体进一步具有形成在与所述第一主面相反一侧的第二主面侧的表面的低电阻半导体层，在将从所述载流子补偿电极的最上部直到最下部为止的厚度定为b，从所述栅电极的最下部直到所述低电阻半导体层的最上部为止的深度定为c时，满足10b≤c。
【4】根据本发明的MOSFET，理想的情况是：与所述沟槽相邻接的区域处的所述n型柱形区域的掺杂物浓度，与所述n型柱形区域的最下部处的所述n型柱形区域的掺杂物浓度相同。
【5】根据本发明的MOSFET，理想的情况是：与所述沟槽相邻接的区域处的所述n型柱形区域的掺杂物浓度比所述n型柱形区域的最下部处的所述n型柱形区域的掺杂物浓度低。
【6】根据本发明的MOSFET，理想的情况是：所述载流子补偿电极与所述n型柱形区域之间的所述绝缘区域的厚度比所述栅极绝缘膜的厚度更厚。
【7】本发明的电力转换电路，其特征在于，至少包括：反应器；向所述反应器提供电流的电源；对从所述电源提供至所述反应器的电流进行控制的上述【1】至【6】中任意一项所述的MOSFET；以及对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件。
【8】根据本发明的电力转换电路，理想的情况是：所述整流元件为快速恢复二极管(Fast recovery diode)。
【9】根据本发明的电力转换电路，理想的情况是：所述整流元件为所述MOSFET的内置二极管。
【10】根据本发明的电力转换电路，理想的情况是：所述整流元件为碳化硅肖特基势垒二极管(Silicon carbide Schottky Barrier Diode)。
发明效果
根据本发明的MOSFET以及电力转换电路，由于具备：位于栅电极与沟槽的底部之间的，并且与源电极电气连接的载流子补偿电极；以及延展于栅电极与载流子补偿电极之间的，并且沿沟槽的侧壁以及底部延展从而使载流子补偿电极与侧壁以及底部分离的，位于沟槽内的绝缘区域，因此在关断后，来自于漏极的位移电流就不容易流入栅电极。这样一来，栅电极就不易受到栅极周围的n型柱形区域电位变化的影响，其结果就是，即使在栅极周围的电荷平衡存在变动的情况下，也能够将关断后开关特性的变动减小至比以往更低的水平。
另外，根据本发明的MOSFET以及电力转换电路，由于具备上述构成的载流子补偿电极以及绝缘区域，因此n型柱形区域(为耗尽的n型柱形区域)与栅电极之间的间隔就比以往的MOSFET更长，回馈电容Crss(与栅极·漏极间电容Cgd相等)就比以往的MOSFET更小，其所带来的结果就是，以此观来看，即使在栅极周围的电荷平衡存在变动的情况下，也能够将关断后开关特性的变动减小至比以往更低的水平。
另外，根据本发明的MOSFET，由于具备由n型柱形区域以及p型柱形区域构成超级结结构的半导体基体，因此其与以往一样，是一种具有低导通电阻、且高耐压的开关元件。
另外，在专利文献2中记载了一种半导体装置(以往的另一种MOSFET900)(参照图11)，其包括：位于栅电极926与沟槽922的底部之间的场平板电极(Field plateelectrode)924；以及延展于栅电极926与场平板电极924之间的，并且沿沟槽922的侧壁以及底部延展从而使场平板电极924与侧壁以及底部分离的，位于沟槽922内的绝缘区域930。
但是，在该以往的MOSFET900中，由于为了降低导通(ON)电阻，在n-型柱形区域914的栅极周围形成有比n-型柱形区域914中的其他区域的掺杂物浓度更高的n型半导体区域944，(1)耗尽层难以扩展至n型半导体区域944，未耗尽的n型半导体区域944(或者n-型柱形区域914)与栅电极926之间的间隔就难以变长。这样一来，由于回馈电容Crss就难以变小，所以栅电极926就容易受到栅极周围的n型半导体区域944电位变化的影响。而且，(2)由于栅极周围的n型半导体区域944的掺杂物浓度比p-型柱形区域916更高(由于局部n过多)，因此在关断期间内开关特性的变动就容易变大(参照图3中的Id(n过多)以及Vds(n过多))。
所以，以往的MOSFET900无法获得即使在栅极周围的电荷平衡存在变动的情况下，也能够将关断后开关特性的变动减小至比以往更低的水平这一效果。
所以，以往的MOSFET900中的场平板电极924无法在栅极周围的电荷平衡存在变动时对其变动进行补偿，从而也就无法发挥出将关断后开关特性的变动减小至比以往更低的水平的作用。因此，其并非本发明中的载流子补偿电极。
简单附图说明
图1是实施方式一涉及的电力转换电路1的电路图。
图2是实施方式一涉及的MOSFET100的截面图。
图3是展示使用了比较例一涉及的MOSFET的电力转换电路中，将MOSFET关断后漏极·源极间电压Vds、漏极电流Id以及栅极·源极间电压Vgs的时间推移模拟结果的图表。图3中，p过多表示p型柱形区域的掺杂物总量比n型柱形区域的掺杂物总量高10％，n过多表示n型柱形区域的掺杂物总量比p型柱形区域的掺杂物总量高10％，Just表示n型柱形区域的掺杂物总量与p型柱形区域的掺杂物总量相等(在图4中也同样如此)。另外，电源电压为300V(在图4中也同样如此)。
图4是展示实施方式一涉及的电力转换电路1中，将MOSFET关断后漏极·源极间电压Vds、漏极电流Id以及栅极·源极间电压Vgs的时间推移模拟结果的图表。
图5是展示实施例涉及的MOSFET100A以及比较例二涉及的MOSFET700的截面图。图5(a)是实施例涉及的MOSFET100A的截面图，图5(b)是比较例二涉及的MOSFET700的截面图。另外，图5仅为简图，其并不反能严谨地反映出用于图6中模拟结果的构造的尺寸以及形状。
图6是实施例涉及的MOSFET100A以及比较例二涉及的MOSFET700中，将MOSFET关断后的等势线模拟结果示意图。图6(a)是实施例涉及的MOSFET100A中，将MOSFET关断后的等势线模拟结果示意图，图6(b)是比较例二涉及的MOSFET700中，将MOSFET关断后的等势线模拟结果示意图。另外，图6(a)对应的是图5(a)中被虚线包围的区域，图6(b)对应的是图5(b)中被虚线包围的区域。图6中的粗黑实线表示n型柱形区域与p型柱形区域之间的交界线，细黑实线为每相隔3V划出的等势线，白实线则表示载流子为通常时的5％的区域与除此以外的区域之间的交界线。
图7是实施方式二涉及的MOSFET102的截面图。
图8是实施方式三涉及的电力转换电路2的电路图。
图9是变形例涉及的MOSFET104的截面图。
图10是以往的MOSFET800的截面图。其中，符号812表示低电阻半导体层，符号813表示缓冲层，符号846表示p+型半导体层。
图11是以往的MOSFET900的截面图。其中，符号910表示半导体基体，符号912表示低电阻半导体层，符号813表示缓冲层，符号918表示基极区域，符号920表示源极区域，符号924表示栅极绝缘膜，符号932表示层间绝缘膜，符号934表示源电极，符号936表示漏电极，符号946表示p+型半导体层。
具体实施方式
以下，将依据附图中所示的实施方式，对本发明的MOSFET以及电力转换电路进行说明。另外，各附图仅为简图，并不一定严谨地反映实际尺寸。
【实施方式一】
1.实施方式一涉及的电力转换电路1的构成以及运作
实施方式一涉及的电力转换电路1为作为DC-DC变频器或逆变器等构成要素的斩波电路。实施方式一涉及的电力转换电路1如图1所示，包括：反应器10；电源20；实施方式一涉及的MOSFET100；以及整流元件30。
反应器10为能够将能量积蓄在由通过流通的电流形成的磁场中的被动元件。
电源20是对反应器10提供电流的直流电源。MOSFET100对由电源20提供给反应器10的电流进行控制。具体来说，MOSFET100在响应由驱动电路(未图示)施加至MOSFET100的栅电极的时钟信号后进行开关转换，一旦其处于导通状态，则会使反应器10与电源20的负极之间导通。MOSFET100的具体构成将后述。
整流元件30是对从电源20提供给反应器10的电流进行整流运作的硅快速恢复二极管。具体来说，整流元件30是一个被进行寿命控制(Lifetime control)的pin二极管。
电源20的阳极(+)与反应器10的一端12以及整流元件30的阴电极电气连接，电源20的负极(-)与MOSFET100的源电极电气连接。MOSFET100的漏电极与反应器10的另一端14以及整流元件30的阳电极电气连接。
在这样的电力转换电路1中，当MOSFET100处于导通状态时，就会形成从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径，并且电流会流通该电流路径。此时，反应器10处会积蓄电源20的电能。
并且，在将MOSFET100关断后，流通在从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径上的电流会减少，并且最终会变为0。另一方面，反应器10由于自感应作用，从而在阻碍电流变化的方向上产生电动势(积蓄于反应器10的电能被释放出)。因反应器10的电动势产生的电流向着整流元件30流通，并在整流元件30处流通正方向电流。
另外，MOSFET100处流通的电流量与整流元件30处流通的电流量之和，与反应器10处流通的电流量相等。并且由于MOSFET100的开关转换期间很短(保守计算最长也只有100nsec)，因此在其期间内反应器10处流通的电流几乎不会发生变化。所以，MOSFET100处流通的电流量与整流元件30处流通的电流量之和，在导通状态、关断期间、以及关闭状态中的任何一个情况下都几乎不会发生变化。
然而，在这样的电力转换电路1中，作为MOSFET，在使用以往的MOSFET800的情况下，一旦栅极周围的电荷平衡存在变动，就会出现关断后开关特性的变动变大的问题(参照图3)。
因此，在本发明中，作为MOSFET使用的是下述实施方式一涉及的MOSFET100。
2.实施方式一涉及的MOSFET100的构成
实施方式一涉及的MOSFET100如图2所示，是一个包括：半导体基体110；沟槽122；栅电极126；载流子补偿电极128；绝缘区域130；层间绝缘膜132；源电极134；以及漏电极136的沟槽栅极型MOSFET。MOSFET100的漏极·源极间电压为300V以上，例如为600V。
半导体基体110具有：形成在与第一主面相反一侧的第二主面侧的表面的n型低电阻半导体层112、形成在低电阻半导体层112上的比低电阻半导体层112掺杂物浓度更低的n型缓冲层113、由在缓冲层113上沿水平方向交互地排列的n型柱形区域114以及p型柱形区域116、形成在n型柱形区域114以及p型柱形区域116的表面上的p型基极区域118、以及形成在基极区域118的表面的n型源极区域120，并且由n型柱形区域114以及p型柱形区域116构成了超级结结构。另外，缓冲层113以及n型柱形区域114被形成为一体，由缓冲层113与n型柱形区域114构成了n型半导体层115。
虽然n型柱形区域114的掺杂物总量与p型柱形区域116的掺杂物总量相等，但也可以比p型柱形区域116的掺杂物总量更少，或是比p型柱形区域116的掺杂物总量更多。
n型柱形区域114以及p型柱形区域116的掺杂物浓度均不受深度的影响而保持固定。也就是说，与沟槽122相邻接的区域处的n型柱形区域114的掺杂物浓度与n型柱形区域114的最下部处的n型柱形区域114的掺杂物浓度相同，与基极区域118相邻接的区域处的p型柱形区域116的掺杂物浓度与p型柱形区域116的最下部处的p型柱形区域116的掺杂物浓度相同。在p型柱形区域116中，p型柱形区域116的宽度随着从第二主面侧向第一主面侧而逐渐变宽，在n型柱形区域114中，n型柱形区域114的宽度随着从第二主面侧向第一主面侧而逐渐变窄。
n型柱形区域114、p型柱形区域116、源极区域120、沟槽122以及栅电极126从平面看均被形成为呈条纹(Stripe)状。
低电阻半导体层112的厚度例如在100μm～400μm范围内，低电阻半导体层112的掺杂物浓度例如在1×1019cm-3～1×1020cm-3范围内。n型半导体层115的厚度例如在5μm～120μm范围内，n型半导体层115的掺杂物浓度例如在5×1013cm-3～1×1016cm-3范围内。p型柱形区域116的掺杂物浓度例如在5×1013cm-3～1×1016cm-3范围内。基极区域118的最下部的深度位置例如在0.5μm～4.0μm范围内，基极区域118的掺杂物浓度例如在5×1016cm-3～1×1018cm-3范围内。源极区域120的最深部的深度位置例如在0.1μm～0.4μm范围内，源极区域120的掺杂物浓度例如在5×1019cm-3～2×1020cm-3范围内。
沟槽122被形成在从平面看n型柱形区域114所在的区域内，并且其具有与n型柱形区域114、基极区域118以及源极区域120相邻接的侧壁、以及与n型柱形区域114相邻接的底部。沟槽122的深度在2.0μm～8.0μm范围内，例如为5μm。
栅电极126经由栅极绝缘膜124后形成在沟槽122内。具体来说，其是经由被形成在沟槽122的侧壁上的栅极绝缘膜124后在沟槽122内被形成为与基极区域118相向。栅极绝缘膜124由通过热氧化法形成的厚度例如为100nm的二氧化硅膜所构成。栅电极126由通过CVD法以及离子注入法形成的低电阻多晶硅所构成。
载流子补偿电极128位于栅电极126与沟槽122的底部之间。载流子补偿电极128的宽度比栅电极126的宽度更窄。
绝缘区域130在沟槽122内延展于栅电极126与载流子补偿电极128之间，并且沿沟槽122的侧壁以及底部延展从而使载流子补偿电极128与侧壁以及底部分离。载流子补偿电极128与n型柱形区域114之间的绝缘区域130的厚度比栅极绝缘膜124的厚度更厚。
层间绝缘膜132被形成为覆盖源极区域120的一部分、栅极绝缘膜124以及栅电极126。层间绝缘膜132由通过CVD法形成的厚度例如为1000nm的PSG膜所构成。
源电极134位于半导体基体110的第一主面侧的表面上的覆盖基极区域118、源极区域120的一部分、以及层间绝缘膜132的位置上，并且在与源极区域120电气连接的同时也与载流子补偿电极128电气连接。源电极134由通过溅射法形成的厚度例如为4μm的铝系金属(例如Al-Cu系合金)所构成。
漏电极136形成在低电阻半导体层112的表面上。漏电极136通过Ti-Ni-Au等多层金属膜形成。多层金属膜的整体厚度例如为0.5μm。
实施方式一涉及的MOSFET100在将从栅电极126的最上部直到最下部为止的厚度定为a，从载流子补偿电极128的最上部直到最下部为止的厚度定为b时，满足0.2a≤b≤a。
实施方式一涉及的MOSFET100在将从载流子补偿电极128的最上部直到最下部为止的厚度定为b，从栅电极126的最下部直到低电阻半导体层112的最上部为止的深度定为c时，满足10b≤c。
3.关断MOSFET后的MOSFET100的运作及波形
为了对实施方式一涉及的MOSFET进行说明，首先对比较例一涉及的MOSFET进行说明。比较例一涉及的MOSFET与以往的MOSFET800具有同样的构成。
在实施方式一涉及的电力转换装置1中，在使用比较例一涉及的MOSFET来代替MOSFET100的情况下，比较例一涉及的MOSFET的运作如下。
(1)漏极电流Id
在n型柱形区域的掺杂物总量与p型柱形区域的掺杂物总量相等的情况下(以下简称为在just的情况下)，从漏极电流Id开始减少直至漏极电流Id最初变为0的期间内，运作为短暂地出现漏极电流Id暂时上升的期间(运作为漏极电流Id的波形中短暂地出现科布(Cobb)波形，参照图6中的Id(Just))。从漏极电流Id开始减少直至漏极电流Id最初变为0的期间约为0.02usec(20nsec)。
在电荷平衡存在变动使n型柱形区域的掺杂物总量比p型柱形区域的掺杂物总量更大的情况下(以下简称为n过多)，从漏极电流Id开始减少直至漏极电流Id最初变为0的期间内，运作为短暂地出现漏极电流Id暂时上升的期间(运作为漏极电流Id的波形中出现大的科布波形，参照图3中的Id(n过多))。在该科布波形中，漏极电流Id的电流值会增加至比Just的情况下更高的程度，并且，漏极电流Id变为0为止的期间也比Just的情况大幅延长(相对于Just的情况下的约为0.02usec(20nsec)，n过多的情况下约为0.04usec(40nsec))。
另外，在p型柱形区域的掺杂物总量比n型柱形区域的掺杂物总量更大的情况下(以下简称为p过多)，则运作为漏极电流Id单调地减少(运作为漏极电流Id的波形中不出现科布波形，参照图3中的Id(p过多))。
(2)漏极·源极间电压Vds
n过多的情况下，漏极·源极间电压Vds相比Just的情况更缓慢地上升至约350V，然后，在缓慢地减少后稳定在电源电压(300V)的水平上运作。从漏极·源极间电压Vds开始上升直至稳定运行所需的时间也比Just的情况更长，约为0.05usec(50nsec))(参照图3中的Vds(n过多))。
p过多的情况下，漏极·源极间电压Vds在相比Just的情况更急剧地上升至约370V后，稳定在电源电压(300V)的水平上运作(参照图3中的Vds(p过多))。从漏极·源极间电压Vds开始上升直至稳定运行所需的时间约为0.02usec(20nsec))。
(3)栅极·源极间电压Vgs
n过多的情况下，栅极·源极间电压Vgs运作为在米勒(Mirror)效应期间结束后短暂地出现暂时上升的期间(参照图3中的Vgs(n过多))。另一方面，在Just以及p过多的情况下，栅极·源极间电压Vgs则运作为几乎无变化地单调地减少(参照图3中的Vgs(p过多)以及Vgs(Just))。
从上述(1)～(3)从可以明白，在比较例一涉及的MOSFET中，在栅极周围的电荷平衡存在变动的情况下(Just变为n过多或p过多的情况下)，就会导致关断后开关特性，特别是漏极电流Id以及漏极·源极间电压Vds的变动加大。在电荷平衡偏向于n过多的情况下，开关特性的变动就会变得特别大。
相对于此，在实施方式一涉及的电力转换电路1中，实施方式一涉及的MOSFET则会如以下般运作。
(1)漏极电流Id
在just、n过多以及p过多，即所有的情况下，关断期间变短，并且在任何一种情况下均会运作为相似的波形(参照图4中各Id)。特别是，在n过多的情况下，会运作为：漏极电流Id的波形中出现科布波形就会变小，并且接近于Just以及p过多的情况下的波形。
(2)漏极·源极间电压Vds
在just、n过多以及p过多，即所有的情况下，关断期间变短(0.03usec(30nsec)程度以下)，并且在任何一种情况下均会运作为相似的波形(参照图4中各Vds)。虽然在p过多的情况下会产生振铃，但使能够通过设置吸收电路(Snubber circuit)等将振铃消除的构造来减小该振铃。
(3)栅极·源极间电压Vgs
在just、n过多以及p过多，即所有的情况下，均运作为栅极·源极间电压Vgs的波形几乎没有差别(参照图4中各Vgs)。在实施方式一涉及的MOSFET100中，米勒效应期间变得比比较例一涉及的MOSFET更短。
从上述(1)～(3)从可以明白，在实施方式一涉及的MOSFET100中，即便是在栅极周围的电荷平衡存在变动的情况下(Just变为n过多或p过多的情况下)，也能够将关断后开关特性的变动减小至比以往更低的水平。
接下来，将从电位的观点对MOSFET关断后的MOSFET的运作进行说明。实施例涉及的MOSFET100A除了在与源电极接触的部分深挖至源极区域的最下部的深度位置这一点以外，与实施方式一涉及的MOSFET100具有同样的构成(参照图5(a))，而比较例二涉及的MOSFET700除了在与源电极接触的部分深挖至源极区域的最下部的深度位置这一点以外，与以往的MOSFET800具有同样的构成(参照图5(b))。
在比较例二涉及的MOSFET700中，在关断MOSFET后，由于等势线同样会进入到栅电极726与n型柱形区域714之间的绝缘膜中，导致直到栅电极726附近的区域都处于高电位状态下，这样一来，栅电极726的电位就处于容易升高的状态下(参照图6(b))。因此，在栅极周围的电荷平衡存在变动，关断后开关特性就容易发生变动。
相对于此，在实施例涉及的MOSFET100A中，虽然等势线同样会进入到载流子补偿电极128与n型柱形区域114之间的绝缘区域130中，但是由于距离栅电极126较远，并且载流子补偿电极128位于进入到绝缘区域130的等势线与栅电极126之间，因此栅电极126就会处于电位很难上升的状态下(参照图6(a))。这样一来，即便是在栅极周围的电荷平衡存在变动，关断后开关特性也不易发生变动。
4.实施方式一涉及的MOSFET100以及电力转换电路1的效果
根据实施方式一涉及的MOSFET100以及电力转换电路1，由于具备：位于栅电极126与沟槽122的底部之间的，并且与源电极134电气连接的载流子补偿电极128；以及延展于栅电极126与载流子补偿电极128之间的，并且沿沟槽122的侧壁以及底部延展从而使载流子补偿电极128与侧壁以及底部分离的，位于沟槽122内的绝缘区域130，因此在关断后，由于来自于漏极的位移电流就会经由载流子补偿电极128流向源电极134，所以变位电流就不容易流入栅电极126。这样一来，栅电极126就不易受到栅极周围的n型柱形区域114电位变化的影响，其结果就是，即使在栅极周围的电荷平衡存在变动的情况下，也能够将关断后开关特性的变动减小至比以往更低的水平。
另外，根据实施方式一涉及的MOSFET100以及电力转换电路1，由于具备上述构成的载流子补偿电极128以及绝缘区域130，因此n型柱形区域114(为耗尽的n型柱形区域)与栅电极126之间的间隔就比以往的MOSFET800更长，回馈电容Crss就比以往的MOSFET800更小，因此栅电极126就不易受到栅极周围的n型柱形区域114电位变化的影响，其所带来的结果就是，以此观来看，即使在栅极周围的电荷平衡存在变动的情况下，也能够将关断后开关特性的变动减小至比以往更低的水平。
另外，根据实施方式一涉及的MOSFET100，由于包括具有由n型柱形区域114以及p型柱形区域116构成的超级结结构117的半导体基体110，因此其与以往一样，是一种具有低导通电阻、且高耐压的开关元件。
另外，根据实施方式一涉及的MOSFET100，由于在将从栅电极126的最上部直到最下部为止的厚度定为a，从载流子补偿电极128的最上部直到最下部为止的厚度定为b时，满足0.2a≤b≤a，因此在为了形成载流子补偿电极128时就不需要形成很深的沟槽，所以其是一种能够满足电子器件低成本以及小型化的需求的MOSFET。
另外，根据实施方式一涉及的MOSFET100，由于在将从载流子补偿电极128的最上部直到最下部为止的厚度定为b，从栅电极126的最下部直到低电阻半导体层112的最上部为止的深度定为c时，满足10b≤c，因此其是一种高耐压的MOSFET。在这样的高耐压的MOSFET中，即使在栅极周围的电荷平衡存在变动的情况下，也同样能够将关断后开关特性的变动减小至比以往更低的水平。
另外，根据实施方式一涉及的MOSFET100，由于在将从载流子补偿电极128的最上部直到最下部为止的厚度定为b，从栅电极126的最下部直到低电阻半导体层112的最上部为止的深度定为c时，满足10b≤c，因此栅电极126就会位于距离漏电极136较远的位置上，从而栅极周围的n型柱形区域114的电位就很难上升。其结果就是，即使在栅极周围的电荷平衡存在变动的情况下，也能够进一步地减小关断后开关特性的变动。
另外，根据实施方式一涉及的MOSFET100，由于与沟槽122相邻接的区域处的n型柱形区域114的掺杂物浓度与n型柱形区域114的最下部处的n型柱形区域114的掺杂物浓度相同，因此在半导体装置的制造过程中，就能够在不改变导入掺杂物时的浓度的情况下容易地形成n型柱形区域114。
另外，根据实施方式一涉及的MOSFET100，由于载流子补偿电极128与n型柱形区域114之间的绝缘区域130的厚度比栅极绝缘膜124的厚度更厚，因此就能够在使栅电极126作为MOSFET发挥功能的同时，充分地保持作为源极电位的载流子补偿电极128与作为电位接近漏极电位的n型柱形区域114之间的耐压。
另外，根据实施方式一涉及的电力转换电路1，由于整流元件30为快速恢复二极管，因此其关断期间短，因而能够减小因反向恢复电流所带来的损耗。
【实施方式二】
实施方式二涉及的MOSFET102基本上与实施方式一涉及的MOSFET100具有同样的构成，但是其与实施方式一涉及的MOSFET100的不同点在于：与沟槽相邻接的区域处的n型柱形区域的掺杂物浓度比n型柱形区域的最下部处的n型柱形区域的掺杂物浓度更低。即，在实施方式二涉及的MOSFET102的半导体基体110中，如图7所示，n型柱形区域114在与沟槽122相邻接的区域上具有掺杂物浓度比n型柱形区域114的最下部处的掺杂物浓度更低的区域(n-型半导体区域138)。
在实施方式二中，也可以是：n型柱形区域114中仅在与沟槽122相邻接的区域上具有掺杂物浓度比n型柱形区域114的最下部处的掺杂物浓度更低的区域，或是：除了与沟槽122相邻接的区域以外的区域上也具有掺杂物浓度比n型柱形区域114的最下部处的掺杂物浓度更低的区域(例如，n型柱形区域114也可以被构成为掺杂物浓度随着靠近第一主面侧(源电极134侧)而逐渐降低)。
像这样，实施方式二涉及的MOSFET102虽然在：与沟槽相邻接的区域处的n型柱形区域的掺杂物浓度比n型柱形区域的最下部处的n型柱形区域的掺杂物浓度更低这一点上不同于实施方式一涉及的MOSFET100，但是其与实施方式一涉及的MOSFET100一样，由于具备：位于栅电极126与沟槽122的底部之间的，并且与源电极134电气连接的载流子补偿电极128；以及延展于栅电极126与载流子补偿电极128之间的，并且沿沟槽122的侧壁以及底部延展从而使载流子补偿电极128与侧壁以及底部分离的，位于沟槽122内的绝缘区域130，因此在关断后，由于来自于漏极的位移电流就会经由载流子补偿电极128流向源电极134，所以变位电流就不容易流入栅电极126。这样一来，栅电极126就不易受到栅极周围的n型柱形区域114电位变化的影响，其结果就是，即使在栅极周围的电荷平衡存在变动的情况下，也能够将关断后开关特性的变动减小至比以往更低的水平。
另外，根据实施方式二涉及的MOSFET102，由于与沟槽相邻接的区域处的n型柱形区域的掺杂物浓度比n型柱形区域的最下部处的n型柱形区域的掺杂物浓度更低，因此栅极周围的n型柱形区域114就更加容易耗尽，由于n型柱形区域114(未耗尽的n型柱形区域)与栅电极126之间的间隔就容易变的更长，并且回馈电容Crss就会变的更小，因此栅电极126就更加不易受到n型柱形区域114电位变化的影响，其结果就是，即便栅极周围的电荷平衡存在变动，也能够进一步减小关断后的开关特性的变动。
另外，实施方式二涉及的MOSFET102除了在与沟槽相邻接的区域处的n型柱形区域的掺杂物浓度比n型柱形区域的最下部处的n型柱形区域的掺杂物浓度更低这一点以外与实施方式一涉及的MOSFET100具有同样的构成，因此也同样具有实施方式一涉及的MOSFET100所具有的相关效果。
【实施方式三】
实施方式三涉及的电力转换电路2基本上与实施方式一涉及的电力转换电路1具有同样的构成，但是其与实施方式一涉及的电力转换电路1的不同点在于：其为全桥式电路。即，在实施方式三涉及的电力转换电路2中，如图8所示，其具备四个MOSFET100(100a～100d)来作为MOSFET，并且其还具备各个MOSFET的内置二极管来作为整流元件。
虽然实施方式三涉及的电力转换电路2在其为全桥式电路这一点上不同于实施方式一涉及的电力转换电路1，但是其与实施方式一涉及的电力转换电路1一样，由于MOSFET100(100a～100d)具备：位于栅电极126与沟槽122的底部之间的，并且与源电极134电气连接的载流子补偿电极128；以及延展于栅电极126与载流子补偿电极128之间的，并且沿沟槽122的侧壁以及底部延展从而使载流子补偿电极128与侧壁以及底部分离的，位于沟槽122内的绝缘区域130，因此在关断后，由于来自于漏极的位移电流就会经由载流子补偿电极128流向源电极134，所以变位电流就不容易流入栅电极126。这样一来，栅电极126就不易受到栅极周围的n型柱形区域114电位变化的影响，其结果就是，即使在栅极周围的电荷平衡存在变动的情况下，也能够将关断后开关特性的变动减小至比以往更低的水平。
另外，根据实施方式三涉及的电力转换电路2，由于整流元件为MOSFET的内置二极管，因此就无需再另行准备整流元件。
另外，根据实施方式三涉及的电力转换电路2，由于MOSFET100(100a～100d)具备：位于栅电极126与沟槽122的底部之间的，并且与源电极134电气连接的载流子补偿电极128；以及延展于栅电极126与载流子补偿电极128之间的，并且沿沟槽122的侧壁以及底部延展从而使载流子补偿电极128与侧壁以及底部分离的，位于沟槽122内的绝缘区域130，因此在关断MOSFET后，(1)由于来自于漏极的位移电流就会经由载流子补偿电极128流向源电极134，所以变位电流就不容易流入栅电极126。(2)由于n型柱形区域114中未耗尽的n型柱形区域与栅电极126之间的间隔就变的更长，所以回馈电容Crss就会变的更小，因此，即便在关断MOSFET后n型柱形区域114(n型柱形区域114中未耗尽的区域)的电位伴随漏极电压的上升而上升，栅电极126也不易受到n型柱形区域114电位变化的影响。这样一来，就不易发生被称为误开启(Falls turn-on)的现象。
另外，被称为误开启的现象具体是指：在连接有两个以上的MOSFET的电路中，在任意一方的MOSFET开始时，由于电位的变化而导致另一方的MOSFET也错误开启的现象。
并且，实施方式三涉及的电力转换电路2除了在其为全桥式电路这一点以外与实施方式一涉及的电力转换电路1具有同样的构成，因此也同样具有实施方式一涉及的电力转换电路1所具有的相关效果。
以上，基于上述实施方式对本发明进行了说明，本发明并不仅限于上述实施方式。本发明能够在不脱离本发明主旨的范围内在各种各样的形态下实施，例如，可以为如下的变形。
(1)上述各实施方式中记载的构成要素的数量、材质、形状、位置、大小等仅为示例，因此能够在不有损本发明效果的范围内进行变更。
(2)在上述各实施方式中，虽然在沟槽内具备载流子补偿电极，但本发明不仅限于此。也可以采用在沟槽的最下部周围形成p型半导体区域来代替在沟槽内具备载流子补偿电极(参照图9中的符号140)。通过这样的构成，由于能够将n型柱形区域内的高电位区域设置在距离栅电极126较远的位置上(换言之，由于能够使等势线的分布与图6(a)近似)，因此n型柱形区域114(未耗尽的n型柱形区域)与栅电极126之间的间隔就变的比以往的MOSFET800更长，并且回馈电容Crss也变的比以往的MOSFET800更小，其结果就是，有此观点来说，即便栅极周围的电荷平衡存在变动，也同样能够将关断后的开关特性的变动减小至比以往更低的水平。
另外，在采用在沟槽的最下部周围形成p型半导体区域140的情况下，在活性区域周围区域中的沟槽122的末端部(条纹的末端部)附近，p型半导体区域140需要与基极区域118电气连接(例如，p型半导体区域140经由沿沟槽122的末端部侧壁形成的p型半导体区域与基极区域118电气连接)。这是基于如下理由，即：
假设在活性区域周围区域中的沟槽122的末端部附近，p型半导体区域140未与基极区域118电气连接(p型半导体区域140为浮置扩散层(Floating diffusion layer))，在一次关断后，耗尽层就会向p型半导体区域140内部以及p型半导体区域140周围的n型柱形区域114扩展，并且维持扩展后的状态。一旦该耗尽层限制的时间大大长于其寿命(Lifetime)，就会因耗尽层内部热激发产生的电子空穴对而逐渐缩小。然而，在通常情况下，按照MOSFET被驱动的频率来说，从一次关断到下一次开启的时间短于上述耗尽层缩小的时间，因此上述耗尽层会因n型柱形区域114变窄导致n型柱形区域114内的电子电流导通流路变细，并且产生导通电阻上升的现象。
相对于此，在活性区域周围区域中的沟槽122的末端部附近，p型半导体区域140与基极区域118电气连接的情况下，在关断MOSFET后，在源电极134与基极区域118欧姆接触的界面处生成的空穴会经由基极区域118以及沟槽122的末端部附近流入至p型半导体区域140，并使耗尽层瞬间缩小。通过这样，上述耗尽层就不会让n型柱形区域114变得狭窄，所以n型柱形区域114内的电子电流的导通流路就不会变细，其结果就是，能够防止出现导通电阻上升的现象。
(3)在上述各实施方式中，虽然p型柱形区域116的宽度随着从第二主面侧向第一主面逐渐变宽，n型柱形区域114的宽度随着从第二主面侧向第一主面逐渐变窄，但本发明不仅限于此。也可以是n型柱形区域114以及p型柱形区域116的宽度不受深度影响而保持固定。
(4)在上述各实施方式中，虽然p型柱形区域116的掺杂物浓度不受深度影响而保持固定，但本发明不仅限于此。也可以是p型柱形区域116的掺杂物浓度随着从第二主面侧向第一主面逐渐变高。通过这样的构成，就能够获得增大L负载雪崩击穿耐量的效果。
(5)在上述各实施方式中，虽然n型柱形区域114、p型柱形区域116、沟槽122、以及栅电极126从平面看形成为条纹状，但本发明不限于此。也可以是：型柱形区域114、p型柱形区域116、沟槽122、以及栅电极126从平面看形成为圆形(立体地看为柱形)、四角形的框状、圆形的框状或格子状等形状。
(6)在上述各实施方式中，虽然使用的是直流电源来作为电源，但本发明不限于此。也可以是使用交流电源来作为电源。
(7)在上述实施方式一至二中，虽然是使用斩波电路来作为电力转换电路，并且在上述实施方式三中，是使用全桥电路来作为电力转换电路，但本发明不限于此。也可以是使用半桥电路、三相交流变换器、非绝缘全桥电路、非绝缘半桥电路、推挽电路(Push-pullcircuit)、RCC电路、正向变换器(Forward Converter)、或逆向变换器(Flybackconverter)等其他类型的电路。
(8)在上述实施方式一以及二中，虽然是使用pin二极管来作为整流元件，并且在实施方式三中，是使用MOSFET的内置二极管来作为整流元件，但本发明不限于此。也可以使用JBS、MPS等其他快速回复二极管、或SiC肖特基势垒二极管等其他类型的二极管来作为整流元件。
(9)在上述实施方式三中，虽然只使用了MOSFET的内置二极管来作为整流元件，但本发明不限于此。也可以是在内置二极管的恢复损耗过大时，另外将整流元件与MOSFET并联。
符号说明
1、2……电力转换电路；10…反应器；12…第一端子；14…第二端子；20…电源；30、30a、30b、30c、30d…整流元件；100、100A、100a、100b、100c、100d、102、104、700、800、900……MOSFET；110、710、810、910……半导体基体；112、712、812、912……低电阻半导体层；113、713、813、913……缓冲层；114、714、814、914……n型柱形区域；115、715……n型半导体层；116、716、816、916……p型柱形区域；118、718、818、918……基极区域；120、720、820、920……源极区域；122、722、822、922……沟槽；124、724、824、924……栅极绝缘膜；126、726、826、926……栅电极；128……载流子补偿电极；130、930……绝缘区域；132、732、932……层间绝缘膜；134、734、934……源电极；136、736、936……漏电极；138……n-型半导体层；140……p型半导体层；942……场平板电极；944……n型半导体区域；846、946……p+型半导体层

Claims (7)

1.一种MOSFET，其特征在于，包括：
半导体基体，具有在交互排列状态下形成的n型柱形区域以及p型柱形区域、位于所述n型柱形区域以及所述p型柱形区域的表面的p型基极区域、以及位于所述基极区域的表面的n型源极区域，并且由所述n型柱形区域以及所述p型柱形区域构成超级结结构；
沟槽，从平面看形成在所述n型柱形区域所在的区域内，并且具有与所述n型柱形区域、所述基极区域以及所述源极区域相邻接的侧壁、以及与所述n型柱形区域相邻接的底部；
栅电极，经由栅极绝缘膜形成在所述沟槽内；
载流子补偿电极，位于所述栅电极与所述沟槽的所述底部之间；
所述沟槽内的绝缘区域，延展于所述栅电极与所述载流子补偿电极之间，并且沿所述沟槽的所述侧壁以及所述底部延展从而将所述载流子补偿电极与所述侧壁以及所述底部分离；以及
源电极，位于所述半导体基体的第一主面侧的表面上，并且在与所述源极区域电气连接的同时也与所述载流子补偿电极电气连接，
其中，所述半导体基体进一步具有形成在与所述第一主面相反一侧的第二主面侧的表面的低电阻半导体层，
在将从所述载流子补偿电极的最上部直到最下部为止的厚度定为b，从所述栅电极的最下部直到所述低电阻半导体层的最上部为止的深度定为c时，满足10b≤c，
与所述沟槽相邻接的区域处的所述n型柱形区域的掺杂物浓度，与所述n型柱形区域的最下部处的所述n型柱形区域的掺杂物浓度相同，或者
与所述沟槽相邻接的区域处的所述n型柱形区域的掺杂物浓度比所述n型柱形区域的最下部处的所述n型柱形区域的掺杂物浓度低。
2.根据权利要求1所述的MOSFET，其特征在于：
其中，在将从所述栅电极的最上部直到最下部为止的厚度定为a，从所述载流子补偿电极的最上部直到最下部为止的厚度定为b时，满足0.2a≤b≤a。
3.根据权利要求1所述的MOSFET，其特征在于：
其中，所述载流子补偿电极与所述n型柱形区域之间的所述绝缘区域的厚度比所述栅极绝缘膜的厚度更厚。
4.一种电力转换电路，其特征在于，至少包括：
反应器；
向所述反应器提供电流的电源；对从所述电源提供至所述反应器的电流进行控制的上述权利要求1至3中任意一项所述的MOSFET；以及
对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件。
5.根据权利要求4所述的电力转换电路，其特征在于：
其中，所述整流元件为快速恢复二极管。
6.根据权利要求4所述的电力转换电路，其特征在于：
其中，所述整流元件为所述MOSFET的内置二极管。
7.根据权利要求4所述的电力转换电路，其特征在于：
其中，所述整流元件为碳化硅肖特基势垒二极管。
CN201680088772.2A 2016-11-11 2016-11-11 Mosfet以及电力转换电路 Active CN109729743B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/083610 WO2018087899A1 (ja) 2016-11-11 2016-11-11 Ｍｏｓｆｅｔ及び電力変換回路

Publications (2)

Publication Number Publication Date
CN109729743A CN109729743A (zh) 2019-05-07
CN109729743B true CN109729743B (zh) 2021-12-28

Family

ID=60107423

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680088772.2A Active CN109729743B (zh) 2016-11-11 2016-11-11 Mosfet以及电力转换电路

Country Status (6)

Country Link
US (1) US10468480B1 (zh)
JP (1) JP6215510B1 (zh)
CN (1) CN109729743B (zh)
NL (1) NL2019846B1 (zh)
TW (1) TWI647854B (zh)
WO (1) WO2018087899A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11005354B2 (en) * 2017-11-17 2021-05-11 Shindengen Electric Manufacturing Co., Ltd. Power conversion circuit
JP2019096840A (ja) * 2017-11-28 2019-06-20 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
US10644102B2 (en) * 2017-12-28 2020-05-05 Alpha And Omega Semiconductor (Cayman) Ltd. SGT superjunction MOSFET structure
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
DE102019111308A1 (de) * 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
CN111769158B (zh) * 2020-05-21 2022-08-26 南京邮电大学 一种具低反向恢复电荷的双沟道超结vdmos器件及制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08251914A (ja) * 1995-03-03 1996-09-27 Sanken Electric Co Ltd 昇圧電源装置
CN101740623A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 具有槽屏蔽电极结构的半导体器件
CN103035677A (zh) * 2011-09-30 2013-04-10 上海华虹Nec电子有限公司 超级结结构、超级结mos晶体管及其制造方法
CN103681798A (zh) * 2012-09-19 2014-03-26 株式会社东芝 半导体装置
CN104701178A (zh) * 2013-12-04 2015-06-10 英飞凌科技奥地利有限公司 使用电化学蚀刻制造半导体器件方法以及半导体器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7345342B2 (en) 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
DE10393777T5 (de) 2002-11-25 2005-10-20 National Institute Of Advanced Industrial Science And Technology Halbleitervorrichtung und elektrischer Leistungswandler, Ansteuerungsinverter, Mehrzweckinverter und Höchstleistungs-Hochfrequenz-Kommunikationsgerät unter Verwendung der Halbleitervorrichtung
DE102006061994B4 (de) 2006-12-21 2011-05-05 Infineon Technologies Austria Ag Ladungskompensationsbauelement mit einer Driftstrecke zwischen zwei Elektroden und Verfahren zur Herstellung desselben
JP2010056510A (ja) 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
WO2011087994A2 (en) * 2010-01-12 2011-07-21 Maxpower Semiconductor Inc. Devices, components and methods combining trench field plates with immobile electrostatic charge
JP5621442B2 (ja) 2010-09-14 2014-11-12 株式会社デンソー 半導体装置の製造方法
JP2012120362A (ja) 2010-12-02 2012-06-21 Sanken Electric Co Ltd Ｄｃ−ｄｃコンバータ
JP2012234848A (ja) 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
CN102610643B (zh) * 2011-12-20 2015-01-28 成都芯源系统有限公司 沟槽金属氧化物半导体场效应晶体管器件
US20130307058A1 (en) 2012-05-18 2013-11-21 Infineon Technologies Austria Ag Semiconductor Devices Including Superjunction Structure and Method of Manufacturing
JP2013258327A (ja) 2012-06-13 2013-12-26 Toshiba Corp 半導体装置及びその製造方法
JP6033199B2 (ja) 2013-10-16 2016-11-30 三菱電機株式会社 降圧チョッパ回路
JP2015133380A (ja) 2014-01-10 2015-07-23 株式会社東芝 半導体装置
JP2016152357A (ja) 2015-02-18 2016-08-22 株式会社東芝 半導体装置および半導体パッケージ
US10644102B2 (en) * 2017-12-28 2020-05-05 Alpha And Omega Semiconductor (Cayman) Ltd. SGT superjunction MOSFET structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08251914A (ja) * 1995-03-03 1996-09-27 Sanken Electric Co Ltd 昇圧電源装置
CN101740623A (zh) * 2008-11-14 2010-06-16 半导体元件工业有限责任公司 具有槽屏蔽电极结构的半导体器件
CN103035677A (zh) * 2011-09-30 2013-04-10 上海华虹Nec电子有限公司 超级结结构、超级结mos晶体管及其制造方法
CN103681798A (zh) * 2012-09-19 2014-03-26 株式会社东芝 半导体装置
CN104701178A (zh) * 2013-12-04 2015-06-10 英飞凌科技奥地利有限公司 使用电化学蚀刻制造半导体器件方法以及半导体器件

Also Published As

Publication number Publication date
TWI647854B (zh) 2019-01-11
NL2019846A (en) 2018-05-23
US20190326388A1 (en) 2019-10-24
TW201818550A (zh) 2018-05-16
CN109729743A (zh) 2019-05-07
WO2018087899A1 (ja) 2018-05-17
US10468480B1 (en) 2019-11-05
JP6215510B1 (ja) 2017-10-18
JPWO2018087899A1 (ja) 2018-11-15
NL2019846B1 (en) 2018-10-05

Similar Documents

Publication Publication Date Title
CN109729743B (zh) Mosfet以及电力转换电路
JP2006024690A (ja) 電力用半導体装置
NL2021932B1 (en) Power conversion circuit
US10475917B2 (en) Mosfet
JPWO2018216222A1 (ja) Ｍｏｓｆｅｔ及び電力変換回路
TWI647840B (zh) Metal oxide semiconductor field effect transistor and power conversion circuit
CN109643734B (zh) Mosfet以及电力转换电路
CN109643731B (zh) Mosfet以及电力转换电路
JP2011198993A (ja) 半導体装置およびｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant