CN109643734B - Mosfet以及电力转换电路 - Google Patents

Mosfet以及电力转换电路 Download PDF

Info

Publication number
CN109643734B
CN109643734B CN201780052518.1A CN201780052518A CN109643734B CN 109643734 B CN109643734 B CN 109643734B CN 201780052518 A CN201780052518 A CN 201780052518A CN 109643734 B CN109643734 B CN 109643734B
Authority
CN
China
Prior art keywords
region
mosfet
depth position
junction structure
super junction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780052518.1A
Other languages
English (en)
Other versions
CN109643734A (zh
Inventor
新井大辅
北田瑞枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN109643734A publication Critical patent/CN109643734A/zh
Application granted granted Critical
Publication of CN109643734B publication Critical patent/CN109643734B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dc-Dc Converters (AREA)
  • Inverter Devices (AREA)

Abstract

本发明的MOSFET100，包括：具有超级结结构117的半导体基体110；以及经由栅极绝缘膜124后被形成在半导体基体110的第一主面侧上的栅电极126，其特征在于：在以超级结结构117中规定深度位置的深度x为横轴，以超级结结构117中规定深度位置上的平均正电荷密度p(x)为纵轴时，将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线。根据本发明的MOSFET，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。

Description

MOSFET以及电力转换电路
技术领域
本发明涉及MOSFET以及电力转换电路。
背景技术
以往，具备由n型柱形(Column)区域以及p型柱形区域构成的超级结(Superjunction)结构的半导体基体的MOSFET被普遍认知(例如，参照专利文献1)。
在本说明书中，超级结结构是指：从规定的截面上观看时，n型柱形区域与p型柱形区域交互地重复排列的结构。
以往的MOSFET900如图17所示，是一种平面栅极(Plane gate)型MOSFET，其包括：半导体基体910，具有由n型柱形区域914以及p型柱形区域916构成的超级结结构917、形成在第一主面的表面，并且形成在p型柱形区域916的整个表面上以及n型柱形区域914的一部分表面上的基极区域918、形成在第一主面的表面，并且形成在n型柱形区域914的表面上的与基极区域918相邻接的n型表面高浓度区域919、以及形成在基极区域918的表面的n型源极区域920；以及栅电极936，经由栅极绝缘膜934形成在被源极区域920与n型表面高浓度区域919相夹的基极区域918的表面上。
在以往的MOSFET900中，n型柱形区域914以及p型柱形区域916被形成为：使n型柱形区域914的掺杂物总量与p型柱形区域916的掺杂物总量相等。即，n型柱形区域914以及p型柱形区域916处于电荷平衡(Charge balance)状态。另外，n型柱形区域914的掺杂物浓度以及p型柱形区域916的掺杂物浓度均不受深度的影响而保持固定。再有，n型柱形区域914的侧壁形状为第一主面侧狭窄的锥形形状，p型柱形区域916的侧壁形状为底部狭窄的锥形形状。
在本说明书中，“掺杂物总量”是指：MOSFET中作为构成要素(n型柱形区域或p型柱形区域)的掺杂物的总量。
根据以往的MOSFET900，由于包括了具有由n型柱形区域914以及p型柱形区域916构成的超级结结构917的半导体基体910，因此是一种具有低导通(ON)电阻、且高耐压的开关元件。
【先行技术文献】
【专利文献1】特开2004-119611号公报
【专利文献2】特开2013-93560号公报
然而，在以往的MOSFET900中，一旦栅极周围的电荷平衡存在变动，就会出现关断(Turn off)后开关特性的变动变大的问题。
因此，本发明鉴于上述问题的解决，目的是提供一种：即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的MOSFET以及使用这种MOSFET的电力转换电路。
发明内容
【1】本发明的MOSFET，包括：具有由n型柱形区域以及p型柱形区域构成的超级结结构的半导体基体；以及经由栅极绝缘膜形成在所述半导体基体的第一主面侧的栅电极，其特征在于：在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，以将所述MOSFET关断后所述超级结结构耗尽时的，所述超级结结构中规定深度位置的深度x为横轴，以将所述MOSFET关断后所述超级结结构耗尽时的，以下公式(1)中所示的，所述超级结结构中所述规定深度位置上的平均正电荷密度p(x)为纵轴时，该平均正电荷密度p(x)展现为上凸的向右上扬的曲线，在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，并且将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第二主面侧的耗尽层的表面中最浅的深度位置的深度定为a时，x＝0时的该平均正电荷密度p(0)的值为负数，并且，x＝a时的该平均正电荷密度p(a)的值为正数，由表示该平均正电荷密度p(x)的曲线、x＝0的直线以及所述横轴所包围的区域的面积，与由表示该平均正电荷密度p(x)的曲线、x＝a的直线以及所述横轴所包围的区域的面积相等。
【公式1】
Figure BDA0001978683380000031
(在公式(1)中，wn(x)表示所述n型柱形区域中所述规定深度位置上的宽度，Nd(x)表示将所述MOSFET关断后所述超级结结构耗尽时的，所述n型柱形区域中所述规定深度位置上正电荷的平均密度，wp(x)表示所述p型柱形区域中所述规定深度位置上的宽度，Na(x)表示将所述MOSFET关断后所述超级结结构耗尽时的，所述p型柱形区域中所述规定深度位置上负电荷的平均密度，q表示基本电量，w表示满足wn(x)+wp(x)＝2w的正常数)
在本说明书中，“超级结结构中规定深度位置的深度”是指：以将MOSFET关断后超级结结构中耗尽层扩展至最大时述第一主面侧的耗尽层的表面中最深的深度位置为基准的超级结结构中的规定深度位置的深度。因此，在将MOSFET关断后超级结结构中耗尽层扩展至最大时述第一主面侧的耗尽层的表面中最深的深度位置定为深度x时，则该深度x为0。“第二主面”是指：与第一主面相反一侧的主面。“n型柱形区域的……正电荷的平均密度”表示将MOSFET关断后n型柱形区域耗尽时的，源于n型柱形区域中的施主(Donor)的正电荷的平均密度，而“p型柱形区域的……负电荷的平均密度”则表示将MOSFET关断后p型柱形区域耗尽时的，源于p型柱形区域中的受主(Acceptor)的负电荷的平均密度。另外，“超级结结构的规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线”不仅包含了该平均正电荷密度展现为上凸的单调的向右上扬的曲线的情况，也包含了该平均正电荷密度展现为阶梯状(但是，连接阶梯转角部分的线(包络线)算作上凸的单调的向右上扬的曲线)、或该平均正电荷密度展现为重复凹凸的曲线(但是，包络线算作上凸的单调的向右上扬的曲线)的情况。
【2】在本发明的MOSFET中，理想的情况是：在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第二主面侧的耗尽层的表面中最浅的深度位置的深度定为a，将所述超级结结构中所述平均正电荷密度p(x)为0的深度位置的深度定为d时，满足0＜d＜a/2。
【3】在本发明的MOSFET中，理想的情况是：在以所述超级结结构中所述规定深度位置的深度x为横轴，并且以所述n型柱形区域中所述规定深度位置上的宽度wn(x)或所述p型柱形区域中所述规定深度位置上的宽度wp(x)为纵轴时，所述n型柱形区域中所述规定深度位置上的宽度wn(x)展现为上凸的向右上扬的曲线，所述p型柱形区域中所述规定深度位置上的宽度wp(x)展现为下凸的向右下垂的曲线。
【4】在本发明的MOSFET中，理想的情况是：在以所述超级结结构中所述规定深度位置的深度x为横轴，并且以将所述MOSFET关断后所述超级结结构耗尽时的，所述n型柱形区域中所述规定深度位置上的正电荷的密度Nd(x)或所述p型柱形区域中所述规定深度位置上的负电荷的密度Na(x)为纵轴时，将所述MOSFET关断后所述超级结结构耗尽时的，所述n型柱形区域中所述规定深度位置上的正电荷的密度Nd(x)展现为上凸的向右上扬的曲线，将所述MOSFET关断后所述超级结结构耗尽时的，所述p型柱形区域中所述规定深度位置上的负电荷的密度Na(x)展现为下凸的向右下垂的曲线。
【5】在本发明的MOSFET中，理想的情况是：所述半导体基体进一步具有：形成在所述n型柱形区域以及所述p型柱形区域的表面上的p型基极区域；以及形成在所述基极区域的表面上的n型源极区域，所述MOSFET进一步包括：从平面上看在所述n型柱形区域所在的区域内的，被形成为从所述半导体基体的第一主面的表面直至比所述基极区域的最深部更深的深度位置上的，并且使所述源极区域的一部分露出于内周面的沟槽，所述栅极绝缘膜形成在所述沟槽的内周面上，所述栅电极是经由所述栅极绝缘膜后被埋设入所述沟槽的内部后形成的。
【6】在本发明的MOSFET中，理想的情况是：所述半导体基体进一步具有：形成在所述半导体基体的所述第一主面的表面，并且形成在所述p型柱形区域的整个表面上以及所述n型柱形区域的一部分表面上的基极区域；形成在所述半导体基体的所述第一主面的表面，并且形成在所述n型柱形区域的表面上的与所述基极区域相邻接的n型表面高浓度区域、以及形成在所述基极区域的表面的n型源极区域，所述栅电极经由所述栅极绝缘膜后被形成在被所述源极区域与所述n型表面高浓度区域相夹的所述基极区域的表面上。
【7】在本发明的MOSFET中，理想的情况是：在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，以沿深度方向的轴为x轴，将所述基极区域的最下端面的深度位置上的x坐标定为-t，将所述p型柱形区域的最下部的深度位置上的x坐标定为b，将所述平均电荷密度p(x)为0的深度位置上的x坐标定为d时，满足0＜t+d＜(t+b)/2。
【8】本发明的电力转换电路，其特征在于，至少包括：反应器；向所述反应器提供电流的电源；对从所述电源提供至所述反应器的电流进行控制的上述【1】至【7】中任意一项所述的MOSFET；以及对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件。
【9】在本发明的电力转换电路中，理想的情况是：所述整流元件为快速恢复二极管(Fast recovery diode)。
【10】在本发明的电力转换电路中，理想的情况是：所述整流元件为所述MOSFET的内置二极管。
【11】在本发明的电力转换电路中，理想的情况是：所述整流元件为碳化硅肖特基势垒二极管(Silicon carbide Schottky Barrier Diode)。
发明效果
根据本发明的MOSFET以及电力转换电路，由于将所述MOSFET关断后所述超级结结构耗尽时的，所述超级结结构中所述规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此在栅极周围的深度位置上(x接近0的区域上)，该平均正电荷密度p(x)就比以往的MOSFET900更小(负侧则更大)，并且p型柱形区域的负电荷的电荷量与n型柱形区域的正电荷的电荷量之间的差就比以往的MOSFET900更大。因此，(1)由于栅极周围的n型柱形区域比以往的MOSFET900更容易耗尽，所以即使漏极电压上升，栅极周围的n型柱形区域的电位也很难变高。另外，(2)由于n型柱形区域中未耗尽的区域与栅电极之间的间隔比以往的MOSFET900更长，并且回馈电容Crss(与栅极·漏极间电容Cgd相等)比以往的MOSFET900更小，因此即使在将MOSFET关断后n型柱形区域(n型柱形区域中未耗尽的区域)的电位伴随漏极电压的上升而上升，栅电极也不易受到n型柱形区域电位变化的影响。其结果就是，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。
另外，根据本发明的MOSFET，由于将MOSFET关断后超级结结构耗尽时的，超级结结构中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此栅极周围深度位置上的该平均正电荷密度p(x)就会变小(负侧则变大)，并且p型柱形区域中负电荷的电荷量就比n型柱形区域中正电荷的电荷量更大。这样一来，通过该p型柱形区域中的负电荷就容易吸引p型柱形区域的栅极周围的空穴(Hole)，其结果就是，能够将L负载雪崩击穿耐量提升至比以往更高的水平。
另外，根据本发明的MOSFET，由于包括具有由n型柱形区域以及p型柱形区域构成的超级结结构的半导体基体，因此其与以往的MOSFET900一样，是一种具有低导通电阻、且高耐压的开关元件。
再有，根据本发明的MOSFET，由于x＝0时的该平均正电荷密度p(0)的值为负数，并且，x＝a时的该平均正电荷密度p(a)的值为正数，因此在p型柱形区域底部附近的深度位置上，p型柱形区域的掺杂物总量就比n型柱形区域的掺杂物总量更少(n过多)。所以，将MOSFET关断后从p型柱形区域产生的耗尽层就难以朝第二主面侧扩展。这样一来，本发明的MOSFET就成为了一种在透穿模式(Reach-through mode)下不易发生击穿(Breakdown)并且耐压不易降低的MOSFET。
另外，在专利文献2中虽然记载有：MOSFET902的p型柱形区域816的宽度从其深度反向中央部朝其底部扩大(参照图18)。但是，由于专利文献2中MOSFET902的平均正电荷密度p(x)展现为下凸的向右上扬的曲线，因此其与本发明中MOSFET的平均正电荷密度p(x)展现为上凸的向右上扬的曲线是不同的。
简单附图说明
图1是实施方式一涉及的电力转换电路1的电路图。
图2是实施方式一涉及的MOSFET100的截面图。
图3是用于说明将MOSFET关断后超级结结构耗尽时的，超级结结构中规定深度位置上的平均正电荷密度p(x)的简图。在图3中，省略了除超级结结构117(n型柱形区域114以及p型柱形区域116)、以及缓冲层113以外的构成要素的图示。图3中，左侧的x轴是以将MOSFET关断后超级结结构中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准的，沿深度方向的轴，x坐标中-t的位置为基极区域118的最下端面的深度位置，x坐标中b的位置为p型柱形区域116的最下端面的深度位置，x坐标中a的位置为将MOSFET关断后超级结结构中耗尽层扩展至最大时的第二主面侧的耗尽层的表面中最浅的深度位置(在图4以及图5中也同样如此)。
图4是展示比较例一涉及的MOSFET800中，将MOSFET关断后超级结结构耗尽时的，n型柱形区域中规定深度位置上的宽度wn(x)、p型柱形区域中规定深度位置上的宽度wp(x)、n型柱形区域中规定深度位置上正电荷的平均密度Nd(x)、p型柱形区域中规定深度位置上负电荷的平均密度Na(x)、超级结结构中规定深度位置上的平均正电荷密度p(x)以及电场E(x)相对于深度x变化的图表。图4(a)是展示n型柱形区域中规定深度位置上的宽度wn(x)以及p型柱形区域中规定深度位置上的宽度wp(x)相对于深度变化的图表，图4(b)是展示n型柱形区域中规定深度位置上正电荷的平均密度Nd(x)以及p型柱形区域中规定深度位置上负电荷的平均密度Na(x)相对于深度变化的图表，图4(c)是展示超级结结构中规定深度位置上的平均正电荷密度p(x)相对于深度x变化的图表，图4(d)是展示超级结结构中规定深度位置上的电场E(x)相对于深度x变化的图表。x坐标中d的位置为该平均正电荷密度p(x)为0时的深度位置。
图5是展示实施方式一涉及的MOSFET100中，将MOSFET关断后超级结结构117耗尽时的，n型柱形区域114中规定深度位置上的宽度wn(x)、p型柱形区域116中规定深度位置上的宽度wp(x)、n型柱形区域114中规定深度位置上正电荷的平均密度Nd(x)、p型柱形区域116中规定深度位置上负电荷的平均密度Na(x)、超级结结构117中规定深度位置上的平均正电荷密度p(x)以及电场E(x)相对于深度x变化的图表。图5(a)是展示n型柱形区域114中规定深度位置上的宽度wn(x)以及p型柱形区域116中规定深度位置上的宽度wp(x)相对于深度变化的图表，图5(b)是展示n型柱形区域114中规定深度位置上正电荷的平均密度Nd(x)以及p型柱形区域116中规定深度位置上负电荷的平均密度Na(x)相对于深度变化的图表，图5(c)是展示超级结结构117中规定深度位置上的平均正电荷密度p(x)相对于深度x变化的图表，图5(d)是展示超级结结构117中规定深度位置上的电场E(x)相对于深度x变化的图表。
图6是展示使用了比较例一涉及的MOSFET800的电力转换电路中，将MOSFET关断后漏极·源极间电压Vds、漏极电流Id以及栅极·源极间电压Vgs的时间推移模拟结果的图表。图6中，p过多表示p型柱形区域的掺杂物总量比n型柱形区域的掺杂物总量高10％，n过多表示n型柱形区域的掺杂物总量比p型柱形区域的掺杂物总量高10％，Just表示n型柱形区域的掺杂物总量与p型柱形区域的掺杂物总量相等(在图7中也同样如此)。另外，电源电压为300V(在图7中也同样如此)。
图7是展示实施方式一涉及的电力转换电路1中，将MOSFET关断后漏极·源极间电压Vds、漏极电流Id以及栅极·源极间电压Vgs的时间推移模拟结果的图表。
图8是展示比较例一涉及的MOSFET800在关断期间中的某一瞬间的耗尽层的情况的简图。图8中省略了源极区域的图示(在图9中也同样如此)。
图9是展示实施方式一涉及的MOSFET100在关断期间中的某一瞬间的耗尽层的情况的简图。图9与图8展示的是在同一时间点下的耗尽层的情况。
图10是展示比较例二涉及的MOSFET700以及实施例涉及的MOSFET100A的截面图。图10(a)是比较例二涉及的MOSFET700的截面图，图10(b)是实施例涉及的MOSFET100A的截面图。另外，图10仅为简图，其并不反能严谨地反映出用于图11中模拟结果的构造的尺寸以及形状。
图11是比较例二涉及的MOSFET700以及实施例涉及的MOSFET100A中，将MOSFET关断后的等势线模拟结果示意图。图11(a)是比较例二涉及的MOSFET700中，将MOSFET关断后的等势线模拟结果示意图，图11(b)是实施例涉及的MOSFET100A中，将MOSFET关断后的等势线模拟结果示意图。另外，图11(a)对应的是图10(a)中被虚线包围的区域，图11(b)对应的是图10(b)中被虚线包围的区域。图11中的粗黑实线表示n型柱形区域与p型柱形区域之间的交界线，细黑实线为每相隔3V划出的等势线，白实线则表示载流子为通常时的5％的区域与除此以外的区域之间的交界线。
图12是实施方式二涉及的MOSFET102的说明图。图12(a)是实施方式二涉及的MOSFET102的截面图，图12(b)是将MOSFET关断后超级结结构117耗尽时的，n型柱形区域114中规定深度位置上的宽度wn(x)以及p型柱形区域116中规定深度位置上的宽度wp(x)相对于深度x变化的图表。图12(c)是将MOSFET关断后超级结结构117耗尽时的，n型柱形区域114中规定深度位置上正电荷的平均密度Nd(x)以及p型柱形区域116中规定深度位置上负电荷的平均密度Na(x)相对于深度x变化的图表。
图13是实施方式三涉及的MOSFET200的截面图。
图14是实施方式四涉及的电力转换电路2的电路图。
图15是变形例一涉及的MOSFET104的截面图。
图16是变形例二涉及的MOSFET106的截面图。
图17是以往的MOSFET900的截面图。其中，符号912表示低电阻半导体层，符号913表示缓冲层，符号915表示n型半导体层，符号930表示源电极，符号932表示漏电极。
图18是专利文献2涉及的MOSFET902的截面图。
具体实施方式
以下，将依据附图中所示的实施方式，对本发明的MOSFET以及电力转换电路进行说明。另外，各附图仅为简图，并不一定严谨地反映实际尺寸。
【实施方式一】
1.实施方式一涉及的电力转换电路1的构成以及运作
实施方式一涉及的电力转换电路1为作为DC-DC变频器或逆变器等构成要素的斩波电路。实施方式一涉及的电力转换电路1如图1所示，包括：反应器10；电源20；实施方式一涉及的MOSFET100；以及整流元件30。
反应器10为能够将能量积蓄在由通过流通的电流形成的磁场中的被动元件。
电源20是对反应器10提供电流的直流电源。MOSFET100对由电源20提供给反应器10的电流进行控制。具体来说，MOSFET100在响应由驱动电路(未图示)施加至MOSFET100的栅电极的时钟信号后进行开关转换，一旦其处于导通状态，则会使反应器10与电源20的负极之间导通。MOSFET100的具体构成将后述。
整流元件30是对从电源20提供给反应器10的电流进行整流运作的硅快速恢复二极管。具体来说，整流元件30是一个被进行寿命控制(Lifetime control)的pin二极管。
电源20的阳极(+)与反应器10的一端12以及整流元件30的阴电极电气连接，电源20的负极(-)与MOSFET100的源电极电气连接。MOSFET100的漏电极与反应器10的另一端14以及整流元件30的阳电极电气连接。
在这样的电力转换电路1中，当MOSFET100处于导通状态时，就会形成从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径，并且电流会流通该电流路径。此时，反应器10处会积蓄电源20的电能。
并且，在将MOSFET100关断后，流通在从电源20的正极(+)经由反应器10以及MOSFET100直至负极(-)的电流路径上的电流会减少，并且最终会变为0。另一方面，反应器10由于自感应作用，从而在阻碍电流变化的方向上产生电动势(积蓄于反应器10的电能被释放出)。因反应器10的电动势产生的电流向着整流元件30流通，并在整流元件30处流通正方向电流。
另外，MOSFET100处流通的电流量与整流元件30处流通的电流量之和，与反应器10处流通的电流量相等。并且由于MOSFET100的开关转换期间很短(保守计算最长也只有100nsec)，因此在其期间内反应器10处流通的电流几乎不会发生变化。所以，MOSFET100处流通的电流量与整流元件30处流通的电流量之和，在导通状态、关断期间、以及关闭状态中的任何一个情况下都几乎不会发生变化。
然而，在这样的电力转换电路1中，作为MOSFET，在使用n型柱形区域914的侧壁形状为第一主面侧狭窄的锥形形状，并且，p型柱形区域916的侧壁形状为底部狭窄的锥形形状(例如，以往的MOSFET900)的MOSFET的情况下，一旦栅极周围的电荷平衡存在变动，就会出现关断后开关特性的变动变大的问题(参照后述图6)。
因此，在本发明中，作为MOSFET使用的是下述实施方式一涉及的MOSFET100。
2.实施方式一涉及的MOSFET100的构成
实施方式一涉及的MOSFET100如图2所示，是一个包括：半导体基体110；沟槽122；栅电极126；层间绝缘膜128；源电极130；以及漏电极132的平面栅极型MOSFET。MOSFET100的漏极·源极间电压为300V以上，例如为600V。
半导体基体110具有：n型低电阻半导体层112、形成在低电阻半导体层112上的比低电阻半导体层112掺杂物浓度更低的n型缓冲层113、由在缓冲层113上沿水平方向交互地排列的n型柱形区域114以及p型柱形区域116所构成的超级结结构117、形成在n型柱形区域114以及p型柱形区域116的表面上的p型基极区域118、以及形成在基极区域118的表面的n型源极区域120。缓冲层113以及n型柱形区域114被形成为一体，缓冲层113与n型柱形区域114构成n型半导体层115。
虽然n型柱形区域114的掺杂物总量与p型柱形区域116的掺杂物总量相等，但也可以比p型柱形区域116的掺杂物总量更多，或是比p型柱形区域116的掺杂物总量更少。
n型柱形区域114以及p型柱形区域116在以超级结结构中规定深度位置的深度x为横轴，并且以n型柱形区域中规定深度位置上的宽度wn(x)或p型柱形区域中规定深度位置上的宽度wp(x)为纵轴时，该宽度wn(x)展现为上凸的向右上扬的曲线，该宽度wp(x)展现为下凸的向右下垂的曲线(参照图5(a))。即，n型柱形区域114从截面上看呈类似倒置玻璃杯(Glass)的形状，p型柱形区域116从截面上看呈类似喇叭(Trumpet)的形状。n型柱形区域114的掺杂物浓度以及p型柱形区域116的掺杂物浓度均不受深度的影响而保持固定(参照图5(b))。
n型柱形区域114、p型柱形区域116、源极区域120、沟槽122以及栅电极126从平面上看均被形成为呈条纹(Stripe)状。
低电阻半导体层112的厚度例如在100μm～400μm范围内，低电阻半导体层112的掺杂物浓度例如在1×1019cm-3～1×1020cm-3范围内。n型半导体层115的厚度例如在5μm～120μm范围内，n型半导体层115的掺杂物浓度例如在5×1013cm-3～1×1016cm-3范围内。p型柱形区域116的掺杂物浓度例如在5×1013cm-3～1×1016cm-3范围内。基极区域118的最深部的深度位置例如在0.5μm～4.0μm范围内，基极区域118的掺杂物浓度例如在5×1016cm-3～1×1018cm-3范围内。源极区域120的最深部的深度位置例如在0.1μm～0.4μm范围内，源极区域120的掺杂物浓度例如在5×1019cm-3～2×1020cm-3范围内。
沟槽122被形成为：在从平面上看n型柱形区域114所在的区域内，从半导体基体110的第一主面的表面直至比基极区域118的最深部更深的深度位置上，并且使源极区域120的一部分露出于内周面。沟槽122的深度例如为5μm。
栅电极126是经由被形成在沟槽122的内周面上的栅极绝缘膜124后被埋设入沟槽122的内部后形成的。栅极绝缘膜124由通过热氧化法形成的厚度例如为100nm的二氧化硅膜所构成。栅电极126由通过CVD法以及离子注入法形成的低电阻多晶硅所构成。
层间绝缘膜128被形成为覆盖源极区域120的一部分、栅极绝缘膜124以及栅电极126。层间绝缘膜128由通过CVD法形成的厚度例如为1000nm的PSG膜所构成。
源电极130被形成为覆盖基极区域118、源极区域120的一部分、以及层间绝缘膜128，并且与源极区域120电气连接。漏电极132被形成在低电阻半导体层112的表面上。源电极130由通过溅射法形成的厚度例如为4μm的铝系金属(例如Al-Cu系合金)所构成。漏电极132通过Ti-Ni-Au等多层金属膜形成。多层金属膜整体的厚度例如为0.5μm。
3.关于超级结结构中规定深度位置上的平均正电荷密度p(x)
为了评价MOSFET关断后的n型柱形区域114中正电荷的电荷量以及p型柱形区域116中负电荷的电荷量，采用的是将MOSFET关断后超级结结构耗尽时的，超级结结构中规定深度位置上的平均正电荷密度p(x)(以下简称为平均正电荷密度p(x))。
以将MOSFET关断后超级结结构中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准，并且以超级结结构117中规定深度位置上的深度(以下简称为深度x)为x时，平均正电荷密度p(x)可以用以下公式(1)来表示。
【公式(1)】
Figure BDA0001978683380000121
(在公式(1)中，wn(x)表示n型柱形区域114中规定深度位置上的宽度，Nd(x)表示将MOSFET关断后超级结结构117耗尽时的，n型柱形区域114中规定深度位置上正电荷的平均密度，wp(x)表示p型柱形区域116中规定深度位置上的宽度，Na(x)表示将MOSFET关断后超级结结构117耗尽时的，p型柱形区域116中规定深度位置上负电荷的平均密度，q表示基本电量，w表示满足wn(x)+wp(x)＝2w的正常数。参照图3。)
在实施方式一中，评价的是：将MOSFET关断后超级结结构中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置定为x＝0，并且将第二主面侧的耗尽层的表面中最浅的深度位置定为a时的，处于0≤x≤a范围内的平均正电荷密度p(x)。
因此，一旦n型柱形区域914的掺杂物浓度与p型柱形区域916的掺杂物浓度均不受深度的影响而保持固定，则Na(x)＝Nd(x)＝N0，并且可以用以下公式(2)来表示。
【公式(2)】
Figure BDA0001978683380000131
另外，将MOSFET关断后超级结结构117耗尽后的，超级结结构117中规定深度位置上的电场E(x)(以下简称为电场E(x))则代表将MOSFET关断后超级结结构117耗尽后的，由n型柱形区域114中规定深度位置上的正电荷(施主)以及p型柱形区域116中规定深度位置上的负电荷(受主)产生的电场，可以用以下公式(3)来表示。
【公式(3)】
Figure BDA0001978683380000132
(公式(3)中ε表示半导体基体的材料(例如硅)的介电常数)
接下来，为了说明实施方式一涉及的MOSFET100，首先对比较例一涉及的MOSFET800进行说明。
比较例一涉及的MOSFET800(参照图8)基本上与实施方式一涉及的MOSFET100具有同样的构成，但是其与以往的MOSFET900一样，在n型柱形区域814的侧壁呈第一主面侧狭窄的锥形，并且p型柱形区域816的侧壁呈底部狭窄的锥形这一点上不同于实施方式一涉及的MOSFET100。
在比较例一涉及的MOSFET800中，在以深度x为横轴，以n型柱形区域814中规定深度位置上的宽度wn(x)或p型柱形区域816中规定深度位置上的宽度wp(x)为纵轴时，该宽度wp(x)展现为向右下垂的直线，该宽度wn(x)展现为向右上扬的直线(参照图4(a))。
另外，在比较例一涉及的MOSFET800中，与实施方式一涉及的MOSFET100一样，n型柱形区域814的掺杂物浓度与p型柱形区域816的掺杂物浓度均不受深度的影响而保持固定(参照图4(b))。
由于上述这些原因，在比较例一涉及的MOSFET800中，平均正电荷密度p(x)展现为向右上扬的直线(参照图4(c))。
如果对表示平均正电荷密度p(x)的直线进行详细观察，并且以将MOSFET关断后超级结结构中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准，以沿深度方向的轴为x轴，将基极区域的最下端面的深度位置的x坐标定为-t，将p型柱形区域的最下部的深度位置的x坐标定为b，将平均电荷密度p(x)为0的深度位置的x坐标定为d，将MOSFET关断后超级结结构中耗尽层扩展至最大时的第二主面侧的耗尽层的表面中最浅的深度位置的x坐标定为a时，则以下(1)～(3)成立。
(1)满足d＝a/2。即，在以将MOSFET关断后超级结结构中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准时，该平均正电荷密度p(x)为0时中规定深度位置的深度d为：将MOSFET关断后超级结结构中耗尽层扩展至最大时的第二主面侧的耗尽层的表面中最浅的深度位置的深度a的一半。(即，在x＝a/2时的深度位置上电荷处于平衡状态)。
(2)x＝0时的该平均正电荷密度p(0)的值为负数，并且，x＝a时的该平均正电荷密度p(a)的值为正数。
(3)由表示平均正电荷密度p(x)的直线、x＝0的直线以及横轴(x轴)包围的区域的面积，与由表示平均正电荷密度p(x)的直线、x＝a的直线以及横轴(x轴)包围的区域的面积相等。
另外，在比较例一涉及的MOSFET800中，电场E(x)是一个以x＝a/2为顶点的下凸的二次函数(参照图4(d))。电场E(x)为负数则表示电场矢量朝向x接近于0时的方向。
与此相对的，在实施方式一涉及的MOSFET100中，在以深度x为横轴，以n型柱形区域中规定深度位置上的宽度wn(x)或p型柱形区域中规定深度位置上的宽度wp(x)为纵轴时，该宽度wn(x)展现为上凸的单调的向右上扬的曲线，该宽度wp(x)展现为下凸的单调的向右下垂的曲线(参照图5(a))。
另外，在实施方式一涉及的MOSFET100中，n型柱形区域114的掺杂物浓度与p型柱形区域116的掺杂物浓度均不受深度的影响而保持固定(参照图5(b))。
由于上述这些原因，在实施方式一涉及的MOSFET100中，平均正电荷密度p(x)展现为上凸的单调的向右上扬的曲线(参照图5(c))。
如果对表示平均正电荷密度p(x)的曲线进行详细观察，并且以将MOSFET关断后超级结结构中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准，以沿深度方向的轴为x轴，将基极区域的最下端面的深度位置的x坐标定为-t，将p型柱形区域的最下部的深度位置的x坐标定为b，将平均电荷密度p(x)为0的深度位置的x坐标定为d，将MOSFET关断后超级结结构中耗尽层扩展至最大时的第二主面侧的耗尽层的表面中最浅的深度位置的x坐标定为a时，则以下(1)～(4)成立。
(1)满足0＜d＜a/2。即，在以将MOSFET关断后超级结结构中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准时，该平均正电荷密度p(x)为0时的规定深度位置的深度d比：将MOSFET关断后超级结结构中耗尽层扩展至最大时的第二主面侧的耗尽层的表面中最浅的深度位置的深度a的一半更浅。(即，实施方式一涉及的MOSFET100中电荷处于平衡状态的深度位置比比较例一涉及的MOSFET800中电荷处于平衡状态的深度位置更浅)。
(2)x＝0时的该平均正电荷密度p(0)的值为负数，并且，x＝a时的该平均正电荷密度p(a)的值为正数。
(3)由表示平均正电荷密度p(x)的曲线、x＝0的直线以及横轴(x轴)包围的区域的面积，与由表示平均正电荷密度p(x)的曲线、x＝a的直线以及横轴(x轴)包围的区域的面积相等。
(4)满足0＜t+d＜(t+b)/2。
另外，电场E(x)是一个以x＝d为顶点的下凸的二次函数(参照图5(d))。此时，当x＜d时，则该电场E(x)会急剧减少，而当x＞d时，则该电场E(x)会缓慢增加。
4.关断MOSFET后的MOSFET100的运作及波形
在实施方式一涉及的电力转换装置1中，在使用比较例一涉及的MOSFET800来代替MOSFET100的情况下，比较例一涉及的MOSFET800的运作如下。
(1)漏极电流Id
在n型柱形区域的掺杂物总量与p型柱形区域的掺杂物总量相等的情况下(以下简称为在just的情况下)，从漏极电流Id开始减少直至漏极电流Id最初变为0的期间内，运作为短暂地出现漏极电流Id暂时上升的期间(运作为漏极电流Id的波形中短暂地出现科布(Cobb)波形，参照图6中的Id(Just))。从漏极电流Id开始减少直至漏极电流Id最初变为0的期间约为0.02usec(20nsec)。
在电荷平衡存在变动使n型柱形区域的掺杂物总量比p型柱形区域的掺杂物总量更大的情况下(以下简称为n过多)，从漏极电流Id开始减少直至漏极电流Id最初变为0的期间内，运作为短暂地出现漏极电流Id暂时上升的期间(运作为漏极电流Id的波形中出现大的科布波形，参照图6中的Id(n过多))。在该科布波形中，漏极电流Id的电流值会增加至比Just的情况下更高的程度，并且，漏极电流Id变为0为止的期间也比Just的情况大幅延长(相对于Just的情况下的约为0.02usec(20nsec)，n过多的情况下约为0.04usec(40nsec))。
另外，在p型柱形区域的掺杂物总量比n型柱形区域的掺杂物总量更大的情况下(以下简称为p过多)，则运作为漏极电流Id单调地减少(运作为漏极电流Id的波形中不出现科布波形，参照图6中的Id(p过多))。
(2)漏极·源极间电压Vds
n过多的情况下，漏极·源极间电压Vds相比Just的情况更缓慢地上升至约350V，然后，在缓慢地减少后稳定在电源电压(300V)的水平上运作。从漏极·源极间电压Vds开始上升直至稳定运行所需的时间也比Just的情况更长，约为0.05usec(50nsec))(参照图6中的Vds(n过多))。
p过多的情况下，漏极·源极间电压Vds在相比Just的情况更急剧地上升至约370V后，稳定在电源电压(300V)的水平上运作(参照图6中的Vds(p过多))。从漏极·源极间电压Vds开始上升直至稳定运行所需的时间约为0.02usec(20nsec))。
(3)栅极·源极间电压Vgs
n过多的情况下，栅极·源极间电压Vgs运作为在米勒(Mirror)效应期间结束后短暂地出现暂时上升的期间(参照图6中的Vgs(n过多))。另一方面，在Just以及p过多的情况下，栅极·源极间电压Vgs则运作为几乎无变化地单调地减少(参照图6中的Vgs(p过多)以及Vgs(Just))。
从上述(1)～(3)从可以明白，在比较例一涉及的MOSFET800中，在栅极周围的电荷平衡存在变动的情况下(Just变为n过多或p过多的情况下)，就会导致关断后开关特性，特别是漏极电流Id以及漏极·源极间电压Vds的变动加大。在电荷平衡偏向于n过多的情况下，开关特性的变动就会变得特别大。
相对于此，在实施方式一涉及的电力转换电路1中，实施方式一涉及的MOSFET100则会如以下般运作。
(1)漏极电流Id
在just、n过多以及p过多，即所有的情况下，关断期间变短，并且在任何一种情况下均会运作为相似的波形(参照图7中各Id)。特别是，在n过多的情况下，会运作为：漏极电流Id的波形中几乎不会出现科布波形，并且接近于Just以及p过多的情况下的波形。
(2)漏极·源极间电压Vds
在just、n过多以及p过多，即所有的情况下，关断期间变短，并且在任何一种情况下均会运作为相似的波形(参照图7中各Vds)。虽然在p过多的情况下会产生振铃，但使能够通过设置吸收电路(Snubber circuit)等将振铃消除的构造来减小该振铃。
(3)栅极·源极间电压Vgs
在just、n过多以及p过多，即所有的情况下，均运作为栅极·源极间电压Vgs的波形几乎没有差别(参照图7中各Vgs)。
从上述(1)～(3)从可以明白，在实施方式一涉及的MOSFET100中，即便是在栅极周围的电荷平衡存在变动的情况下(Just变为n过多或p过多的情况下)，也能够减小关断后开关特性变动。
接下来，将对在关断MOSFET后，实施方式一涉及的MOSFET100以及比较例一涉及的MOSFET800的波形变为上述波形的理由进行说明。
首先，在比较例一涉及的MOSFET800中，一旦关断MOSFET，耗尽层就会从p型柱形区域816(以及源极区域818)与n型柱形区域814之间的pn结扩展至n型柱形区域814以及p型柱形区域816。然而，在比较例一涉及的MOSFET800中，(尽管耗尽层会扩展至沟槽的正下方，但)由于耗尽层难以扩展至漏电极侧，因此难以增加n型柱形区域814中未耗尽区域与栅电极826之间的间隔，并且难以减小回馈电容Crss(参照与8)。这样一来，栅电极826就容易受到n型柱形区域814电位变化的影响，从而在栅极周围的电荷平衡存在变动时，就很难减小关断后开关特性的变动。
相对于此，在实施方式一涉及的MOSFET100中，由于耗尽层容易扩展至漏电极侧，因此就容易增加n型柱形区域114中未耗尽区域与栅电极126之间的间隔，并且容易减小回馈电容Crss(参照与9)。这样一来，栅电极126就不易受到n型柱形区域114电位变化的影响，从而在栅极周围的电荷平衡存在变动时，就能够减小关断后开关特性的变动。
接下来，将从等势线的层面对上述理由进行说明。
比较例二涉及的MOSFET700除了在与源电极接触的部分深挖至源极区域的最下部的深度位置这一点以外，与比较例一涉及的MOSFET800具有同样的构成(参照图10(a))，而实施例涉及的MOSFET100A除了在与源电极接触的部分深挖至源极区域的最下部的深度位置这一点以外，与实施方式一涉及的MOSFET100具有同样的构成(参照图10(b))。
在比较例二涉及的MOSFET700中，在关断MOSFET后，沟槽底部的等势线处于间隔较窄的状态(参照图11(a))。这是由于n型柱形区域714中未耗尽区域与栅电极726之间的间隔较短的缘故。因此，沟槽底部附近的电位斜率(Slope)变大，导致栅电极726容易受到n型柱形区域714电位变化的影响。这样一来，在栅极周围的电荷平衡存在变动时，就很难减小关断后开关特性的变动。
相对于此，在实施例涉及的MOSFET100A中，在关断MOSFET后，沟槽122底部的等势线处于间隔较宽的状态(参照图11(b))。这是由于n型柱形区域114中未耗尽区域与栅电极126之间的间隔较长的缘故。因此，沟槽122底部附近的电位斜率变小，从而栅电极126不易受到n型柱形区域114电位变化的影响。这样一来，即便是在栅极周围的电荷平衡存在变动时，也能够减小关断后开关特性的变动。5.实施方式一涉及的MOSFET100以及电力转换电路1的效果
根据实施方式一涉及的MOSFET100以及电力转换电路1，由于将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此在栅极周围的深度位置上(x接近0的区域上)，该平均正电荷密度p(x)就比以往的MOSFET900更小(负侧则更大)，并且p型柱形区域116的负电荷的电荷量与n型柱形区域114的正电荷的电荷量之间的差就比以往的MOSFET900更大。因此，(1)由于栅极周围的n型柱形区域114比以往的MOSFET900更容易耗尽，所以即使漏极电压上升，栅极周围的n型柱形区域114的电位也很难变高。另外，(2)由于n型柱形区域114中未耗尽的区域与栅电极126之间的间隔比以往的MOSFET900更长，并且回馈电容Crss(与栅极·漏极间电容Cgd相等)比以往的MOSFET900更小，因此即使在将MOSFET关断后n型柱形区域114(n型柱形区域114中未耗尽的区域)的电位伴随漏极电压的上升而上升，栅电极126也不易受到n型柱形区域114电位变化的影响。其结果就是，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。
另外，根据实施方式一涉及的MOSFET100，由于将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此栅极周围深度位置上的该平均正电荷密度p(x)就会变小(负侧则变大)，并且p型柱形区域116中负电荷的电荷量就比n型柱形区域114中正电荷的电荷量更大。这样一来，通过该p型柱形区域116中的负电荷就容易吸引栅极周围的空穴，其结果就是，能够将L负载雪崩击穿耐量提升至比以往更高的水平。
另外，根据实施方式一涉及的MOSFET100，由于包括具有由n型柱形区域114以及p型柱形区域116构成的超级结结构117的半导体基体110，因此其与以往的MOSFET900一样，是一种具有低导通电阻、且高耐压的开关元件。
另外，根据实施方式一涉及的MOSFET100，由于x＝0时的该平均正电荷密度p(0)的值为负数，并且，x＝a时的该平均正电荷密度p(a)的值为正数，因此在p型柱形区域116底部附近的深度位置上，p型柱形区域116的掺杂物总量就比n型柱形区域114的掺杂物总量更少(n过多)。所以，将MOSFET关断后从p型柱形区域116产生的耗尽层就难以朝第二主面侧扩展。这样一来，实施方式一涉及的MOSFET100就成为了一种在透穿模式下不易发生击穿并且耐压不易降低的MOSFET。
另外，根据实施方式一涉及的MOSFET100，由于在以将MOSFET关断后超级结结构117中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准，将MOSFET关断后超级结结构117中耗尽层扩展至最大时的第二主面侧的耗尽层的表面中最浅的深度位置的深度定为a，将超级结结构117中平均正电荷密度p(x)为0的深度位置的深度定为d时，满足0＜d＜a/2，因此栅极周围的深度位置上的p型柱形区域116的负电荷的电荷量与n型柱形区域114的正电荷的电荷量之间的差就会变大，栅极周围的n型柱形区域114就更容易耗尽，所以即使栅极周围的电荷平衡存在变动，也能够进一步地减小关断后的开关特性的变动。
另外，根据实施方式一涉及的MOSFET100，由于在以超级结结构117中规定深度位置的深度x为横轴，并且以n型柱形区域114中规定深度位置上的宽度wn(x)或p型柱形区域116中规定深度位置上的宽度wp(x)为纵轴时，该宽度wp(x)展现为下凸的向右下垂的曲线，而该宽度wn(x)展现为上凸的向右上扬的曲线，因此在半导体装置制造过程中导入掺杂物时，就不必再实施根据不同的深度而改变需要导入的掺杂物这样的复杂的工序。
根据实施方式一涉及的MOSFET100为沟槽栅极型MOSFET。通过这样的构成，即便沟槽栅极型MOSFET与平面栅极型MOSFET相比栅电极与漏电极之间的距离更近，并且栅极周围的n型柱形区域114的电位容易上升，其也能够将关断后的开关特性的变动减小至比以往更小的水平。
另外，根据实施方式一涉及的MOSFET100，由于在以将MOSFET关断后超级结结构117中耗尽层扩展至最大时的第一主面侧的耗尽层的表面中最深的深度位置为基准，以沿深度方向的轴为x轴，将基极区域118的最下端面的深度位置上的x坐标定为-t，将p型柱形区域116的最下部的深度位置上的x坐标定为b，将平均电荷密度p(x)为0的深度位置上的x坐标定为d时，满足0＜t+d＜(t+b)/2，因此栅极周围的深度位置上的p型柱形区域116的负电荷的电荷量与n型柱形区域114的正电荷的电荷量之间的差就会变大，栅极周围的n型柱形区域114就更容易耗尽，所以即使栅极周围的电荷平衡存在变动，也能够进一步地减小关断后的开关特性的变动。
根据实施方式一涉及的电力转换电路1，由于整流元件为快速恢复二极管，因此其关断期间短，并且在关断MOSFET后n型柱形区域114的电位难以伴随漏极电压的上升而上升。所以，栅电极的电位也就难以上升。其结果就是，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。
【实施方式二】
实施方式二涉及的MOSFET102基本上与实施方式一涉及的MOSFET100具有同样的构成，但是其与实施方式一涉及的MOSFET100的不同点在于：其改变的不是n型柱形区域中规定深度位置上的宽度wn(x)以及p型柱形区域中规定深度位置上的宽度wp(x)，而是改变了将MOSFET关断后超级结结构耗尽时的，n型柱形区域中规定深度位置上的正电荷的密度Nd(x)以及p型柱形区域中规定深度位置上的负电荷的密度Na(x)。即，实施方式二涉及的MOSFET102如图12所示，在以深度x为横轴，并且以n型柱形区域114中规定深度位置上的正电荷的密度Nd(x)以及p型柱形区域116中规定深度位置上的负电荷的密度Na(x)为纵轴时，该正电荷的密度Nd(x)展现为上凸的单调的向右上扬的曲线，并且将该负电荷的密度Na(x)展现为下凸的单调的向右下垂的曲线(参照图12(c))。另外，n型柱形区域114的宽度以及p型柱形区域116的宽度均不受深度的影响而保持固定(参照图12(b))。
如上述般，虽然实施方式二涉及的MOSFET102在改变的不是n型柱形区域中规定深度位置上的宽度wn(x)以及p型柱形区域中规定深度位置上的宽度wp(x)，而是改变了将MOSFET关断后超级结结构耗尽时的，n型柱形区域中规定深度位置上的正电荷的密度Nd(x)以及p型柱形区域中规定深度位置上的负电荷的密度Na(x)这一点上不同于实施方式一涉及的MOSFET100，但是其与实施方式一涉及的MOSFET100一样，由于将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此在栅极周围的深度位置上(x接近0的区域上)，该平均正电荷密度p(x)就比以往的MOSFET900更小(负侧则更大)，并且p型柱形区域116的负电荷的电荷量与n型柱形区域114的正电荷的电荷量之间的差就比以往的MOSFET900更大。因此，(1)由于栅极周围的n型柱形区域114比以往的MOSFET900更容易耗尽，所以即使漏极电压上升，栅极周围的n型柱形区域114的电位也很难变高。另外，(2)由于n型柱形区域114中未耗尽的区域与栅电极126之间的间隔比以往的MOSFET900更长，并且回馈电容Crss(与栅极·漏极间电容Cgd相等)比以往的MOSFET900更小，因此即使在将MOSFET关断后n型柱形区域114(n型柱形区域114中未耗尽的区域)的电位伴随漏极电压的上升而上升，栅电极126也不易受到n型柱形区域114电位变化的影响。其结果就是，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。
并且，实施方式二涉及的MOSFET102除了在改变的不是n型柱形区域中规定深度位置上的宽度wn(x)以及p型柱形区域中规定深度位置上的宽度wp(x)，而是改变了将MOSFET关断后超级结结构耗尽时的，n型柱形区域中规定深度位置上的正电荷的密度Nd(x)以及p型柱形区域中规定深度位置上的负电荷的密度Na(x)这一点以外与实施方式一涉及的MOSFET100具有同样的构成，因此也同样具有实施方式一涉及的MOSFET100所具有的相关效果。
【实施方式三】
实施方式三涉及的MOSFET200基本上与实施方式一涉及的MOSFET100具有同样的构成，但是其与实施方式一涉及的MOSFET100的不同点在于：其为沟槽栅极型MOSFET而非平面栅极型MOSFET。即，在实施方式三涉及的MOSFET200中，半导体基体210如图13所示，具有：形成在半导体基体210的第一主面的表面，并且形成在p型柱形区域216的整个表面上以及n型柱形区域214的一部分表面上的基极区域218；形成在半导体基体210的第一主面的表面，并且形成在n型柱形区域214的表面上的与基极区域218相邻接的n型表面高浓度区域219、以及形成在基极区域218的表面的n型源极区域220，栅电极236经由栅极绝缘膜234后被形成在被源极区域220与n型表面高浓度区域219相夹的基极区域218的表面上。另外，n型表面高浓度区域219的深度位置在1.0μm～4.0μm范围内，n型表面高浓度区域219的掺杂物浓度在1×1014cm-3～1×1016cm-3范围内。
如上述般，虽然实施方式三涉及的MOSFET200在其为沟槽栅极型MOSFET而非平面栅极型MOSFET这一点上不同于实施方式一涉及的MOSFET100，但是其与实施方式一涉及的MOSFET100一样，由于将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此在栅极周围的深度位置上(x接近0的区域上)，该平均正电荷密度p(x)就比以往的MOSFET900更小(负侧则更大)，并且p型柱形区域116的负电荷的电荷量与n型柱形区域114的正电荷的电荷量之间的差就比以往的MOSFET900更大。因此，(1)由于栅极周围的n型柱形区域114比以往的MOSFET900更容易耗尽，所以即使漏极电压上升，栅极周围的n型柱形区域114的电位也很难变高。另外，(2)由于n型柱形区域114中未耗尽的区域与栅电极126之间的间隔比以往的MOSFET900更长，并且回馈电容Crss(与栅极·漏极间电容Cgd相等)比以往的MOSFET900更小，因此即使在将MOSFET关断后n型柱形区域114(n型柱形区域114中未耗尽的区域)的电位伴随漏极电压的上升而上升，栅电极126也不易受到n型柱形区域114电位变化的影响。其结果就是，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。
并且，实施方式三涉及的MOSFET200除了在其为沟槽栅极型MOSFET而非平面栅极型MOSFET这一点以外与实施方式一涉及的MOSFET100具有同样的构成，因此也同样具有实施方式一涉及的MOSFET100所具有的相关效果。
【实施方式四】
实施方式四涉及的电力转换电路2基本上与实施方式一涉及的电力转换电路1具有同样的构成，但是其与实施方式一涉及的电力转换电路1的不同点在于：其为全桥式电路。即，在实施方式四涉及的电力转换电路2中，如图14所示，其具备四个MOSFET100(100a～100d)来作为MOSFET，并且其还具备各个MOSFET的内置二极管来作为整流元件。
如上述般，虽然实施方式四涉及的电力转换电路2在其为全桥式电路这一点上不同于实施方式一涉及的电力转换电路1，但是其与实施方式一涉及的电力转换电路1一样，由于将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此在栅极周围的深度位置上(x接近0的区域上)，该平均正电荷密度p(x)就比以往的MOSFET900更小(负侧则更大)，并且p型柱形区域116的负电荷的电荷量与n型柱形区域114的正电荷的电荷量之间的差就比以往的MOSFET900更大。因此，(1)由于栅极周围的n型柱形区域114比以往的MOSFET900更容易耗尽，所以即使漏极电压上升，栅极周围的n型柱形区域114的电位也很难变高。另外，(2)由于n型柱形区域114中未耗尽的区域与栅电极126之间的间隔比以往的MOSFET900更长，并且回馈电容Crss(与栅极·漏极间电容Cgd相等)比以往的MOSFET900更小，因此即使在将MOSFET关断后n型柱形区域114(n型柱形区域114中未耗尽的区域)的电位伴随漏极电压的上升而上升，栅电极126也不易受到n型柱形区域114电位变化的影响。其结果就是，即便栅极周围的电荷平衡存在变动，也能够将关断后的开关特性的变动减小至比以往更小的水平。
另外，根据实施方式四涉及的电力转换电路2，由于将MOSFET关断后超级结结构117耗尽时的，超级结结构117中规定深度位置上的平均正电荷密度p(x)展现为上凸的向右上扬的曲线，因此如上述般，即便在关断MOSFET后n型柱形区域114(n型柱形区域114中未耗尽的区域)的电位伴随漏极电压的上升而上升，栅电极126也不易受到n型柱形区域114电位变化的影响。这样一来，就不易发生被称为误开启(Falls turn-on)的现象。
另外，被称为误开启的现象具体是指：在连接有两个以上的MOSFET的电路中，在任意一方的MOSFET开始时，由于电位的变化而导致另一方的MOSFET也错误开启的现象。
再有，根据实施方式四涉及的电力转换电路2，由于整流元件为MOSFET的内置二极管，因此就无需另行准备整流元件。
并且，实施方式四涉及的电力转换电路2除了在其为全桥式电路这一点以外与实施方式一涉及的电力转换电路1具有同样的构成，因此也同样具有实施方式一涉及的电力转换电路1所具有的相关效果。
以上，基于上述实施方式对本发明进行了说明，本发明并不仅限于上述实施方式。本发明能够在不脱离本发明主旨的范围内在各种各样的形态下实施，例如，可以为如下的变形。
(1)上述实施方式中记载的构成要素的数量、材质、形状、位置、大小等仅为示例，因此能够在不有损本发明效果的范围内进行变更。
(2)在上述实施方式一至三中，虽然n型柱形区域中规定深度位置上的宽度wn(x)展现为上凸的单调的向右上扬的曲线，p型柱形区域中规定深度位置上的宽度wp(x)展现为下凸的单调的向右下垂的曲线，但本发明不仅限于此。例如，可以是n型柱形区域中规定深度位置上的宽度wn(x)展现为阶梯状(但是，连接阶梯转角部分的线(包络线)算作上凸的单调的向右上扬的曲线)、并且p型柱形区域中规定深度位置上的宽度wp(x)展现为阶梯状(但是，连接阶梯转角部分的线(包络线)算作下凸的单调的向右下垂的曲线)(参照图15)。也可以是n型柱形区域中规定深度位置上的宽度wn(x)展现为重复凹凸的曲线(但是，包络线算作上凸的单调的向右上扬的曲线)，并且p型柱形区域中规定深度位置上的宽度wp(x)展现为重复凹凸的曲线(但是，包络线算作下凸的单调的向右下垂的曲线)(参照图16)。
(3)在上述实施方式二中，虽然n型柱形区域中规定深度位置上的正电荷的密度Nd(x)展现为上凸的单调的向右上扬的曲线，但本发明不仅限于此。例如，可以是n型柱形区域中规定深度位置上的正电荷的密度Nd(x)展现为阶梯状(但是，连接阶梯转角部分的线算作上凸的单调的向右上扬的曲线)，也可以是展现为重复凹凸的曲线(但是，包络线算作上凸的单调的向右上扬的曲线)。
(4)在上述实施方式二中，虽然p型柱形区域中规定深度位置上的负电荷的密度Na(x)展现为下凸的单调的向右下垂的曲线，但本发明不仅限于此。例如，可以是p型柱形区域中规定深度位置上的负电荷的密度Na(x)展现为阶梯状(但是，连接阶梯转角部分的线算作下凸的单调的向右下垂的曲线)，也可以是展现为重复凹凸的曲线(但是，包络线算作下凸的单调的向右下垂的曲线)。
(5)在上述各实施方式中，虽然n型柱形区域114、p型柱形区域116、沟槽122、以及栅电极126从平面上看形成为条纹状，但本发明不限于此。也可以是：型柱形区域114、p型柱形区域116、沟槽122、以及栅电极126从平面上看形成为圆形(立体地看为柱形)、四角形的框状、圆形的框状或格子状等形状。
(6)在上述各实施方式中，虽然使用的是直流电源来作为电源，但本发明不限于此。也可以是使用交流电源来作为电源。
(7)在上述实施方式一至三中，虽然是使用斩波电路来作为电力转换电路，并且在上述实施方式四中，是使用全桥电路来作为电力转换电路，但本发明不限于此。也可以是使用半桥电路、三相交流变换器、非绝缘全桥电路、非绝缘半桥电路、推挽电路(Push-pullcircuit)、RCC电路、正向变换器(Forward Converter)、或逆向变换器(Flybackconverter)等其他类型的电路。
(8)在上述实施方式一至三中，虽然是使用pin二极管来作为整流元件，并且在实施方式四中，是使用MOSFET的内置二极管来作为整流元件，但本发明不限于此。也可以使用JBS、MPS等其他快速回复二极管、或SiC肖特基势垒二极管等其他类型的二极管来作为整流元件。
(9)在上述实施方式四中，虽然只使用了MOSFET的内置二极管来作为整流元件，但本发明不限于此。也可以是在内置二极管的恢复损耗过大时，另外将整流元件与MOSFET并联。
符号说明
1、2……电力转换电路；10…反应器；12…第一端子；14…第二端子；20…电源；30…整流元件；100、100A、100a、100b、100c、100d、102、104、106、200、700、800、900……MOSFET；110、210、710、910……半导体基体；112、212、712、912……低电阻半导体层；113、213、713、913……缓冲层；114、214、714、814、914……n型柱形区域；115、215、715、915……n型半导体层；116、216、716、816、916……p型柱形区域；117、217、717、917……超级结结构；118、218、718、818、918……基极区域；219、919……n型表面高浓度区域；120、220、720、920……源极区域；122、722、822……沟槽；124、234、724、824、934……栅极绝缘膜；126、236、726、826、936……栅电极；128、238、728……层间绝缘膜；130、230、730、930……源电极；132、232、732、932……漏电极

Claims (10)

1.一种MOSFET，包括：
具有由n型柱形区域以及p型柱形区域构成的超级结结构的半导体基体；以及
经由栅极绝缘膜形成在所述半导体基体的第一主面侧的栅电极，
其特征在于：在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，以将所述MOSFET关断后所述超级结结构耗尽时的，所述超级结结构中规定深度位置的深度x为横轴，以将所述MOSFET关断后所述超级结结构耗尽时的，以下公式(1)中所示的，所述超级结结构中所述规定深度位置上的平均正电荷密度p(x)为纵轴时，
该平均正电荷密度p(x)展现为上凸的向右上扬的曲线，
在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，并且将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的第二主面侧的耗尽层的表面中最浅的深度位置的深度定为a时，
x＝0时的该平均正电荷密度p(0)的值为负数，并且，x＝a时的该平均正电荷密度p(a)的值为正数，
由表示该平均正电荷密度p(x)的曲线、x＝0的直线以及所述横轴所包围的区域的面积，与由表示该平均正电荷密度p(x)的曲线、x＝a的直线以及所述横轴所包围的区域的面积相等，
【公式1】
Figure FDA0003267755290000011
在公式(1)中，wn(x)表示所述n型柱形区域中所述规定深度位置上的宽度，Nd(x)表示将所述MOSFET关断后所述超级结结构耗尽时的，所述n型柱形区域中所述规定深度位置上正电荷的平均密度，wp(x)表示所述p型柱形区域中所述规定深度位置上的宽度，Na(x)表示将所述MOSFET关断后所述超级结结构耗尽时的，所述p型柱形区域中所述规定深度位置上负电荷的平均密度，q表示基本电量，w表示满足wn(x)+wp(x)＝2w的正常数，
在以所述超级结结构中所述规定深度位置的深度x为横轴，并且以将所述MOSFET关断后所述超级结结构耗尽时的，所述n型柱形区域中所述规定深度位置上的正电荷的密度Nd(x)或所述p型柱形区域中所述规定深度位置上的负电荷的密度Na(x)为纵轴时，
将所述MOSFET关断后所述超级结结构耗尽时的，所述n型柱形区域中所述规定深度位置上的正电荷的密度Nd(x)展现为上凸的向右上扬的曲线，
将所述MOSFET关断后所述超级结结构耗尽时的，所述p型柱形区域中所述规定深度位置上的负电荷的密度Na(x)展现为下凸的向右下垂的曲线。
2.根据权利要求1所述的MOSFET，其特征在于：
其中，在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第二主面侧的耗尽层的表面中最浅的深度位置的深度定为a，将所述超级结结构中所述平均正电荷密度p(x)为0的深度位置的深度定为d时，满足0＜d＜a/2。
3.根据权利要求1或2所述的MOSFET，其特征在于：
其中，在以所述超级结结构中所述规定深度位置的深度x为横轴，并且以所述n型柱形区域中所述规定深度位置上的宽度wn(x)或所述p型柱形区域中所述规定深度位置上的宽度wp(x)为纵轴时，
所述n型柱形区域中所述规定深度位置上的宽度wn(x)展现为上凸的向右上扬的曲线，
所述p型柱形区域中所述规定深度位置上的宽度wp(x)展现为下凸的向右下垂的曲线。
4.根据权利要求1或2所述的MOSFET，其特征在于：
其中，所述半导体基体进一步具有：形成在所述n型柱形区域以及所述p型柱形区域的表面上的p型基极区域；以及形成在所述基极区域的表面上的n型源极区域，
所述MOSFET进一步包括：从平面上看在所述n型柱形区域所在的区域内的，被形成为从所述半导体基体的第一主面的表面直至比所述基极区域的最深部更深的深度位置上的，并且使所述源极区域的一部分露出于内周面的沟槽，
所述栅极绝缘膜形成在所述沟槽的内周面上，
所述栅电极是经由所述栅极绝缘膜后被埋设入所述沟槽的内部后形成的。
5.根据权利要求4所述的MOSFET，其特征在于：
其中，在以将所述MOSFET关断后所述超级结结构中耗尽层扩展至最大时的所述第一主面侧的耗尽层的表面中最深的深度位置为基准，以沿深度方向的轴为x轴，将所述基极区域的最下端面的深度位置上的x坐标定为-t，将所述p型柱形区域的最下部的深度位置上的x坐标定为b，将所述平均正 电荷密度p(x)为0的深度位置上的x坐标定为d时，满足0＜t+d＜(t+b)/2。
6.根据权利要求1或2所述的MOSFET，其特征在于：
其中，所述半导体基体进一步具有：形成在所述半导体基体的所述第一主面的表面，并且形成在所述p型柱形区域的整个表面上以及所述n型柱形区域的一部分表面上的基极区域；形成在所述半导体基体的所述第一主面的表面，并且形成在所述n型柱形区域的表面上的与所述基极区域相邻接的n型表面高浓度区域、以及形成在所述基极区域的表面的n型源极区域，
所述栅电极和所述栅极绝缘膜形成在所述源极区域之间的所述n型柱形区域以及部分所述基极区域上。
7.一种电力转换电路，其特征在于，至少包括：
反应器；
向所述反应器提供电流的电源；
对从所述电源提供至所述反应器的电流进行控制的权利要求1至6中任意一项所述的MOSFET；以及
对从所述电源提供至所述反应器的电流或对来自于所述反应器的电流进行整流运作的整流元件。
8.根据权利要求7所述的电力转换电路，其特征在于：
其中，所述整流元件为快速恢复二极管。
9.根据权利要求7所述的电力转换电路，其特征在于：
其中，所述整流元件为所述MOSFET的内置二极管。
10.根据权利要求7所述的电力转换电路，其特征在于：
其中，所述整流元件为碳化硅肖特基势垒二极管。
CN201780052518.1A 2016-11-11 2017-03-17 Mosfet以及电力转换电路 Active CN109643734B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2016/083604 2016-11-11
PCT/JP2016/083604 WO2018087896A1 (ja) 2016-11-11 2016-11-11 Ｍｏｓｆｅｔ及び電力変換回路
PCT/JP2017/011066 WO2018087943A1 (ja) 2016-11-11 2017-03-17 Ｍｏｓｆｅｔ及び電力変換回路

Publications (2)

Publication Number Publication Date
CN109643734A CN109643734A (zh) 2019-04-16
CN109643734B true CN109643734B (zh) 2021-11-16

Family

ID=62110414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780052518.1A Active CN109643734B (zh) 2016-11-11 2017-03-17 Mosfet以及电力转换电路

Country Status (6)

Country Link
US (1) US10290734B2 (zh)
JP (3) JP6362152B1 (zh)
CN (1) CN109643734B (zh)
NL (1) NL2019845B1 (zh)
TW (1) TWI647853B (zh)
WO (2) WO2018087896A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020215331A1 (de) * 2020-12-04 2022-06-09 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikaler Leistungstransistor

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352910A (en) * 1992-04-07 1994-10-04 Tokyo Denki Seizo Kabushiki Kaisha Semiconductor device with a buffer structure
JPH08251914A (ja) * 1995-03-03 1996-09-27 Sanken Electric Co Ltd 昇圧電源装置
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2010171221A (ja) * 2009-01-23 2010-08-05 Toshiba Corp 半導体装置
JP2013093560A (ja) * 2011-10-06 2013-05-16 Denso Corp 縦型半導体素子を備えた半導体装置
CN105957896A (zh) * 2016-06-24 2016-09-21 上海华虹宏力半导体制造有限公司 超结功率器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1019720B (zh) * 1991-03-19 1992-12-30 电子科技大学 半导体功率器件
US6084264A (en) * 1998-11-25 2000-07-04 Siliconix Incorporated Trench MOSFET having improved breakdown and on-resistance characteristics
US7291884B2 (en) * 2001-07-03 2007-11-06 Siliconix Incorporated Trench MIS device having implanted drain-drift region and thick bottom oxide
JP3634830B2 (ja) 2002-09-25 2005-03-30 株式会社東芝 電力用半導体素子
KR20050084685A (ko) 2002-11-25 2005-08-26 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기
JP2005175220A (ja) * 2003-12-11 2005-06-30 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2007027193A (ja) 2005-07-12 2007-02-01 Renesas Technology Corp 半導体装置およびその製造方法、ならびに非絶縁型ｄｃ／ｄｃコンバータ
JP2010056510A (ja) 2008-07-31 2010-03-11 Nec Electronics Corp 半導体装置
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
JP2011176157A (ja) * 2010-02-25 2011-09-08 On Semiconductor Trading Ltd 半導体装置の製造方法
JP5901003B2 (ja) * 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP2012120362A (ja) 2010-12-02 2012-06-21 Sanken Electric Co Ltd Ｄｃ−ｄｃコンバータ
JP2012164707A (ja) * 2011-02-03 2012-08-30 Panasonic Corp 半導体装置およびその製造方法
JP2012234848A (ja) * 2011-04-28 2012-11-29 Sanken Electric Co Ltd 半導体装置
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6033199B2 (ja) * 2013-10-16 2016-11-30 三菱電機株式会社 降圧チョッパ回路
JP2015133380A (ja) * 2014-01-10 2015-07-23 株式会社東芝 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5352910A (en) * 1992-04-07 1994-10-04 Tokyo Denki Seizo Kabushiki Kaisha Semiconductor device with a buffer structure
JPH08251914A (ja) * 1995-03-03 1996-09-27 Sanken Electric Co Ltd 昇圧電源装置
JP2004072068A (ja) * 2002-06-14 2004-03-04 Fuji Electric Holdings Co Ltd 半導体素子
JP2010171221A (ja) * 2009-01-23 2010-08-05 Toshiba Corp 半導体装置
JP2013093560A (ja) * 2011-10-06 2013-05-16 Denso Corp 縦型半導体素子を備えた半導体装置
CN105957896A (zh) * 2016-06-24 2016-09-21 上海华虹宏力半导体制造有限公司 超结功率器件及其制造方法

Also Published As

Publication number Publication date
US10290734B2 (en) 2019-05-14
JPWO2018087896A1 (ja) 2018-11-15
NL2019845A (en) 2018-05-23
JP6362152B1 (ja) 2018-07-25
NL2019845B1 (en) 2018-10-12
JP6362153B1 (ja) 2018-07-25
JPWO2018087943A1 (ja) 2018-11-15
CN109643734A (zh) 2019-04-16
TW201818549A (zh) 2018-05-16
WO2018087896A1 (ja) 2018-05-17
US20190081172A1 (en) 2019-03-14
JP2018164098A (ja) 2018-10-18
TWI647853B (zh) 2019-01-11
WO2018087943A1 (ja) 2018-05-17

Similar Documents

Publication Publication Date Title
CN109729743B (zh) Mosfet以及电力转换电路
CN110447108B (zh) Mosfet以及电力转换电路
NL2021932B1 (en) Power conversion circuit
JP2019096840A (ja) Ｍｏｓｆｅｔ及び電力変換回路
CN109643734B (zh) Mosfet以及电力转换电路
NL2019460B1 (en) MOSFET and power conversion circuit
CN109643731B (zh) Mosfet以及电力转换电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant