KR20050084685A - 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기 - Google Patents

반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기 Download PDF

Info

Publication number
KR20050084685A
KR20050084685A KR1020057009314A KR20057009314A KR20050084685A KR 20050084685 A KR20050084685 A KR 20050084685A KR 1020057009314 A KR1020057009314 A KR 1020057009314A KR 20057009314 A KR20057009314 A KR 20057009314A KR 20050084685 A KR20050084685 A KR 20050084685A
Authority
KR
South Korea
Prior art keywords
semiconductor region
silicon carbide
type
semiconductor device
plane
Prior art date
Application number
KR1020057009314A
Other languages
English (en)
Inventor
켄지 후쿠다
료지 코스기
준지 센자키
신스케 하라다
Original Assignee
도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 filed Critical 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠
Publication of KR20050084685A publication Critical patent/KR20050084685A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7838—Field effect transistors with field effect produced by an insulated gate without inversion channel, e.g. buried channel lateral MISFETs, normally-on lateral MISFETs, depletion-mode lateral MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 이온주입에 의해 형성된 P형, N형의 불순물 반도체영역을 갖는 탄화규소 반도체기판을 이용한 반도체장치에 있어서 탄화규소 반도체기판 표면의 요철을 작게 함으로써, 최종적으로 반도체장치의 전기특성을 향상시킬 수 있도록 한다. 본 발명의 반도체장치는 (000-1)면 혹은 (000-1)면으로부터 어떤 각도만큼 경사진 면을 최표층면으로서 갖는 탄화규소 반도체영역(1,2)에, P형 반도체영역(3) 및 N형 반도체영역 중 적어도 하나가 이온주입에 의해 선택적으로 형성되고, 그 최표층면에 금속전극이 형성되며, 그 금속전극에 전압을 인가함으로써 최표층면에 수직인 방향으로 흐르는 전류의 방향을 제어하는 쇼트키 장벽 다이오드 혹은 PN형 다이오드이다.

Description

반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용 인버터, 범용 인버터, 대전력 고주파 통신기기{SEMICONDUCTOR DEVICE AND POWER CONVERTER, DRIVING INVERTER, GENERAL-PURPOSE INVERTER AND HIGH-POWER HIGH-FREQUENCY COMMUNICATION DEVICE USING SAME}
본 발명은 기판의 결정 면방위를 규정한 탄화규소기판 위에 형성되는 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용 인버터, 범용 인버터, 대전력 고주파 통신기기에 관한 것이다.
반도체기판의 최상층에 탄화규소를 이용한 반도체장치 및 그 제조방법에 대해서는, 이하에 설명하는 바와 같이, 이미 몇몇이 발표되거나 혹은 발표가 개시되어 있는데, 종래 탄화규소기판을 이용한 반도체장치는 통상적으로 (0001)면 위에 게이트전극을 형성하는 구조였다. 이 경우에 (0001)면에 이온주입에 의해 P형 혹은 N형 영역을 형성할 경우, P형 혹은 N형 불순물을 이온주입한 후에 1500℃ 이상의 고온으로 활성화를 위한 열처리가 이루어지기 때문에, 탄화규소 표면으로부터 실리콘이 증발되어 탄화규소 표면의 요철이 커진다. 그 결과, 금속-절연막-반도체 전계효과 트랜지스터(MISFET)나 금속-반도체 전계효과 트랜지스터(MESFET)의 채널이동도가 저하되거나 이온주입영역의 결정결함이 커짐에 따른 쇼트키 장벽 다이오드(SBD)나 접합형 전계효과 트랜지스터(JFET)의 리크전류가 커져, 실제로는 사용이 불가능하다는 문제가 있었다.
예컨대, 비특허문헌 1에는, 불순물의 활성화 열처리가 고온에서 이루어지기 때문에 스텝 펀칭이 발생하여 표면의 요철이 커지고, 4H-SiC 파워 MOSFET의 온 저항값이 이론값까지 저하되려면 100㎠/Vs 이상의 채널이동도가 필요하지만, 1㎠/Vs 이하밖에 되지 않는다는 것이 기재되어 있다.
[비특허문헌 1] : J.A. Cooper, Jr., M.R.Melloch, R.Singh, A.Agarawal, J.W.Palmour 저, 「IEEE Transaction on electron devices, vol.49, No.4, April 2002, p.658」
또한, 비특허문헌 2에는 DiMOSFET형의 SiC 파워 MOSFET에 있어서, P형 불순물(알루미늄)을 이온주입한 후, 1600℃ 부근에서 열처리하기 때문에, 채널이동도가 실온에서 22㎠/Vs밖에 되지 않는다는 것이 기재되어 있다.
[비특허문헌 2] : S.H.Ryu, A.Agarwal, J.Richmond, J.Palmour, N.Saks, and J.Williams 저, 「IEEE Electron device letters, vol.23, No.6, June 2002, p.321」
또한, 비특허문헌 3에는 Lateral DMOSFET형의 SiC 파워 MOSFET에 있어서, P형 불순물(알루미늄)을 이온주입한 후에 1600℃에서 40분간 활성화 열처리를 하기 때문에 채널이동도가 4∼5㎠/Vs정도밖에 되지 않는다는 것이 기재되어 있다.
[비특허문헌 3] : J.Spitz, M.R.Melloch, J.A.Cooper,Jr., M.A.Capano저, 「IEEE Electron device letters, vol.19, No.4, April 1998, p.100」
도 1은 본 발명의 반도체장치의 일례로서의 쇼트키 장벽 다이오드의 단면 모식도를 나타낸 도면.
도 2는 본 발명에 관계된 횡형 MIS 전계효과형 트랜지스터의 일례로서의 횡형(Lateral resurf MOS 구조) 반도체장치의 단면모식도.
도 3은 본 발명에 관계된 횡형 MIS 전계효과형 트랜지스터의 일례로서의 횡형(Lateral resurf MOS 구조) 반도체장치 중, 도 2와는 다른 구조인 것의 단면모식도.
도 4는 본 발명의 반도체장치의 일례로서의 종형 MIS 전계효과 트랜지스터의 단면모식도.
도 5는 탄화규소 반도체기판의 (0001)면과 (000-1)면의 열처리시간에 대한 표면조도(粗度)(RMS)의 측정결과를 나타낸 도면.
도 6은 본 발명의 종형 MIS 전계효과 트랜지스터와 쇼트키 장벽 다이오드가 사용되는 모터 구동용 파워 IC의 회로도.
도 7은 SIMS(2차 이온질량분석장치)로 측정된 게이트 절연막 중의 수소밀도분포를 나타내는 도면.
이와 같이, 상기 종래의 각 문헌에서, 탄화규소 반도체기판 위에 불순물이 이온주입에 의해 형성된 P형 영역 및 N형 영역을 갖는 반도체장치는 (0001)면에 형성되어 있다. 그러나, 탄화규소기판에는 다양한 면방위가 있으며, 면방위와 그 면방위에서의 불순물의 열처리방법을 연구함으로써 불순물 활성화 열처리 후의 탄화규소기판 표면의 요철화를 억제하여, 반도체장치의 전기적 특성을 향상시킬 수 있는 가능성이 있었다.
한편, 비특허문헌 4에는 6H-SiC의 (000-1)면에 게이트 산화막 아래에 불순물을 주입하는 채널 도핑을 이용하여 MOSFET을 형성해 동작시킨 보고가 있는데, 이것은 N형 반도체영역만을 이온주입에 의해 형성하고, 게이트산화막은 건식 산화에 의해 형성하고 있어, 이후에 실시예에서 기술할 반도체장치와는 구조가 다르다.
[비특허문헌 4] : S.Ogino, T.Oikawa, K.Ueno 저, 「Mat, Sci, Forum, 338-342, (2000), p.1101」
본 발명은 상기에 감안하여 제안된 것으로서, 이온주입에 의해 형성된 P형, N형의 불순물 반도체영역을 갖는 탄화규소 반도체기판을 이용한 반도체장치에 있어서 탄화규소 반도체기판 표면의 요철을 작게 함으로써, 최종적으로 반도체장치의 전기특성을 향상시키는 것을 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은, 반도체장치에 있어서, 적어도 최 표층(最表層)이 (000-1)면의 탄화규소로 이루어진 반도체 영역을 가지는 동시에, 그 탄화규소 반도체영역에 P형 반도체영역 및 N형 반도체영역 중 적어도 하나가 이온주입에 의해 선택적으로 형성되어 있는 것을 특징으로 한다.
(000-1)면의 탄화규소기판을 이용해 형성한 반도체장치의 일례로서, 쇼트키장벽 다이오드, 횡형 MIS 전계효과 트랜지스터 및 종형 MIS 전계효과 트랜지스터의 제조방법에 대해 설명한다. 이어서, 통상적으로 탄화규소 반도체기판을 이용한 반도체장치에 사용되고 있는 (0001)면과, 본 발명에서 제안한 (000-1)면에 이온주입한 기판의 열처리후에 기판의 표면조도를 원자간힘 현미경(atomic force microscope)으로 측정한 결과를 나타낸다.
도 1은 본 발명의 반도체장치의 일례로서의 쇼트키 장벽 다이오드의 단면모식도이다.
상기 쇼트키 장벽 다이오드는 하기와 같은 순서로 제조되었다. 먼저 N형 4H-SiC 벌크기판(1; 저항율:0.002Ω㎝, 두께:300㎛)의 (000-1)면에, 화학기상법에 의해 질소를 불순물로서 이용하여, 농도 1×1016㎝-3의 N형 에피텍셜층(2)을 10㎛ 성장시켰다. 이 벌크기판(1)과 에피텍셜층(2)은 탄화규소 반도체영역을 형성하며, 에피텍셜층(2)의 최표층도 (000-1)면으로 되어 있다.
그리고, 쇼트키전극(6)의 주변부에 가드 링을 형성하기 위하여, 에피텍셜층(2)의 가드 링을 형성하는 영역에 알루미늄 혹은 붕소의 P형 불순물을 1×1017개 ㎝-3 이온주입하여, 가드 링용 P형 불순물영역(P형 반도체영역 : 3)을 형성하였다. 이 때 이온주입용 마스크는, 저압 화학기상법으로 형성된 이산화규소막을 이용하였다. 이산화규소막의 이온주입부분은 플루오르화 수소산으로 개구한 후에 실온으로부터 1000℃의 범위에서 이온주입하는데, 본 실시형태에서는 실온에서 이온주입하였다.
이어서, 아르곤 분위기에서 1200℃ 이하의 온도로부터 1500℃에서 2000℃, 바람직하게는 1700℃의 온도까지 1분이내에 온도를 상승시켜, 10초∼10분간 활성화 열처리를 수행한다. 본 실시형태에서는 1500℃에서 5분간의 열처리를 실시하였다. 계속해서, 벌크기판(1) 이면측의 (0001)면에, Ni층 혹은 Ti층(이면전극:4)을 스퍼터법이나 증착법에 의해 형성한 후에, 불활성 분위기에서 1000℃부근에서 열처리하여 이면전극(4)을 형성한다. 다음으로, 패시베이션용 산화막(5)을, 이온주입한 에피텍셜층(2)쪽에 막형성하고, 쇼트키전극을 형성하는 부분을 개구하여 Ni 혹은 Ti를 스퍼터법이나 증착법에 의해 형성함으로써 쇼트키전극(금속전극:6)을 형성한다. 그리고, 알루미늄합금으로 이루어진 금속배선(7)을 스퍼터법이나 증착법에 의해 형성하여 완성한다. 이 반도체장치는, 탄화규소 반도체영역의 (000-1)면에 게이트(쇼트키전극)를 가지고, (0001)면에 드레인(이면전극)을 가지며, 게이트에 전압을 인가함으로써 (000-1)면에 수직인 C축방향으로 흐르는 전류의 방향을 제어하는 정류소자로서 기능하게 된다.
이와 같이 쇼트키 장벽 다이오드를 제조할 때, 최표층이 (000-1)면을 갖는 탄화규소 반도체영역(1,2)에, P형 반도체영역(3)을 이온주입에 의해 형성하였기 때문에, 탄화규소 반도체기판(1,2) 표면의 요철을 작게 할 수 있으며, 이로써 쇼트키장벽 다이오드의 온저항, 내전압(耐電壓) 등의 전기특성을 향상시킬 수 있었다.
또한, P형 반도체영역(3)을 이온주입에 의해 형성한 후, 불순물 활성화 열처리를 실시하였기 때문에, 탄화규소 반도체영역(1,2)의 최표층을 보다 더욱 요철이 없는 상태로 할 수 있으며, 이에 따라 쇼트키 장벽 다이오드의 전기특성을 한층 향상시킬 수 있었다.
상기 설명에서는 본 발명을, (000-1)면에 수직인 C축방향으로 흐르는 전류의 방향을 제어하는 쇼트키 장벽 다이오드에 적용하도록 하였으나, 마찬가지로 (000-1)면에 수직인 C축방향으로 흐르는 전류의 방향을 제어하는 PN형 다이오드에 적용하도록 할 수도 있다.
도 2는 본 발명에 관계된 횡형 MIS 전계효과 트랜지스터의 일례로서의 횡형(Lateral resurf MOS구조) 반도체장치의 단면모식도이다. 먼저 P형 4H-SiC 벌크기판(11; 저항율:2Ω㎝, 두께:300㎛)의 (000-1)면에, 화학기상법에 의해 알루미늄을 불순물로서 이용하여 10 ∼ 15㎛의 P형 에피텍셜층(12)을 형성하였다. P형 불순물 농도는 5×1015개㎝-3이다. 여기서, SiC벌크기판(11)은 N형이어도 무방하다. 이 벌크기판(11)과 에피텍셜층(12)은 탄화규소 반도체영역을 형성하며, 에피텍셜층(12)의 최표층도 (000-1)면으로 되어 있다.
이어서, 소스영역 및 드레인영역을 형성하기 위한 이온주입용 마스크를 열산화막이나 CVD(Chemical Vapor Deposition)에 의한 SiO2막으로 형성한다. 본 실시형태에서는 이온주입 마스크로서, LTO(Low Temperature Oxide)막을 이용하였다. LTO막은 실란과 산소를 400℃∼800℃에서 반응시켜 이산화규소를 퇴적함으로써 형성하였다.
이어서, 포토리소그래피에 의해 소스영역 및 드레인영역을 형성한 후, HF(플루오르화 수소산)로 LTO막을 에칭하여 이온주입되는 소스영역 및 드레인영역을 개구하고 그 개구에 500℃에서 질소, 인 혹은 비소를 이온주입하여 N형 불순물영역을 형성하여 소스(131) 및 드레인(132)으로 하였다.
다음으로, 소스(131) 및 드레인(132)과 동일한 방법으로 이온주입하여 고내압화를 위한 N-형 불순물영역(14)을 형성하였다. 이 층은 2 이상의 영역으로 분할하여, 게이트로부터 드레인으로 가까워짐에 따라 농도가 짙어져도 무방하다. 더욱이, P형 에피텍셜층(12)에 대한 오믹접촉을 얻기 위하여, 소스(131), 드레인(132) 및 N-형 불순물영역(14)의 경우와 마찬가지로, 이온주입 마스크를 형성한 후에 알루미늄 혹은 붕소를 이온주입하여 P+형 불순물영역(15)을 형성하였다. 한편, 여기서 N-형의 「-」는 N형 영역의 N형 불순물농도보다 저농도임을 나타내며, P+형의 「+」는 P형 영역의 P형 불순물농도보다 고농도임을 나타낸다.
그 후, 아르곤 분위기에서 1500℃∼2000℃의 범위에서 10초∼10분간 불순물 활성화 열처리를 수행하고, 그 후에 1200℃ 이하의 온도까지 1분∼5분간 냉각하였다. 본 실시예에서는 1500℃에서 5분간 열처리하였다. 이 때, 1200℃ 이하로부터 열처리온도까지 1분 이내에 온도를 상승시키면 더욱 좋다.
이어서, 에피텍셜층(12)위에 패시베이션용 SiO2막(16)을 열산화막이나 LTO막으로 형성한다. 본 실시형태에서는 LTO막으로 형성하였다. 더욱이, 게이트 절연막을 형성하는 부분을 개구하고, 800℃ ∼ 1200℃에서 O2가스 혹은 H2O(물)을 포함하는 O2가스로 산화하여, 약 50nm의 게이트 절연막(17)을 형성하였다. 이 게이트 절연막(17)은, 그 전체 혹은 적어도 에피텍셜층(12)에 접하는 층이 탄화규소를 열산화함으로써 형성되며, 물을 함유한 O2가스 분위기에서 열산화했을 경우, 형성된 게이트 절연막 내에 수소가 함유되어 있다. 그 게이트 절연막(17) 위에 게이트 전극(금속전극:18)을 형성하였다. 이 게이트 전극(18)은 알루미늄 혹은 N형, P형 폴리실리콘 중 어느 것으로 형성되어도 무방하다. 또한, 게이트 절연막(17)과 게이트 전극(18)을 게이트라 칭하기로 한다. 이어서, 소스(131) 및 드레인(132)위의 SiO2막(16)을 에칭하여 콘택트 홀을 형성하였다. 이어서 니켈, 티탄, 알루미늄을 함유한 금속 혹은 이들의 적층막을 증착 혹은 스퍼터법으로 형성한 후, RIE 혹은 습식 에칭에 의해 콘택트 전극(금속전극:19)을 형성하고, 불활성 분위기에서 1000℃ 부근에서 열처리하여 오믹화하였다. 최종적으로, 알루미늄을 함유한 금속을 증착 혹은 스퍼터법으로 형성한 후, RIE 혹은 습식 에칭에 의해 금속배선(10)을 형성하여 완성시켰다.
도 3은 본 발명에 관계된 횡형 MIS 전계효과형 트랜지스터의 일례로서의 횡형(Lateral resurf MOS구조) 반도체장치 중, 도 2와는 다른 구조인 것의 단면모식도이다. 기본적으로는 도 2와 동일하지만, 에피텍셜층(12)에 P형 불순물 영역(122)을 형성하고, 그 에피텍셜층(122)에 상기 소스(131) 및 P+형 불순물 영역(15)을 형성한 점에서 도 2와 다르다.
상기 도 2 및 도 3에 도시된 횡형 Lateral resurf MOSFET 반도체장치는, 탄화규소 반도체영역의 (000-1)면에 게이트(게이트절연막과 게이트전극으로 이루어짐), 소스 및 드레인을 가지며 게이트에 전압을 인가함으로써 (000-1)면 내에 흐르는 전류의 통전/차단을 제어하는 스위칭 소자이다.
그 밖에 횡형 반도체장치의 예로는 MES형 전계효과 트랜지스터가 있다. 이것은 (000-1)면에 게이트, 소스 및 드레인을 가지며 게이트에 전압을 인가함으로써 (000-1)면 내에 흐르는 전류의 통전/차단을 제어하는 점에서는 횡형 Lateral resurf MOSFET 반도체장치와 같지만, 게이트 전극의 아래에 게이트 절연막이 없고 탄화규소 반도체 위에 금속으로 이루어진 게이트 전극이 직접 형성되어 있다.
이와 같이 횡형 반도체장치를 제조할 때, 최표층이 (000-1)면을 갖는 탄화규소 반도체영역(11,12)에 소스(131), 드레인(132), N-형 불순물 영역(14), P+형 불순물 영역(15) 등의 P형 반도체영역이나 N형 반도체영역을 이온주입에 의해 형성하였기 때문에, 탄화규소 반도체기판(11,12) 표면의 요철을 (0001)면보다 작게 할 수 있으며, 이에 따라 횡형 반도체장치의 온저항, 내전압 등의 전기특성을 향상시킬 수 있었다.
또한, 소스(131), 드레인(132), N-형 불순물영역(14), P+형 불순물영역(15) 등의 P형 반도체영역이나 N형 반도체영역을 이온주입에 의해 형성한 후, 불활성 분위기에서 1500℃로부터 2000℃까지 온도를 상승시키고, 그 온도로 10초∼ 10분간 불순물 활성화 열처리를 실시하였기 때문에, 더욱이, 불활성 분위기에서 1200℃ 이하에서 1분 이내에 1500℃∼2000℃까지 온도를 상승시키고, 그 온도로 10초∼10분간 불순물 활성화 열처리를 실시하였기 때문에, 탄화규소 반도체영역(11,12)의 최표층을 보다 더욱 요철이 없는 상태로 할 수 있으며, 이에 따라 횡형 반도체장치의 전기특성을 한층 향상시킬 수 있었다.
도 4는 본 발명의 반도체장치의 일례로서의 종형 MIS 전계효과 트랜지스터의 단면모식도이다. 본 발명의 반도체장치에서는 벌크기판(21)을, 고농도 N형의 4H-SiC기판으로 형성하고, 그 (000-1)면 위에 저농도의 N형 탄화규소로 이루어진 에피텍셜층(22)을 형성하였다. 상기 벌크기판(21)과 에피텍셜층(22)은 탄화규소 반도체영역을 형성하며, 에피텍셜층(22)의 최표층도 (000-1)면으로 되어 있다.
다음으로, 그 에피텍셜층(22)위에, 제 1 농도를 가지며 탄화규소로 이루어진 제 1 N형 불순물영역(23)을 화학기상법에 의해 에피텍셜 성장시켰다. 이어서 이 단계의 탄화규소로 이루어진 기판을 통상적인 RCA세정한 후에 리소그래피용 얼라인먼트 마크를 RIE(Reactive ion etching)에 의해 형성하였다.
그리고, 이온주입용의 마스크에 LTO(Low temperature oxide)막을 이용하였다. 이 LTO막은 실란과 산소를 400℃∼800℃에서 반응시켜 이산화규소를 탄화규소기판(제 1 N형 불순물영역(23)) 위에 퇴적함으로써 형성하였다. 이어서 리소그래피로 이온주입할 영역을 형성한 후, HF(플루오르화 수소산)로 LTO막을 에칭하여 이온주입되는 영역을 개구하였다. 이어서 제 1 N형 불순물영역(23)에 알루미늄 혹은 붕소를 이온주입함으로써, 제 1 N형 불순물영역(3)의 양 사이드에 인접하여 제 1 P형 탄화규소영역(P형(P-) 우물 ; 24,24)을 형성하였다.
또한, 고내압화를 위하여 이온주입에 의해 제 1 P형 탄화규소영역(24)보다 고농도인 제 2 P형 탄화규소영역(P+영역;24a)을 제 1 P형 탄화규소영역(24)의 하부영역에 형성하였다. 그 제 2 P형 탄화규소영역(24a)에는 1018개㎝-3 ∼ 1019개㎝-3의 알루미늄 혹은 붕소를 주입하여 형성함으로써, 내압성(耐壓性)을 확실하게 향상시킬 수 있음을 알았다.
더욱이, 필요에 따라 게이트산화막 형성 예정영역 하방의 제 1 P형 탄화규소영역(24)의 표면으로부터 내부에 걸쳐, 충분한 불순물 농도를 갖는 N형 불순물 영역으로서의 매립채널영역(25)을 선택적으로 형성하였다. 상기 매립채널영역(25)은 깊이(Lbc)=0.3㎛에 있어서, 1×1015개㎝-3∼5×1017개㎝-3의 이온주입에 의해 형성하였다. 그리고, 인을 총 주입량이 7×1015개㎝-2가 되도록 하여 다단으로 주입하고, 주입에너지를 40keV ∼ 250keV의 범위에서 제어함으로써 원하는 깊이로 형성하였다.
다음으로 제 1 N형 불순물영역(23)과는 떨어진 위치에서, 제 1 P형 탄화규소영역(24,24)의 표면으로부터 내부에 걸쳐 제 2 농도의 제 2 N형 불순물영역(N+소스; 26,26)을 선택적으로 형성하였다.
더욱이 필요에 따라, 제 2 N형 불순물영역(26)과 매립채널영역(25)간의 제 1 P형 탄화규소영역(24)에는, 그 표면으로부터 내부에 걸쳐 제 3의 농도의 제 3 N형 불순물영역(27)을 이온주입에 의해 선택적으로 형성하였다.
그 후, 아르곤분위기에서 1500℃∼2000℃의 범위에서, 불순물 활성화 열처리를 10초∼10분간 수행하고, 그 후에 1200℃ 이하까지 1분∼5분간 냉각하였다. 본 실시예에서는 1500℃에서 5분간 열처리하였다. 이 때, 1200℃ 이하로부터 열처리온도까지 1분 이내에 온도를 상승시키면 더욱 좋다.
이어서, 1200℃에서 O2 분위기 혹은 H2O를 함유한 O2 분위기에서 산화하여 약 50nm의 게이트 산화막(28,28)을 형성하였다. 이 게이트 절연막(28)은 그 전체 혹은 적어도 에피텍셜층(22)에 접하는 층이 탄화규소를 열산화함으로써 형성되며, 물을 함유한 O2 가스 분위기에서 열산화했을 경우에는, 형성된 게이트 절연막 내에 수소가 함유되어 있다. SIMS(2차 이온질량분석장치)로 측정된 게이트 절연막 중의 수소밀도분포를 도 7에 나타낸다. (000-1)면의 탄화규소기판과 게이트 절연막간의 계면을 중심으로 하여 수소가 분포되어 있고, 1×1019㎝-3 이상 1×1022㎝-3 이하의 수소를 함유하면 계면의 결함이 감소하여 채널이동도가 향상된다. 계속해서, 아르곤 속에서 30분간 어닐링한 후에 실온까지 아르곤 속에서 냉각하였다. 그 후에 게이트 전극(29,29)을 형성하였다. 게이트 전극(29,29)은 P+폴리실리콘으로 형성하였다. P+폴리실리콘으로 게이트 전극(29,29)을 형성하기 위한 방법으로는, 1) CVD법으로 다결정 폴리실리콘을 형성한 후에 붕소나 플루오르화 붕소를 이온주입함으로써 P형 다결정 실리콘을 형성한다. 2) CVD법으로 다결정 폴리실리콘을 형성한 후에, 붕소를 함유한 SiO2막을 CVD법이나 스핀도포에 의해 형성하고, 800℃∼1100℃에서 열처리하여 확산시킴으로써, 붕소를 주입하여 P형 다결정 실리콘을 형성한다. 3) 실란(silane)과 디보란(diborane)을 함께 흘려 600℃로 열처리함으로써 다결정 실리콘에 붕소를 주입하여 P형 다결정 실리콘을 형성하는 등이 있다. 본 실시형태에서는 2)의 방법을 이용하였다. 그리고, 에칭함으로써 게이트 전극(29,29)의 형성을 완료하였다.
한편, 상기 설명에서는 게이트 전극(29)을 P+폴리실리콘으로 형성하도록 하였으나, 알루미늄, 알루미늄합금 혹은 몰리브덴 금속으로 형성할 수도 있다. 게이트 전극(29)을 알루미늄, 알루미늄합금 혹은 몰리브덴 금속으로 형성하였을 경우의 게이트 산화막(28)과의 계면은, 게이트 전극(29)에 폴리실리콘을 이용했을 경우의 게이트 산화막(28)과의 계면보다 양호하며, 채널이동도가 높아지는 효과도 확인할 수 있었다.
또한, 상기 게이트 전극(29,29) 위에 WSi2, MoSi2 혹은 TiSi2 중 어느 것으로 이루어지는 실리사이드막(30)을 형성할 수도 있다.
계속해서, 층간절연막(31)을 CVD법으로 퇴적시킨 후에 제 2 N형 불순물영역(N+소스; 26,26) 위 및 제 1 P형 탄화규소영역(P-우물; 24,24) 위의 층간절연막(31)을 에칭하여 콘택트 홀을 형성하였다. 이어서, 니켈, 티탄, 알루미늄을 함유한 금속 혹은 이들의 합금으로 이루어진 적층막을 증착 혹은 스퍼터법에 의해 형성한 후에, RIE 혹은 습식 에칭에 의해 다결정 실리콘으로 이루어진 금속배선(32)을 형성하고, 제 1 P형 탄화규소영역(24)과 제 2 N형 불순물영역(26)을 단락시켰다. 본 실시형태에서는 알루미늄을 증착한 후에 습식 에칭하여 금속배선(32)을 형성하였다.
이어서, 벌크기판(21)의 뒷쪽에 금속을 증착법 혹은 스퍼터법에 의해 필요한 두께만큼 부착함으로써 드레인전극(33)을 형성하였다. 본 실시형태에서는 니켈을 스퍼터법에 의해 부착하였다. 또, 필요에 따라 1000℃의 아르곤 내에서 5분간 열처리하고 이렇게 하여 종형 MIS 전계효과 트랜지스터를 완성시켰다.
그 밖에, 종형 반도체장치에는 접합형 전계효과 트랜지스터가 있다. 이것은 게이트전극 아래에 산화막이 없이 탄화규소 위에 금속의 게이트 전극이 직접 형성된 구조로 되어 있다. 이 게이트 전극에 전압을 인가함으로써 (000-1)면에 수직인 방향으로 흐르는 전류의 통전/차단을 제어한다.
이와 같이, 종형 MIS 전계효과 트랜지스터 및 접합형 전계효과 트랜지스터를 제조할 때, 최표층이 (000-1)면을 갖는 탄화규소 반도체기판(탄화규소 반도체영역;21,22)에 제 1 N형 탄화규소영역(23), 제 1 P형 탄화규소영역(24), 제 2 P형 탄화규소영역(24a) 등의 P형 반도체영역이나 N형 반도체영역을 이온주입에 의해 형성하였기 때문에, 탄화규소 반도체기판(21,22)표면의 요철을 (0001)면 보다 작게 할 수 있으며, 이에 따라 종형 MIS 전계효과 트랜지스터 및 접합형 전계효과 트랜지스터의 온저항, 내전압 등의 전기특성을 향상시킬 수 있었다.
또한, 제 1 N형 탄화규소영역(23), 제 1 P형 탄화규소영역(24), 제 2 P형 탄화규소영역(24a) 등의 P형 반도체영역이나 N형 반도체영역을 이온주입에 의해 형성한 후, 불순물 활성화 열처리를 실시하였기 때문에, 탄화규소 반도체기판(21,22)의 최표층을 보다 더욱 요철이 없는 상태로 할 수 있으며, 이에 따라 종형 MIS 전계효과 트랜지스터 및 접합형 전계효과 트랜지스터의 전기특성을 한층 향상시킬 수 있었다.
상기에서 설명한 본 발명에 관계된 반도체장치, 가령 쇼트키 장벽 다이오드, PN형 다이오드, 접합형 전계효과 트랜지스터, 횡형 MIS 전계효과 트랜지스터, 종형 MIS 전계효과 트랜지스터는 그 전기특성의 개선에 의해 전력변환기, 구동용 인버터, 범용 인버터, 또한 MES형 전계효과 트랜지스터는 GHz대의 대전력 고주파용의 통신용 기기에 부품으로서 조립됨에 따라 이들 장치의 성능을 향상시키는데 기여할 수 있다. 도 6은 모터구동용 파워IC의 회로도를 나타낸다. 상기 파워IC회로의 인버터부분(A)에 본 발명의 종형 MIS 전계효과 트랜지스터와 쇼트키 장벽 다이오드가 사용된다.
한편, 상기 설명에서는 탄화규소 반도체영역의 최표층면을 (000-1)면으로 하고 그 면에 각종 처리를 실시하도록 하였으나, (000-1)면으로부터 어떤 각도(가령 10도 이내, 바람직하게는 3.5도 정도)만큼 경사진 면을 최표층면으로 하고, 그 면에 각종 처리를 실시하도록 할 수도 있다.
다음으로, 탄화규소 반도체기판의 (0001)면과 (000-1)면의 표면조도(RMS)에 대한 열처리시간의 효과에 관해 설명한다.
표면조도에 대한 활성화 열처리의 효과를 조사하기 위해, (0001)면의 탄화규소기판과 (000-1)면의 탄화규소기판을 실온에서 1600℃까지 1분간 온도를 상승시켜, 1분간과 10분간의 활성화 열처리를 실시하고, 표면을 원자간힘 현미경으로 관측하여 표면조도(RMS)를 측정하였다. 그 결과를 도 5에 나타낸다. 도 5를 통해 알 수 있듯이, 열처리시간이 1분이든 10분이든 (0001)면보다 (000-1)면이 표면조도(RMS)가 작아 반정도로 되어 있다.
따라서, (000-1)면에 이온주입영역을 갖는 반도체장치를 형성함으로써, 그 위에 게이트 절연막 혹은 게이트 전극을 형성하여 횡형 MIS 전계효과 트랜지스터, 종형 MIS 전계효과 트랜지스터, MES형 전계효과 트랜지스터, 접합형 전계효과 트랜지스터 등의 반도체장치를 제작하면, 통전(通電)시에 전자가 흐를 때 탄화규소기판 표면의 요철에 따른 산란이 감소하여 전자가 흐르기 쉬워지므로, 온저항이 저하된다. 또한, MES형 전계효과 트랜지스터의 고주파 특성이 향상된다. 또, 횡형 MIS 전계효과 트랜지스터, 종형 MIS 전계효과 트랜지스터, MES형 전계효과 트랜지스터, 접합형 전계효과 트랜지스터, 쇼트키 장벽 다이오드, PN형 다이오드로 접합부분이 형성될 경우에는 결정결함이 형성되기 어렵기 때문에, 게이트 전극에 역방향(음)의 전압을 인가한 경우에, 리크전류가 감소하는 동시에 내전압을 향상시킬 수 있다.
이상 기술한 바와 같이 본 발명의 반도체장치에서는, 적어도 최표층이 (000-1)면의 탄화규소로 이루어진 반도체영역을 가지며, 아울러 그 탄화규소 반도체영역에 P형 반도체영역 및 N형 반도체영역 중 적어도 하나가 이온주입에 의해 선택적으로 형성되어 있기 때문에, 탄화규소 반도체영역 표면의 요철을 작게 할 수 있으며, 이에 따라 반도체장치의 온저항, 내전압 등의 전기특성을 향상시킬 수 있다.
또한, P형 반도체영역이나 N형 반도체영역을 이온주입에 의해 형성한 후, 불순물 활성화 열처리를 실시하기 때문에, 탄화규소 반도체영역의 최표층을 보다 더욱 요철이 없는 상태로 할 수 있으며, 이에 따라 반도체장치의 전기특성을 한층 향상시킬 수가 있다.

Claims (30)

  1. (000-1)면 혹은 (000-1)면으로부터 어떤 각도만큼 경사진 면을 최표층면으로서 가지는 탄화규소 반도체영역에, P형 반도체영역 및 N형 반도체영역중 적어도 하나가 이온주입에 의해 선택적으로 형성되고, 그 최표층면에 금속전극이 형성되며, 그 금속전극에 전압을 인가함으로써 최표층면에 수직인 방향으로 흐르는 전류의 방향을 제어하는 쇼트키 장벽 다이오드, 혹은 PN형 다이오드인 것을 특징으로 하는 반도체장치.
  2. 제 1항에 있어서,
    상기 탄화규소 반도체영역은 P형 또는 N형인 것을 특징으로 하는 반도체장치.
  3. 제 1항에 있어서,
    상기 P형 반도체영역 혹은 N형 반도체영역은, 탄화규소 반도체영역에 불순물을 이온주입한 후, 불활성분위기에서 1500∼2000℃의 온도로 10초∼10분간 불순물 활성화 열처리가 실시됨으로써 형성되는 것을 특징으로 하는 반도체장치.
  4. 제 1항에 있어서,
    상기 P형 반도체영역 혹은 N형 반도체영역은, 탄화규소 반도체영역에 불순물을 이온주입한 후, 불활성분위기에서 1분이내에 1200℃이하에서 1500∼2000℃까지 온도를 상승시키고, 그 온도로 10초∼10분간 불순물 활성화 열처리가 실시됨으로써 형성되는 것을 특징으로 하는 반도체장치.
  5. 제 1항에 있어서,
    상기 탄화규소 반도체영역의 기판측이 4H-SiC인 것을 특징으로 하는 반도체장치.
  6. 제 1항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 전력변환기.
  7. 제 1항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 구동용 인버터.
  8. 제 1항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 범용 인버터.
  9. (000-1)면 혹은 (000-1)면으로부터 어떤 각도만큼 경사진 면을 최표층면으로서 가지는 탄화규소 반도체영역에, P형 반도체영역 및 N형 반도체영역중 적어도 하나가 이온주입에 의해 선택적으로 형성되고, 그 최표층면에 금속전극이 형성되며, 그 금속전극에 전압을 인가함으로써 전류의 통전/차단을 제어하는 스위칭 소자로서 기능하는 MES형 전계효과 트랜지스터 혹은 접합형 전계효과 트랜지스터인 것을 특징으로 하는 반도체장치.
  10. 제 9항에 기재된 MES형 전계효과 트랜지스터를 이용하여 구성되는 것을 특징으로 하는 대전력 고주파 통신기기.
  11. 제 9항에 있어서,
    상기 탄화규소 반도체영역은 P형 또는 N형인 것을 특징으로 하는 반도체장치.
  12. 제 9항에 있어서,
    상기 P형 반도체영역 혹은 N형 반도체영역은, 탄화규소 반도체영역에 불순물을 이온주입한 후, 불활성분위기에서 1500∼2000℃의 온도로 10초∼10분간 불순물 활성화 열처리가 실시됨으로써 형성되는 것을 특징으로 하는 반도체장치.
  13. 제 9항에 있어서,
    상기 P형 반도체영역 혹은 N형 반도체영역은, 탄화규소 반도체영역에 불순물을 이온주입한 후, 불활성분위기에서 1분이내에 1200℃이하에서 1500∼2000℃까지 온도를 상승시키고, 그 온도로 10초∼10분간 불순물 활성화 열처리가 실시됨으로써 형성되는 것을 특징으로 하는 반도체장치.
  14. 제 9항에 있어서,
    상기 탄화규소 반도체영역의 기판측이 4H-SiC인 것을 특징으로 하는 반도체장치.
  15. 제 9항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 전력변환기.
  16. 제 9항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 구동용 인버터.
  17. 제 9항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 범용 인버터.
  18. (000-1)면 혹은 (000-1)면으로부터 어떤 각도만큼 경사진 면을 최표층면으로서 가지는 탄화규소 반도체영역에, P형 반도체영역 및 N형 반도체영역중 적어도 하나가 이온주입에 의해 선택적으로 형성되고, (000-1)면에 게이트 절연막이 형성되며, 그 게이트 절연막 내에 수소가 함유되어 있는 것을 특징으로 하는 반도체장치.
  19. (000-1)면 혹은 (000-1)면으로부터 어떤 각도만큼 경사진 면을 최표층면으로서 가지는 탄화규소 반도체영역에, P형 반도체영역 및 N형 반도체영역중 적어도 하나가 이온주입에 의해 선택적으로 형성되고, (000-1)면에 게이트 절연막이 형성되며, 그 게이트 절연막 내에 1×1019㎝-3이상, 1×1022㎝-3이하의 수소가 함유되어 있는 것을 특징으로 하는 반도체장치.
  20. (000-1)면 혹은 (000-1)면으로부터 어떤 각도만큼 경사진 면을 최표층면으로서 가지는 탄화규소 반도체영역에, P형 반도체영역 및 N형 반도체영역중 적어도 하나가 이온주입에 의해 선택적으로 형성되고, (000-1)면에 게이트 절연막이 형성되며, 그 게이트 절연막중 탄화규소기판에 접하는 층이 물을 함유한 분위기에서 탄화규소를 열산화함으로써 형성되고, 형성된 게이트 절연막 내에 1×1019㎝-3이상, 1×1022㎝-3이하의 수소가 함유되어 있는 것을 특징으로 하는 반도체장치.
  21. (000-1)면 혹은 (000-1)면으로부터 어떤 각도만큼 경사진 면을 최표층면으로서 가지는 탄화규소 반도체영역에, P형 반도체영역 및 N형 반도체영역중 적어도 하나가 이온주입에 의해 선택적으로 형성되고, (000-1)면에 게이트 절연막이 형성되며, 그 게이트 절연막 내에 질소가 함유되어 있는 것을 특징으로 하는 반도체장치.
  22. 제 21항에 있어서,
    상기 탄화규소 반도체영역의 최표층면에 게이트 절연막, 게이트 전극, 소스 및 드레인을 가지며, 게이트 전극에 전압을 인가함으로써 최표층면내에 흐르는 전류의 통전/차단을 제어하는 스위칭 소자로서 기능하는 횡형 MIS 전계효과형 트랜지스터인 것을 특징으로 하는 반도체장치.
  23. 제 21항에 있어서,
    상기 탄화규소 반도체영역의 최표층면에 게이트 절연막, 게이트 전극 및 소스를 가지고, 이면에 드레인을 가지며, 게이트 전극에 전압을 인가함으로써 최표층면에 수직인 C축방향으로 흐르는 전류의 통전/차단을 제어하는 스위칭 소자로서 기능하는 종형 MIS 전계효과 트랜지스터인 것을 특징으로 하는 반도체장치.
  24. 제 21항에 있어서,
    상기 탄화규소 반도체영역은 P형 또는 N형인 것을 특징으로 하는 반도체장치.
  25. 제 18항에 있어서,
    상기 P형 반도체영역 혹은 N형 반도체영역은, 탄화규소 반도체영역에 불순물을 이온주입한 후, 불활성분위기에서 1500∼2000℃의 온도로 10초∼10분간 불순물 활성화 열처리가 실시됨으로써 형성되는 것을 특징으로 하는 반도체장치.
  26. 제 21항에 있어서,
    상기 P형 반도체영역 혹은 N형 반도체영역은, 탄화규소 반도체영역에 불순물을 이온주입한 후, 불활성분위기에서 1분이내에 1200℃이하에서 1500∼2000℃까지 온도를 상승시키고, 그 온도로 10초∼10분간 불순물 활성화 열처리가 실시됨으로써 형성되는 것을 특징으로 하는 반도체장치.
  27. 제 21항에 있어서,
    상기 탄화규소 반도체영역의 기판측이 4H-SiC인 것을 특징으로 하는 반도체장치.
  28. 제 21항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 전력변환기.
  29. 제 21항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 구동용 인버터.
  30. 제 21항에 기재된 반도체장치를 이용하여 구성되는 것을 특징으로 하는 범용 인버터.
KR1020057009314A 2002-11-25 2003-11-25 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기 KR20050084685A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00340911 2002-11-25
JP2002340911 2002-11-25

Publications (1)

Publication Number Publication Date
KR20050084685A true KR20050084685A (ko) 2005-08-26

Family

ID=32375832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057009314A KR20050084685A (ko) 2002-11-25 2003-11-25 반도체장치 및 그 반도체장치를 이용한 전력변환기, 구동용인버터, 범용 인버터, 대전력 고주파 통신기기

Country Status (6)

Country Link
US (2) US7538352B2 (ko)
JP (1) JP4340757B2 (ko)
KR (1) KR20050084685A (ko)
AU (1) AU2003284665A1 (ko)
DE (1) DE10393777T5 (ko)
WO (1) WO2004049449A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822703B1 (ko) * 2006-08-08 2008-04-17 쌍신전자통신주식회사 쇼트키 포토다이오드
US8614464B2 (en) 2010-12-09 2013-12-24 Samsung Electro-Mechanics Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4340757B2 (ja) 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
JP4418794B2 (ja) * 2004-02-06 2010-02-24 パナソニック株式会社 炭化珪素半導体素子の製造方法
WO2007001316A2 (en) * 2004-07-08 2007-01-04 Semisouth Laboratories, Inc. Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same
JP5033316B2 (ja) * 2005-07-05 2012-09-26 日産自動車株式会社 半導体装置の製造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4420062B2 (ja) * 2007-05-10 2010-02-24 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
JP4356767B2 (ja) * 2007-05-10 2009-11-04 株式会社デンソー ジャンクションバリアショットキーダイオードを備えた炭化珪素半導体装置
US8102694B2 (en) * 2007-06-25 2012-01-24 Sandisk 3D Llc Nonvolatile memory device containing carbon or nitrogen doped diode
US8072791B2 (en) * 2007-06-25 2011-12-06 Sandisk 3D Llc Method of making nonvolatile memory device containing carbon or nitrogen doped diode
JP5408929B2 (ja) * 2008-08-21 2014-02-05 昭和電工株式会社 半導体装置および半導体装置の製造方法
JP2010157547A (ja) * 2008-12-26 2010-07-15 Showa Denko Kk 炭化珪素半導体素子の製造方法
US20110024765A1 (en) * 2009-07-31 2011-02-03 General Electric Company Silicon carbide semiconductor structures, devices and methods for making the same
US8518811B2 (en) 2011-04-08 2013-08-27 Infineon Technologies Ag Schottky diodes having metal gate electrodes and methods of formation thereof
JP5701805B2 (ja) * 2012-03-28 2015-04-15 株式会社東芝 窒化物半導体ショットキダイオードの製造方法
US9570436B2 (en) 2012-06-20 2017-02-14 National Institute Of Advanced Industrial Science And Technology Semiconductor device
JP2014038899A (ja) * 2012-08-13 2014-02-27 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
JP2016503969A (ja) * 2013-01-16 2016-02-08 シーメンス リサーチ センター リミテッド ライアビリティ カンパニーＳｉｅｍｅｎｓ Ｒｅｓｅａｒｃｈ Ｃｅｎｔｅｒ Ｌｉｍｉｔｅｄ Ｌｉａｂｉｌｉｔｙ Ｃｏｍｐａｎｙ チップパッケージアッセンブリ
US9515211B2 (en) * 2013-07-26 2016-12-06 University Of South Carolina Schottky barrier detection devices having a 4H-SiC n-type epitaxial layer
JP6202944B2 (ja) * 2013-08-28 2017-09-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
DE112014005188T5 (de) * 2013-11-13 2016-07-21 Mitsubishi Electric Corporation Verfahren zum Herstellen eines Halbleiterbauteils
JP6331634B2 (ja) * 2014-04-17 2018-05-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
DE112015004515B4 (de) 2014-10-01 2021-11-18 Mitsubishi Electric Corporation Halbleitervorrichtungen
EP3136426B1 (en) * 2015-08-24 2019-04-03 IMEC vzw Method for producing a junction field effect transistor on a semiconductor substrate
US10468480B1 (en) * 2016-11-11 2019-11-05 Shindengen Electric Manufacturing Co., Ltd. MOSFET and power conversion circuit
WO2018087896A1 (ja) * 2016-11-11 2018-05-17 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
WO2018216222A1 (ja) 2017-05-26 2018-11-29 新電元工業株式会社 Ｍｏｓｆｅｔ及び電力変換回路
WO2019085752A1 (zh) * 2017-11-01 2019-05-09 苏州东微半导体有限公司 功率mosfet器件

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5047660A (en) * 1989-11-06 1991-09-10 Eastman Kodak Company High voltage high speed CCD clock driver
JPH04252036A (ja) * 1991-01-10 1992-09-08 Fujitsu Ltd 半導体装置
US5763904A (en) * 1995-09-14 1998-06-09 Kabushiki Kaisha Toshiba Non-single crystal semiconductor apparatus thin film transistor and liquid crystal display apparatus
JP3471509B2 (ja) * 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP2918860B2 (ja) * 1997-01-20 1999-07-12 日本ピラー工業株式会社 鏡面体
JPH11251592A (ja) * 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP2000133819A (ja) * 1998-10-27 2000-05-12 Fuji Electric Co Ltd 炭化けい素ショットキーバリアダイオードおよびその製造方法
US6329088B1 (en) * 1999-06-24 2001-12-11 Advanced Technology Materials, Inc. Silicon carbide epitaxial layers grown on substrates offcut towards <1{overscore (1)}00>
JP4100652B2 (ja) 1999-08-10 2008-06-11 富士電機デバイステクノロジー株式会社 ＳｉＣショットキーダイオード
TW565630B (en) 1999-09-07 2003-12-11 Sixon Inc SiC wafer, SiC semiconductor device and method for manufacturing SiC wafer
JP4160752B2 (ja) * 1999-09-22 2008-10-08 サイスド エレクトロニクス デヴェロプメント ゲゼルシャフト ミット ベシュレンクテル ハフツング ウント コンパニ コマンディートゲゼルシャフト 炭化珪素からなる半導体装置とその製造方法
JP3881840B2 (ja) * 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP4029595B2 (ja) * 2001-10-15 2008-01-09 株式会社デンソー ＳｉＣ半導体装置の製造方法
JP4340757B2 (ja) 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
JP2005079339A (ja) * 2003-08-29 2005-03-24 National Institute Of Advanced Industrial & Technology 半導体装置、およびその半導体装置を用いた電力変換器、駆動用インバータ、汎用インバータ、大電力高周波通信機器
US7009215B2 (en) * 2003-10-24 2006-03-07 General Electric Company Group III-nitride based resonant cavity light emitting devices fabricated on single crystal gallium nitride substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100822703B1 (ko) * 2006-08-08 2008-04-17 쌍신전자통신주식회사 쇼트키 포토다이오드
US8614464B2 (en) 2010-12-09 2013-12-24 Samsung Electro-Mechanics Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP4340757B2 (ja) 2009-10-07
DE10393777T5 (de) 2005-10-20
US20060151806A1 (en) 2006-07-13
JPWO2004049449A1 (ja) 2006-03-30
US7538352B2 (en) 2009-05-26
AU2003284665A1 (en) 2004-06-18
US20090057686A1 (en) 2009-03-05
WO2004049449A1 (ja) 2004-06-10

Similar Documents

Publication Publication Date Title
JP4340757B2 (ja) 半導体装置
US7265388B2 (en) Semiconductor device
US9142663B2 (en) Silicon carbide devices having smooth channels
US8901571B2 (en) Semiconductor device
US7598576B2 (en) Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
EP2515336B1 (en) Sic semiconductor element manufacturing method
KR101396611B1 (ko) 반도체 장치
JP2002261275A (ja) Ｍｏｓデバイス
US20060108589A1 (en) Semiconductor device
WO2012098861A1 (ja) 半導体装置およびその製造方法
JP4957005B2 (ja) 炭化珪素半導体素子の製造方法
TW201442252A (zh) 半導體裝置及製造半導體裝置之方法
JP5110445B2 (ja) 半導体装置
JP2001077358A (ja) 炭化けい素ｕｍｏｓ半導体素子およびその製造方法
US10147797B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
KR20100123589A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2018082056A (ja) 半導体装置および半導体装置の製造方法
JP2020181967A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP5059989B1 (ja) 半導体装置とその製造方法
Mancini et al. Increased 3rd quadrant current handling capability of 1.2 kV 4H-SiC JBS diode-integrated MOSFETs (JBSFETs) with minimal impact on the forward conduction and blocking performances
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
US20220393002A1 (en) Method of manufacturing silicon carbide semiconductor device and silicon carbide semiconductor device
KR20190006146A (ko) 전력 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application