DE112014005188T5 - Verfahren zum Herstellen eines Halbleiterbauteils - Google Patents

Verfahren zum Herstellen eines Halbleiterbauteils Download PDF

Info

Publication number
DE112014005188T5
DE112014005188T5 DE112014005188.8T DE112014005188T DE112014005188T5 DE 112014005188 T5 DE112014005188 T5 DE 112014005188T5 DE 112014005188 T DE112014005188 T DE 112014005188T DE 112014005188 T5 DE112014005188 T5 DE 112014005188T5
Authority
DE
Germany
Prior art keywords
layer
carbon
ion implantation
excess
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112014005188.8T
Other languages
English (en)
Inventor
Kenji Hamada
Masayuki Imaizumi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112014005188T5 publication Critical patent/DE112014005188T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Abstract

Die vorliegende Erfindung stellt ein Verfahren zum Herstellen eines Halbleiterbauteils bereit, das in der Lage ist, einen Einschaltwiderstand zu senken. In der vorliegenden Erfindung wird eine Driftschicht (12) auf einem Substrat (11) ausgebildet. Eine Ionenimplantationsschicht wird in einer Fläche der Driftschicht ausgebildet. Eine Zone (31) mit Kohlenstoffüberschuss wird in der Driftschicht ausgebildet. Die Driftschicht wird erwärmt. In einem Fall, in dem die Zone mit Kohlenstoffüberschuss ausgebildet wird, wird die Zone mit Kohlenstoffüberschuss in einem Bereich ausgebildet, der tiefer liegt als eine Grenzfläche zwischen der Ionenimplantationsschicht und der Driftschicht. In einem Fall, in dem die Driftschicht erwärmt wird, werden Fremdstoffionen der Ionenimplantationsschicht aktiviert, um eine Aktivierungsschicht (113) zu bilden, und Zwischengitterkohlenstoffatome werden zur Aktivierungsschicht hin verteilt.

Description

  • Technisches Gebiet
  • Die vorliegende Erfindung verbessert elektrische Kenneigenschaften eines Halbleiterbauteils.
  • Stand der Technik
  • Es gibt Leistungshalbleiterbauteile, die ein Siliciumcarbid-(SiC)-Substrat enthalten, wie etwa ein Schottky-Diode, eine pn-Diode, einen Metalloxidhalbleiter-Feldeffekttransistor (MOSFET) und einen Isolierschichtbipolartransistor (IGBT). SiC hat eine elektrische Feldstärke bei dielektrischem Durchbruch, die höher ist als diejenige von Si, so dass die das SiC-Substrat enthaltenden Halbleiterbauteile auch in einem Höchstspannungsbereich (von über oder gleich 10 kV) verwendet werden können, auf den sich Si nicht anwenden lässt.
  • Im Höchstspannungsbereich wird eine Driftschicht mit einer geringen Konzentration und einer großen Dicke verwendet, um einen Widerstandsdruck beizubehalten. Folglich ist es wahrscheinlich, wenn ein Halbleiterbauteil als unipolares Bauteil verwendet wird, dass ein Driftwiderstand und ein Einschaltwiderstand zunehmen. Also wird oftmals ein bipolares Bauteil verwendet, um den Einschaltwiderstand zu senken. Beispiele für ein bipolares Bauteil umfassen zum Beispiel eine pn-Diode und einen IGBT. Im bipolaren Bauteil tragen Ladungsträger, die sowohl Elektronen als auch Defektelektronen enthalten, zur Leitung bei, so dass eine Driftschicht mit einer geringen Konzentration scheinbar so wirkt, als wäre die Driftschicht mit einer hohen Konzentration dotiert (Leitfähigkeitsmodulationseffekte) und der Einschaltwiderstand deutlich gesenkt ist.
  • Um eine Leistung des bipolaren Bauteils zu erörtern, ist eine Zeitkonstante (Lebensdauer von Ladungsträgern), in der überschüssige Ladungsträger aufgrund von Rekombination verschwinden, ein wichtiger Index. Die längere Lebensdauer verstärkt darüber hinaus die Leitfähigkeitsmodulationseffekte im bipolaren Bauteil. Als Ergebnis kann der Einschaltwiderstand gesenkt werden. Ist andererseits die Lebensdauer zu lang, reduziert die Ansammlung der Ladungsträger Schalteigenschaften des bipolaren Bauteils, was einen Schaltverlust erhöht. Deshalb muss die Lebensdauer entsprechend dem beabsichtigten Zweck des Bauteils richtig gesteuert werden.
  • Bei Halbleitern mit indirektem Übergang wie etwa Si und SiC, die normalerweise als Materialien für Leistungsbauteil verwendet werden, nimmt die Lebensdauer zu, weil eine Rekombinationsgeschwindigkeit eines Elektrons und eines Defektelektrons zwischen Bändern langsam ist. Andererseits haben die Bandlücken jedoch ein Energieniveau (Defektniveau), wenn die Halbleitermaterialien Verunreinigungen, intrinsische Defekte und Gitterfehler wie etwa eine Versetzung, und Stapelfehler haben. In manchen Fällen rekombinieren sich das Elektron und das Defektelektron durch das Defektniveau und der Defekt wird als Rekombinationszentrum bezeichnet. Bei mehreren Rekombinationszentren stellt sich die Lebensdauer des Halbleitermaterials durch einen Kehrwert einer Summe eines Kehrwerts einer Lebensdauer in jedem Rekombinationsprozess dar. Somit beschränkt ein Prozess, in dem eine Lebensdauer unter den mehrere Rekombinationsprozessen am kürzesten ist, die Rate der Lebensdauer des Halbleitermaterials ein.
  • Deshalb ist bei einem Halbleiter mit indirektem Übergang eine Lebensdauer kein Übergang zwischen intrinsischen Bandlücken eines Halbleitermaterials, und eine Lebensdauer wird durch ein Rekombinationszentrum bestimmt. Insbesondere wird das Rekombinationszentrum, das eine Hauptursache der Verkürzung einer Lebensdauer ist, als Lebensdauerkiller bezeichnet.
  • Es wurde über viele Ergebnisse zu dem Zweck berichtet, einen Defekt zu spezifizieren, bei dem es sich um einen Lebensdauerkiller von SiC handelt, oder den Lebensdauerkiller zu reduzieren.
  • Herr Zhang hat einen Defekt, bei dem es sich um einen Lebensdauerkiller unter (als Rekombinationszentren oder Ladungsträgerfallen bezeichneten) elektrisch aktiven Defekten in einer SiC-Schicht in ihrer gewachsenen Form handelt, unter Verwendung der Deep Level Transient Spectroscopy (DLTS) und der Minority Carrier Transient Spectroscopy (MCTS) spezifiziert (Nichtpatentschrift 1). Nach der Nichtpatentschrift 1 werden Elektronenfallen durch intrinsische Defekte und Defektelektronenfallen durch Borfremdstoffe in den Z1/Z2- und EH6/7-Zentren gemessen. Da eine Dichte an Z1/Z2-Fallen oder eine Dichte an EH6/7-Fallen insbesondere auf eine Umkehrkorrelation zu einer Lebensdauer hindeutet, spricht vieles dafür, dass es sich bei den Z1/Z2-Fallen oder den EH6/7-Fallen um Lebensdauerkiller handelt.
  • Herr Hiyoshi hat das Modell vorgeschlagen, bei dem thermische Oxidation einer SiC-Epitaxialschicht in ihrer gewachsenen Form im thermischen Oxidationsprozess in die SiC-Schicht ausgestoßene Zwischengitterkohlenstoffatome verteilt und somit die Zwischengitterkohlenstoffatome Kohlenstoffleerstellen in der SiC-Epitaxialschicht in ihrer gewachsenen Form füllen, was darauf hindeutet, dass die thermische Oxidation eine Dichte an Z1/Z2-Fallen oder eine Dichte an EH6/7-Fallen reduziert (Nichtpatentschrift 2).
  • Herr Tsuchida hat das Verfahren vorgeschlagen, Fallen durch Implantieren von Ionen in eine SiC-Kristallschicht, um zusätzlich Zwischengitterkohlenstoffatome in eine oberflächennahe Schicht einzubringen, elektrisch inaktiv zu machen. Darüber hinaus werden durch Erwärmen der SiC-Kristalle die zusätzlich in die Oberflächenschicht eingebrachten Zwischengitterkohlenstoffatome in den tieferen Bereich verteilt, während die Zwischengitterkohlenstoffatome mit den Kohlenstoffleerstellen in der SiC-Kristallschicht zusammengeführt werden (Patentschrift 1).
  • Herr Kawahara hat Fallen, die bei Ionenimplantation durch Ionenimplantieren von Fremdstoff-(Dotiermittel)-Atomen wie etwa Aluminium, Phosphor und Stickstoff in einer Oberfläche einer SiC-Schicht entstehen, und auch durch Durchführen einer DLTS-Auswertung an einer elektrisch durch Hochtemperaturtempern aktivierten Elementstruktur erforscht (Nichtpatentschrift 3). Nichtpatentschrift 3 offenbart, dass insbesondere Z1/Z2-Fallen oder EH6/7-Fallen in einer hohen Konzentration durch die Ionenimplantation entstehen und die Fallen ausgehend von der Oberfläche der SiC-Schicht zum tieferen Bereich abnehmend verteilt sind.
  • Es wurde vorgeschlagen, dass Dotiermittelatome wie etwa Aluminium oder Bor in eine Oberfläche einer SiC-Schicht ionenimplantiert und gleichzeitig Kohlenstoffatome darin ionenimplantiert werden, wenn eine Elementstruktur durch elektrisches Aktivieren von Fremdstoffen in der Oberflächenschicht durch Tempern im Herstellungsprozess eines SiC-Bauteils ausgebildet wird (Patentschrift 2). Nach Patentschrift 2 besetzen, indem Kohlenstoff mit Bor in die Oberfläche der SiC-Schicht ionenimplantiert wird und die überschüssigen Zwischengitterkohlenstoffatome eingebracht werden, die eingebrachten überschüssigen Zwischengitterkohlenstoffatome zuerst die Kohlenstoffleerstellen, und Bor wird selektiv in Siliciumleerstellen anstelle der Kohlenstoffleerstellen beim Tempern zum elektrischen Aktivieren der Fremdstoffe eingebracht. Als Ergebnis wird angegeben, dass ein Verhältnis an Bor, das elektrisch aktiv ist, stärker erhöht ist (ein Verhältnis an aktiviertem Bor verbessert ist) als in dem Fall, in dem Bor allein ionenimplantiert wird.
  • Dokumente aus dem Stand der Technik
  • Patentdokumente
    • Patentschrift 1: Japanische Patentanmeldung mit der Offenlegungsnummer 2008-53667
    • Patentschrift 2: Japanisches Patent Nr. 4141505
  • Nichtpatentdokumente
    • Nichtpatentschrift 1: J. Zhang, „Journal of Applied Physics, Bd. 93, Nr. 8”, 2003, S. 4708–4714
    • Nichtpatentschrift 2: Toru Hiyoshi, „Applied Physics Express, Bd. 2”, 2009, S. 091101
    • Nichtpatentschrift 3: Koutarou Kawahara, „Journal of Applied Physics, Bd. 108”, 2010, S. 033706
  • Zusammenfassung der Erfindung
  • Probleme, die durch die Erfindung gelöst werden sollen
  • In einem bipolaren Bauteil, das in einem Höchstspannungsbereich (zum Beispiel über oder gleich 10 kV) verwendet werden soll, werden Leitfähigkeitsmodulationseffekte aktiv genutzt, um einen Einschaltwiderstand zu senken. Hier ist es wichtig, dass Minoritätsladungsträger in eine Leitfähigkeitsmodulationsschicht (Driftschicht), die ein Schlüssel zur Leitfähigkeitsmodulation ist, durch eine pn-Übergangsgrenzschicht injiziert werden.
  • Wenn es sich bei der Driftschicht um einen n-Halbleiter handelt, sind Defektelektronen Minoritätsladungsträger. Je mehr Minoritätsladungsträger durch die pn-Übergangsgrenzschicht injiziert werden, desto mehr werden die Leitfähigkeitsmodulationseffekte verstärkt. Als Ergebnis wird der Einschaltwiderstand gesenkt. In einem Fall hingegen, in dem viele elektrisch aktive Defekte, wie etwa Kohlenstoffleerstellen, nämlich Ladungsträgerfallen nahe (zum Beispiel innerhalb von 500 nm von) der pn-Übergangsgrenzschicht auftreten, ist die Injektion der Minoritätsladungsträger behindert, was die Leitfähigkeitsmodulationseffekte reduziert. Die führt zu einer unipolaren Wirkung (bei der Ladungsträger, die Elektronen enthalten, oder Ladungsträger, die Defektelektronen enthalten, zur Leitung beitragen), und somit wird der Einschaltwiderstand nicht gesenkt.
  • Wie vorstehend beschrieben, entstehen insbesondere in dem Fall, in dem der pn-Übergang durch die Ionenimplantation ausgebildet wird, die Ladungsträgerfallen nicht nur in der Oberfläche der SiC-Schicht, sondern auch nahe der pn-Übergangsgrenzschicht. Dies reduziert die Leitfähigkeitsmodulationseffekte und der Einschaltwiderstand kann nicht gesenkt werden.
  • Die vorliegende Erfindung wurde angesichts der vorstehenden Probleme gemacht, und eine Aufgabe von ihr besteht darin, ein Verfahren zum Herstellen eines Halbleiterbauteils bereitzustellen, das in der Lage ist, einen Einschaltwiderstand in einem bipolaren Bauteil zu senken.
  • Mittel zum Lösen der Probleme
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils nach einem Aspekt der vorliegenden Erfindung umfasst: einen Driftschichtausbildungsschritt zum Ausbilden einer Driftschicht eines ersten Leitfähigkeitstyps auf einem Siliciumcarbidhalbleitersubstrat; einen Ionenimplantationsschichtausbildungsschritt zum Implantieren von Fremdstoffionen, bei denen es sich um Fremdstoffe eines zweiten Leitfähigkeittyps handelt, in eine Oberfläche der Driftschicht, um eine Ionenimplantationsschicht auszubilden, in der die Fremdstoffionen implantiert sind; einen Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss zum Implantieren von Zwischengitterkohlenstoff induzierenden Ionen, die Kohlenstoff zwischen Gittern in der Driftschicht induzieren, um eine Zone mit überschüssigem Kohlenstoff auszubilden, die überschüssige Zwischengitterkohlenstoffatome hat; und einen Erwärmungsschritt zum Erwärmen der Driftschicht nach dem Ionenimplantationsschichtausbildungsschritt und nach dem Ausbildungsschritt der Zone mit überschüssigem Kohlenstoff. Der Ausbildungsschritt der Zone mit überschüssigem Kohlenstoff implantiert die Zwischengitterkohlenstoff induzierenden Ionen in einen Bereich, der tiefer liegt als eine Grenzfläche zwischen der Ionenimplantationsschicht und der Driftschicht, um die Zone mit überschüssigem Kohlenstoff auszubilden. Der Erwärmungsschritt erwärmt die Driftschicht zum Aktivieren der in die Ionenimplantationsschicht implantierten Fremdstoffionen, um eine Aktivierungsschicht des zweiten Leitfähigkeitstyps zu bilden, während der Erwärmungsschritt die Driftschicht erwärmt, um die Zwischengitterkohlenstoffatome zur Aktivierungsschicht hin zu verteilen.
  • Ein Verfahren zum Herstellen eines Halbleiterbauteils nach einem anderen Aspekt der vorliegenden Erfindung umfasst: einen Driftschichtausbildungsschritt zum Ausbilden einer Driftschicht eines ersten Leitfähigkeitstyps auf einem Siliciumcarbidhalbleitersubstrat; einen Ionenimplantationsschichtausbildungsschritt zum Implantieren von Fremdstoffionen, bei denen es sich um Fremdstoffe eines zweiten Leitfähigkeittyps handelt, in eine Oberfläche der Driftschicht, um eine Ionenimplantationsschicht auszubilden, in der die Fremdstoffionen implantiert sind; einen Substratentfernungsschritt zum Entfernen des Siliciumcarbidhalbleitersubstrats; einen Schutzschichtausbildungsschritt zum Ausbilden einer Schutzschicht zumindest auf einer Oberfläche der Ionenimplantationsschicht nach dem Substratentfernungsschritt; einen Ausbildungsschritt für eine thermische Oxidschicht zum Ausbilden einer thermischen Oxidschicht auf der Oberfläche der Driftschicht und auf einer Rückseite der Driftschicht nach dem Schutzschichtausbildungsschritt; einen Schichtentfernungsschritt zum Entfernen der Schutzschicht und der thermischen Oxidschicht; und einen Erwärmungsschritt zum Erwärmen der Driftschicht nach dem Ionenimplantationsschichtausbildungsschritt. Der Ausbildungsschritt für die thermische Oxidschicht bildet die thermische Oxidschicht aus, um zu bewirken, dass Zwischengitterkohlenstoffatome in die Driftschicht ausgestoßen werden. Der Erwärmungsschritt erwärmt die Driftschicht zum Aktivieren der in die Ionenimplantationsschicht implantierten Fremdstoffionen, um eine Aktivierungsschicht des zweiten Leitfähigkeitstyps auszubilden.
  • Wirkungen der Erfindung
  • Nach den vorstehend erwähnten Aspekten der vorliegenden Erfindung wird die Zone mit Kohlenstoffüberschuss in dem Bereich ausgebildet, der tiefer liegt als die Grenzfläche zwischen der Ionenimplantationsschicht und der Driftschicht, und die Zwischengitterkohlenstoffatome werden zur Aktivierungsschicht hin verteilt, indem die Driftschicht erwärmt wird. Somit können die Ladungsträgerfallen nahe der pn-Übergangsgrenzfläche effektiv reduziert oder beseitigt werden. Deshalb kann der Einschaltwiderstand des Halbleiterbauteils gesenkt werden.
  • Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der folgenden ausführlichen Beschreibung der vorliegenden Erfindung in Verbindung mit den begleitenden Zeichnungen ersichtlicher.
  • Kurze Beschreibung der Zeichnungen
  • 1 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach einer ersten Ausführungsform.
  • 2 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der ersten Ausführungsform.
  • 3 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der ersten Ausführungsform.
  • 4 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der ersten Ausführungsform.
  • 5 ist eine Querschnittsansicht, die eine Elementstruktur des SiC-Halbleiterbauteils schematisch zeigt, das unter Verwendung des Verfahrens zum Herstellen eines Halbleiterbauteils nach der ersten Ausführungsform hergestellt wurde.
  • 6 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach einer zweiten Ausführungsform.
  • 7 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der zweiten Ausführungsform.
  • 8 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der zweiten Ausführungsform.
  • 9 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der zweiten Ausführungsform.
  • 10 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der zweiten Ausführungsform.
  • 11 ist eine Querschnittsansicht, die eine Elementstruktur des SiC-Halbleiterbauteils schematisch zeigt, das unter Verwendung des Verfahrens zum Herstellen eines Halbleiterbauteils nach der zweiten Ausführungsform hergestellt wurde.
  • 12 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach einer dritten Ausführungsform.
  • 13 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der dritten Ausführungsform.
  • 14 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der dritten Ausführungsform.
  • 15 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der dritten Ausführungsform.
  • 16 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der dritten Ausführungsform.
  • 17 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der dritten Ausführungsform.
  • 18 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach einer vierten Ausführungsform.
  • 19 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der vierten Ausführungsform.
  • 20 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der vierten Ausführungsform.
  • 21 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der vierten Ausführungsform.
  • 22 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der vierten Ausführungsform.
  • 23 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der vierten Ausführungsform.
  • 24 ist eine Querschnittsansicht zum Beschreiben eines Prozesses zum Herstellen eines Halbleiterbauteils nach der vierten Ausführungsform.
  • 25 ist eine grafische Darstellung zum Beschreiben eines Ladungsträgerlebensdauerprofils im SiC-Halbleiterbauteil, das unter Verwendung des Verfahrens zum Herstellen eines Halbleiterbauteils nach der ersten Ausführungsform hergestellt wurde.
  • 26 ist eine grafische Darstellung zum Beschreiben eines Ladungsträgerlebensdauerprofils im SiC-Halbleiterbauteil, das unter Verwendung des Verfahrens zum Herstellen eines Halbleiterbauteils nach der ersten Ausführungsform hergestellt wurde.
  • Beschreibung der Ausführungsformen
  • Erste Ausführungsform
  • Herstellungsverfahren
  • 1 bis 4 sind Querschnittsansichten, die schematisch Prozesse zum Herstellen eines Halbleiterbauteils zeigen, in dem Ladungsträgerfallen nahe (zum Beispiel innerhalb von 500 nm von) einer pn-Übergangsgrenzfläche unter Verwendung eines Verfahrens zum Herstellen eines Halbleiterbauteils nach dieser Ausführungsform reduziert oder beseitigt werden.
  • Als Erstes erfolgt epitaxiales Wachstum auf einer ersten Hauptfläche (Vorderseite) eines SiC-Substrats 11 eines n-Typs mit einem vorbestimmten Dotiermittel. Somit wird, wie in 1 gezeigt, eine SiC-Epitaxialschicht 12 (oder auch Epischicht genannt) des n-Typs auf der ersten Hauptfläche des SiC-Substrats 11 des n-Typs ausgebildet.
  • Hier handelt es sich bei dem zuvor erwähnten Siliciumcarbid (SiC) um eine Art eines Halbleiters, die einen großen Bandabstand hat. Ein Halbleiter mit großem Bandabstand stellt typischerweise einen Halbleiter mit einer Bandabstandsbreite von ungefähr 2 eV oder mehr dar. Ein durch Galliumnitrid (GaN) typisiertes Gruppen-III-Nitrid, ein durch Zinkoxid (ZnO) typisiertes Gruppen-II-Oxid, ein durch Zinkselenid (ZnSe) typisiertes Gruppen-II-Chalcogenid und Siliciumcarbid sind als Halbleiter mit großem Bandabstand bekannt. In dieser Ausführungsform wird Siliciumcarbid in den Beschreibungen verwendet, aber auch ein anderer Halbleiter und ein Halbleiter mit großer Bandlücke lassen sich gleichermaßen anwenden.
  • Als Nächstes erfolgt eine Ionenimplantation von p-Dotiermittelatomen in einem vorbestimmten Bereich (Teilbereich) der ersten Hauptfläche der SiC-Epitaxialschicht 12 durch eine Implantationsmaske 30 hindurch. Beispiele von Dotiermittelatomen umfassen beispielsweise Aluminium, Bor, Phosphor und Stickstoff. Ein fotomechanischer Fotolack oder eine Oxidschicht werden beispielsweise als Implantationsmaske 30 verwendet. Somit wird, wie in 2 gezeigt, eine Ionenimplantationsschicht 13, in welche die Dotiermittelionen (Fremdstoffionen) implantiert sind, in der ersten Hauptfläche der SiC-Epitaxialschicht 12 ausgebildet. Hier kann die Ionenimplantation mit einer einzigen Implantationsenergie oder mit Implantationsenergie erfolgen, die allmählich, zum Beispiel von hoch nach gering, verändert wird. Eine Implantationsflächendichte während der Ionenimplantation liegt vorzugsweise in einem Bereich von 1 × 1013 cm–2 bis 1 × 1016 cm–2. Eine Implantationsenergie während der Ionenimplantation liegt vorzugsweise in einem Bereich von 10 keV bis 10 MeV. Die SiC-Schicht hat bei der Ionenimplantation vorzugsweise eine Temperatur in einem Bereich von 10°C bis 1000C, bevorzugter in einem Bereich von 200°C bis 800°C.
  • Als Nächstes werden noch Zwischengitterkohlenstoff induzierende Ionen, die Kohlenstoff zwischen Gittern induzieren, in den vorbestimmten Bereich der ersten Hauptfläche der SiC-Epitaxialschicht 12 implantiert. Beispiele für Zwischengitterkohlenstoff induzierende Ionen umfassen beispielsweise Kohlenstoff, Silicium, Wasserstoff und Helium. Somit wird, wie in 3 gezeigt, eine Zone 31 mit Kohlenstoffüberschuss ausgebildet, die überschüssige Zwischengitterkohlenstoffatome enthält. Hier ist es wichtig, dass die Zone 31 mit Kohlenstoffüberschuss, die über die überschüssigen Zwischengitterkohlenstoffatome verfügt, in dem Bereich (in dem eine von der ersten Hauptfläche in der SiC-Epitaxialschicht 12 weit entfernte Richtung eine Tiefenrichtung ist) ausgebildet wird, der tiefer liegt als eine Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12. Im Spezielleren wird die Zone 31 mit Kohlenstoffüberschuss auf der Seite des tieferen Bereichs nahe der Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12 ausgebildet. Die Zone 31 mit Kohlenstoffüberschuss wird vorzugsweise auf der Seite des tieferen Bereichs innerhalb von 500 nm von der Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12 ausgebildet. Hier kann die Ionenimplantation mit einer einzigen Implantationsenergie oder mit Implantationsenergie erfolgen, die allmählich, zum Beispiel von hoch nach gering, verändert wird. Eine Implantationsflächendichte während der Ionenimplantation liegt vorzugsweise in einem Bereich von 1 × 1013 cm–2 bis 1 × 1016 cm–2. Eine Implantationsenergie während der Ionenimplantation liegt vorzugsweise in einem Bereich von 10 keV bis 10 MeV. Die SiC-Schicht hat bei der Ionenimplantation vorzugsweise eine Temperatur in einem Bereich von 10°C bis 1000C, bevorzugter in einem Bereich von 200°C bis 800°C. Die Implantationsenergie ist bei der Ionenimplantation vorzugsweise höher als die zuvor zum Implantieren der Ionen der Dotiermittelatome verwendete Implantationsenergie. Somit kann die Zone 31 mit Kohlenstoffüberschuss, die über die überschüssigen Zwischengitterkohlenstoffatome verfügt, in dem Bereich ausgebildet werden, der tiefer liegt als die Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12. Darüber hinaus wird die Implantationsflächendichte bei der Ionenimplantation vorzugsweise so ausgewählt, dass sie eine Dichte von Ladungsträgerfallen (von beispielsweise höher als oder gleich 1 × 1013 cm–2) übersteigt, die möglicherweise nahe (zum Beispiel innerhalb von 500 nm von) einer pn-Übergangsgrenzfläche (Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12) entstehen. In dieser Ausführungsform werden die Zwischengitterkohlenstoff induzierenden Ionen implantiert, nachdem die Dotiermittelionen implantiert wurden, aber die Reihenfolge kann auch verändert werden.
  • Anschließend aktiviert ein Erwärmen der SiC-Epitaxialschicht 12 die Dotiermittelatome in der Ionenimplantationsschicht, während die Zwischengitterkohlenstoffatome zur Ionenimplantationsschicht 13 hin verteilt werden, um mit Punktdefekten nahe der pn-Übergangsgrenzfläche kombiniert zu werden. Somit wird, wie in 4 gezeigt, eine Aktivierungsschicht 113 eines p-Typs ausgebildet, während die Ladungsträgerfallen insbesondere nahe der pn-Übergangsgrenzfläche reduziert oder beseitigt werden. Hier liegt eine Erwärmungstemperatur der SiC-Epitaxialschicht 12 vorzugsweise in einem Bereich von 1000°C bis 2000°C, bevorzugter in einem Bereich von 1400°C bis 1800°C.
  • 5 ist eine Querschnittsansicht, die eine Elementstruktur des SiC-Halbleiterbauteils (pn-Diode) schematisch zeigt, das unter Verwendung des Verfahrens zum Herstellen eines Halbleiterbauteils nach dieser Ausführungsform hergestellt wurde.
  • Wie in 5 gezeigt ist, umfasst eine SiC verwendende pn-Diode 10 das SiC-Substrat 11, die SiC-Epitaxialschicht 12 (Driftschicht), die Aktivierungsschicht 113 (Anodenzone), eine Entspannungszone 14 für ein elektrisches Feld, eine Anodenelektrode 15 und eine Kathodenelektrode 16.
  • Bei der Epitaxialschicht 12 (Driftschicht) handelt es sich um eine Schicht des n-Typs, die auf der ersten Hauptfläche des SiC-Substrats 11 des n-Typs mit einer hohen Konzentration epitaxial aufgewachsen ist und eine Konzentration hat, die geringer ist als diejenige des SiC-Substrats 11. Bei der Aktivierungsschicht 113 (Anodenzone) handelt es sich um eine Schicht des p-Typs mit einer hohen Konzentration, die durch die Ionenimplantation in dem vorbestimmten Bereich in der Fläche der SiC-Epitaxialschicht 12 des n-Typs mit der geringen Konzentration ausgebildet wird. Bei der Entspannungszone 14 für ein elektrisches Feld handelt es sich um eine Zone des p-Typs, die durch die Ionenimplantation in dem vorbestimmten Bereich in der Fläche der SiC-Epitaxialschicht 12 des n-Typs mit der geringen Konzentration ausgebildet wird und eine Konzentration hat, die geringer ist als diejenige der Aktivierungsschicht 113. Bei der Anodenelektrode 15 handelt es sich um eine Elektrode, die auf der Oberfläche der Aktivierungsschicht 113 (Anodenzone) ausgebildet wird. Bei der Kathodenelektrode 16 handelt es sich um eine Elektrode, die auf einer zweiten Hauptfläche (eine der ersten Hauptfläche entgegengesetzten Fläche, nämlich einer Rückseite) des SiC-Substrats 11 ausgebildet wird.
  • In der pn-Diode 10 werden Punktdefekte, die elektrisch aktiv sind, insbesondere nahe der pn-Übergangsgrenzfläche mit Zwischengitterkohlenstoffatomen kombiniert, was die Ladungsträgerfallen reduziert oder beseitigt. Dies beschleunigt eine Injektion von Minoritätsladungsträgern in die pn-Grenzfläche, und es können ausgezeichnete elektrische Kenneigenschaften erzielt werden.
  • Wirkungen
  • In dieser Ausführungsform bildet das Verfahren zum Herstellen eines Halbleiterbauteils die SiC-Epitaxialschicht 12 als eine Driftschicht eines ersten Leitfähigkeitstyps (zum Beispiel eines n-Typs) auf dem SiC-Substrat 11 als Siliciumcarbidhalbleitersubstrat aus. Die Fremdstoffionen, bei denen es sich um Fremdstoffe eines zweiten Leitfähigkeitstyps (zum Beispiel eines p-Typs) handelt, werden in die Fläche der SiC-Epitaxialschicht 12 implantiert, um die Ionenimplantationsschicht 13 zu bilden, in der die Fremdstoffionen implantiert sind. Die Zwischengitterkohlenstoff induzierenden Ionen, die Kohlenstoff zwischen Gitter induzieren, werden in die SiC-Epitaxialschicht 12 induziert, um die Zone 31 mit Kohlenstoffüberschuss auszubilden, die über die überschüssigen Zwischengitterkohlenstoffatome verfügt. Nachdem die Ionenimplantationsschicht 13 ausgebildet wurde, und nachdem die Zone 31 mit überschüssigem Kohlenstoff ausgebildet wurde, wird die SiC-Epitaxialschicht 12 erwärmt.
  • In dem Fall, in dem die Zone 31 mit überschüssigem Kohlenstoff ausgebildet wird, werden die Zwischengitterkohlenstoff induzierenden Ionen in den Bereich implantiert, der tiefer liegt als die Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12, um die Zone 31 mit überschüssigem Kohlenstoff auszubilden. In dem Fall, in dem die SiC-Epitaxialschicht 12 erwärmt wird, aktiviert das Erwärmen der SiC-Epitaxialschicht 12 die in die Ionenimplantationsschicht 13 implantierten Fremdstoffionen, um die Aktivierungsschicht 113 des zweiten Leitfähigkeitstyps auszubilden, während die SiC-Epitaxialschicht 12 die Zwischengitterkohlenstoffatome zur Aktivierungsschicht 113 hin verteilt.
  • Außerdem kann die Zone 31 mit überschüssigem Kohlenstoff durch eine nachstehend beschriebene Zone 31A mit überschüssigem Kohlenstoff ersetzt werden. Gleichzeitig kann die Aktivierungsschicht 113 durch eine nachstehend beschriebene Aktivierungsschicht 113A ersetzt werden.
  • Diese Auslegung kann die Ladungsträgerfallen nahe der pn-Übergangsgrenzfläche effektiv reduzieren oder beseitigen, indem die Überschusszone 31 in dem Bereich ausgebildet wird, der tiefer liegt als die Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12, und auch, indem die SiC-Epitaxialschicht 12 erwärmt wird, um die Zwischengitterkohlenstoffatome zur Aktivierungsschicht 113 hin zu verteilen. Dies beschleunigt die Injektion der Minoritätsladungsträger durch die pn-Injektionsgrenzfläche hindurch, und ein Einschaltwiderstand des Halbleiterbauteils kann gesenkt werden.
  • Da die Zwischengitterkohlenstoff induzierenden Ionen in den Bereich implantiert werden, der tiefer liegt als die Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12, können die Zwischengitterkohlenstoffatome in die Zone 31 mit überschüssigem Kohlenstoff eingebracht werden, während die Fläche der Ionenimplantationsschicht 13 ausgeklammert wird, in der die Ladungsträgerfallen in einer höheren Konzentration entstehen. Somit können, wenn die SiC-Epitaxialschicht 12 erwärmt wird, um die Zwischengitterkohlenstoffatome zu verteilen, die Punktdefekte nahe der pn-Übergangsgrenzfläche mit den Zwischengitterkohlenstoffatomen effektiver als in dem Fall kombiniert werden, in dem die Zwischengitterkohlenstoff induzierenden Ionen in die Fläche der Ionenimplantationsschicht 13 implantiert werden. Deshalb braucht die Implantationsflächendichte der Zwischengitterkohlenstoffatome nicht mit einer hohen Konzentration hergestellt zu werden, und es genügt, wenn die Implatationsflächendichte die Dichte der Ladungsträgerfallen mit einer geringeren Konzentration nahe der pn-Übergangsgrenzfläche übersteigt.
  • In einem Fall, in dem die Überschusskohlenstoffzone in einem Bereich ausgebildet wird, der weniger tief liegt als die Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12, müssen die Zwischengitterkohlenstoff induzierenden Ionen mit einer höheren Implantationsflächendichte der Zwischengitterkohlenstoffatome implantiert werden, wenn das Erwärmen der SiC-Epitaxialschicht 12 die Zwischengitterkohlenstoffatome so verteilt, dass die Verteilung der Zwischengitterkohlenstoffatome die Punktdefekte nahe der pn-Übergangsgrenzfläche erreicht. Die Ladungsträgerfallen entstehen in der Fläche der Ionenimplantationsschicht 13 in einer höheren Konzentration, so dass die Zwischengitterkohlenstoff induzierenden Ionen mit der Implantationsflächendichte, welche die Dichte der Ladungsträgerfallen in dem zuvor erwähnten Bereich überschreitet, eingebracht werden müssen. Bei einer hohen Implantationsflächendichte an Ionen, die induziert werden, treten möglicherweise neue Implantationsdefekte auf.
  • In dieser Ausführungsform werden in dem Fall, in dem die Zone 31 mit überschüssigem Kohlenstoff ausgebildet wird, die Zwischengitterkohlenstoff induzierenden Ionen mit der Implantationsflächendichte, die höher ist als die Dichte der Ladungsträgerfallen in der Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12, implantiert, um die Zone 31 mit überschüssigem Kohlenstoff auszubilden.
  • Diese Auslegung kann die Ladungsträgerfallen in der Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12 durch Implantieren der Zwischengitterkohlenstoff induzierenden Ionen ausreichend reduzieren oder beseitigen.
  • 25 und 26 sind grafische Darstellungen zum Beschreiben eines Ladungsträgerlebensdauerprofils im SiC-Halbleiterbauteil (pn-Diode), das unter Verwendung des Verfahrens zum Herstellen eines Halbleiterbauteils nach dieser Ausführungsform hergestellt wurde. 26 zeigt schematisch eine Ladungsträgerlebensdauer in einem Y-Y'-Schnitt (in einer Dickenrichtung des Substrats) der in 25 gezeigten pn-Diode. In 26 stellt die vertikale Achse die Ladungsträgerlebensdauer dar, und die horizontale Achse stellt eine Tiefenposition im Y-Y'-Schnitt dar.
  • In 25 stellen a, b, c und d jeweils die entsprechenden Tiefenpositionen der Oberfläche der Aktivierungsschicht 113, der Grenzfläche (pn-Übergangsgrenzfläche) zwischen der Unterseite der Aktivierungsschicht 113 und der SiC-Epitaxialschicht 12, der Grenzfläche zwischen der SiC-Epitaxialschicht 12 und dem SiC-Substrat 11, und der Rückseite des SiC-Substrats 11 dar.
  • In 26 stellt A eine Ladungsträgerlebensdauer an der Position a (Oberfläche der Aktivierungsschicht) dar, und B stellt eine Ladungsträgerlebensdauer an der Position b (pn-Übergangsgrenzfläche) dar. T stellt eine Strecke zwischen den Positionen b und c (Dicke der Driftschicht) dar.
  • In dieser Ausführungsform wird davon ausgegangen, dass die Aktivierungsschicht (Anodenschicht im Fall der pn-Diode) durch Ionenimplantieren des Dotiermittels wie etwa Aluminium ausgebildet wird, so dass auch nahe der pn-Übergangsgrenzfläche viele Ladungsträgerfallen entstehen, und dieser Fall unterscheidet sich von dem Fall, in dem die Aktivierungsschicht epitaxial gewachsen ist.
  • Die Minoritätsladungsträger werden durch die pn-Übergangsgrenzfläche hindurch injiziert, und somit ist es wichtig, die Ladungsträgerfallen in der pn-Übergangsgrenzfläche aktiv zu beseitigen oder zu reduzieren, um eine Leitfähigkeitsmodulation zum Senken des Einschaltwiderstands des Bauteils zu beschleunigen.
  • In dieser Ausführungsform werden die Kohlenstoffionen mit der Implantationsflächendichte, die höher ist als die Dichte der Ladungsträgerfallen in der pn-Übergangsgrenzfläche, in dem Bereich implantiert, der tiefer liegt als die pn-Übergangsgrenzfläche, um dadurch die Zone mit überschüssigem Kohlenstoff auszubilden. Somit können die Ladungsträgerfallen in der pn-Übergangsgrenzfläche aktiv beseitigt oder reduziert werden. In der Folge wird das wie in 26 gezeigte Profil der Ladungsträgerlebensdauer so erzielt, dass die Ladungsträgerlebensdauer B an der Position b (pn-Übergangsgrenzfläche) in Bezug auf die Ladungsträgerlebensdauer A an der Position a (Oberfläche der Aktivierungsschicht) B >> A erfüllt.
  • Die Ladungsträgerfallen in der Oberfläche der Aktivierungsschicht werden nicht ausreichend reduziert, und somit ist die Ladungsträgerlebensdauer kurz.
  • Wie in 26 gezeigt ist, sind die implantierten Kohlenstoffatome ausgehend von, als Ausgangspunkt, einer Implantationsspitzenposition in der Dickenrichtung des Substrats verteilt, und somit hat das Profil die Ladungsträgerlebensdauer, die einen Höchstwert an der Implantationsspitzenposition der Kohlenstoffionen annimmt und allmählich zur Position b oder Position c hin abnimmt. Für ein Verhältnis zwischen A, B und T ist B ≥ A × 10 und B ≥ 0,3 × T2 (Einheit von B: ns, Einheit von T: μm) vorzuziehen. Wenn beispielsweise die Ladungsträgerlebensdauer A in der Oberfläche der Aktivierungsschicht mit 100 ns und die Dicke T der Driftschicht mit 100 μm angenommen wird, werden eine Implantationsflächendichte der Kohlenstoffionen und eine Implantationsenergie vorzugsweise so ausgewählt, dass die Ladungsträgerlebensdauer B in der pn-Übergangsgrenzfläche größer oder gleich 3 μs ist. Ist B < 3 μs, können keine Minoritätsladungsträger für eine an der Driftschicht erfolgende ausreichende Leitfähigkeitsmodulation aus der Aktivierungsschicht zugeführt werden, und somit kann der Einschaltwiderstand des Bauteils nicht gesenkt werden.
  • Zweite Ausführungsform
  • Herstellungsverfahren
  • 6 bis 10 sind Querschnittsansichten, die Prozesse zum Herstellen eines Halbleiterbauteils schematisch zeigen, bei dem Ladungsträgerfallen nahe der pn-Übergangsgrenzfläche unter Verendung eines Verfahrens zum Herstellen eines Halbleiterbauteils nach dieser Ausführungsform reduziert oder beseitigt werden. Außerdem werden gegebenenfalls dieselben Details wie diejenigen in der ersten Ausführungsform nicht beschrieben.
  • Als Erstes erfolgt epitaxiales Wachstum auf der ersten Hauptfläche des SiC-Substrats 11 des n-Typs mit einem vorbestimmten Dotiermittel (siehe 6). Als Nächstes erfolgt eine Ionenimplantation von Dotiermittelatomen in einem vorbestimmten Bereich der ersten Hauptfläche der SiC-Epitaxialschicht 12 durch die Implantationsmaske 30 hindurch (siehe 7).
  • Als Nächstes wird das SiC-Substrat 11 durch Ätzen oder ein mechanisches Verfahren vollständig entfernt. Somit liegt, wie in 8 gezeigt ist, die zweite Hauptfläche der SiC-Epitaxialschicht 12 frei.
  • Als Nächstes werden noch Zwischengitterkohlenstoff induzierende Ionen in einen vorbestimmten Bereich oder die gesamte Hauptfläche der zweiten Hauptfläche der SiC-Epitaxialschicht 12 ionenimplantiert. Beispiele für Zwischengitterkohlenstoff induzierende Ionen umfassen beispielsweise Kohlenstoff, Silicium, Wasserstoff und Helium. Somit wird, wie in 9 gezeigt, eine Zone 31A mit Kohlenstoffüberschuss ausgebildet, die überschüssige Zwischengitterkohlenstoffatome enthält. Hier ist es wichtig, dass die Zone 31A mit Kohlenstoffüberschuss, die über die überschüssigen Zwischengitterkohlenstoffatome verfügt, in einem Bereich ausgebildet wird, der tiefer liegt als die Grenzfläche zwischen der Ionenimplantationsschicht 13 und der SiC-Epitaxialschicht 12. Hier kann die Ionenimplantation mit einer einzigen Implantationsenergie oder mit Implantationsenergie erfolgen, die allmählich, zum Beispiel von hoch nach gering, verändert wird. Eine Implantationsflächendichte während der Ionenimplantation liegt vorzugsweise in einem Bereich von 1 × 1013 cm–2 bis 1 × 1016 cm–2. Eine Implantationsenergie während der Ionenimplantation liegt vorzugsweise in einem Bereich von 10 keV bis 10 MeV. Die SiC-Schicht hat bei der Ionenimplantation vorzugsweise eine Temperatur in einem Bereich von 10°C bis 1000°C, bevorzugter in einem Bereich von 200°C bis 800°C. Außerdem wird die Implantationsflächendichte bei der Ionenimplantation vorzugsweise so ausgewählt, dass sie eine Dichte von Ladungsträgerfallen (von beispielsweise höher als oder gleich 1 × 1013 cm–2) übersteigt, die möglicherweise nahe (zum Beispiel innerhalb von 500 nm von) der pn-Übergangsgrenzfläche entstehen. In dieser Ausführungsform wird das SiC-Substrat 11 entfernt, nachdem die Dotiermittelionen und die Zwischengitterkohlenstoff induzierenden Ionen implantiert wurden, aber die Reihenfolge kann auch verändert werden.
  • Anschließend aktiviert ein Erwärmen der SiC-Epitaxialschicht 12 die Dotiermittelatome in der Ionenimplantationsschicht 13, während die Zwischengitterkohlenstoffatome zur Ionenimplantationsschicht 13 hin verteilt werden, um mit Punktdefekten nach der pn-Übergangsgrenzfläche kombiniert zu werden. Somit wird, wie in 10 gezeigt, eine Aktivierungsschicht 113A des p-Typs ausgebildet, während Ladungsträgerfallen insbesondere nahe der pn-Übergangsgrenzfläche reduziert oder beseitigt werden. Hier liegt eine Erwärmungstemperatur der SiC-Epitaxialschicht 12 vorzugsweise in einem Bereich von 1000°C bis 2000°C, bevorzugter in einem Bereich von 1400°C bis 1800°C.
  • 11 ist eine Querschnittsansicht, die eine Elementstruktur des SiC-Halbleiterbauteils (pn-Diode) schematisch zeigt, das unter Verwendung des Verfahrens zum Herstellen eines Halbleiterbauteils nach dieser Ausführungsform hergestellt wurde.
  • Wie in 11 gezeigt ist, umfasst eine SiC verwendende pn-Diode 20 die SiC-Epitaxialschicht 12 (Driftschicht), die Aktivierungsschicht 113A (Anodenzone), die Entspannungszone 14 für ein elektrisches Feld, die Anodenelektrode 15 und die Kathodenelektrode 16. Bei der Aktivierungsschicht 113A (Anodenzone) handelt es sich um eine Schicht des p-Typs mit einer hohen Konzentration, die ausgebildet wird, indem Ionen in den vorbestimmten Bereich in der Fläche der SiC-Epitaxialschicht 12 des n-Typs mit einer geringen Konzentration implantiert werden.
  • In der pn-Diode 20 werden Punktdefekte, die elektrisch aktiv sind, insbesondere nahe der pn-Übergangsgrenzfläche mit Zwischengitterkohlenstoffatomen kombiniert, was die Ladungsträgerfallen reduziert oder beseitigt. Dies beschleunigt eine Injektion von Minoritätsladungsträgern in die pn-Grenzfläche, und es können ausgezeichnete elektrische Kenneigenschaften erzielt werden.
  • Wirkungen
  • In dieser Ausführungsform entfernt das Verfahren zum Herstellen eines Halbleiterbauteils das SiC-Substrat 11 als Siliciumcarbidhalbleitersubstrat, bevor die Zone 31A mit Kohlenstoffüberschuss ausgebildet wird. In dem Fall, in dem die Zone 31A mit Kohlenstoffüberschuss ausgebildet wird, werden die Zwischengitterkohlenstoff induzierenden Ionen von der Rückseite der SiC-Epitaxialschicht 12 als Driftschicht implantiert.
  • Diese Auslegung erhöht die Flexibilität in einem Verfahren zum Implantieren von Zwischengitterkohlenstoff induzierenden Ionen.
  • Dritte Ausführungsform
  • Herstellungsverfahren
  • 12 bis 17 sind Querschnittsansichten, die Prozesse zum Herstellen eines Halbleiterbauteils schematisch zeigen, bei dem Ladungsträgerfallen nahe der pn-Übergangsgrenzfläche unter Verwendung eines Verfahrens zum Herstellen eines Halbleiterbauteils nach dieser Ausführungsform reduziert oder beseitigt werden. Außerdem werden gegebenenfalls dieselben Details wie diejenigen in der ersten Ausführungsform oder zweiten Ausführungsform nicht beschrieben.
  • Als Erstes erfolgt epitaxiales Wachstum auf der ersten Hauptfläche des SiC-Substrats 11 des n-Typs mit einem vorbestimmten Dotiermittel (siehe 12). Als Nächstes erfolgt eine Ionenimplantation von Dotiermittelatomen in einem vorbestimmten Bereich der ersten Hauptfläche der SiC-Epitaxialschicht 12 durch die Implantationsmaske 30 hindurch (siehe 13).
  • Als Nächstes wird das SiC-Substrat 11 durch Ätzen oder ein mechanisches Verfahren vollständig entfernt (siehe 14).
  • Als Nächstes wird eine Schutzschicht 17 auf der ersten Hauptfläche der SiC-Epitaxialschicht 12 und der Ionenimplantationsschicht 13 ausgebildet. Eine abgeschiedene Oxidschicht wird beispielsweise als Schutzschicht 17 verwendet. Eine thermische Oxidschicht 18 wird auf der zweiten Hauptfläche der SiC-Epitaxialschicht 12 durch anschließende thermische Oxidation ausgebildet. Da die Schutzschicht 17 auf der ersten Hauptfläche der SiC-Epitaxialschicht 12 und der Ionenimplantationsschicht 13 ausgebildet wird, wird die thermische Oxidschicht 18 nicht auf diesen ausgebildet. Hier liegt eine thermische Oxidationstemperatur vorzugsweise in einem Bereich von 1000°C bis 1500°C, und eine thermische Oxidationszeit liegt vorzugsweise in einem Bereich von 10 Minuten bis 100 Stunden. Somit wird, wie in 15 gezeigt, die thermische Oxidschicht 18 nur auf der zweiten Hauptfläche der SiC-Epitaxialschicht 12 ausgebildet.
  • Hier darf die Schutzschicht 17 nur auf der ersten Hauptfläche der Ionenimplantationsschicht 13 der ersten Hauptfläche der SiC-Epitaxialschicht 12 ausgebildet werden. In diesem Fall wird die thermische Oxidschicht 18 auf dem Bereich der ersten Hauptfläche der SiC-Epitaxialschicht 12 ausgebildet, in dem die Ionenimplantationsschicht 13 nicht ausgebildet ist, und die thermische Oxidschicht 18 wird auf der zweiten Hauptfläche der SiC-Epitaxialschicht 12 durch die anschließende thermische Oxidation ausgebildet. Die thermische Oxidationsschicht 18 wird nicht auf der ersten Hauptfläche der Ionenimplantationsschicht 13 ausgebildet.
  • In dem vorstehend beschriebenen thermischen Oxidationsprozess wird die thermische Oxidschicht 18 ausgebildet, so dass die in die SiC-Epitaxialschicht 12 ausgestoßenen Zwischengiterkohlenstoffatome mit Punktdefekten in der SiC-Epitaxialschicht 12 und nahe der pn-Übergangsgrenzfläche kombiniert werden. Dies reduziert oder beseitigt die Ladungsträgerfallen. Hier ist eine Dichte der Punktdefekte nahe (beispielsweise innerhalb 500 nm von) der pn-Übergangsgrenzfläche um Größenordnungen höher als eine Dichte der Punktdefekte in der SiC-Epitaxialschicht 12, so dass die Zwischengitterkohlenstoffatome hauptsächlich nahe der pn-Übergangsgrenzfläche mit den Punktdefekten kombiniert werden.
  • Als Nächstes werden, wie in 16 gezeigt, die Schutzschicht 17 und die thermische Oxidschicht 18 durch Ätzen oder ein mechanisches Verfahren vollständig entfernt.
  • Anschließend aktiviert eine Erwärmung der SiC-Epitaxialschicht 12 die Dotiermittelatome in der Ionenimplantationsschicht 13. So wird, wie in 17 gezeigt, eine Aktivierungsschicht 113B des p-Typs ausgebildet. Eine Erwärmungstemperatur der SiC-Epitaxialschicht 12 liegt vorzugsweise in einem Bereich von 1000°C bis 2000°C, bevorzugter in einem Bereich von 1400°C bis 1800°C.
  • Wirkungen
  • In dieser Ausführungsform bildet das Verfahren zum Herstellen eines Halbleiterbauteils die SiC-Epitaxialschicht 12 als eine Driftschicht eines ersten Leitfähigkeitstyps (zum Beispiel eines n-Typs) auf dem SiC-Substrat 11 als Siliciumcarbidhalbleitersubstrat aus. Die Fremdstoffionen, bei denen es sich um Fremdstoffe eines zweiten Leitfähigkeitstyps (zum Beispiel eines p-Typs) handelt, werden in die Fläche der SiC-Epitaxialschicht 12 implantiert, um die Ionenimplantationsschicht 13 zu bilden, in der die Fremdstoffionen implantiert sind. Das SiC-Substrat 11 wird entfernt. Nachdem das SiC-Substrat 11 entfernt wurde, wird die Schutzschicht 17 zumindest auf der Fläche der Ionenimplantationsschicht 13 ausgebildet. Nachdem die Schutzschicht 17 ausgebildet wurde, wird die thermische Oxidschicht 18 auf der Fläche der SiC-Epitaxialschicht 12 und der Rückseite der SiC-Epitaxialschicht 12 ausgebildet. Die Schutzschicht 17 und die thermische Oxidschicht 18 werden entfernt. Nachdem die Ionenimplantationsschicht 13 ausgebildet wurde, wird die SiC-Epitaxialschicht 12 erwärmt.
  • In dem Fall, in dem die thermische Oxidschicht 18 ausgebildet wird, bewirkt das Ausbilden der thermischen Oxidschicht 18, dass die Zwischengitterkohlenstoffatome in die SiC-Epitaxialschicht 12 ausgestoßen werden. In dem Fall, in dem die SiC-Epitaxialschicht 12 erwärmt wird, aktiviert das Erwärmen der SiC-Epitaxialschicht 12 die in die Ionenimplantationsschicht 13 implantierten Fremdstoffionen, um dadurch die Aktivierungsschicht 113B des zweiten Leitfähigkeitstyps auszubilden.
  • Diese Auslegung kann die Ladungsträgerfallen nahe der pn-Übergangsgrenzschicht reduzieren oder beseitigen, indem die Zwischengitterkohlenstoffatome bei Ausbildung der thermischen Oxidschicht 18 in die SiC-Epitaxialschicht 12 ausgestoßen werden. Dies beschleunigt die Injektion der Minoritätsladungsträger durch die pn-Injektionsgrenzfläche, und der Einschaltwiderstand des Halbleiterbauteils kann gesenkt werden.
  • Die Fläche der Ionenimplantationsschicht 13 wird mit der Schutzschicht 17 bedeckt, so dass die thermische Oxidschicht 18 auf der Fläche der Ionenimplantationsschicht 13 nicht ausgebildet wird. Somit können, wenn das Ausbilden der thermischen Oxidschicht 18 bewirkt, dass die Zwischengitterkohlenstoffatome in die SiC-Epitaxialschicht 12 ausgestoßen werden, die Zwischengitterkohlenstoffatome in die SiC-Epitaxialschicht 12 eingebracht werden, während die Fläche der Ionenimplantationsschicht 13 ausgeklammert bleibt, in der die Ladungsträgerfallen in einer höheren Konzentration entstehen.
  • Vierte Ausführungsform
  • Herstellungsverfahren
  • 18 bis 24 sind Querschnittsansichten, die Prozesse zum Herstellen eines Halbleiterbauteils schematisch zeigen, bei dem Ladungsträgerfallen nahe der pn-Übergangsgrenzfläche unter Verwendung eines Verfahrens zum Herstellen eines Halbleiterbauteils nach dieser Ausführungsform reduziert oder beseitigt werden. Außerdem werden gegebenenfalls dieselben Details wie diejenigen in der ersten Ausführungsform, der zweiten Ausführungsform oder der dritten Ausführungsform nicht beschrieben.
  • Als Erstes erfolgt epitaxiales Wachstum auf der ersten Hauptfläche des SiC-Substrats 11 des n-Typs mit einem vorbestimmten Dotiermittel (siehe 18). Als Nächstes erfolgt eine Ionenimplantation von Dotiermittelatomen in einem vorbestimmten Bereich der ersten Hauptfläche der SiC-Epitaxialschicht 12 durch die Implantationsmaske 30 hindurch (siehe 19).
  • Als Nächstes wird das SiC-Substrat 11 durch Ätzen oder ein mechanisches Verfahren vollständig entfernt (siehe 20).
  • Als Nächstes wird die Schutzschicht 17 auf der ersten Hauptfläche der SiC-Epitaxialschicht 12 und der Ionenimplantationsschicht 13 ausgebildet. Die thermische Oxidschicht 18 wird auf der zweiten Hauptfläche der SiC-Epitaxialschicht 12 durch anschließende thermische Oxidation ausgebildet (siehe 21).
  • Als Nächstes werden, nachdem die Schutzschicht 17 und die thermische Oxidschicht 18 entfernt wurden (siehe 22), Kohlenstoffatome in einen vorbestimmten Bereich oder die gesamte Hauptfläche der zweiten Hauptfläche der SiC-Epitaxialschicht 12 implantiert (siehe 23). Dann wird die SiC-Epitaxialschicht 12 erwärmt, nachdem eine Zone 31B mit Kohlenstoffüberschuss, die über überschüssige Zwischengitterkohlenstoffatome verfügt, ausgebildet wurde, um eine Aktivierungsschicht 113C des p-Typs auszubilden (siehe 24).
  • Somit werden in dem vorstehend beschriebenen thermischen Oxidationsprozess zusätzlich zu den durch Ausbilden der thermischen Oxidschicht 18 in die SiC-Epitaxialschicht 12 ausgestoßenen Zwischengitterkohlenstoffatomen die überschüssigen Zwischengitterkohlenstoffatome durch die Ionenimplantation eingebracht. Dies kann die Punktdefekte in der SiC-Epitaxialschicht 12 und nahe (zum Beispiel innerhalb von 500 nm von) der pn-Übergangsgrenzfläche effektiv reduzieren oder beseitigen.
  • Wirkungen
  • In dieser Ausführungsform bildet das Verfahren zum Herstellen eines Halbleiterbauteils die Schutzschicht 17 zumindest auf der Fläche der Ionenimplantationsschicht 13 aus, bildet die thermische Oxidschicht 18 auf der Oberfläche der SiC-Epitaxialschicht 12 und der Rückseite der SiC-Epitaxialschicht 12 aus, und entfernt die Schutzschicht 17 und die thermische Oxidschicht 18, nachdem das SiC-Substrat 11 als Siliciumcarbidhalbleitersubstrat entfern wurde, und bevor die SiC-Epitaxialschicht 12 als Driftschicht erwärmt wird.
  • Dann bewirkt das Ausbilden der thermischen Oxidschicht 18, dass die Zwischengitterkohlenstoffatome in die SiC-Epitaxialschicht 12 ausgestoßen werden.
  • Zusätzlich zu den durch Ausbilden der thermischen Oxidschicht 18 in die SiC-Epitaxialschicht 12 ausgestoßenen Zwischengitterkohlenstoffatomen werden die überschüssigen Zwischengitterkohlenstoffatome durch die Ionenimplantation eingebracht. Deshalb kann diese Auslegung die Punktdefekte in der SiC-Epitaxialschicht 12 und nahe (zum Beispiel innerhalb von 500 nm von) der pn-Übergangsgrenzfläche effektiv reduzieren oder beseitigen.
  • Die vorstehenden Ausführungsformen ziehen die pn-Diode 20 als Halbleiterbauteil als Beispiel heran. Wenn verschiedene SiC-Bipolarbauteile (wie etwa ein IGBT, ein abschaltbarer Thyristor (GTO) und ein Sperrschichttransistor (BJT)), die mit Ausnahme der pn-Diode einen pn-Übergang haben, hergestellt werden, können elektrische Kenneigenschaften des Bauteils durch Anwenden des Verfahrens zum Herstellen eines Halbleiterbauteils der vorliegenden Erfindung deutlich verbessert werden.
  • Obwohl die Materialien der jeweiligen Bestandteile, die Umsetzungsbedingungen (zum Beispiel SiC-Kristallarten, Leitfähigkeitstypen eines Halbleiters, und eine spezifische Dicke und eine spezifische Fremdstoffkonzentration jeder Schicht) und dergleichen, in den Ausführungsformen der vorliegenden Erfindung beschrieben sind, ist die vorangehende Beschreibung illustrativ und nicht einschränkend.
  • Außerdem können gemäß der vorliegenden Erfindung die vorstehenden Ausführungsformen beliebig kombiniert werden oder jede Ausführungsform kann im Rahmen der Erfindung angemessen verändert oder weggelassen werden.
  • Bezugszeichenliste
    • 10, 20
    pn-Diode
    11
    SiC-Substrat
    12
    SiC-Epitaxialschicht
    13
    Ionenimplantationsschicht
    14
    Entspannungszone für elektrisches Feld
    15
    Anodenelektrode
    16
    Kathodenelektrode
    17
    Schutzschicht
    18
    thermische Oxidschicht
    30
    Implantationsmaske
    31, 31A, 31B
    Zone mit Kohlenstoffüberschuss
    113, 113A, 113B, 113C
    Aktivierungsschicht.

Claims (12)

  1. Verfahren zum Herstellen eines Halbleiterbauteils, Folgendes umfassend: einen Driftschichtausbildungsschritt zum Ausbilden einer Driftschicht (12) eines ersten Leitfähigkeitstyps auf einem Siliciumcarbidhalbleitersubstrat (11); einen Ionenimplantationsschichtausbildungsschritt zum Implantieren von Fremdstoffionen, bei denen es sich um Fremdstoffe eines zweiten Leitfähigkeittyps handelt, in eine Oberfläche der Driftschicht (12), um eine Ionenimplantationsschicht (13) auszubilden, in der die Fremdstoffionen implantiert sind; einen Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss zum Implantieren von Zwischengitterkohlenstoff induzierenden Ionen, die Kohlenstoff zwischen Gittern in der Driftschicht (12) induzieren, um eine Zone (31, 31A) mit überschüssigem Kohlenstoff auszubilden, die überschüssige Zwischengitterkohlenstoffatome hat; und einen Erwärmungsschritt zum Erwärmen der Driftschicht (12) nach dem Ionenimplantationsschichtausbildungsschritt und nach dem Ausbildungsschritt der Zone mit überschüssigem Kohlenstoff wobei der Ausbildungsschritt der Zone mit überschüssigem Kohlenstoff die Zwischengitterkohlenstoff induzierenden Ionen in einen Bereich implantiert, der tiefer liegt als eine Grenzfläche zwischen der Ionenimplantationsschicht (13) und der Driftschicht (12), um die Zone (31) mit überschüssigem Kohlenstoff auszubilden, und der Erwärmungsschritt die Driftschicht (12) zum Aktivieren der in die Ionenimplantationsschicht (13) implantierten Fremdstoffionen erwärmt, um eine Aktivierungsschicht (113, 113A) des zweiten Leitfähigkeitstyps zu bilden, während der Erwärmungsschritt die Driftschicht (12) erwärmt, um die Zwischengitterkohlenstoffatome zur Aktivierungsschicht (113, 113A) hin zu verteilen.
  2. Verfahren zum Herstellen eines Halbleiterbauteils nach Anspruch 1, wobei der Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss die Zwischengitterkohlenstoff induzierenden Ionen auf der Seite des tieferen Bereichs innerhalb von 500 nm von der Grenzfläche zwischen der Ionenimplantationsschicht (13) und der Driftschicht (12) implantiert, um die Zone (31) mit Kohlenstoffüberschuss auszubilden.
  3. Verfahren zum Herstellen eines Halbleiterbauteils nach Anspruch 1, wobei der Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss die Zwischengitterkohlenstoff induzierenden Ionen von der Oberfläche der Driftschicht (12) her implantiert.
  4. Verfahren zum Herstellen eines Halbleiterbauteils nach Anspruch 1, darüber hinaus einen Substratentfernungsschritt zum Entfernen des Siliciumcarbidhalbleitersubstrats (11) vor dem Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss umfassend, wobei der Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss die Zwischengitterkohlenstoff induzierenden Ionen von einer Rückseite der Driftschicht (12) her implantiert.
  5. Verfahren zum Herstellen eines Halbleiterbauteils nach einem der Ansprüche 1 bis 4, wobei der Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss die Zwischengitterkohlenstoff induzierenden Ionen, bei denen es sich um Kohlenstoff handelt, implantiert, um die Zone (31, 31A) mit Kohlenstoffüberschuss auszubilden.
  6. Verfahren zum Herstellen eines Halbleiterbauteils nach einem der Ansprüche 1 bis 4, wobei der Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss die Zwischengitterkohlenstoff induzierenden Ionen mit einer Implantationsflächendichte von 1 × 1013 cm–2 bis 1 × 1016 cm–2 und einer Implantationsenergie von 10 keV bis 10 MeV implantiert, um die Zone (31, 31A) mit Kohlenstoffüberschuss auszubilden.
  7. Verfahren zum Herstellen eines Halbleiterbauteils nach einem der Ansprüche 1 bis 4, wobei der Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss die Zwischengitterkohlenstoff induzierenden Ionen mit einer Implantationsflächendichte implantiert, die höher ist als eine Dichte von Ladungsträgerfallen in der Grenzfläche zwischen der Ionenimplantationsschicht (13) und der Driftschicht (12), um die Zone (31, 31A) mit Kohlenstoffüberschuss auszubilden.
  8. Verfahren zum Herstellen eines Halbleiterbauteils nach einem der Ansprüche 1 bis 4, wobei der Ausbildungsschritt für eine Zone mit Kohlenstoffüberschuss die Zwischengitterkohlenstoff induzierenden Ionen implantiert, während eine Implantationsflächendichte und Implantationsenergie der Zwischengitterkohlenstoff induzierenden Ionen so ausgewählt wird, dass ein Verhältnis zwischen einer Ladungsträgerlebensdauer A in einer Fläche der Aktivierungsschicht (113, 113A), einer Ladungsträgerlebensdauer B in einer Grenzfläche zwischen der Aktivierungsschicht (113, 113A) und der Driftschicht (12), und einer Dicke T der Driftschicht (12) B ≥ A × 10 und B ≥ 0,3 × T2 erfüllt.
  9. Verfahren zum Herstellen eines Halbleiterbauteils, Folgendes umfassend: einen Driftschichtausbildungsschritt zum Ausbilden einer Driftschicht (12) eines ersten Leitfähigkeitstyps auf einem Siliciumcarbidhalbleitersubstrat (11); einen Ionenimplantationsschichtausbildungsschritt zum Implantieren von Fremdstoffionen, bei denen es sich um Fremdstoffe eines zweiten Leitfähigkeittyps handelt, in eine Oberfläche der Driftschicht (12), um eine Ionenimplantationsschicht (13) auszubilden, in der die Fremdstoffionen implantiert sind; einen Substratentfernungsschritt zum Entfernen des Siliciumcarbidhalbleitersubstrats (11); einen Schutzschichtausbildungsschritt zum Ausbilden einer Schutzschicht (17) zumindest auf einer Oberfläche der Ionenimplantationsschicht (13) nach dem Substratentfernungsschritt; einen Ausbildungsschritt für eine thermische Oxidschicht zum Ausbilden einer thermischen Oxidschicht (18) auf der Oberfläche der Driftschicht (12) und auf einer Rückseite der Driftschicht (12) nach dem Schutzschichtausbildungsschritt; einen Schichtentfernungsschritt zum Entfernen der Schutzschicht (17) und der thermischen Oxidschicht (18); und einen Erwärmungsschritt zum Erwärmen der Driftschicht (12) nach dem Ionenimplantationsschichtausbildungsschritt wobei der Ausbildungsschritt für die thermische Oxidschicht die thermische Oxidschicht (18) ausbildet, um zu bewirken, dass Zwischengitterkohlenstoffatome in die Driftschicht (12) ausgestoßen werden, und der Erwärmungsschritt die Driftschicht (12) zum Aktivieren der in die Ionenimplantationsschicht (13) implantierten Fremdstoffionen erwärmt, um eine Aktivierungsschicht (113B) des zweiten Leitfähigkeitstyps auszubilden.
  10. Verfahren zum Herstellen eines Halbleiterbauteils nach einem der Ansprüche 1 bis 4 und 9, wobei der Ionenimplantationsschichtausbildungsschritt die Fremdstoffionen, bei denen es sich um Aluminium, Bor, Phosphor oder Stickstoff handelt, implantiert, um die Ionenimplantationsschicht (13) auszubilden.
  11. Verfahren zum Herstellen eines Halbleiterbauteils nach einem der Ansprüche 1 bis 4 und 9, wobei der Erwärmungsschritt die Driftschicht (12) bei einer Temperatur in einem Bereich von 1400°C bis 1800°C erwärmt.
  12. Verfahren zum Herstellen eines Halbleiterbauteils nach Anspruch 9, wobei der thermische Oxidschicht-Ausbildungsschritt die thermische Oxidschicht (18) bei einer Temperatur in einem Bereich von 1000°C bis 1500°C ausbildet.
DE112014005188.8T 2013-11-13 2014-09-02 Verfahren zum Herstellen eines Halbleiterbauteils Pending DE112014005188T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013234581 2013-11-13
JP2013-234581 2013-11-13
PCT/JP2014/073058 WO2015072210A1 (ja) 2013-11-13 2014-09-02 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE112014005188T5 true DE112014005188T5 (de) 2016-07-21

Family

ID=53057156

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112014005188.8T Pending DE112014005188T5 (de) 2013-11-13 2014-09-02 Verfahren zum Herstellen eines Halbleiterbauteils

Country Status (5)

Country Link
US (2) US10304939B2 (de)
JP (1) JP6113298B2 (de)
CN (1) CN105723499B (de)
DE (1) DE112014005188T5 (de)
WO (1) WO2015072210A1 (de)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105814694B (zh) * 2014-10-03 2019-03-08 富士电机株式会社 半导体装置以及半导体装置的制造方法
CN108026664B (zh) * 2015-10-27 2020-11-13 住友电气工业株式会社 碳化硅基板
KR101802410B1 (ko) 2016-08-10 2017-11-29 파워큐브세미(주) SiC 와이드 트랜치형 정션 배리어 쇼트키 다이오드 및 그 제조방법
US10388778B2 (en) * 2016-11-18 2019-08-20 Nexperia B.V. Low resistance and leakage device
DE112017002379T5 (de) * 2016-12-19 2019-01-24 Fuji Electric Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP7102948B2 (ja) * 2017-10-26 2022-07-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
WO2019083017A1 (ja) * 2017-10-26 2019-05-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US11127817B2 (en) * 2018-07-13 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Formation of semiconductor device structure by implantation
CN110106550A (zh) * 2019-05-15 2019-08-09 中国电子科技集团公司第十三研究所 一种外延片的制备方法
DE102019118803A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5543637A (en) * 1994-11-14 1996-08-06 North Carolina State University Silicon carbide semiconductor devices having buried silicon carbide conduction barrier layers therein
JP3647515B2 (ja) * 1995-08-28 2005-05-11 株式会社デンソー ｐ型炭化珪素半導体の製造方法
SE9603608D0 (sv) * 1996-10-03 1996-10-03 Abb Research Ltd A method for producing a region doped with boron in a SiC-layer
JP3893725B2 (ja) * 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP4568929B2 (ja) 1999-09-21 2010-10-27 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP4340757B2 (ja) * 2002-11-25 2009-10-07 独立行政法人産業技術総合研究所 半導体装置
US7462540B2 (en) * 2004-02-06 2008-12-09 Panasonic Corporation Silicon carbide semiconductor device and process for producing the same
JP5155536B2 (ja) * 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JP4971340B2 (ja) * 2007-03-29 2012-07-11 パナソニック株式会社 炭化珪素半導体素子の製造方法
JP5699628B2 (ja) * 2010-07-26 2015-04-15 住友電気工業株式会社 半導体装置
EP2800143B1 (de) * 2011-12-28 2020-04-08 Fuji Electric Co., Ltd. Halbleiterbauelement und herstellungsverfahren für ein halbleiterbauelement
US9590047B2 (en) * 2012-04-04 2017-03-07 Fairchild Semiconductor Corporation SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
JP2014017325A (ja) 2012-07-06 2014-01-30 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP5646570B2 (ja) * 2012-09-26 2014-12-24 株式会社東芝 半導体装置及びその製造方法
JP2014146748A (ja) 2013-01-30 2014-08-14 Toshiba Corp 半導体装置及びその製造方法並びに半導体基板
JP6289952B2 (ja) * 2014-03-19 2018-03-07 株式会社東芝 ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法
JP2016063190A (ja) * 2014-09-22 2016-04-25 住友電気工業株式会社 炭化珪素エピタキシャル基板の製造方法、炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6415946B2 (ja) * 2014-11-26 2018-10-31 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2016174032A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10304939B2 (en) 2019-05-28
JP6113298B2 (ja) 2017-04-12
WO2015072210A1 (ja) 2015-05-21
CN105723499A (zh) 2016-06-29
US20190237558A1 (en) 2019-08-01
US20160247894A1 (en) 2016-08-25
JPWO2015072210A1 (ja) 2017-03-16
CN105723499B (zh) 2018-11-06

Similar Documents

Publication Publication Date Title
DE112014005188T5 (de) Verfahren zum Herstellen eines Halbleiterbauteils
DE102007036147B4 (de) Verfahren zum Herstellen eines Halbleiterkörpers mit einer Rekombinationszone
DE102012102341B4 (de) Halbleiterbauelement und Substrat mit chalkogen-dotiertem Gebiet
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102016120771B3 (de) Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält
DE112010005626B4 (de) Halbleitervorrichtung
DE112015000610T5 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102014117538A1 (de) Verfahren zum Herstellen von Halbleitervorrichtungen unter Verwendung von Implantation leichter Ionen und Halbleitervorrichtung
DE102015109961A1 (de) Verfahren zur Behandlung eines Halbleiterwafers
DE102015104723B4 (de) Verfahren zum Herstellen von ersten und zweiten dotierten Gebieten und von Rekombinationsgebieten in einem Halbleiterkörper
DE102015216064A1 (de) Verfahren zur Herstellung eines Siliziumkarbid-Epitaxiesubstrats, Siliziumkarbid-Epitaxiesubstrat und Siliziumkarbid-Halbleitervorrichtung
DE102017131354A1 (de) Ein Halbleiterbauelement mit breitem Bandabstand und ein Verfahren zum Bilden eines Halbleiterbauelements mit breitem Bandabstand
DE102012020785B4 (de) Erhöhung der Dotierungseffizienz bei Protonenbestrahlung
DE112017003667B4 (de) Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
DE102013216195A1 (de) Verfahren zur Nachdotierung einer Halbleiterscheibe
DE102015108929A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Feldstoppzone
DE102013106795B4 (de) Halbleitervorrichtung mit einem Randgebiet und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102017130355A1 (de) Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
DE102016102861B3 (de) Halbleiterbauelemente und Verfahren zum Bilden eines Halbleiterbauelements
DE102016122787B4 (de) Ein Verfahren zum Bilden eines Halbleiterbauelements
DE102019112985A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen
DE112016004981T5 (de) Siliciumcarbid-halbleitervorrichtung
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102005032074B4 (de) Halbleiterbauelement mit Feldstopp
DE102014115072B4 (de) Halbleitervorrichtung und verfahren zur ausbildung einer halbleitervorrichtung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

R016 Response to examination communication