DE102019118803A1 - Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung - Google Patents

Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung Download PDF

Info

Publication number
DE102019118803A1
DE102019118803A1 DE102019118803.2A DE102019118803A DE102019118803A1 DE 102019118803 A1 DE102019118803 A1 DE 102019118803A1 DE 102019118803 A DE102019118803 A DE 102019118803A DE 102019118803 A1 DE102019118803 A1 DE 102019118803A1
Authority
DE
Germany
Prior art keywords
sic
ions
semiconductor
semiconductor body
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102019118803.2A
Other languages
English (en)
Inventor
Hans-Joachim Schulze
Jens Peter Konrath
Andre Rainer Stegner
Helmut Strack
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019118803.2A priority Critical patent/DE102019118803A1/de
Priority to CN202010662122.2A priority patent/CN112216601A/zh
Priority to US16/925,523 priority patent/US11302795B2/en
Priority to JP2020119497A priority patent/JP2021015978A/ja
Publication of DE102019118803A1 publication Critical patent/DE102019118803A1/de
Priority to US17/691,251 priority patent/US12107141B2/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Vorgeschlagen wird ein Verfahren zum Herstellen einer Halbleitervorrichtung. Ein Siliziumcarbid-, SiC-, Halbleiterkörper (102) wird bereitgestellt. Ionen werden durch eine erste Oberfläche (108) des SiC-Halbleiterkörpers (102) mittels zumindest eines Ionenimplantationsprozesses in den SiC-Halbleiterkörper (102) eingebracht. Danach wird auf der ersten Oberfläche (108) des SiC-Halbleiterkörpers (102) eine SiC-Vorrichtungsschicht (110) ausgebildet. Elemente einer Halbleitervorrichtung werden in oder über der SiC-Vorrichtungsschicht (110) ausgebildet.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Offenbarung bezieht sich auf Verfahren zum Herstellen einer Halbleitervorrichtung, insbesondere auf Verfahren zum Herstellen einer Halbleitervorrichtung in einem Siliziumcarbid-Halbleiterkörper.
  • HINTERGRUND
  • Leistungs-Halbleitervorrichtungen werden typischerweise als Schalter und Gleichrichter in elektrischen Schaltungen zum Transformieren elektrischer Energie, zum Beispiel in DC/AC-Wandlern, AC/AC-Wandlern oder AC/DC-Wandlern, und in elektrischen Schaltungen, die schwere induktive Lasten ansteuern, z.B. in Motortreiberschaltungen, verwendet. Die dielektrische Durchbruchfeldstärke von Siliziumcarbid (SiC) ist verglichen mit Silizium hoch. Daher können SiC-Vorrichtungen dünner als äquivalente Siliziumvorrichtungen mit der gleichen nominalen Sperrspannung sein. Auf der anderen Seite tendieren elektrische Parameter von Siliziumcarbid-Vorrichtungen dazu, sich mit einer höheren Rate zu verschlechtern, als es für äquivalente Siliziumvorrichtungen typischerweise der Fall ist.
  • Es besteht ein Bedarf an einer Verbesserung einer Langzeitstabilität von Parametern von Siliziumcarbid-Vorrichtungen.
  • ZUSAMMENFASSUNG
  • Ein Beispiel der vorliegenden Offenbarung bezieht sich auf ein Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bereitstellen eines Siliziumcarbid-, SiC-, Halbleiterkörpers. Ferner umfasst das Verfahren ein Einbringen von Ionen in den SiC-Halbleiterkörper durch eine erste Oberfläche des SiC-Halbleiterkörpers mittels zumindest eines Ionenimplantationsprozesses. Danach beinhaltet das Verfahren ferner ein Ausbilden einer SiC-Vorrichtungsschicht auf der ersten Oberfläche des SiC-Halbleiterkörpers und ein Ausbilden von Elementen einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht.
  • Ein weiteres Beispiel der vorliegenden Offenbarung bezieht sich auf ein anderes Verfahren zum Herstellen einer Halbleitervorrichtung. Das Verfahren umfasst ein Bereitstellen eines Siliziumcarbid-, SiC-, Halbleiterkörpers. Ferner umfasst das Verfahren ein Ausbilden einer SiC-Vorrichtungsschicht über dem SiC-Halbleiterkörper. Weiter umfasst das Verfahren ein Einbringen von Ionen in die SiC-Vorrichtungsschicht durch eine erste Oberfläche der SiC-Vorrichtungsschicht mittels zumindest eines Ionenimplantationsprozesses. Ein überwiegender Teil einer vertikalen Erstreckung einer Driftzone in der SiC-Vorrichtungsschicht ist zwischen einer Spitze am Ende einer Reichweite der Ionen und der ersten Oberfläche der SiC-Vorrichtungsschicht angeordnet. Weiter umfasst das Verfahren danach ein Ausbilden von Elementen einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht.
  • Ein weiteres Beispiel der vorliegenden Offenbarung bezieht sich auf eine Halbleitervorrichtung. Die Halbleitervorrichtung enthält eine SiC-Driftzone über einer SiC-Feldstoppzone und/oder einem SiC-Halbleitersubstrat. Eine Konzentration von Z1/2-Defekten in der SiC-Driftzone ist um zumindest einen Faktor 3 oder zumindest eine Größenordnung oder zumindest zwei Größenordnungen oder gar zumindest drei Größenordnungen kleiner als in der SiC-Feldstoppzone und/oder dem SiC-Halbleitersubstrat.
  • Der Fachmann wird zusätzliche Merkmale und Vorteile beim Lesen der folgenden detaillierten Beschreibung und Betrachten der beiliegenden Zeichnungen erkennen.
  • Figurenliste
  • Die begleitenden Zeichnungen sind beigeschlossen, um ein weiteres Verständnis der Ausführungsformen zu liefern, und sie sind in diese Patentbeschreibung einbezogen und bilden einen Teil von ihr. Die Zeichnungen veranschaulichen Beispiele eines Verfahrens zum Herstellen einer Siliziumcarbid-Vorrichtung und dienen zusammen mit der Beschreibung zum Erläutern von Prinzipien der Beispiele. Weitere Ausführungsformen werden in der folgenden detaillierten Beschreibung und den Ansprüchen beschrieben.
    • 1A bis 1E zeigen schematische Querschnittsansichten, um ein Verfahren zum Herstellen einer SiC-Halbleitervorrichtung zu veranschaulichen, das ein Einbringen von Ionen in einen SiC-Halbleiterkörper vor Ausbilden einer SiC-Vorrichtungsschicht auf dem SiC-Halbleiterkörper umfasst.
    • 2A bis 2C veranschaulichen beispielhafte Prozessmerkmale, die in dem in 1A bis 1E veranschaulichten Verfahren integriert werden können.
    • 3A bis 3B zeigen schematische Querschnittsansichten, um ein anderes Verfahren zum Herstellen einer SiC-Halbleitervorrichtung zu veranschaulichen.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird Bezug genommen auf die begleitenden Zeichnungen, die einen Teil hiervon bilden und in denen für Veranschaulichungszwecke spezifische Beispiele gezeigt sind, in denen ein Verfahren zum Herstellen einer Siliziumcarbid-Vorrichtung ausgestaltet werden kann. Es ist zu verstehen, dass andere Beispiele verwendet und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Umfang der vorliegenden Offenbarung abzuweichen. Beispielsweise können Merkmale, die für ein Beispiel veranschaulicht oder beschrieben sind, bei oder im Zusammenhang mit anderen Beispielen verwendet werden, um zu noch einem weiteren Beispiel zu gelangen. Es ist beabsichtigt, dass die vorliegende Offenbarung derartige Modifikationen und Veränderungen umfasst. Die Beispiele sind mittels einer spezifischen Sprache beschrieben, die nicht als den Umfang der beigefügten Patentansprüche begrenzend aufgefasst werden sollte. Die Zeichnungen sind nicht maßstabsgetreu und dienen lediglich für Veranschaulichungszwecke. Entsprechende Elemente sind mit den gleichen Bezugszeichen in den verschiedenen Zeichnungen bezeichnet, falls nicht etwas anderes festgestellt wird.
  • Wie hierin verwendet, sind die Begriffe „haben“, „enthalten“, „umfassen“, „aufweisen“ und dergleichen offene Begriffe, und die Begriffe geben das Vorhandensein der festgestellten Strukturen, Elemente oder Merkmale an, schließen jedoch das Vorhandensein von zusätzlichen Elementen oder Merkmalen nicht aus. Die unbestimmten Artikel und die bestimmten Artikel sollen sowohl den Plural als auch den Singular umfassen, falls sich aus dem Zusammenhang nicht klar etwas anderes ergibt.
  • Für physikalische Abmessungen angegebene Bereiche schließen die Randwerte ein. Beispielsweise liest sich ein Bereich für einen Parameter y von a bis b als a ≤ y ≤ b. Das Gleiche gilt für Bereiche mit einem Randwert wie „höchstens“ und „zumindest“.
  • Hauptbestandteile einer Schicht oder einer Struktur aus einer chemischen Verbindung oder Legierung sind solche Elemente, deren Atome die chemische Verbindung oder Legierung bilden. Beispielsweise sind Silizium (Si) und Kohlenstoff (C) die Hauptbestandteile einer Siliziumcarbid- (SiC-)Schicht.
  • Der Begriff „auf“ ist nicht dahingehend aufzufassen, dass er nur „direkt auf“ bedeutet. Vielmehr kann, falls ein Element „auf“ einem anderen Element positioniert ist (z.B. ein Element „auf“ einer anderen Schicht oder „auf“ einem Substrat ist), eine weitere Komponente (z.B. eine weitere Schicht) zwischen den zwei Elementen positioniert sein (z.B. kann eine weitere Schicht zwischen einer Schicht und einem Substrat, falls die Schicht „auf“ dem Substrat ist, positioniert sein).
  • Ein Beispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung kann ein Bereitstellen eines Siliziumcarbid-, SiC-Halbleiterkörpers umfassen. Weiter kann das Verfahren ein Einbringen von Ionen in den SiC-Halbleiterkörper durch eine erste Oberfläche des SiC-Halbleiterkörpers mittels zumindest eines Ionenimplantationsprozesses einschließen. Danach kann überdies das Verfahren ein Ausbilden einer SiC-Vorrichtungsschicht auf der ersten Oberfläche des SiC-Halbleiterkörpers und ein Ausbilden von Elementen einer Halbleitervorrichtung in oder auf der SiC-Vorrichtungsschicht umfassen.
  • Der Siliziumcarbid-Halbleiterkörper kann ein kristallines Halbleitersubstrat sein. Beispielsweise kann der Siliziumcarbid-Kristall einen hexagonalen Polytyp, z.B. 4H oder 6H, aufweisen. Der Siliziumcarbid-Halbleiterkörper kann homogen dotiert sein oder kann verschieden dotierte SiC-Schichtbereiche enthalten. Der Siliziumcarbid-Halbleiterkörper kann eine oder mehr Schichten aus einem anderen Material mit einem Schmelzpunkt nahe kristallinem Siliziumcarbid oder höher enthalten. Beispielsweise können die Schichten aus einem anderen Material im kristallinen Siliziumcarbid-Substrat eingebettet sein.
  • Der Siliziumcarbid-Halbleiterkörper kann zwei im Wesentlichen parallele Hauptoberflächen der gleichen Form und Größe und eine laterale Oberfläche aufweisen, die die Ränder der zwei Hauptoberflächen verbindet. Beispielsweise kann der Siliziumcarbid-Halbleiterkörper ein rechtwinkliges Prisma mit abgerundeten Rändern oder ohne diese oder ein richtiger Zylinder oder ein leicht schräger Zylinder (z.B. wo sich die Seiten mit einem Winkel von höchstens 8° oder höchstens 5° oder höchstens 3° neigen) mit einem oder mehr Flats oder Kerben entlang dem äußeren Umfang oder ohne diese sein.
  • Der Siliziumcarbid-Halbleiterkörper kann sich lateral in einer Ebene erstrecken, die von lateralen Richtungen (auch sogenannten „horizontalen Richtungen“) aufgespannt wird.
  • Senkrecht zu den lateralen Richtungen kann in einer vertikalen Richtung der Siliziumcarbid-Halbleiterkörper eine Dicke aufweisen, die verglichen mit der jeweiligen Ausdehnung des Siliziumcarbid-Halbleiterkörpers in den lateralen Richtungen klein ist. Die lateralen Richtungen können parallel zu den Hauptoberflächen verlaufen oder können mit zumindest einer der Hauptoberflächen einen Winkel von höchstens 10° oder höchstens 8° oder höchstens 5° einschließen.
  • Nach Einbringen der Ionen in den SiC-Halbleiterkörper kann die SiC-Vorrichtungsschicht mittels zumindest eines Schichtabscheidungsprozesses, z.B. epitaktischen Schichtabscheidungsprozesses, auf der ersten Oberfläche des SiC-Halbleiterkörpers gebildet werden. Beispielsweise können zum Ausbilden der SiC-Vorrichtungsschicht Techniken einer chemischen Gasphasenabscheidung (CVD) genutzt werden. Ein Dotierungskonzentrationsprofil und/oder eine Dicke der SiC-Vorrichtungsschicht können unter Berücksichtigung von Ziel-Vorrichtungsparametern, z.B. einem Spannungssperrvermögen und/oder einem flächenspezifischen Einschalt- bzw. Durchgangswiderstand, gewählt werden. Zum Beispiel kann ein erster Teil der SiC-Vorrichtungsschicht eine Driftzone sein. Ein zweiter Teil der SiC-Vorrichtungsschicht kann beispielsweise eine Feldstoppzone sein. Die Feldstoppzone kann zwischen der Driftzone und einem rückseitigen Kontakt angeordnet sein. Eine Dotierungskonzentration in der Driftzone kann beispielsweise größer, z.B. eine oder zwei Größenordnungen größer, als eine Dotierungskonzentration in der Driftzone sein.
  • Ein Ausbilden der Elemente einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht kann ein oder mehr Merkmale zum Ausbilden von halbleitenden Gebieten, z.B. p- und/oder n-dotierten Gebieten, Isolierschichten, z.B. einem Gate- und/oder Felddielektrikum (-dielektrika) und/oder einem Zwischenschicht-Dielektrikum (-Dielektrika), leitenden Schichten, z.B. Metallschicht(en) für elektrische Kontakte und/oder Verdrahtungen, einer Schutz- und/oder Passivierungsschicht(en), z.B. Imid, umfassen. Die Halbleitergebiete, z.B. ein Draingebiet, ein Sourcegebiet, ein Bodygebiet, ein Body-Kontaktgebiet, ein Stromspreizungsgebiet, ein Abschirmgebiet, ein Anodengebiet, ein Kathodengebiet, können beispielsweise mittels Ionenimplantation und/oder Diffusion von einer Diffusionsquelle gebildet werden. Eine planare Gatestruktur, die ein Gatedielektrikum und eine Gateelektrode umfasst, oder eine Graben-Gatestruktur, die ein Gatedielektrikum und eine Gateelektrode in einem Graben umfasst, können mittels thermischer Oxidation und/oder Schichtabscheidung des Gatedielektrikums und Schichtabscheidung eines hochdotierten Halbleiters, zum Beispiel einer polykristallinen Silizium- und/oder Metallschicht(en), gebildet werden. Folglich können die Elemente einer Halbleitervorrichtung in der SiC-Vorrichtungsschicht nach Einbringen der Ionen in den SiC-Halbleiterkörper gebildet werden.
  • In zumindest einem Betriebsmodus der Halbleitervorrichtung, z.B. einem rückwärts leitenden Modus, fließt ein aus Löchern und Elektronen bestehender bipolarer Strom durch den Siliziumcarbid-Halbleiterkörper. Der bipolare Strom passiert zumindest einen pn-Übergang der Halbleitervorrichtung. Insbesondere in der Nähe der pn-Übergänge und ferner, gegebenenfalls, in der Nähe unipolarer Übergänge können Löcher und Elektronen mit einer mehr als insignifikanten Rate kombinieren. Die Rekombination kann Energie (z.B. thermische Energie) und/oder einen Impuls freisetzen, die eine bipolare Verschlechterung fördern können. Eine bipolare Verschlechterung bezeichnet das Wachstum vorher bestehender kristallografischer Defekte. Beispielsweise können sich BPD (Basal Plane Dislocations) zwischen benachbarten Gitterebenen in SSFs (Shockley stalking faults bzw. Shockley-Stapelfehler) transformieren, welche entlang den Gitterebenen in einer Richtung wachsen, die überwiegend transversal zu einem vertikalen Laststromfluss durch den Siliziumcarbid-Körper ist. Die Gitterdefekte können den vertikalen Laststromfluss durch den Siliziumcarbid-Körper mehr und mehr behindern, z.B. eine Zuverlässigkeit der Vorrichtung verschlechtern. Der zumindest eine Ionenimplantationsprozess kann zum Erzeugen von Rekombinationsstellen, z.B. Defekten, die mittels des zumindest einen Ionenimplantationsprozesses eingebracht werden, an einer Position in der Halbleitervorrichtung angepasst werden, wo eine Elektron- und Lochrekombination für die Zuverlässigkeit der Vorrichtung weniger nachteilig als andere Positionen ist. Beispielsweise können die Rekombinationsstellen zwischen einem rückseitigen Kontakt, z.B. einem Kathodenkontakt einer Leistungs-Halbleiterdiode oder einem Drainkontakt eines Leistungs-FET oder einem Kollektorkontakt eines IGBT, angeordnet sein. Die Tiefen am Ende einer Reichweite der in den SiC-Halbleiterkörper implantierten Ionen kann beispielsweise von 200 nm bis 10 µm oder zum Beispiel von 300 nm bis 60 µm reichen. Im Hinblick auf die Temperaturstabilität der Rekombinationsstellen in SiC, z.B. Defekte, die mittels des zumindest einen Ionenimplantationsprozesses eingebracht wurden, können die Rekombinationsstellen hohen Temperaturen standhalten, die auftreten können, wenn z.B. die Elemente einer Halbleitervorrichtung in oder über dem SiC-Halbleiterkörper gebildet werden. Da eine Erzeugung von Rekombinationsstellen der Ausbildung von Elementen einer Halbleitervorrichtung in oder über dem SiC-Halbleiterkörper, z.B. einer Ausbildung eines Gatedielektrikums, vorausgeht, kann eine Zuverlässigkeit der Elemente einer Halbleitervorrichtung in oder über dem SiC-Halbleiterkörper verbessert werden, da beispielsweise der mit den Rekombinationsstellen verbundene Ionenimplantationsprozess eine Zuverlässigkeit der Elemente einer Halbleitervorrichtung nicht verschlechtern kann.
  • Eine Bereitstellung des SiC-Halbleiterkörpers kann beispielsweise eine Bereitstellung eines SiC-Halbleitersubstrats einschließen. Das SiC-Halbleitersubstrat kann ein 4H-SiC-Halbleitersubstrat sein. Das SiC-Halbleitersubstrat oder ein überwiegender Teil davon kann nach Ausbilden der SiC-Vorrichtungsschicht über dem SiC-Halbleitersubstrat beispielsweise mittels eines Spaltprozesses wiederverwendet werden.
  • Eine Bereitstellung des SiC-Halbleiterkörpers kann beispielsweise ein Ausbilden einer SiC-Pufferschicht auf dem SiC-Halbleitersubstrat einschließen. Die Pufferschicht kann genutzt werden, um darin Rekombinationsstellen, z.B. Defekte, die durch Einbringen der Ionen in die Pufferschicht des Halbleiterkörpers erzeugt werden, zu erzeugen. Nach Erzeugung der Rekombinationsstellen in der Pufferschicht kann die SiC-Vorrichtungsschicht gebildet werden. Beispielsweise kann ein Schichtabscheidungsprozess unterbrochen werden, um die Ionen in der Pufferschicht einzubringen. Ein erster Teil des Schichtabscheidungsprozesses, z.B. vor Einbringen der Ionen in den Halbleiterkörper, kann zum Ausbilden der Pufferschicht genutzt werden. Die Pufferschicht kann als Feldstoppzone genutzt werden, indem darin beispielsweise Dotierstoffe eingebracht werden. Ein zweiter Teil des Schichtabscheidungsprozesses, z.B. nach Einbringen der Ionen in den Halbleiterkörper, kann zum Beispiel zum Ausbilden einer Driftzone genutzt werden.
  • Eine Dicke der SiC-Pufferschicht kann beispielsweise von 0,5 µm bis 30 µm oder von 1 bis 10 µm reichen. Wenn die eigentliche Dicke der SiC-Pufferschicht festgelegt wird, können zum Beispiel ein Reinigungsprozess, z.B. ein Wasserstoff-Ätzprozess, vor einer Schichtabscheidung der SiC-Schicht und eine Anzahl von Defekten, die pro implantiertem Ion erzeugt und im Tiefenbereich bestrahlt wurden, in Betracht gezogen werden. Dies kann zum Beispiel ermöglichen, dass eine Reduzierung einer Dicke der Pufferschicht durch den Reinigungsprozess berücksichtigt wird.
  • Eine entlang einer vertikalen Erstreckung der SiC-Vorrichtungsschicht gemittelte Dotierungskonzentration kann beispielsweise kleiner als eine entlang einer vertikalen Erstreckung der SiC-Pufferschicht gemittelte Dotierungskonzentration sein. Die SiC-Pufferschicht kann beispielsweise eine Feldstoppzone mit einer größeren Dotierungskonzentration als eine in der SiC-Vorrichtungsschicht ausgebildete Driftzone enthalten oder ihr entsprechen. Die entlang einer vertikalen Erstreckung der SiC-Pufferschicht gemittelte Dotierungskonzentration kann zum Beispiel von 5×1016 cm-3 bis 1×1019 cm-3 oder zum Beispiel von 1017 cm-3 bis 5×1018 cm-3 reichen.
  • Eine Dotierungskonzentration entlang einem überwiegenden Teil einer vertikalen Erstreckung der SiC-Pufferschicht kann beispielsweise entlang einer Richtung vom Halbleitersubstrat zur SiC-Vorrichtungsschicht stufenweise und/oder kontinuierlich abnehmen. Der überwiegende Teil kann ein Teil der vertikalen Erstreckung der SiC-Vorrichtungsschicht sein, die größer als 50 %, z.B. die Hälfte, der vertikalen Erstreckung der SiC-Pufferschicht ist. Eine stufenweise und/oder kontinuierliche Abnahme kann erreicht werden, indem beispielsweise eine insitu-Dotierung während einer Schichtabscheidung der SiC-Pufferschicht und/oder ein oder eine Vielzahl überlappender Ionenimplantationsprofile von Dotierstoffen variiert werden. In einigen anderen Ausführungsformen kann eine Dotierungskonzentration entlang einem überwiegenden Teil einer vertikalen Erstreckung der SiC-Pufferschicht entlang einer Richtung vom Halbleitersubstrat zur SiC-Vorrichtungsschicht konstant sein.
  • Das Verfahren kann ferner beispielsweise ein Ausbilden einer Implantationsmaske über der ersten Oberfläche des SiC-Halbleiterkörpers einschließen, wobei die Ionen zum Erzeugen der Rekombinationsstellen durch Öffnungen in der Implantationsmaske eingebracht werden. Dies kann ein Wachstum einer epitaktischen Schicht der SiC-Vorrichtungsschicht im Fall hoher Ionenimplantationsdosen, die in den SiC-Halbleiterkörper vorher eingebracht werden, ermöglichen. Eine gewünschte Kristallqualität der SiC-Vorrichtungsschicht kann durch einen lateralen epitaktischen Überwachsungsprozess sichergestellt werden, der an Oberflächenbereichen des Halbleiterkörpers eingeleitet wird, wobei beispielsweise die Implantationsmaske die Ionen daran hinderte, in das Gitter des SiC-Halbleiterkörpers einzudringen und es zu schädigen.
  • Beispielsweise kann eine minimale laterale Erstreckung von zumindest einigen der Öffnungen von 0,5 µm bis 50 µm oder von 2 µm bis 30 µm reichen, und ein lateraler Abstand zwischen benachbarten zwei der Öffnungen kann von 2 µm bis 20 µm reichen. Dies kann ermöglichen, eine gewünschte Kristallqualität der SiC-Vorrichtungsschicht mittels eines lateralen epitaktischen Überwachsungsprozesses zu erreichen, der an Oberflächenbereichen des Halbleiterkörpers eingeleitet wird, wo die Implantationsmaske die Ionen daran hinderte, in das Gitter des SiC-Halbleiterkörpers einzudringen und es zu schädigen.
  • Die Ionen umfassen beispielsweise Protonen, He-Ionen, Ar-Ionen, Si-Ionen/oder C-Ionen.
  • Ein Ausbilden der Elemente einer Halbleitervorrichtung beinhaltet beispielsweise ein Ausbilden von Vorrichtungselementen einer pn- oder pin-Diode, eines bipolaren Übergangstransistors, eines Feldeffekttransistors, eines Bipolartransistors mit isoliertem Gate und/oder eines Thyristors.
  • Beispielhafte, unter Bezugnahme auf das obige Verfahren beschriebene Details, z.B. Details über Materialien, Funktionen, Prozesse, Anordnungen oder Abmessungen struktureller Elemente wie etwa Halbleitergebiete, gelten entsprechend für das im Folgenden weiter beschriebene Verfahren und umgekehrt.
  • Ein anderes Beispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung kann ein Bereitstellen eines Siliziumcarbid-, SiC-, Halbleiterkörpers einschließen. Ferner kann das Verfahren ein Ausbilden einer SiC-Vorrichtungsschicht über dem SiC-Halbleiterkörper beinhalten. Das Verfahren kann weiter ein Einbringen von Ionen in die SiC-Vorrichtungsschicht durch eine erste Oberfläche der SiC-Vorrichtungsschicht mittels zumindest eines Ionenimplantationsprozesses einschließen. Ein überwiegender Teil einer vertikalen Erstreckung einer Driftzone in der SiC-Vorrichtungsschicht kann zwischen einer Spitze am Ende einer Reichweite der Ionen und der ersten Oberfläche der SiC-Vorrichtungsschicht angeordnet sein. Danach kann das Verfahren ferner ein Ausbilden von Elementen einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht einschließen. Der überwiegende Teil kann ein Teil der vertikalen Erstreckung der Driftzone sein, der größer als 50 % der vertikalen Erstreckung der Driftzone ist. Beispielsweise kann die vertikale Erstreckung der Driftzone von i) einem pn-Übergang zwischen der Driftzone und einem Bodygebiet eines FET oder IGBT oder zwischen der Driftzone und einem Anodengebiet einer Diode bis zu ii) einem hochdotierten Kontakt- oder Draingebiet (oder Emittergebiet) an einer Rückseite eines FET (oder IGBT) oder bis zu einem Kathodenkontakt an einer Rückseite einer Diode reichen. Die Driftzone kann eine Pufferschicht oder Feldstoppzone enthalten, wo zumindest ein Teil oder sogar ein Großteil des Gebiets am Ende einer Reichweite der Implantation implementiert werden kann.
  • Ein vertikaler Abstand zwischen der Spitze am Ende einer Reichweite und der ersten Oberfläche kann je nach der Ziel-Durchbruchspannung der SiC-Vorrichtung beispielsweise von 5 µm bis 100 µm oder von 6 µm bis 60 µm oder von 8 µm bis 20 µm reichen.
  • Ein Gatedielektrikum und eine Gateelektrode können beispielsweise nach Einbringen der Ionen gebildet werden. Folglich kann beispielsweise ein negativer Einfluss des Prozesses einer Einbringung der Ionen zum Erzeugen von Rekombinationsstellen, z.B. Defekten, auf die Vorrichtungszuverlässigkeit eines Gatedielektrikums vermieden oder reduziert werden. Dies gilt, da der Ausbildung von für die Zuverlässigkeit empfindlichen strukturellen Vorrichtungselementen, z.B. einer Ausbildung eines Gatedielektrikums, eine Erzeugung von Rekombinationsstellen vorausgeht.
  • Der zumindest eine Ionenimplantationsprozess kann beispielsweise eine Protonenimplantation mit einer Ionenimplantationsdosis einschließen, die von 5×1010 cm-2 bis 5×1013 cm-2 oder von 1011 cm-2 bis 5×1012 cm-2 reicht. Der zumindest eine Ionenimplantationsprozess kann auch eine Implantation von Heliumatomen mit einer Ionenimplantationsdosis einschließen, die von 1×1010 cm-2 bis 1×1013 cm-2 oder von 2×1010 cm-2 bis 1×1012 cm-2 reicht. Der zumindest eine Ionenimplantationsprozess kann auch eine Implantation von Argonionen mit einer Implantationsdosis einschließen, die von 1×109 cm-2 bis 1×1012 cm-2 oder von 2×109 cm-2 bis 1×1011 cm-2 reicht.
  • Ein Beispiel einer Halbleitervorrichtung kann eine SiC-Driftzone über einer SiC-Feldstoppzone und/oder einem SiC-Halbleitersubstrat enthalten. Die Halbleitervorrichtung kann ferner eine Konzentration von Z1/2-Defekten in der SiC-Driftzone enthalten, die zumindest eine Größenordnung kleiner als in der SiC-Feldstoppzone und/oder dem SiC-Halbleitersubstrat ist. Z1/2-Defekte können beispielsweise in Spektren einer Transienten-Spektroskopie im Tiefenbereich (DLTS) beobachtet werden. Die Z1/2-Defekte sind basierend auf einer Unterstützung durch Experimente und theoretische Berechnungen, die in der Literatur berichtet wurden, am wahrscheinlichsten der negative U-Akzeptor-Zustand (engl.: negative-U acceptor state) und ein Doppel-Akzeptor-Zustand (engl.: double-acceptor state) der Kohlenstoff-Leerstelle. Die Konzentration von Z1/2-Defekten in der SiC-Feldstoppzone und/oder dem SiC-Halbleitersubstrat ist größer als in der SiC-Driftzone aufgrund von Defekten, die durch den zumindest einen Ionenimplantationsprozess zur Erzeugung von Rekombinationsstellen an einer Position in der Halbleitervorrichtung erzeugt werden, wo eine Elektron- und Lochrekombination für eine Zuverlässigkeit der Vorrichtung weniger nachteilig als an anderen Positionen ist.
  • Die SiC-Driftzone kann zum Beispiel von einem 4H-SiC gebildet werden.
  • Die oben beschriebenen Beispiele können Beispiele einer Leistungs-Halbleitervorrichtung oder Beispiele zum Herstellen einer Leistungs-Halbleitervorrichtung, z.B. einer Leistungs-Halbleitervorrichtung aus Siliziumcarbid, sein. Die Leistungs-Halbleitervorrichtung oder eine elektrische Struktur (z.B. ein Transistor der Siliziumcarbid-Vorrichtung) der Leistungs-Halbleitervorrichtung kann beispielsweise eine Durchbruchspannung oder Sperrspannung von mehr als 100 V (z.B. eine Durchbruchspannung von 200 V, 300 V, 400 V oder 500 V) oder mehr als 500 V (z.B. eine Durchbruchspannung von 600 V, 700 V, 800 V oder 1000 V) oder mehr als 1000 V (z.B. eine Durchbruchspannung von 1200 V, 1500 V, 1700 V, 2000 V, 3300 V oder 6500 V) aufweisen.
  • Die oben und im Folgenden beschriebenen Beispiele und Merkmale können kombiniert werden.
  • Einige der obigen und folgenden Beispiele werden in Verbindung mit einem Siliziumcarbid-Substrat beschrieben. Alternativ dazu kann ein Substrat aus einem Halbleiter mit breiter Bandlücke, z.B. ein Wafer mit breiter Bandlücke, bearbeitet werden, das z.B. ein von Siliziumcarbid verschiedenes Halbleitermaterial mit breiter Bandlücke aufweist. Der Wafer aus einem Halbleiter mit breiter Bandlücke kann eine größere Bandlücke als die Bandlücke von Silizium (1,1 eV) aufweisen. Der Wafer aus einem Halbleiter mit breiter Bandlücke kann zum Beispiel ein Siliziumcarbid-(SiC-)Wafer oder ein Galliumarsenid-(GaAs-)Wafer oder ein Galliumnitrid-(GaN-)Wafer sein.
  • Mehr Details und Aspekte werden in Verbindung mit den oben oder im Folgenden beschriebenen Beispielen erwähnt. Eine Bearbeitung des Wafers aus einem Halbleiter mit breiter Bandlücke kann ein oder mehr optionale zusätzliche Merkmale aufweisen, die einem oder mehreren, in Verbindung mit dem vorgeschlagenen Konzept erwähnten Aspekten oder einem oder mehreren, oben oder im Folgenden beschriebenen Beispiele entsprechen.
  • Die Aspekte und Merkmale, die zusammen mit einem oder mehreren der vorher beschriebenen Beispiele und Figuren erwähnt und beschrieben wurden, können auch mit einem oder mehreren der anderen Beispiele kombiniert werden, um ein gleiches Merkmal des anderen Beispiels zu ersetzen oder um das Merkmal in dem anderen Beispiel zusätzlich einzuführen.
  • Die Beschreibung und Zeichnungen veranschaulichen nur die Prinzipien der Offenbarung. Darüber hinaus sollen alle, hierin vorgetragenen Beispiele prinzipiell ausdrücklich nur für Veranschaulichungszwecke dienen, um den Leser beim Verstehen der Prinzipien der Offenbarung und der Konzepte zu unterstützen, die durch den (die) Erfinder beigetragen wurden, um die Technik voranzubringen. Alle Aussagen, die hierin Prinzipien, Aspekte und Beispiele der Offenbarung sowie deren spezifische Beispiele anführen, sollen deren Äquivalente einschließen.
  • Es versteht sich, dass die Offenbarung mehrerer Handlungen, Prozesse, Operationen, Schritte oder Funktionen, die in der Patentbeschreibung oder den Ansprüchen offenbart werden, nicht als innerhalb der spezifischen Reihenfolge vorliegend aufgefasst werden sollen, sofern nicht etwas anderes, z.B. durch Ausdrücke wie „danach“, zum Beispiel aus technischen Gründen explizit oder implizit angegeben ist. Daher wird die Offenbarung mehrerer Handlungen oder Funktionen diese nicht auf eine bestimmte Reihenfolge beschränken, es sei denn, solche Handlungen oder Funktionen sind aus technischen Gründen nicht austauschbar. Überdies kann in einigen Beispielen eine einzelne Handlung, Funktion, Prozess, Operation oder Schritt jeweils mehrere Teilhandlungen, -funktionen, -prozesse, -operationen oder -schritte einschließen oder in solche unterteilt werden. Derartige Teilhandlungen können einbezogen sein und Teil der Offenbarung dieser einzelnen Handlung sein, sofern dies nicht explizit ausgeschlossen ist.
  • 1A bis 1E veranschaulichen ein Verfahren zum Herstellen einer Halbleitervorrichtung.
  • Bezug nehmend auf 1A wird ein SiC-Substrat-, SiC-, Halbleiterkörper 102 bereitgestellt. Der SiC-Halbleiterkörper 102 enthält ein SiC-Halbleitersubstrat 104, z.B. ein 4H-SiC-Halbleitersubstrat. Optional kann auf dem SiC-Halbleitersubstrat 104 eine Pufferschicht 106 ausgebildet sein. Ferner umfasst das Verfahren ein Einbringen von Ionen in den SiC-Halbleiterkörper durch eine erste Oberfläche 108 des SiC-Halbleiterkörpers 102 mittels zumindest eines Ionenimplantationsprozesses. Das Ende einer Reichweite der Defekte erzeugenden Ionen kann in der Pufferschicht oder in dem SiC-Substrat liegen. Die Implantation in das Substrat kann beispielsweise vor oder nach der Pufferimplementierung durchgeführt werden.
  • In den obigen Beispielen beschriebene Details, z.B. bezüglich des SiC-Halbleiterkörpers oder des SiC-Halbleitersubstrats oder der optionalen Pufferschicht oder der in den SiC-Halbleiterkörper eingebrachten Ionen, gelten gleichermaßen für die veranschaulichten Beispiele. Der zumindest eine Ionenimplantationsprozess ist in 1A durch Pfeile schematisch veranschaulicht, die eine beispielhafte Richtung, z.B. eine nicht geneigte Ionenimplantation, von Ionen angeben, die auf die erste Oberfläche 108 auftreffen. Andere Implantationsrichtungen, z.B. geneigte Implantationsrichtungen, können ebenfalls genutzt werden.
  • Bezug nehmend auf 1B wird auf der ersten Oberfläche des SiC-Halbleiterkörpers 102 eine SiC-Vorrichtungsschicht 110 ausgebildet. Details, die im Beispiel oben beschrieben wurden, z.B. in Bezug auf die SiC-Vorrichtungsschicht, gelten gleichermaßen für die veranschaulichten Beispiele.
  • Bezug nehmend auf 1C werden Elemente einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht 110 ausgebildet. Details, die in den obigen Beispielen beschrieben wurden, z.B. bezüglich der Elemente einer Halbleitervorrichtung, gelten gleichermaßen für die veranschaulichten Beispiele. Im Hinblick auf die verschiedenen Möglichkeiten von in oder über der SiC-Vorrichtungsschicht 110 ausgebildeten Elementen einer Halbleitervorrichtung sind die in der SiC-Vorrichtungsschicht 110 ausgebildeten Elemente einer Halbleitervorrichtung in vereinfachter Art und Weise durch einen gestrichelten Kasten 112 veranschaulicht, der einen Teil der SiC-Vorrichtungsschicht 110 angibt, der darin zum Beispiel Elemente einer SiC-Halbleitervorrichtung enthält. Als ein Beispiel für über der SiC-Vorrichtungsschicht 110 ausgebildete Elemente einer Halbleitervorrichtung sind in 1D eine erste Lastelektrode L1 und eine optionale Steuerelektrode C schematisch veranschaulicht. Die erste Lastelektrode L1, z.B. eine Anodenelektrode, einer Diode oder eines Thyristors oder eine Sourceelektrode eines FET oder eines IGBT, kann ein Teil einer Verdrahtungsfläche sein, die über der SiC-Vorrichtungsschicht 110 ausgebildet ist. Die optionale Steuerelektrode C, z.B. eine Gateelektrode eines FET oder eines IGBT, kann ebenfalls Teil einer über der SiC-Vorrichtungsschicht 110 ausgebildeten Verdrahtungsfläche sein. Die Verdrahtungsfläche kann einen, zwei, drei oder noch mehr Verdrahtungsebenen enthalten, die strukturierte Metallschichten und Zwischenschicht-Dielektrika enthalten, die zwischen den strukturierten Metallschichten angeordnet sind. Durchgangslöcher können beispielsweise die verschiedenen Verdrahtungsebenen elektrisch miteinander verbinden.
  • Bezug nehmend auf 1D kann eine zweite Lastelektrode L2, z.B. eine Kathodenelektrode einer Diode oder eines Thyristors oder eine Drainelektrode eines FET oder eine Kollektorelektrode eines IGBT, auf einer zweiten Oberfläche, z.B. an einer Rückseite, des Halbleiterkörpers 102 ausgebildet werden. Wie in der schematischen Ansicht von 1E als eine Alternative zu 1D veranschaulicht ist, kann das gesamte SiC-Halbleitersubstrat 104 oder ein Teil dessen entfernt werden. Beispielsweise kann das gesamte SiC-Halbleitersubstrat 104 oder ein Teil dessen durch mechanisches Schleifen und/oder Ätzen entfernt werden. Das gesamte SiC-Halbleitersubstrat 104 oder ein Teil dessen kann auch mittels eines Waferspaltprozesses entfernt werden. Dies kann beispielsweise eine Wiederverwendung desjenigen Teils des SiC-Halbleitersubstrats 104, z.B. eines Handhabungssubstrats, ermöglichen, der von einem verbleibenden Teil des SiC-Substrats oder von der SiC-Vorrichtungsschicht 110 getrennt wird.
  • Die in 2A bis 2C veranschaulichten Prozessmerkmale können beispielsweise in das unter Bezugnahme auf 1A bis 1E beschriebene Verfahren integriert werden.
  • Bezug nehmend auf 2A wird eine Implantationsmaske 114 über der ersten Oberfläche 108 des SiC-Halbleiterkörpers 102, z.B. einer der Substratoberfläche, der Pufferoberfläche oder der Oberfläche, nach der Driftzonenabscheidung ausgebildet. Die Implantationsmaske 114 enthält Maskenöffnungen 116, wo Ionen in den Halbleiterkörper 102 eindringen können, ohne durch die Maske während einer Ionenimplantation blockiert zu werden. Details, die in dem obigen Beispiel, z.B. in Bezug auf die Implantationsmaske oder die Öffnungen, beschrieben wurden, gelten gleichermaßen für die veranschaulichten Beispiele. Beispielhafte Draufsichten der Implantationsmaske 114 sind in 2B und 2C veranschaulicht. Die Implantationsmaske 114 kann streifenförmig sein, wie in 2B schematisch veranschaulicht ist. Alternativ dazu oder zusätzlich kann die Implantationsmaske 114 eine Vielzahl von Maskenbereichen enthalten, die voneinander lateral beabstandet und in einem regelmäßigen Muster angeordnet sind. Die Maskenbereiche können beispielsweise kreisförmig (mittels einer durchgezogenen Linie beispielhaft dargestellt), elliptisch, polygonal, z.B. quadratisch (mittels einer gestrichelten Linie angegeben), sein. Form und Abmessungen des Maskenmusters können geeignet gewählt werden, um beispielsweise eine gewünschte Kristallqualität zu erzielen, wenn die SiC-Vorrichtungsschicht mittels einer lateralen epitaktischen Überwachsung gebildet wird.
  • Ein anderes Beispiel eines Verfahrens zum Herstellen einer Halbleitervorrichtung ist in 3A bis 3B veranschaulicht.
  • Bezug nehmend auf 3A wird ein Siliziumcarbid-, SiC-, Halbleiterkörper 102 bereitgestellt. Der SiC-Halbleiterkörper 102 umfasst ein SiC-Halbleitersubstrat 104, z.B. ein 4H-SiC-Halbleitersubstrat. Eine SiC-Vorrichtungsschicht 110, welche eine Pufferschicht zwischen der Driftzone und dem SiC-Substrat enthalten kann, ist über dem SiC-Halbleiterkörper 102 ausgebildet. Details, die in den Beispielen oben, z.B. in Bezug auf den SiC-Halbleiterkörper oder das SiC-Halbleitersubstrat oder die SiC-Vorrichtungsschicht, beschrieben sind, gelten gleichermaßen für die veranschaulichten Beispiele.
  • Bezug nehmend auf 3B werden mittels zumindest eines Ionenimplantationsprozesses Ionen durch eine erste Oberfläche 108 der SiC-Vorrichtungsschicht in die SiC-Vorrichtungsschicht 110 eingebracht. Ein überwiegender Teil einer vertikalen Erstreckung einer Driftzone 118 in der SiC-Vorrichtungsschicht 110 ist zwischen einer Spitze P am Ende einer Reichweite der Ionen und der ersten Oberfläche 108 der SiC-Vorrichtungsschicht 110 angeordnet. Details, die im Beispiel oben beschrieben wurden, z.B. in Bezug auf die in die SiC-Vorrichtungsschicht eingebrachten Ionen, gelten gleichermaßen für die veranschaulichten Beispiele.
  • Das Verfahren wird mit einer Ausbildung von Elementen einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht fortgesetzt, wie unter Bezugnahme auf das Beispiel von 1C beschrieben ist. Ähnlich dem in 1D und 1E veranschaulichten Beispiel können beispielsweise eine erste Lastelektrode, eine optionale Steuerelektrode C und eine zweite Lastelektrode L2 ausgebildet werden.
  • Die oben unter Bezugnahme auf die Figuren beschriebenen beispielhaften Verfahren können verwendet werden, um eine Halbleitervorrichtung herzustellen, die eine SiC-Driftzone 118 über einer SiC-Feldstoppzone und/oder einem SiC-Halbleitersubstrat 104 enthält. Eine Konzentration von Z1/2-Defekten in der SiC-Driftzone 118 ist zumindest 1 Größenordnung kleiner als in der SiC-Feldstoppzone und/oder dem SiC-Halbleitersubstrat 104. Die SiC-Feldstoppzone kann zum Beispiel in der in 1A bis 1E veranschaulichten Pufferschicht 106 ausgebildet werden.
  • Obwohl spezifische Ausführungsformen hier veranschaulicht und beschrieben wurden, ist es für den Fachmann selbstverständlich, dass eine Vielzahl von alternativen und/oder äquivalenten Gestaltungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden kann, ohne vom Bereich der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Veränderungen der hierin diskutierten spezifischen Ausführungsformen abdecken. Daher ist beabsichtigt, dass diese Erfindung lediglich durch die Patentansprüche und deren Äquivalente begrenzt ist.

Claims (17)

  1. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Siliziumcarbid-, SiC-, Halbleiterkörpers (102); Einbringen von Ionen in den SiC-Halbleiterkörper (102) durch eine erste Oberfläche (108) des SiC-Halbleiterkörpers (102) mittels zumindest eines Ionenimplantationsprozesses; danach Ausbilden einer SiC-Vorrichtungsschicht (110) auf der ersten Oberfläche (108) des SiC-Halbleiterkörpers (102); und Ausbilden von Elementen einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht (110).
  2. Verfahren nach Anspruch 1, wobei ein Bereitstellen des SiC-Halbleiterkörpers (102) ein Bereitstellen eines SiC-Halbleitersubstrats (104) aufweist.
  3. Verfahren nach Anspruch 2, wobei das SiC-Halbleitersubstrat (104) ein 4H-SiC-Halbleitersubstrat ist.
  4. Verfahren nach Anspruch 2 oder 3, wobei ein Bereitstellen des SiC-Halbleiterkörpers (102) ferner ein Ausbilden einer SiC-Pufferschicht (106) auf dem SiC-Halbleitersubstrat (104) aufweist.
  5. Verfahren nach Anspruch 4, wobei eine Dicke der SiC-Pufferschicht (106) von 0,5 µm bis 30 µm reicht.
  6. Verfahren nach einem der Ansprüche 4 bis 5, wobei eine entlang einer vertikalen Erstreckung der SiC-Vorrichtungsschicht (110) gemittelte Dotierungskonzentration kleiner als eine entlang einer vertikalen Erstreckung der SiC-Pufferschicht (106) gemittelte Dotierungskonzentration ist.
  7. Verfahren nach einem der Ansprüche 4 bis 6, wobei eine Dotierungskonzentration entlang einem überwiegenden Teil einer vertikalen Erstreckung der SiC-Pufferschicht (106) entlang einer Richtung vom Halbleitersubstrat (104) zur SiC-Vorrichtungsschicht (110) stufenweise und/oder kontinuierlich abnimmt.
  8. Verfahren nach einem der vorhergehenden Ansprüche, ferner aufweisend: Ausbilden einer Implantationsmaske (114) über der ersten Oberfläche (108) des SiC-Halbleiterkörpers (102), wobei die Ionen durch Öffnungen (116) in der Implantationsmaske (114) eingebracht werden.
  9. Verfahren nach Anspruch 8, wobei eine minimale laterale Erstreckung von zumindest einigen der Öffnungen (116) von 0,5 µm bis 50 µm reicht und ein lateraler Abstand zwischen benachbarten zwei der Öffnungen (116) von 2 µm bis 20 µm reicht.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Ionen Protonen, He-Ionen, Ar-Ionen, Si-Ionen und/oder C-Ionen umfassen.
  11. Verfahren nach einem der vorhergehenden Ansprüche, wobei ein Ausbilden der Elemente einer Halbleitervorrichtung ein Ausbilden von Vorrichtungselementen einer pn- oder pin-Diode, eines bipolaren Übergangstransistors, eines Feldeffekttransistors, eines Bipolartransistors mit isoliertem Gate und/oder eines Thyristors umfasst.
  12. Verfahren zum Herstellen einer Halbleitervorrichtung, wobei das Verfahren aufweist: Bereitstellen eines Siliziumcarbid-, SiC-, Halbleiterkörpers (102); Ausbilden einer SiC-Vorrichtungsschicht (110) über dem SiC-Halbleiterkörper (102); Einbringen von Ionen in die SiC-Vorrichtungsschicht (110) durch eine erste Oberfläche (108) der SiC-Vorrichtungsschicht (110) mittels zumindest eines Ionenimplantationsprozesses, wobei ein überwiegender Teil einer vertikalen Erstreckung einer Driftzone (118) in der SiC-Vorrichtungsschicht (110) zwischen einer Spitze (P) am Ende einer Reichweite der Ionen und der ersten Oberfläche (108) der SiC-Vorrichtungsschicht (110) angeordnet ist; und danach Ausbilden von Elementen einer Halbleitervorrichtung in oder über der SiC-Vorrichtungsschicht (110).
  13. Verfahren nach Anspruch 12, wobei ein vertikaler Abstand zwischen der Spitze (P) am Ende einer Reichweite und der ersten Oberfläche (108) von 5 µm bis 100 µm reicht.
  14. Verfahren nach Anspruch 13, wobei ein Gatedielektrikum und eine Gateelektrode nach Einbringen der Ionen ausgebildet werden.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zumindest eine Ionenimplantationsprozess eine Protonenimplantation mit einer von 5×1010 cm-2 bis 5×1013 cm-2 reichenden Ionenimplantationsdosis einschließt.
  16. Halbleitervorrichtung, aufweisend: eine SiC-Driftzone (118) über einer SiC-Feldstoppzone und/oder einem SiC-Halbleitersubstrat (104), wobei eine Konzentration von Z1/2-Defekten in der SiC-Driftzone (118) zumindest 1 Größenordnung kleiner als in der SiC-Feldstoppzone und/oder dem SiC-Halbleitersubstrat (114) ist.
  17. Halbleitervorrichtung nach Anspruch 16, wobei die SiC-Driftzone (118) von 4H-SiC gebildet wird.
DE102019118803.2A 2019-07-11 2019-07-11 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung Ceased DE102019118803A1 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102019118803.2A DE102019118803A1 (de) 2019-07-11 2019-07-11 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
CN202010662122.2A CN112216601A (zh) 2019-07-11 2020-07-10 半导体器件的制造方法以及半导体器件
US16/925,523 US11302795B2 (en) 2019-07-11 2020-07-10 Method of manufacturing a semiconductor device and semiconductor device
JP2020119497A JP2021015978A (ja) 2019-07-11 2020-07-10 半導体装置の製造方法及び半導体装置
US17/691,251 US12107141B2 (en) 2019-07-11 2022-03-10 Semiconductor device having a silicon carbide drift zone over a silicon carbide field stop zone

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019118803.2A DE102019118803A1 (de) 2019-07-11 2019-07-11 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE102019118803A1 true DE102019118803A1 (de) 2021-01-14

Family

ID=74059251

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019118803.2A Ceased DE102019118803A1 (de) 2019-07-11 2019-07-11 Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung

Country Status (4)

Country Link
US (2) US11302795B2 (de)
JP (1) JP2021015978A (de)
CN (1) CN112216601A (de)
DE (1) DE102019118803A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230246073A1 (en) * 2022-02-01 2023-08-03 Wolfspeed, Inc. Wide bandgap unipolar/bipolar transistor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150115283A1 (en) * 2012-04-04 2015-04-30 Fairchild Semiconductor Corporation Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
DE102015111213A1 (de) * 2015-07-10 2017-01-12 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
US20180233564A1 (en) * 2017-02-13 2018-08-16 Fuji Electric Co., Ltd. Semiconductor device with lifetime killers and method of manufacturing the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5155536B2 (ja) 2006-07-28 2013-03-06 一般財団法人電力中央研究所 ＳｉＣ結晶の質を向上させる方法およびＳｉＣ半導体素子の製造方法
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP6183080B2 (ja) * 2013-09-09 2017-08-23 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
US10304939B2 (en) * 2013-11-13 2019-05-28 Mitsubishi Electric Corporation SiC semiconductor device having pn junction interface and method for manufacturing the SiC semiconductor device
DE112015001055B4 (de) * 2014-02-28 2020-11-26 Mitsubishi Electric Corporation Halbleitereinheit und Verfahren zur Herstellung einer Halbleitereinheit
JP6271309B2 (ja) * 2014-03-19 2018-01-31 株式会社東芝 半導体基板の製造方法、半導体基板および半導体装置
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
WO2016035531A1 (ja) * 2014-09-04 2016-03-10 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2016174032A (ja) * 2015-03-16 2016-09-29 株式会社東芝 半導体装置及びその製造方法
JP6643382B2 (ja) * 2017-03-20 2020-02-12 インフィニオン テクノロジーズ オーストリア アーゲーＩｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ パワー半導体デバイス
JP6911453B2 (ja) 2017-03-28 2021-07-28 富士電機株式会社 半導体装置およびその製造方法
DE102017127169B4 (de) * 2017-11-17 2022-01-27 Infineon Technologies Ag Verfahren zur herstellung eines halbleiterbauelements
WO2019181852A1 (ja) * 2018-03-19 2019-09-26 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102018133433B4 (de) * 2018-12-21 2023-07-06 Infineon Technologies Ag Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
US12080705B2 (en) * 2019-07-12 2024-09-03 Mitsubishi Electric Corporation IGBT with anti-parallelly connected FWD on a common substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150115283A1 (en) * 2012-04-04 2015-04-30 Fairchild Semiconductor Corporation Sic bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer
DE102015111213A1 (de) * 2015-07-10 2017-01-12 Infineon Technologies Ag Verfahren zum Verringern einer bipolaren Degradation bei einem SiC-Halbleiterbauelement und Halbleiterbauelement
US20180233564A1 (en) * 2017-02-13 2018-08-16 Fuji Electric Co., Ltd. Semiconductor device with lifetime killers and method of manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Sharma, R. K. et al.: The Effect of Light Ion Irradiation on 4H-SiC MPS Power Diode Characteristics: Experiment and Simulation. In: IEEE Trans. Nucl. Sci., Vol. 62, 2015, S. 534 – 541. – ISSN: 1558-1578 *

Also Published As

Publication number Publication date
US20220199800A1 (en) 2022-06-23
US12107141B2 (en) 2024-10-01
CN112216601A (zh) 2021-01-12
US20210013320A1 (en) 2021-01-14
JP2021015978A (ja) 2021-02-12
US11302795B2 (en) 2022-04-12

Similar Documents

Publication Publication Date Title
DE112016001611B4 (de) Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung
DE102015101124B4 (de) Halbleitervorrichtung mit wellenförmigem profil der nettodotierung in einer driftzone und verfahren zu deren herstellung
DE102013107632B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen mittels Ionenimplantation
DE102005052731B4 (de) Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
DE112010005626B4 (de) Halbleitervorrichtung
DE112016003510T5 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
DE102019119020A1 (de) Siliziumcarbid-vorrichtung mit kompensationsschicht und verfahren zur herstellung
DE102018133433B4 (de) Siliziumcarbid-Körper enthaltende Halbleitervorrichtung und Herstellungsverfahren
DE102016112139B3 (de) Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper
DE102018124740A1 (de) Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
DE102019114312A1 (de) Siliziumcarbid-vorrichtung mit kompensationsgebiet und herstellungsverfahren
DE102019119121B3 (de) Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE112018001627B4 (de) Halbleitervorrichtung
DE102015105718A1 (de) Halbleiterdiode
DE102019105812A1 (de) Grabenstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
DE112013000866B4 (de) Siliziumkarbid (SiC)-Halbleitervorrichtungen
DE102019125676B3 (de) Stromspreizgebiet enthaltende halbleitervorrichtung
DE102019118803A1 (de) Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
DE102014116631B4 (de) Junction-feldeffekttransistorzelle mit lateralem kanalbereich
DE102017106202B4 (de) Verfahren zum herstellen einer halbleitervorrichtung, umfassend eine ätzung eines halbleitermaterials
DE102019132158B4 (de) Verfahren zum bearbeiten eines halbleitersubstrats
DE102019106087B3 (de) Halbleitervorrichtung mit einem halbleiterkörper aus siliziumcarbid und verfahren
DE112008002818B9 (de) Elektronisches Bauelement mit einem gesteuerten elektrischen Feld und Verfahren
DE102016112111B4 (de) Superjunction-halbleitervorrichtung
DE102013105057A1 (de) Halbleiterstruktur, halbleiterbauelement mit einer halbleiterstruktur und verfahren zur herstellung einer halbleiterstruktur

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final