JP6183080B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents

炭化珪素半導体装置およびその製造方法 Download PDF

Info

Publication number
JP6183080B2
JP6183080B2 JP2013186186A JP2013186186A JP6183080B2 JP 6183080 B2 JP6183080 B2 JP 6183080B2 JP 2013186186 A JP2013186186 A JP 2013186186A JP 2013186186 A JP2013186186 A JP 2013186186A JP 6183080 B2 JP6183080 B2 JP 6183080B2
Authority
JP
Japan
Prior art keywords
conductivity type
region
semiconductor device
silicon carbide
type region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013186186A
Other languages
English (en)
Other versions
JP2015053427A (ja
Inventor
透 日吉
透 日吉
和田　圭司
圭司 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2013186186A priority Critical patent/JP6183080B2/ja
Priority to US14/917,430 priority patent/US9887263B2/en
Priority to PCT/JP2014/068878 priority patent/WO2015033673A1/ja
Publication of JP2015053427A publication Critical patent/JP2015053427A/ja
Application granted granted Critical
Publication of JP6183080B2 publication Critical patent/JP6183080B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3242—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for the formation of PN junctions without addition of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置およびその製造方法に関するものであり、より特定的には、オン抵抗の増大を抑制することが可能な炭化珪素半導体装置およびその製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料として炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を構成材料とする半導体装置には、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）や、ダイオードなどのバイポーラデバイス（非特許文献１参照）がある。ＭＯＳＦＥＴは、所定の閾値電圧を境としてソース電極とドレイン電極との間における一種類のキャリアの移動を制御するユニポーラデバイスである。
Ｍ．Ｓｋｏｗｒｏｎｓｋｉ ａｎｄ Ｓ．Ｈａ， "Ｄｅｇｒａｄａｔｉｏｎ ｏｆ ｈｅｘａｇｏｎａｌ ｓｉｌｉｃｏｎ−ｃａｒｂｉｄｅ−ｂａｓｅｄ ｂｉｐｏｌａｒ ｄｅｖｉｃｅｓ"， Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ， （米国）, ＡＩＰ Ｐｕｂｌｉｓｈｉｎｇ ＬＬＣ， ２００６年１月１３日， Ｖｏｌ．９９，０１１１０１（１〜２４） Ｋａｔｓｕｎｏｒｉ Ｄａｎｎｏ，Ｄａｉｓｕｋｅ Ｎａｋａｍｕｒａ ａｎｄ Ｔｓｕｎｅｎｏｂｕ Ｋｉｍｏｔｏ， "Ｉｎｖｅｓｔｉｇａｔｉｏｎ ｏｆ ｃａｒｒｉｅｒ ｌｉｆｅｔｉｍｅ ｉｎ ４Ｈ−ＳｉＣ ｅｐｉｌａｙｅｒｓ ａｎｄ ｌｉｆｅｔｉｍｅ ｃｏｎｔｒｏｌ ｂｙ ｅｌｅｃｔｒｏｎ ｉｒｒａｄｉａｔｉｏｎ"， Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ， （米国）， ＡＩＰ Ｐｕｂｌｉｓｈｉｎｇ ＬＬＣ，２００７年５月１７日， Ｖｏｌ．９０， ２０２１０９（１〜３）
ＭＯＳＦＥＴには、導電型がｎ型であるドリフト領域と導電型がｐ型であるボディ領域とが接触して構成されるボディダイオードが内蔵されている。このボディダイオードが内蔵されたＭＯＳＦＥＴでは、動作中に半導体層内において積層欠陥が伸長し、これによりオン抵抗が増大するという問題がある。
本発明は、上記課題に鑑みてなされたものであり、その目的は、電気特性を維持しつつオン抵抗の増大を抑制することが可能な炭化珪素半導体装置およびその製造方法を提供することである。
本発明に従った炭化珪素半導体装置は、一方の表面を構成する第１導電型領域と、上記一方の表面とは反対側の他方の表面の一部を構成し、第１導電型領域と接触する第２導電型領域とを含む炭化珪素層と、第１導電型領域において上記一方の表面側の領域に電気的に接続される第１電極と、第２導電型領域と電気的に接続される第２電極とを備えている。上記炭化珪素半導体装置では、第１導電型領域を通過して第１電極および第２電極の間を移動する主なキャリアが第１導電型のキャリアのみである。第１導電型領域には、１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターが導入されている。
本発明に従った炭化珪素半導体装置の製造方法は、一方の表面を構成する第１導電型領域と、上記一方の表面とは反対側の他方の表面の一部を構成し、第１導電型領域と接触する第２導電型領域とを含む炭化珪素層を形成する工程と、第１導電型領域に１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターを導入する工程と、第１導電型領域において上記一方の表面側の領域に電気的に接続される第１電極を形成する工程と、第２導電型領域と電気的に接続される第２電極を形成する工程とを備えている。第１導電型領域を通過して第１電極および第２電極の間を移動する主なキャリアは、第１導電型のキャリアのみである。
本発明に従った炭化珪素半導体装置およびその製造方法によれば、電気特性を維持しつつオン抵抗の増大を抑制することが可能な炭化珪素半導体装置およびその製造方法を提供することができる。
実施形態１に係る炭化珪素半導体装置の構造を示す概略断面図である。 ４Ｈ−ＳｉＣのエネルギーバンド図である。 実施形態１に係る炭化珪素半導体装置におけるボディダイオードの構造を概略的に示す拡大図である。 Ｚ１／２センター濃度とキャリア寿命の逆数との関係を示すグラフである。 実施形態１に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ１０）および（Ｓ２０）を説明するための概略図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ３０）および（Ｓ４０）を説明するための概略図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ５０）を説明するための概略図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ６０）および（Ｓ７０）を説明するための概略図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ８０）を説明するための概略図である。 実施形態１に係る炭化珪素半導体装置の製造方法における工程（Ｓ９０）を説明するための概略図である。 実施形態２に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 実施形態２に係る炭化珪素半導体装置の製造方法を説明するための概略図である。 実施形態３に係る炭化珪素半導体装置の製造方法を概略的に示すフローチャートである。 実施形態３に係る炭化珪素半導体装置の製造方法を説明するための概略図である。
[本願発明の実施形態の説明]
まず、本発明の実施形態の内容を列記して説明する。
（１） 本実施形態に係る炭化珪素半導体装置（ＳｉＣ半導体装置１）は、一方の表面（１１Ｂ）を構成する第１導電型領域（ドリフト領域１２）と、上記一方の表面とは反対側の他方の表面（１１Ａ）の一部を構成し、第１導電型領域と接触する第２導電型領域（ボディ領域１３）とを含む炭化珪素層（ＳｉＣ層１１）と、第１導電型領域において上記一方の表面側の領域に電気的に接続される第１電極（ドレイン電極５０）と、第２導電型領域と電気的に接続される第２電極（ソース電極４０）とを備えている。上記炭化珪素半導体装置では、第１導電型領域を通過して第１電極および第２電極の間を移動する主なキャリアが第１導電型のキャリア（電子）のみである。また、第１導電型領域には、１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターが導入されている。
本発明者は、炭化珪素半導体装置において電気特性を維持しつつオン抵抗の増大を抑制するための方策について鋭意検討を行った。その結果、以下のような知見を得て、本発明に想到した。
ｎ型のドリフト領域とｐ型のボディ領域とが接触して構成されるボディダイオードが内蔵された炭化珪素半導体装置では、動作時にボディ領域からドリフト領域へ正孔が注入されるとともに電極からドリフト領域へ電子が注入される。そして、注入された電子および正孔がドリフト領域内において再結合する。このとき、上記再結合により放出されるエネルギーがＳｉＣの転位（基底面転位）に与えられ、当該転位を起点としてＳｉＣ結晶中に積層欠陥が伸長する。その結果、ＳｉＣ半導体装置のオン抵抗が増大する。
上記ＳｉＣ半導体装置１では、ドリフト領域１２に１×１０１３ｃｍ−３以上の濃度でＺ１／２センターが導入されている。そのため、ボディ領域１３からドリフト領域１２に注入される正孔Ｈを、ドリフト領域１２のドレイン電極５０側の領域にまで到達する前にＺ１／２センターにおいてドリフト領域１２内に存在する電子と再結合させることができる。これにより、ボディ領域１３からドリフト領域１２に注入される正孔Ｈが、ドレイン電極５０からドリフト領域１２に注入される電子Ｅと再結合することを抑制することができる。その結果、上記再結合に起因した積層欠陥の発生を抑制することができる。また、上記ＳｉＣ半導体装置１では、ドリフト領域１２におけるＺ１／２センターの濃度が１×１０１５ｃｍ−３以下となっている。そのため、ドリフト領域１２を通過する電子に対してＺ１／２センターが与える影響を小さくなり、その結果Ｚ１／２センターの導入による電気特性の低下を抑制することができる。したがって、上記ＳｉＣ半導体装置１によれば、電気特性を維持しつつオン抵抗の増大を抑制することができる。
ここで、「第１導電型領域を通過して第１電極および第２電極の間を移動する主なキャリアが第１導電型のキャリアのみである」とは、第１導電型領域を通じた第１電極および第２電極の間の電気伝導に実質的に寄与するキャリアが第１導電型のキャリアのみであることを意味する。また、「Ｚ１／２センター」とは、ＳｉＣを構成する炭素（Ｃ）原子の空孔などに起因した深い準位であり、後述する本実施形態の具体例において詳細に説明される。
（２） 上記炭化珪素半導体装置（ＳｉＣ半導体装置１）において、第１導電型領域（ドリフト領域１２）では、第１導電型（ｎ型）の不純物の濃度がＺ１／２センターの濃度よりも大きくなっていてもよい。
これにより、ドリフト領域１２を通過する電子に対してＺ１／２センターが与える影響をより小さくすることができる。その結果、Ｚ１／２センターの導入による電気特性の低下をより確実に抑制することができる。
（３） 上記炭化珪素半導体装置（ＳｉＣ半導体装置１）において、第２導電型領域（ボディ領域１３）から第１導電型領域（ドリフト領域１２）に注入される第２導電型のキャリア（正孔Ｈ）の寿命は１μｓ以下であってもよい。
これにより、ボディ領域１３からドリフト領域１２に注入された正孔Ｈが、電極からドリフト領域１２に注入された電子Ｅと再結合することをより確実に抑制することができる。その結果、結晶中における積層欠陥の発生をより確実に抑制することができる。なお、「第２導電型のキャリアの寿命」は、後述する本実施形態の具体例において説明する方法により測定することができる。
（４） 上記炭化珪素半導体装置（ＳｉＣ半導体装置１）は、第２導電型領域（ボディ領域１３）上に形成されるゲート絶縁膜（２０）と、ゲート絶縁膜上に形成されるゲート電極（３０）とをさらに備えていてもよい。また、上記炭化珪素半導体装置では、ゲート電極に電圧を印加して第２導電型領域における反転層の形成の有無を制御することにより第１導電型（ｎ型）のキャリアの移動が制御されてもよい。
上記構成を有するＭＯＳＦＥＴでは、電気特性を維持しつつオン抵抗の増大を抑制することが可能な上記ＳｉＣ半導体装置１を好適に用いることができる。
（５） 本実施形態に係る炭化珪素（ＳｉＣ）半導体装置の製造方法は、一方の表面（１１Ｂ）を構成する第１導電型領域（ドリフト領域１２）と、上記一方の表面とは反対側の他方の表面（１１Ａ）の一部を構成し、第１導電型領域と接触する第２導電型領域（ボディ領域１３）とを含む炭化珪素層（ＳｉＣ層１１）を形成する工程と、第１導電型領域に１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターを導入する工程と、第１導電型領域において上記一方の表面側の領域に電気的に接続される第１電極（ドレイン電極５０）を形成する工程と、第２導電型領域と電気的に接続される第２電極（ソース電極４０）を形成する工程とを備えている。第１導電型領域を通過して第１電極および第２電極の間を移動する主なキャリアは、第１導電型（ｎ型）のキャリアのみである。
上記炭化珪素半導体装置の製造方法では、ドリフト領域１２に１×１０１３ｃｍ−３以上の濃度でＺ１／２センターが導入される。そのため、ボディ領域１３からドリフト領域１２に注入される正孔Ｈを、ドリフト領域１２の電極側の領域にまで到達する前にＺ１／２センターにおいてドリフト領域１２内に存在する電子と再結合させることができる。これにより、ボディ領域１３からドリフト領域１２に注入される正孔Ｈが、電極からドリフト領域１２に注入される電子Ｅと再結合することを抑制することができる。その結果、上記再結合に起因した積層欠陥の発生を抑制することができる。また、上記炭化珪素半導体装置の製造方法では、ドリフト領域１２に１×１０１５ｃｍ−３以下の濃度でＺ１／２センターが導入される。これにより、ドリフト領域１２を通過する電子に対してＺ１／２センターが与える影響が小さくなり、その結果Ｚ１／２センターの導入による電気特性の低下を抑制することができる。したがって、上記炭化珪素半導体装置の製造方法によれば、電気特性を維持しつつオン抵抗の増大を抑制することができる。
（６） 上記炭化珪素（ＳｉＣ）半導体装置の製造方法は、炭化珪素層（ＳｉＣ層１１）を加熱する工程をさらに備えていてもよい。また、Ｚ１／２センターを導入する工程は、炭化珪素層を加熱する工程の後に実施されてもよい。
これにより、ＳｉＣ層１１内に所望のキャリアを発生させることができる。また、ドリフト領域１２にＺ１／２センターを導入するタイミングは、たとえばＳｉＣ層１１の加熱後など適宜選択することが可能である。
（７） 上記炭化珪素（ＳｉＣ）半導体装置の製造方法において、Ｚ１／２センターを導入する工程では、電子線照射、中性子線照射およびイオン注入からなる群より選択される少なくとも一の方法により第１導電型領域（ドリフト領域１２）にＺ１／２センターが導入されてもよい。
このようにＺ１／２センターの導入においては、種々の方法を選択することが可能である。
（８） 上記炭化珪素（ＳｉＣ）半導体装置の製造方法において、Ｚ１／２センターを導入する工程では、電子線エネルギーが１５０ｋｅＶ以上２００ｋｅＶ以下であり、かつ電子線フルエンスが５×１０１６ｃｍ−２以上４×１０１７ｃｍ−２以下である電子線照射により第１導電型領域（ドリフト領域１２）内にＺ１／２センターが導入されてもよい。
これにより、ドリフト領域１２内にＺ１／２センターを容易に導入することができる。
[本願発明の実施形態の詳細]
次に、本発明の実施形態の具体例を図面を参照しつつ説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。
（実施形態１）
まず、本発明の一実施形態である実施形態１に係るＳｉＣ半導体装置の構造について説明する。図１を参照して、本実施形態に係るＳｉＣ半導体装置１は、プレーナ型のＭＯＳＦＥＴであり、ＳｉＣ基板１０と、ＳｉＣ層１１と、ゲート絶縁膜２０と、ゲート電極３０と、ソース電極４０（第２電極）と、ドレイン電極５０（第１電極）と、層間絶縁膜６０と、ソース配線４１と、ドレイン配線５１とを主に備えている。ＳｉＣ層１１は、ドリフト領域１２（第１導電型領域）と、ボディ領域１３（第２導電型領域）と、ソース領域１４と、コンタクト領域１５とを主に含んでいる。
ＳｉＣ基板１０は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより導電型がｎ型（第１導電型）となっている。ドリフト領域１２は、ＳｉＣ基板１０の一方の表面１０Ａ上に形成されている。ドリフト領域１２は、ＳｉＣ層１１の一方の表面１１Ｂを構成している。ドリフト領域１２は、たとえば窒素（Ｎ）などのｎ型不純物を含むことにより導電型がｎ型になっている。ドリフト領域１２におけるｎ型不純物濃度はたとえば５×１０１５ｃｍ−３程度であり、ＳｉＣ基板１０におけるｎ型不純物濃度よりも小さくなっている。
ボディ領域１３は、ＳｉＣ層１１の表面１１Ａの一部を構成するように当該ＳｉＣ層１１内において互いに分離して形成されている。ボディ領域１３は、接触面１２Ａにおいてドリフト領域１２と接触している。すなわち、ＳｉＣ半導体装置１には、導電型がｎ型であるドリフト領域１２と導電型がｐ型であるボディ領域１３とが接触して構成されるボディダイオードＢＤが内蔵されている。ボディ領域１３は、たとえばアルミニウム（Ａｌ）やホウ素（Ｂ）などのｐ型不純物を含むことにより導電型がｐ型（第２導電型）となっている。
ソース領域１４は、表面１１Ａを含むようにボディ領域１３内において形成されている。ソース領域１４は、たとえばリン（Ｐ）などのｎ型不純物を含むことにより導電型がｎ型となっている。ソース領域１４におけるｎ型不純物濃度は、ドリフト領域１２におけるｎ型不純物濃度よりも大きくなっている。
コンタクト領域１５は、表面１１Ａを含み、かつソース領域１４と隣接するようにボディ領域１３内において形成されている。コンタクト領域１５は、たとえばアルミニウム（Ａｌ）などのｐ型不純物を含むことにより導電型がｐ型となっている。コンタクト領域１５におけるｐ型不純物濃度は、ボディ領域１３におけるｐ型不純物濃度よりも大きくなっている。
ドリフト領域１２には、１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターが導入されている。ドリフト領域１２におけるＺ１／２センターの濃度は、好ましくは２．５×１０１３ｃｍ−３以上７．５×１０１４ｃｍ−３以下であり、より好ましくは５．０×１０１３ｃｍ−３以上５．０×１０１４ｃｍ−３以下である。また、ドリフト領域１２では、ｎ型不純物濃度が上記Ｚ１／２センターの濃度よりも大きくなっている。
ドリフト領域１２は、厚み方向においてボディ領域１３とＳｉＣ基板１０とにより挟まれる領域Ｒ１と、当該領域Ｒ１に隣接し、厚み方向においてゲート絶縁膜２０とＳｉＣ基板１０とにより挟まれる領域Ｒ２とを有している。ドリフト領域１２では、少なくとも領域Ｒ１におけるＺ１／２センターの濃度が１×１０１３ｃｍ−３以上であり、好ましくは領域Ｒ１，Ｒ２のいずれにおいても（ドリフト領域１２全体において）Ｚ１／２センターの濃度が１×１０１３ｃｍ−３以上である。また、ドリフト領域１２では、少なくとも領域Ｒ２におけるＺ１／２センターの濃度が１×１０１５ｃｍ−３以下であり、好ましくは領域Ｒ１，Ｒ２のいずれにおいても（ドリフト領域１２全体において）Ｚ１／２センターの濃度が１×１０１５ｃｍ−３以下である。
ここで、「Ｚ１／２センター」について詳細に説明する。図２は、４Ｈ−ＳｉＣのエネルギーバンド図である。図２中の「Ｅｖ」および「Ｅｃ」は価電子帯の上端および伝導帯の下端をそれぞれ示しており、価電子帯の上端Ｅｖと伝導帯の下端Ｅｃとの間のエネルギーギャップが４Ｈ−ＳｉＣのバンドギャップ（約３．３ｅＶ）に相当する。図２中破線により示され、伝導帯の下端Ｅｃから０．６５ｅＶだけエネルギーが低い準位がＺ１／２センターに相当する。Ｚ１／２センターは、ＳｉＣを構成する炭素（Ｃ）原子の空孔などに起因した深い準位であり、たとえば過度容量分光法（ＤＬＴＳ：Ｄｅｅｐ Ｌｅｖｅｌ Ｔｒａｎｓｉｅｎｔ Ｓｐｅｃｔｒｏｓｃｏｐｙ）などの方法を用いて測定することができる。
図１を参照して、ゲート絶縁膜２０は、ＳｉＣ層１１の表面１１Ａ上（ボディ領域１３上）に接触するように形成されている。ゲート絶縁膜２０は、たとえば二酸化珪素（ＳｉＯ２）などからなり、一方のソース領域１４の上から他方のソース領域１４の上にまで延在するように形成されている。
ゲート電極３０は、ゲート絶縁膜２０上に接触するように形成されている。ゲート電極３０は、たとえば不純物が添加されたポリシリコンやアルミニウム（Ａｌ）などの導電体からなり、一方のソース領域１４上から他方のソース領域１４上にまで延在するように形成されている。
ソース電極４０は、ＳｉＣ層１１の表面１１Ａ（ソース領域１４およびコンタクト領域１５上）に接触するように形成されている。ソース電極４０は、ソース領域１４に対してオーミック接触することができる材料、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）、ＴｉｘＳｉｙ（チタンシリサイド）、ＡｌｘＳｉｙ（アルミシリサイド）およびＴｉｘＡｌｙＳｉｚ（チタンアルミシリサイド）などからなっている（ｘ，ｙ，ｚ＞０）。ソース電極４０は、コンタクト領域１５を介してボディ領域１３と電気的に接続されている。
ドレイン電極５０は、ＳｉＣ基板１０の表面１０Ａとは反対側の表面１０Ｂ上に接触するように形成されている。ドレイン電極５０は、たとえばソース電極４０と同様の材料からなっている。ドレイン電極５０は、ドリフト領域１２においてボディ領域１３と接触する接触面１２Ａ側とは反対側の領域（表面１１Ｂ側の領域）にＳｉＣ基板１０を介して電気的に接続されている。
層間絶縁膜６０は、ＳｉＣ層１１の表面１１Ａ上においてゲート絶縁膜２０とともにゲート電極３０を取り囲むように形成されている。層間絶縁膜６０は、たとえばＳｉＯ２などからなり、ゲート電極３０をソース電極４０に対して絶縁している。
ソース配線４１は、ソース電極４０および層間絶縁膜６０を覆うように形成されている。ソース配線４１は、たとえばアルミニウム（Ａｌ）や金（Ａｕ）などの金属からなり、ソース電極４０を介してソース領域１４と電気的に接続されている。
ドレイン配線５１は、ドレイン電極５０を覆うように形成されている。ドレイン配線５１は、ソース配線４１と同様にたとえばアルミニウム（Ａｌ）や金（Ａｕ）などの金属からなり、ドレイン電極５０を介してＳｉＣ基板１０と電気的に接続されている。
次に、本実施形態に係るＳｉＣ半導体装置１の動作について説明する。図１を参照して、ゲート電極３０に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極４０とドレイン電極５０との間に電圧が印加されても、ボディ領域１３とドリフト領域１２との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極３０に閾値電圧以上の電圧が印加されると、ボディ領域１３のチャネル領域（ゲート電極３０下のボディ領域１３）に反転層が形成される。そして、ソース電極４０から注入された電子が、ソース領域１４、ボディ領域１３、ドリフト領域１２およびＳｉＣ基板１０を順に通過してドレイン電極５０まで移動する。このようにＳｉＣ半導体装置１は、ゲート電極３０に印加する電圧によりボディ領域１３における反転層の形成の有無を制御してソース電極４０とドレイン電極５０との間の電子の移動を制御することにより動作する。また、ＳｉＣ半導体装置１は、ドリフト領域１２を通過してソース電極４０とドレイン電極５０との間を移動する主なキャリアが電子のみであるユニポーラデバイス（ユニポーラトランジスタ）である。
図３は、上記ＳｉＣ半導体装置においてｎ型のドリフト領域１２とｐ型のボディ領域１３とが接触して構成されるボディダイオードＢＤの拡大図である。上記ＳｉＣ半導体装置の動作中にはソース電極４０およびドレイン電極５０の間を電子が移動するとともに、図３に示すようにボディ領域１３からドリフト領域１２へ正孔（ホール）Ｈが注入され、またドレイン電極５０からＳｉＣ基板１０を介してドリフト領域１２に電子Ｅが注入される。
以上のように本実施形態に係るＳｉＣ半導体装置１では、ドリフト領域１２において１×１０１３ｃｍ−３以上の濃度でＺ１／２センターが導入されている。そのため、ボディ領域１３からドリフト領域１２に注入される正孔Ｈを、ドリフト領域１２のドレイン電極５０側の領域にまで到達する前に、Ｚ１／２センターにおいてドリフト領域１２内に存在する電子と再結合させることができる。これにより、ボディ領域１３からドリフト領域１２に注入される正孔Ｈが、ドレイン電極５０からドリフト領域１２に注入される電子Ｅと再結合することを抑制することができる。その結果、上記再結合に起因した積層欠陥の発生を抑制することができる。また、上記ＳｉＣ半導体装置１では、ドリフト領域１２におけるＺ１／２センターの濃度が１×１０１５ｃｍ−３以下となっている。これにより、動作時にドリフト領域１２を通過する電子に対してＺ１／２センターが与える影響が小さくなり、その結果Ｚ１／２センターの導入による電気特性の低下を抑制することができる。したがって、上記ＳｉＣ半導体装置１によれば、電気特性を維持しつつオン抵抗の増大を抑制することができる。
上記ＳｉＣ半導体装置１において、ドリフト領域１２ではｎ型不純物濃度がＺ１／２センターの濃度よりも大きくなっていてもよい。これにより、動作時にドリフト領域１２を通過する電子に対してＺ１／２センターが与える影響をより小さくすることができる。その結果、Ｚ１／２センターの導入による電気特性の低下をより確実に抑制することができる。
上記ＳｉＣ半導体装置１において、ボディ領域１３からドリフト領域１２に注入される正孔Ｈの寿命は１μｓ以下であってもよい。これにより、ボディ領域１３からドリフト領域１２に注入された正孔Ｈが、ドレイン電極５０からドリフト領域１２に注入された電子Ｅと再結合することをより確実に抑制することができる。その結果、結晶中における積層欠陥の発生をより確実に抑制することができる。
なお、ボディ領域１３からドリフト領域１２に注入された正孔Ｈの寿命は、上記非特許文献２のようにマイクロ波光導電減衰（μ−ＰＣＤ：ｍｉｃｒｏｗａｖｅ Ｐｈｏｔｏ Ｃｏｎｄｕｃｔｉｖｉｔｙ Ｄｅｃａｙ）法により測定することができる。図４は、上記非特許文献２における４Ｈ−ＳｉＣからなるエピタキシャル成長層のＺ１／２センター濃度（横軸：ｃｍ−３）と寿命の逆数（１／τ）（縦軸：ｓ−１）との関係を示すグラフである。図４から明らかなように、Ｚ１／２センター濃度が１×１０１３ｃｍ−３以上である場合には、キャリアの寿命（τ）が１μｓ以下になる。このようにキャリアの寿命が短くなることにより、上記本実施形態のようなＭＯＳＦＥＴではキャリアの再結合に起因した積層欠陥の発生が抑制され、その結果オン抵抗の増大を抑制することができる。
次に、本実施形態に係るＳｉＣ半導体装置の製造方法について説明する。図５を参照して、上記ＳｉＣ半導体装置の製造方法では、まず、工程（Ｓ１０）として、炭化珪素基板準備工程が実施される。この工程（Ｓ１０）では、図６を参照して、たとえば４Ｈ−ＳｉＣからなるインゴット（図示しない）を切断することによりＳｉＣ基板１０が準備される。
次に、工程（Ｓ２０）として、エピタキシャル成長層形成工程が実施される。この工程（Ｓ２０）では、図６を参照して、ＳｉＣ基板１０の表面１０Ａ上にエピタキシャル成長によりＳｉＣ層１１が形成される。ＳｉＣ層１１の厚みは、たとえば１０μｍ以上１００μｍ以下である。
次に、工程（Ｓ３０）として、イオン注入工程が実施される。この工程（Ｓ３０）では、図７を参照して、まず、たとえばアルミニウム（Ａｌ）イオンがＳｉＣ層１１内に注入されることにより、当該ＳｉＣ層１１内にボディ領域１３（第２導電型領域）が形成される。次に、たとえばリン（Ｐ）イオンがボディ領域１３内に注入されることにより、当該ボディ領域１３内にソース領域１４が形成される。次に、たとえばアルミニウム（Ａｌ）イオンがボディ領域１３内に注入されることにより、当該ボディ領域１３内においてソース領域１４に隣接するようにコンタクト領域１５が形成される。そして、ＳｉＣ層１１においてボディ領域１３、ソース領域１４およびコンタクト領域１５のいずれも形成されない領域がドリフト領域１２（第１導電型領域）となる。このようにして、表面１１Ｂを構成するドリフト領域１２と、表面１１Ａの一部を構成し、ドリフト領域１２と接触するボディ領域１３とを含むＳｉＣ層１１が形成される。
次に、工程（Ｓ４０）として、活性化アニール工程が実施される。この工程（Ｓ４０）では、図７を参照して、ＳｉＣ層１１が形成されたＳｉＣ基板１０が加熱されることにより、当該ＳｉＣ層１１内に導入された不純物が活性化する。これにより、ＳｉＣ層１１内の不純物領域において所望のキャリアが発生する。
次に、工程（Ｓ５０）として、電子線照射工程が実施される。この工程（Ｓ５０）では、図８を参照して、表面１１Ａ側からＳｉＣ層１１に対して電子線ＥＢが照射される。これにより、ドリフト領域１２内に１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターが形成される。
電子線ＥＢのエネルギーは、ＳｉＣ層１１の厚みにより適宜選択することが可能であり、たとえば１００ｋｅＶ以上２５０ｋｅＶ以下であり、１５０ｋｅＶ以上２００ｋｅＶ以下であることが好ましい。また、電子線ＥＢのフルエンスは、導入すべきＺ１／２センターの濃度により適宜選択することが可能であり、たとえば１×１０１６ｃｍ−２以上８×１０１７ｃｍ−２以下であり、５×１０１６ｃｍ−２以上４×１０１７ｃｍ−２以下であることが好ましい。
また、Ｚ１／２センターは電子線照射により形成される場合に限定されず、たとえば中性子線照射やイオン注入などの方法により形成することも可能である。また、電子線照射、中性子線照射およびイオン注入の方法を適宜組合わせることによりＺ１／２センターが形成されてもよい。
次に、工程（Ｓ６０）として、ゲート絶縁膜形成工程が実施される。この工程（Ｓ６０）では、図９を参照して、たとえば酸素（Ｏ２）を含む雰囲気中においてＳｉＣ層１１が形成されたＳｉＣ基板１０を加熱することにより、表面１１Ａ上に二酸化珪素（ＳｉＯ２）からなるゲート絶縁膜２０が形成される。
次に、工程（Ｓ７０）として、ゲート電極形成工程が実施される。この工程（Ｓ７０）では、図９を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、ゲート絶縁膜２０上に接触し、ポリシリコンからなるゲート電極３０が形成される。
次に、工程（Ｓ８０）として、層間絶縁膜形成工程が実施される。この工程（Ｓ８０）では、図１０を参照して、たとえばＣＶＤ法によりゲート絶縁膜２０とともにゲート電極３０を取り囲むようにＳｉＯ２からなる層間絶縁膜６０が形成される。
次に、工程（Ｓ９０)として、オーミック電極形成工程が実施される。この工程（Ｓ９０）では、図１１を参照して、まず、ソース電極４０を形成すべき領域においてゲート絶縁膜２０および層間絶縁膜６０がエッチングにより除去される。これにより、ソース領域１４およびコンタクト領域１５が露出した領域が形成される。そして、当該領域において、たとえばニッケル（Ｎｉ）からなる膜が形成される。一方、ＳｉＣ基板１０の表面１０Ｂ上において、たとえばＮｉからなる膜が形成される。その後、ＳｉＣ基板１０が加熱されることにより上記Ｎｉからなる膜の少なくとも一部がシリサイド化する。これにより、ＳｉＣ層１１の表面１１ＡおよびＳｉＣ基板１０の表面１０Ｂ上においてソース電極４０およびドレイン電極５０がそれぞれ形成される。
次に、工程（Ｓ１００）として、配線形成工程が実施される。この工程（Ｓ１００）では、図１を参照して、たとえば蒸着法によりアルミニウム（Ａｌ）や金（Ａｕ）などの導電体からなるソース配線４１が、ソース電極４０および層間絶縁膜６０を覆うように形成される。また、上記ソース配線４１と同様にアルミニウム（Ａｌ）や金（Ａｕ）などからなるドレイン配線５１がドレイン電極５０を覆うように形成される。上記工程（Ｓ１０）〜（Ｓ１００）が実施されることによりＳｉＣ半導体装置１が製造され、本実施形態に係るＳｉＣ半導体装置の製造方法が完了する。
以上のように、本実施形態に係るＳｉＣ半導体装置の製造方法では、工程（５０）において電子線照射によりドリフト領域１２内に１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターを導入することで、上記ＳｉＣ半導体装置１を製造することができる。したがって、上記ＳｉＣ半導体装置の製造方法によれば、電気特性が維持され、かつオン抵抗の増大が抑制されたＳｉＣ半導体装置を製造することができる。
（実施形態２）
次に、本発明の他の実施形態である実施形態２について説明する。本実施形態に係るＳｉＣ半導体装置の製造方法は、基本的には上記実施形態１のＳｉＣ半導体装置の製造方法と同様に実施され、かつ同様の効果を奏する。しかし、本実施形態に係るＳｉＣ半導体装置の製造方法は、ドリフト領域内にＺ１／２センターを導入するタイミングにおいて上記実施形態１の場合とは異なっている。
図１２を参照して、本実施形態に係るＳｉＣ半導体装置の製造方法では、まず、工程（Ｓ１１０）〜（Ｓ１５０）が上記実施形態１の工程（Ｓ１０）〜（Ｓ４０）および（Ｓ６０）と同様の手順により実施される。これにより、図１３に示すようにＳｉＣ基板１０上に不純物領域を含むＳｉＣ層１１が形成され、当該ＳｉＣ層１１の表面１１Ａ上にゲート絶縁膜２０が形成される。
次に、工程（Ｓ１６０）として、電子線照射工程が実施される。この工程（Ｓ１６０）では、図１３を参照して、上記実施形態１の工程（Ｓ５０）と同様の手順により、ゲート絶縁膜２０が形成されたＳｉＣ層１１に対して表面１１Ａ側から電子線ＥＢが照射される。これにより、ドリフト領域１２内において上記濃度でＺ１／２センターが導入される。
次に、工程（Ｓ１７０）〜（Ｓ２００）が上記実施形態１の（Ｓ７０）〜（Ｓ１００）と同様の手順により実施される。これにより、上記実施形態１と同様に電気特性が維持され、かつオン抵抗の増大が抑制されたＳｉＣ半導体装置１（図１参照）を製造することができる。
（実施形態３）
次に、本発明のさらに他の実施形態である実施形態３について説明する。本実施形態に係るＳｉＣ半導体装置の製造方法は、基本的には上記実施形態１のＳｉＣ半導体装置の製造方法と同様に実施され、かつ同様の効果を奏する。しかし、本実施形態に係るＳｉＣ半導体装置の製造方法は、ドリフト領域内にＺ１／２センターを導入するタイミングにおいて上記実施形態１の場合とは異なっている。
図１４を参照して、本実施形態に係るＳｉＣ半導体装置の製造方法では、まず、工程（Ｓ２１０）〜（Ｓ２６０）が上記実施形態１の工程（Ｓ１０）〜（Ｓ４０）、（Ｓ６０）および（Ｓ７０）と同様の手順により実施される。これにより、図１５に示すようにＳｉＣ基板１０上に不純物領域を含むＳｉＣ層１１が形成され、当該ＳｉＣ層１１の表面１１Ａ上にゲート絶縁膜２０が形成され、当該ゲート絶縁膜２０上にゲート電極３０が形成される。
次に、工程（Ｓ２７０）として、電子線照射工程が実施される。この工程（Ｓ２７０）では、図１５を参照して、上記実施形態１の工程（Ｓ５０）と同様の手順により、ゲート絶縁膜２０およびゲート電極３０が形成されたＳｉＣ層１１に対して表面１１Ａ側から電子線ＥＢが照射される。これにより、ドリフト領域１２内に上記濃度でＺ１／２センターが導入される。
次に、工程（Ｓ２８０）〜（Ｓ３００）が上記実施形態１の（Ｓ８０）〜（Ｓ１００）と同様の手順により実施される。これにより、上記実施形態１と同様に電気特性が維持され、かつオン抵抗の増大が抑制されたＳｉＣ半導体装置１（図１参照）を製造することができる。
今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素半導体装置およびその製造方法は、電気特性を維持しつつオン抵抗の増大を抑制すること要求される炭化珪素半導体装置およびその製造方法において、特に有利に適用され得る。
１ 炭化珪素（ＳｉＣ）半導体装置
１０ 炭化珪素（ＳｉＣ）基板
１０Ａ，１０Ｂ，１１Ａ 表面
１１ 炭化珪素（ＳｉＣ）層
１２ ドリフト領域
１２Ａ 接触面
１３ ボディ領域
１４ ソース領域
１５ コンタクト領域
２０ ゲート絶縁膜
３０ ゲート電極
４０ ソース電極
４１ ソース配線
５０ ドレイン電極
５１ ドレイン配線
６０ 層間絶縁膜
ＢＤ ボディダイオード
Ｅ 電子
ＥＢ 電子線
Ｅｃ 下端
Ｅｖ 上端
Ｈ 正孔
Ｒ１，Ｒ２ 領域

Claims (8)

  1. 一方の表面を構成する第１導電型領域と、前記一方の表面とは反対側の他方の表面の一部を構成し、前記第１導電型領域と接触する第２導電型領域とを含む炭化珪素層と、
    前記第１導電型領域において前記一方の表面側の領域に電気的に接続される第１電極と、
    前記第２導電型領域と電気的に接続される第２電極とを備え、
    前記第１導電型領域を通過して前記第１電極および前記第２電極の間を移動する主なキャリアが第１導電型のキャリアのみであり、
    前記第１導電型領域の全体には、１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターが導入されている、炭化珪素半導体装置。
  2. 前記第１導電型領域では、第１導電型の不純物の濃度が前記Ｚ１／２センターの濃度よりも大きい、請求項１に記載の炭化珪素半導体装置。
  3. 前記第２導電型領域から前記第１導電型領域に注入される第２導電型のキャリアの寿命は、１μｓ以下である、請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記第２導電型領域上に形成されるゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されるゲート電極とをさらに備え、
    前記ゲート電極に電圧を印加して前記第２導電型領域における反転層の形成の有無を制御することにより前記第１導電型のキャリアの移動が制御される、請求項１〜請求項３のいずれか１項に記載の炭化珪素半導体装置。
  5. 一方の表面を構成する第１導電型領域と、前記一方の表面とは反対側の他方の表面の一部を構成し、前記第１導電型領域と接触する第２導電型領域とを含む炭化珪素層を形成する工程と、
    前記第１導電型領域の全体に１×１０１３ｃｍ−３以上１×１０１５ｃｍ−３以下の濃度でＺ１／２センターを導入する工程と、
    前記第１導電型領域において前記一方の表面側の領域に電気的に接続される第１電極を形成する工程と、
    前記第２導電型領域と電気的に接続される第２電極を形成する工程とを備え、
    前記第１導電型領域を通過して前記第１電極および前記第２電極の間を移動する主なキャリアが第１導電型のキャリアのみである、炭化珪素半導体装置の製造方法。
  6. 前記炭化珪素層を加熱する工程をさらに備え、
    前記Ｚ１／２センターを導入する工程は、前記炭化珪素層を加熱する工程の後に実施される、請求項５に記載の炭化珪素半導体装置の製造方法。
  7. 前記Ｚ１／２センターを導入する工程では、電子線照射、中性子線照射およびイオン注入からなる群より選択される少なくとも一の方法により前記第１導電型領域にＺ１／２センターが導入される、請求項５または請求項６に記載の炭化珪素半導体装置の製造方法。
  8. 前記Ｚ１／２センターを導入する工程では、電子線エネルギーが１５０ｋｅＶ以上２００ｋｅＶ以下であり、かつ電子線フルエンスが５×１０１６ｃｍ−２以上４×１０１７ｃｍ−２以下である前記電子線照射により前記第１導電型領域内にＺ１／２センターが導入される、請求項７に記載の炭化珪素半導体装置の製造方法。
JP2013186186A 2013-09-09 2013-09-09 炭化珪素半導体装置およびその製造方法 Active JP6183080B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013186186A JP6183080B2 (ja) 2013-09-09 2013-09-09 炭化珪素半導体装置およびその製造方法
US14/917,430 US9887263B2 (en) 2013-09-09 2014-07-16 Silicon carbide semiconductor device and method of manufacturing the same
PCT/JP2014/068878 WO2015033673A1 (ja) 2013-09-09 2014-07-16 炭化珪素半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013186186A JP6183080B2 (ja) 2013-09-09 2013-09-09 炭化珪素半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2015053427A JP2015053427A (ja) 2015-03-19
JP6183080B2 true JP6183080B2 (ja) 2017-08-23

Family

ID=52628160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013186186A Active JP6183080B2 (ja) 2013-09-09 2013-09-09 炭化珪素半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US9887263B2 (ja)
JP (1) JP6183080B2 (ja)
WO (1) WO2015033673A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251271B2 (en) 2019-11-29 2022-02-15 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6271356B2 (ja) * 2014-07-07 2018-01-31 株式会社東芝 半導体装置の製造方法
JP6911453B2 (ja) 2017-03-28 2021-07-28 富士電機株式会社 半導体装置およびその製造方法
WO2019083017A1 (ja) * 2017-10-26 2019-05-02 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7102948B2 (ja) * 2017-10-26 2022-07-20 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP7106881B2 (ja) * 2018-02-09 2022-07-27 株式会社デンソー 炭化珪素基板および炭化珪素半導体装置
DE102019118803A1 (de) * 2019-07-11 2021-01-14 Infineon Technologies Ag Verfahren zum herstellen einer halbleitervorrichtung und halbleitervorrichtung
WO2022201719A1 (ja) * 2021-03-22 2022-09-29 株式会社デンソー 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2883017B2 (ja) * 1995-02-20 1999-04-19 ローム株式会社 半導体装置およびその製法
SE525574C2 (sv) * 2002-08-30 2005-03-15 Okmetic Oyj Lågdopat kiselkarbidsubstrat och användning därav i högspänningskomponenter
JP2006021954A (ja) * 2004-07-08 2006-01-26 Fuji Electric Holdings Co Ltd 炭化珪素単結晶膜の製造方法およびその製造装置
JP5036569B2 (ja) * 2008-01-09 2012-09-26 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP2010157593A (ja) * 2008-12-26 2010-07-15 Panasonic Corp 半導体装置およびその製造方法
JPWO2010110253A1 (ja) * 2009-03-27 2012-09-27 住友電気工業株式会社 Ｍｏｓｆｅｔおよびｍｏｓｆｅｔの製造方法
JP2011109018A (ja) * 2009-11-20 2011-06-02 Kansai Electric Power Co Inc:The バイポーラ半導体素子
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP5814881B2 (ja) * 2012-07-31 2015-11-17 株式会社東芝 トランジスタ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11251271B2 (en) 2019-11-29 2022-02-15 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP2015053427A (ja) 2015-03-19
WO2015033673A1 (ja) 2015-03-12
US20160218176A1 (en) 2016-07-28
US9887263B2 (en) 2018-02-06

Similar Documents

Publication Publication Date Title
JP6183080B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5699628B2 (ja) 半導体装置
JP6032831B2 (ja) ＳｉＣ半導体装置及びその製造方法
JP6271356B2 (ja) 半導体装置の製造方法
TW201222678A (en) Semiconductor device and manufacturing method therefor
JP2012253293A (ja) 半導体装置
JP5995347B2 (ja) ＳｉＣ半導体装置及びその製造方法
WO2010038547A1 (ja) 炭化珪素半導体装置
JP2012164707A (ja) 半導体装置およびその製造方法
JP2012243966A (ja) 半導体装置
WO2012165008A1 (ja) 炭化珪素半導体装置およびその製造方法
WO2014046073A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2019003969A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2015032614A (ja) 炭化珪素半導体装置およびその製造方法
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2012234908A (ja) 炭化珪素半導体装置
JP5473398B2 (ja) 半導体装置およびその製造方法
JP5870672B2 (ja) 半導体装置
JP2008034464A (ja) 半導体装置の製造方法
JP6946824B2 (ja) 半導体装置および半導体装置の製造方法
US11742392B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP6146146B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5059989B1 (ja) 半導体装置とその製造方法
JP5921089B2 (ja) エピタキシャルウエハの製造方法及び半導体装置の製造方法
JP5673113B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170627

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170710

R150 Certificate of patent or registration of utility model

Ref document number: 6183080

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250