JP7102948B2 - 炭化珪素半導体装置およびその製造方法 - Google Patents
炭化珪素半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP7102948B2 JP7102948B2 JP2018102702A JP2018102702A JP7102948B2 JP 7102948 B2 JP7102948 B2 JP 7102948B2 JP 2018102702 A JP2018102702 A JP 2018102702A JP 2018102702 A JP2018102702 A JP 2018102702A JP 7102948 B2 JP7102948 B2 JP 7102948B2
- Authority
- JP
- Japan
- Prior art keywords
- drift layer
- substrate
- type
- silicon carbide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Recrystallisation Techniques (AREA)
Description
第1実施形態について説明する。本実施形態にかかる半導体装置は、図1に示すように、MOS構造の半導体素子として縦型MOSFETが形成されたものである。縦型MOSFETは、半導体装置のうちのセル領域に形成されており、そのセル領域を囲むように外周耐圧構造が形成されることで半導体装置が構成されているが、ここでは縦型MOSFETのみ図示してある。なお、以下の説明では、図1の左右方向を幅方向とし、上下方向を厚み方向もしくは深さ方向として説明を行う。
まず、半導体基板として、ウェハ状のn+型基板1を用意する。そして、CVD(chemical vapor deposition)装置などを用いて、このn+型基板1の主表面上にSiCからなるn-型ドリフト層2を形成する。このとき、濃度差による格子不整合を防ぐために必要に応じて、n-型ドリフト層2を形成する前にn+型基板1の主表面上にn-型ドリフト層2よりも高濃度としたバッファ層2bを形成しても良い。そして、図示しないが、p型ディープ層5の形成予定領域が開口するマスクを配置したのち、p型不純物をイオン注入することで、p型ディープ層5を形成する。
次に、p型ベース領域3およびn+型ソース領域4の上からHe+イオンを照射したのちアニール処理を行うことにより、例えばC空孔に由来するZ1/2センター2aを導入する。このとき、n-型ドリフト層2内にZ1/2センター2aが導入されるようにしている。特に、SSSFが形成されることを抑制したいn+型基板1とn-型ドリフト層2との境界部にZ1/2センター2aの密度のピークを持つようなプロファイルとなるようにすると好ましい。このときのZ1/2センター2aの密度については、He+イオンの照射量や照射エネルギーの制御に基づいて調整することができる。また、He+イオンの照射によってZ1/2センター2aを形成する場合、照射箇所や照射エネルギーの調整によって、局所的にZ1/2センター2aを形成することもできる。
次に、p型ベース領域3およびn+型ソース領域4の表面に図示しないマスクを配置し、マスクのうちのトレンチゲート構造の形成予定領域を開口させる。そして、マスクを用いてRIE(Reactive Ion Etching)などの異方性エッチングを行うことにより、ゲートトレンチ6を形成する。例えば、ゲートトレンチ6の深さをp型ベース領域3とn+型ソース領域4の合計膜厚よりも0.2~0.4μm深くするという設定としてエッチングを行う。これにより、p型ベース領域3の底部からのゲートトレンチ6の突き出し量が0.2~0.4μmとなるようにしている。
マスクを除去した後、例えば熱酸化を行うことによって、ゲート絶縁膜7を形成し、ゲート絶縁膜7によってゲートトレンチ6の内壁面上およびn+型ソース領域4の表面上を覆う。そして、例えばn型不純物がドープされたポリシリコンをデポジションした後、これをエッチバックし、少なくともゲートトレンチ6内にポリシリコンを残すことでゲート電極8を形成する。
CVD装置などを用いて、ゲート絶縁膜7やゲート電極8の表面上に層間絶縁膜10を成膜したのち、層間絶縁膜10と共にゲート絶縁膜7をパターニングして不要部分を除去することで、コンタクトホール10aを形成する。これにより、コンタクトホール10aを通じて、p型ベース領域3およびn+型ソース領域4の表面を露出させることが可能となる。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
2a Z1/2センター
3 p型ベース領域
4 n+型ソース領域
5 p型ディープ層
7 ゲート絶縁膜
8 ゲート電極
10 層間絶縁膜
11 ソース電極
Claims (7)
- MOS構造の半導体素子を有する炭化珪素半導体装置であって、
炭化珪素で構成された第1または第2導電型の基板(1)と、
前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の半導体からなるドリフト層(2)と、
前記ドリフト層の上に形成された第2導電型の炭化珪素からなるベース領域(3)と、
前記ベース領域の上に形成され、前記ドリフト層よりも第1導電型不純物濃度が高くされた第1導電型の炭化珪素からなるソース領域(4)と、
前記ドリフト層と前記ソース領域との間における前記ベース領域の表面に形成されたゲート絶縁膜(7)と、
前記ゲート絶縁膜の上に配置されたゲート電極(8)と、
前記ゲート電極および前記ゲート絶縁膜を覆うと共にコンタクトホール(10a)が形成された層間絶縁膜(10)と、
前記コンタクトホールを通じて、前記ソース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)と、を含む前記半導体素子を有し、
前記ドリフト層は、第1導電型不純物濃度が1.0×1015/cm3以上かつ5×1016/cm3以下で、かつ、キャリアのライフタイムが1μsec以下であり、
前記ドリフト層にはZ 1/2 センター(2a)が導入されており、該Z 1/2 センターの密度が2×10 13 cm -3 以上であると共に、該Z 1/2 センターの密度は、前記ドリフト層のうち前記基板との境界部においてピークを持っている炭化珪素半導体装置。 - MOS構造の半導体素子を有する炭化珪素半導体装置であって、
炭化珪素で構成された第1または第2導電型の基板(1)と、
前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の半導体からなるドリフト層(2)と、
前記ドリフト層の上に形成された第2導電型の炭化珪素からなるベース領域(3)と、
前記ベース領域の上に形成され、前記ドリフト層よりも第1導電型不純物濃度が高くされた第1導電型の炭化珪素からなるソース領域(4)と、
前記ドリフト層と前記ソース領域との間における前記ベース領域の表面に形成されたゲート絶縁膜(7)と、
前記ゲート絶縁膜の上に配置されたゲート電極(8)と、
前記ゲート電極および前記ゲート絶縁膜を覆うと共にコンタクトホール(10a)が形成された層間絶縁膜(10)と、
前記コンタクトホールを通じて、前記ソース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)と、を含む前記半導体素子を有し、
前記ドリフト層は、第1導電型不純物濃度が1.0×1015/cm3以上かつ5×1016/cm3以下で、かつ、キャリアのライフタイムが1μsec以下であり、
前記ドリフト層にはZ 1/2 センター(2a)が導入されており、該Z 1/2 センターの密度が1×10 13 cm -4 以上であると共に、該Z 1/2 センターの密度は、前記ドリフト層のうち前記基板との境界部においてピークを持っている炭化珪素半導体装置。 - 前記基板のライフタイムが0.05μsec以下である請求項1または2に記載の炭化珪素半導体装置。
- 前記ドリフト層は、第1導電型不純物濃度が2×1016cm-3以下で、かつ、キャリアのライフタイムが0.1μsec以下である請求項1ないし3のいずれか1つに記載の炭化珪素半導体装置。
- 前記半導体素子は、
前記ソース領域の表面から前記ベース領域よりも深く形成されたゲートトレンチ(6)内に、該ゲートトレンチの内壁面を覆うように前記ゲート絶縁膜(7)が配置されていると共に、前記ゲート絶縁膜の上に前記ゲート電極が配置されることでトレンチゲート構造が構成されたトレンチゲート型のMOS構造とされている請求項1ないし4のいずれか1つに記載の炭化珪素半導体装置。 - 炭化珪素で構成された第1または第2導電型の基板(1)と、
前記基板の上に形成され、前記基板よりも低不純物濃度とされた第1導電型の半導体からなり、第1導電型不純物濃度が1.0×1015/cm3以上かつ5×1016/cm3以下で構成されるドリフト層(2)と、
前記ドリフト層の上に形成された第2導電型の炭化珪素からなるベース領域(3)と、
前記ベース領域の上に形成され、前記ドリフト層よりも第1導電型不純物濃度が高くされた第1導電型の炭化珪素からなるソース領域(4)と、
前記ドリフト層と前記ソース領域との間における前記ベース領域の表面に形成されたゲート絶縁膜(7)と、
前記ゲート絶縁膜の上に配置されたゲート電極(8)と、
前記ゲート電極および前記ゲート絶縁膜を覆うと共にコンタクトホール(10a)が形成された層間絶縁膜(10)と、
前記コンタクトホールを通じて、前記ソース領域に電気的に接続されたソース電極(11)と、
前記基板の裏面側に形成されたドレイン電極(12)と、を含むMOS構造の半導体素子を有する炭化珪素半導体装置の製造方法であって、
前記ドリフト層におけるキャリアのライフタイムが1μsec以下となるように、前記ドリフト層に対してZ1/2センター(2a)を導入することでライフタイムコントロールを行うこと、を含み、
前記ライフタイムコントロールを行うことは、前記ドリフト層に対してボロンイオンとリンイオンのいずれか一方もしくは両方を照射することによって前記ドリフト層にZ 1/2 センター(2a)を導入し、該Z 1/2 センターの密度を2×10 13 cm -3 以上にすると共に、該Z 1/2 センターの密度が、前記ドリフト層のうち前記基板との境界部においてピークを持つようにする炭化珪素半導体装置の製造方法。 - 前記ドリフト層の第1導電型不純物濃度を2×1016cm-3とし、キャリアのライフタイムが0.1μsec以下となるように、前記ライフタイムコントロールを行うこと、を含む請求項6に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2018/039898 WO2019083017A1 (ja) | 2017-10-26 | 2018-10-26 | 炭化珪素半導体装置およびその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017207210 | 2017-10-26 | ||
JP2017207210 | 2017-10-26 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2019080035A JP2019080035A (ja) | 2019-05-23 |
JP2019080035A5 JP2019080035A5 (ja) | 2021-01-21 |
JP7102948B2 true JP7102948B2 (ja) | 2022-07-20 |
Family
ID=66627996
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018102702A Active JP7102948B2 (ja) | 2017-10-26 | 2018-05-29 | 炭化珪素半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7102948B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7443735B2 (ja) | 2019-11-29 | 2024-03-06 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
CN115004342A (zh) * | 2020-01-27 | 2022-09-02 | 三菱电机株式会社 | 碳化硅半导体装置以及碳化硅半导体装置的制造方法 |
JP2021136423A (ja) | 2020-02-28 | 2021-09-13 | 富士電機株式会社 | 半導体装置 |
JP7501000B2 (ja) | 2020-03-03 | 2024-06-18 | 富士電機株式会社 | 半導体装置 |
JP2022094415A (ja) | 2020-12-15 | 2022-06-27 | 富士電機株式会社 | 炭化珪素からなるトレンチゲート構造の縦型mosfet |
WO2022201719A1 (ja) * | 2021-03-22 | 2022-09-29 | 株式会社デンソー | 半導体装置 |
CN114883395B (zh) * | 2022-05-05 | 2023-04-25 | 电子科技大学 | 一种具有部分p型漂移区的igbt |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285955A (ja) | 2004-03-29 | 2005-10-13 | Ngk Insulators Ltd | 能動的高抵抗半導体層を有する半導体装置及びその製造方法 |
WO2012169022A1 (ja) | 2011-06-08 | 2012-12-13 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP2015053427A (ja) | 2013-09-09 | 2015-03-19 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
WO2015072210A1 (ja) | 2013-11-13 | 2015-05-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2016039071A1 (ja) | 2014-09-08 | 2016-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
WO2017126472A1 (ja) | 2016-01-20 | 2017-07-27 | ローム株式会社 | 半導体装置 |
WO2017146148A1 (ja) | 2016-02-23 | 2017-08-31 | 富士電機株式会社 | 半導体装置 |
-
2018
- 2018-05-29 JP JP2018102702A patent/JP7102948B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005285955A (ja) | 2004-03-29 | 2005-10-13 | Ngk Insulators Ltd | 能動的高抵抗半導体層を有する半導体装置及びその製造方法 |
WO2012169022A1 (ja) | 2011-06-08 | 2012-12-13 | トヨタ自動車株式会社 | 半導体装置とその製造方法 |
JP2015053427A (ja) | 2013-09-09 | 2015-03-19 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
WO2015072210A1 (ja) | 2013-11-13 | 2015-05-21 | 三菱電機株式会社 | 半導体装置の製造方法 |
WO2016039071A1 (ja) | 2014-09-08 | 2016-03-17 | 富士電機株式会社 | 半導体装置及びその製造方法 |
WO2017126472A1 (ja) | 2016-01-20 | 2017-07-27 | ローム株式会社 | 半導体装置 |
WO2017146148A1 (ja) | 2016-02-23 | 2017-08-31 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2019080035A (ja) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7102948B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP7106881B2 (ja) | 炭化珪素基板および炭化珪素半導体装置 | |
CN104011865B (zh) | 在GaN材料中制造浮置保护环的方法及系统 | |
US10347735B2 (en) | Semiconductor device with lifetime killers and method of manufacturing the same | |
JP6988175B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP4046140B1 (ja) | 炭化珪素半導体装置の製造方法 | |
CN111149213B (zh) | 碳化硅半导体装置及其制造方法 | |
JP2017139499A (ja) | 炭化珪素半導体装置の製造方法 | |
JP5671779B2 (ja) | エピタキシャルウエハの製造方法および半導体装置の製造方法 | |
JP2017092368A (ja) | 半導体装置および半導体装置の製造方法 | |
CN109841616B (zh) | 碳化硅半导体装置及碳化硅半导体装置的制造方法 | |
JP6658137B2 (ja) | 半導体装置及びその製造方法 | |
JPWO2017064948A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2007535800A (ja) | ブール成長された炭化ケイ素ドリフト層を使用してパワー半導体デバイスを形成する方法、およびそれによって形成されるパワー半導体デバイス | |
JP6651894B2 (ja) | 化合物半導体装置およびその製造方法 | |
KR20140112009A (ko) | 탄화규소 반도체 장치의 제조방법 | |
US10516017B2 (en) | Semiconductor device, and manufacturing method for same | |
JP2012114104A (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
JP2012243966A (ja) | 半導体装置 | |
WO2018117061A1 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2018116986A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5817204B2 (ja) | 炭化珪素半導体装置 | |
WO2012105170A1 (ja) | 半導体装置およびその製造方法 | |
JP5098293B2 (ja) | ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法 | |
JP2006100779A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180628 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20201110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20201110 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201201 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7102948 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |