WO2018117061A1 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
WO2018117061A1
WO2018117061A1 PCT/JP2017/045405 JP2017045405W WO2018117061A1 WO 2018117061 A1 WO2018117061 A1 WO 2018117061A1 JP 2017045405 W JP2017045405 W JP 2017045405W WO 2018117061 A1 WO2018117061 A1 WO 2018117061A1
Authority
WO
WIPO (PCT)
Prior art keywords
type
conductivity type
band gap
wide band
region
Prior art date
Application number
PCT/JP2017/045405
Other languages
English (en)
French (fr)
Inventor
貴仁 小島
Original Assignee
富士電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士電機株式会社 filed Critical 富士電機株式会社
Priority to DE112017002379.3T priority Critical patent/DE112017002379T5/de
Priority to JP2018557981A priority patent/JPWO2018117061A1/ja
Priority to CN201780033746.4A priority patent/CN109196655A/zh
Publication of WO2018117061A1 publication Critical patent/WO2018117061A1/ja
Priority to US16/199,508 priority patent/US20190096999A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H01L29/7805—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode in antiparallel, e.g. freewheel diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs

Definitions

  • the present invention relates to a semiconductor device and a method for manufacturing the semiconductor device.
  • vertical MOSFETs Metal Oxide Semiconductor Field Transistors: insulated gate field effect transistors
  • the trench structure in which the channel is formed perpendicular to the substrate surface can increase the cell density per unit area rather than the planar structure in which the channel is formed in parallel to the substrate surface.
  • the current density per area can be increased, which is advantageous in terms of cost.
  • FIG. 9 is a cross-sectional view showing the configuration of a conventional vertical MOSFET.
  • N type drift layer 2 is deposited on the front surface of n + type silicon carbide substrate 1.
  • An n-type epitaxial layer 5 is provided on the surface side of n-type drift layer 2 opposite to the n + -type silicon carbide substrate 1 side.
  • a first p + type region 3 is selectively provided on the surface layer of n type drift layer 2 opposite to the n + type silicon carbide substrate 1 side.
  • the conventional vertical MOSFET further includes a p-type base layer 6, an n + -type source region 7, a p ++- type contact region 8, a gate insulating film 9, a gate electrode 10, a back electrode 13, and a trench 16. ing.
  • FIG. 10 is a graph showing high voltage leakage of a conventional trench type silicon carbide semiconductor device.
  • the vertical axis represents the drain saturation current, and the unit is A.
  • the horizontal axis represents the drain-source voltage, and the unit is V.
  • a leakage current of about 1 ⁇ A is generated at a high voltage.
  • An object of the present invention is to provide a semiconductor device capable of suppressing high voltage leakage and a method for manufacturing the semiconductor device.
  • a semiconductor device has the following characteristics.
  • the semiconductor device has a first conductive type wide bandgap semiconductor substrate made of a semiconductor having a wider bandgap than silicon on the front surface of the semiconductor having a wider bandgap than silicon, and is lower than the wide bandgap semiconductor substrate.
  • a wide band gap semiconductor layer of a first conductivity type having an impurity concentration is provided.
  • a second conductivity type first base region is selectively provided on a surface layer of the first conductivity type wide band gap semiconductor layer opposite to the wide band gap semiconductor substrate side.
  • a second conductivity type second base region is selectively provided in the first conductivity type wide band gap semiconductor layer.
  • the second conductivity type wide bandgap semiconductor layer is formed of a semiconductor having a wider bandgap than silicon on the surface opposite to the wide bandgap semiconductor substrate of the first conductivity type wide bandgap semiconductor layer. Is provided.
  • a first conductivity type source region is selectively provided in the second conductivity type wide band gap semiconductor layer.
  • a trench that penetrates the source region and the wide band gap semiconductor layer of the second conductivity type and reaches the wide band gap semiconductor layer of the first conductivity type is provided.
  • a gate electrode is provided inside the trench via a gate insulating film.
  • the semiconductor device includes a wide band gap semiconductor layer of the second conductivity type and a source electrode in contact with the source region, and a drain electrode provided on the back surface of the wide band gap semiconductor substrate.
  • the first base region has a deep first base region located deeper on the drain electrode side than the bottom of the trench and a shallow first base region located closer to the source region than the bottom of the trench.
  • the deep first base region is implanted with a predetermined ratio of another element that is bonded to the element driven out by the impurity that determines the conductivity type of the first base region.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the shallow first base region is implanted with the element at a predetermined ratio.
  • the impurity when the impurity is an impurity entering a silicon site, the element is carbon, and when the impurity is an impurity entering a carbon site, the element is silicon. It is characterized by being.
  • the semiconductor device according to the present invention is characterized in that, in the above-described invention, the impurity is aluminum and the element is carbon.
  • a semiconductor device manufacturing method has the following characteristics.
  • a method of manufacturing a semiconductor device includes firstly forming the wide band gap of a first conductive type wide band gap semiconductor substrate made of a semiconductor having a wider band gap than silicon on the front surface of the semiconductor having a wider band gap than silicon.
  • a wide band gap semiconductor layer of a first conductivity type having a lower impurity concentration than the gap semiconductor substrate is formed.
  • a first base region of the second conductivity type is selectively formed on the surface layer of the wide band gap semiconductor layer of the first conductivity type.
  • a second conductive type second base region is selectively formed in the first conductive type wide band gap semiconductor layer.
  • a second conductive type wide band gap semiconductor layer made of a semiconductor having a wider band gap than silicon is formed on the surface of the first conductive type wide band gap semiconductor layer.
  • a first conductivity type source region is selectively formed in the second conductivity type wide band gap semiconductor layer.
  • a trench that penetrates the source region and the wide band gap semiconductor layer of the second conductivity type and reaches the wide band gap semiconductor layer of the first conductivity type is formed.
  • a gate electrode is formed inside the trench through a gate insulating film.
  • a wide band gap semiconductor layer of the second conductivity type and a source electrode in contact with the source region are formed.
  • a drain electrode is formed on the back surface of the wide band gap semiconductor substrate.
  • the selective formation of the first base region may include forming a deep first base region located deeper on the drain electrode side than the bottom of the trench in the first base region. It is formed by co-injecting an impurity that determines the conductivity type and another element that is bonded to the element driven out by the impurity.
  • the first base region is selectively formed by the source region side from the bottom of the trench in the first base region.
  • a shallow first base region at a position close to is formed by co-implanting the impurity and the element.
  • an element corresponding to the p-type impurity is implanted at a predetermined ratio.
  • the element driven out by the p-type impurity is combined with the element corresponding to the p-type impurity, and can be crystallized into silicon carbide.
  • the semiconductor device of the present invention suppresses high voltage leakage.
  • an element corresponding to the p-type impurity may be implanted into the shallow first p + -type region at a predetermined ratio. In this case, even in the shallow first p + -type region, it is possible to reduce the occurrence of the defect of the element driven out by the p-type impurity. For this reason, the semiconductor device of the present invention can further suppress high voltage leakage.
  • FIG. 1 is a cross-sectional view showing a configuration of the silicon carbide semiconductor device according to the embodiment.
  • FIG. 2 is a graph showing leakage current and resistance with respect to drain voltage in each region of the silicon carbide semiconductor device according to the embodiment.
  • FIG. 3 is a cross-sectional view schematically showing a state in the process of manufacturing the silicon carbide semiconductor device according to the embodiment (part 1).
  • FIG. 4 is sectional drawing which shows typically the state in the middle of manufacture of the silicon carbide semiconductor device concerning Embodiment (the 2).
  • FIG. 5 is sectional drawing which shows typically the state in the middle of manufacture of the silicon carbide semiconductor device concerning Embodiment (the 3).
  • FIG. 4 is sectional drawing which shows typically the state in the middle of manufacture of the silicon carbide semiconductor device concerning Embodiment (the 2).
  • FIG. 6 is a cross-sectional view schematically showing a state in the process of manufacturing the silicon carbide semiconductor device according to the embodiment (No. 4).
  • FIG. 7 is sectional drawing which shows typically the state in the middle of manufacture of the silicon carbide semiconductor device concerning Embodiment (the 5).
  • FIG. 8 is a cross-sectional view schematically showing a state in the process of manufacturing the silicon carbide semiconductor device according to the embodiment (No. 6).
  • FIG. 9 is a cross-sectional view showing the configuration of a conventional vertical MOSFET.
  • FIG. 10 is a graph showing high voltage leakage of a conventional trench type silicon carbide semiconductor device.
  • FIG. 1 is a cross-sectional view showing a configuration of the silicon carbide semiconductor device according to the embodiment.
  • a silicon carbide semiconductor device according to an embodiment includes a first main surface (front surface) of an n + type silicon carbide substrate (first conductive type wide bandgap semiconductor substrate) 1, for example, An n-type drift layer (first conductivity type first wide bandgap semiconductor layer) 2 is deposited on the (0001) plane (Si plane).
  • N + type silicon carbide substrate 1 is a silicon carbide single crystal substrate.
  • N type drift layer 2 has a lower impurity concentration than n + type silicon carbide substrate 1, for example, a low concentration n type drift layer.
  • An n-type epitaxial layer 5 is provided on the surface of n-type drift layer 2 opposite to the n + -type silicon carbide substrate 1 side.
  • N type epitaxial layer 5 is a high concentration n type drift layer having an impurity concentration lower than that of n + type silicon carbide substrate 1 and higher than that of n type drift layer 2.
  • a p-type base layer (second conductivity type wide band gap semiconductor layer) 6 is provided on the surface side of n-type drift layer 2 opposite to the n + -type silicon carbide substrate 1 side.
  • the p-type base layer 6 is in contact with a first p + -type region 3 described later.
  • n + type silicon carbide substrate 1, n type drift layer 2 and p type base layer 6 are combined to form a silicon carbide semiconductor substrate.
  • a back surface electrode (drain electrode) 13 is provided on the second main surface (back surface, that is, the back surface of the silicon carbide semiconductor substrate) of n + type silicon carbide substrate 1.
  • the back electrode 13 constitutes a drain electrode.
  • a drain electrode pad 15 is provided on the surface of the back electrode 13.
  • a trench structure is formed on the first main surface side (p-type base layer 6 side) of the silicon carbide semiconductor substrate. Specifically, trench 16 penetrates p-type base layer 6 from the surface opposite to the n + -type silicon carbide substrate 1 side of p-type base layer 6 (the first main surface side of the silicon carbide semiconductor substrate). As a result, the n-type epitaxial layer 5 is reached.
  • a gate insulating film 9 is formed on the bottom and side walls of the trench 16 along the inner wall of the trench 16, and a gate electrode 10 is formed inside the gate insulating film 9 in the trench 16. Gate electrode 10 is insulated from n-type drift layer 2 and p-type base layer 6 by gate insulating film 9. A part of the gate electrode 10 may protrude from the upper side of the trench 16 (the side where the source electrode pad 14 is provided) to the source electrode pad 14 side.
  • a first p + type region (a first base of the second conductivity type) is formed on the surface opposite to the n + type silicon carbide substrate 1 side of the n type drift layer 2 (the first main surface side of the silicon carbide semiconductor substrate).
  • Region) 3 and a second p + type region (second conductivity type second base region) 4 are selectively provided.
  • the lower end (drain side end) of the first p + -type region 3 is located closer to the drain than the bottom of the trench 16.
  • the first p + -type region 3 is formed from the deep first p + -type base region (deep first base region) 3a located deeper on the drain side (negative z-axis direction) than the bottom of the trench 16 and the bottom of the trench 16.
  • first base region 3b shallow first base region located close to the source side (positive direction of the z-axis).
  • the lower end portion of the second p + type base region 4 is located closer to the drain side than the bottom portion of the trench 16.
  • the second p + type base region 4 is formed at a position facing the bottom of the trench 16 in the depth direction.
  • the width of the second p + -type base region 4 is wider than the width of the trench 16.
  • the bottom of the trench 16 may reach the second p + -type base region 4, or may be located in the n-type epitaxial layer 5 sandwiched between the p-type base layer 6 and the second p + -type base region 4, and the second p + + It may not be in contact with the mold base region 4.
  • trench MOS gate metal-oxide film-insulated gate
  • FIG. 2 is a graph showing leakage current and resistance with respect to drain voltage in each region of the silicon carbide semiconductor device according to the embodiment.
  • the amount of defects is set to 2.5 ⁇ 10 ⁇ 6 / cm 3 and 2.5 ⁇ 10 ⁇ 10 / cm 3 , respectively.
  • the leakage current was simulated.
  • the horizontal axis indicates the drain voltage, and the unit is V.
  • the vertical axis represents the leakage current and the unit is ⁇ A.
  • the standard line is the simulation result when the amount of defects in the n-type drift layer 2, the first p + -type region 3 and the p-type base layer 6 is 2.5 ⁇ 10 ⁇ 6 / cm 3
  • the Pepi line is The simulation results when the defect amount of the p-type base layer 6 is 2.5 ⁇ 10 ⁇ 10 / cm 3
  • the drift line indicates that the defect amount of the n-type drift layer 2 is 2.5 ⁇ 10 ⁇ 10 / cm 3.
  • the first p + -type region 3 is formed by ion implantation of a p-type impurity such as aluminum (Al). Since aluminum is an element that enters a silicon site by ion implantation, aluminum is disposed in the vicinity of silicon in a silicon carbide crystal. For this reason, silicon (Si) is expelled by aluminum, and the expelled silicon becomes a defect.
  • a p-type impurity such as aluminum (Al). Since aluminum is an element that enters a silicon site by ion implantation, aluminum is disposed in the vicinity of silicon in a silicon carbide crystal. For this reason, silicon (Si) is expelled by aluminum, and the expelled silicon becomes a defect.
  • the first p + type region 3 is divided into two layers, a deep first p + type region 3a and a shallow first p + type region 3b.
  • the portion of the pn junction between the deep first p + -type region 3 a and the n-type epitaxial 5 is the most effective part for increasing the withstand voltage. Therefore, it is possible to effectively prevent the withstand voltage from being lowered by suppressing the leakage current due to the defect of the deep first p + -type region 3a.
  • an element corresponding to a p-type impurity for example, carbon (C) is implanted at a predetermined ratio in order to reduce defects in the deep first p + -type region 3a.
  • the implanted carbon and the expelled silicon are combined and crystallized with silicon carbide to prevent silicon from becoming a defect.
  • the predetermined ratio is an amount necessary for bonding with silicon that is expelled by injecting aluminum.
  • the carbon doping amount (D C ) is an amount satisfying 0.7 ⁇ D C / D Al ⁇ 1.3 with respect to the aluminum doping amount (D Al ).
  • the first p + -type region 3 can also be formed by ion implantation of a p-type impurity other than aluminum, for example, boron (B).
  • a p-type impurity other than aluminum
  • B boron
  • an element corresponding to the p-type impurity is implanted into the deep first p + -type region 3a at a predetermined ratio.
  • the element corresponding to the p-type impurity is carbon, and carbon is implanted at a predetermined ratio into the first p + -type region 3a that is deep like aluminum.
  • the p-type impurity is an element entering the carbon site
  • the element corresponding to the p-type impurity is silicon
  • silicon is implanted into the first p + -type region 3a deeper than aluminum at a predetermined ratio.
  • an element corresponding to a p-type impurity can be implanted into the shallow first p + -type region 3b at a predetermined ratio.
  • the deep first p + -type region 3a when the p-type impurity is an element entering the silicon site, carbon is implanted at a predetermined ratio, and when the p-type impurity is the element entering the carbon site, Silicon is implanted at a predetermined rate.
  • the first p + -type region 3 becomes an n-type first n + -type region
  • the deep first p + -type region 3a becomes an n-type deep first n + -type region.
  • the impurity in the first n + -type region is nitrogen
  • the impurity in the first n + -type region is phosphorus (p)
  • phosphorus since phosphorus is an element entering the silicon site, carbon is implanted at a predetermined ratio.
  • 3 to 8 are cross-sectional views schematically showing states during the manufacture of the silicon carbide semiconductor device according to the embodiment.
  • an n + type silicon carbide substrate 1 made of n type silicon carbide is prepared.
  • a first n type drift layer (first conductivity type first layer made of silicon carbide while doping an n type impurity, for example, a nitrogen atom (N), is used.
  • 1 wide band gap semiconductor layer) 2a is epitaxially grown to a thickness of, for example, about 30 ⁇ m.
  • the first n-type drift layer 2 a becomes the n-type drift layer 2. The state up to here is shown in FIG.
  • a mask (not shown) having a desired opening is formed by, for example, an oxide film on the surface of the first n-type drift layer 2a by photolithography.
  • a p-type impurity for example, an aluminum atom and an element corresponding to the p-type impurity, for example, a carbon corresponding to an aluminum atom are co-implanted by ion implantation using this oxide film as a mask.
  • a deep first p + type region (second conductivity type first base region) 3a and a second p + type region (for example, about 0.5 ⁇ m deep) are formed in part of the surface region of the first n-type drift layer 2a.
  • the second conductivity type second base region) 4 is formed so that, for example, the distance between the adjacent first p + type region 3a and the second p + type base region 4 is about 1.0 ⁇ m.
  • an element corresponding to the p-type impurity is also implanted into the second p + -type base region 4, but there is no particular problem.
  • p-type impurities are ion-implanted, and elements corresponding to the p-type impurities are successively ion-implanted using the same mask.
  • an element corresponding to a p-type impurity may be ion-implanted, and a p-type impurity may be ion-implanted continuously using the same mask.
  • the dose amount at the time of ion implantation for forming the deep first p + -type region 3a and the second p + -type base region 4 may be set so that the impurity concentration is about 5 ⁇ 10 18 / cm 3 , for example.
  • the mask used at the time of ion implantation for forming the deep first p + -type region 3a and the second p + -type base region 4 is removed.
  • n-type impurities such as nitrogen atoms are ion-implanted by ion implantation.
  • a first n-type epitaxial layer 5a having a depth of, for example, about 0.5 ⁇ m or less is formed between the deep first p + -type region 3a and the second p + -type base region 4 in the surface layer of the first n-type drift layer 2a. It is formed.
  • the dose at the time of ion implantation for forming the first n-type epitaxial layer 5a may be set so that the impurity concentration is, for example, about 1 ⁇ 10 17 / cm 3 . The state up to this point is shown in FIG.
  • a second n-type drift layer (first conductivity type second wide band gap semiconductor layer) 2b is formed, for example, 0 while doping an n-type impurity, for example, a nitrogen atom. Epitaxially grown to a thickness of about 5 ⁇ m.
  • the second n-type drift layer 2b and the first n-type drift layer 2a are combined to form the n-type drift layer 2.
  • the epitaxial growth conditions for forming the second n-type drift layer 2b may be set so that the impurity concentration of the second n-type drift layer 2b is about 3 ⁇ 10 15 / cm 3 , for example.
  • a mask (not shown) having a desired opening is formed on the surface of the n-type drift layer 2 by, for example, an oxide film by a photolithography technique. Then, using this oxide film as a mask, p-type impurities, for example, aluminum atoms are ion-implanted by ion implantation. At this time, a p-type impurity such as an aluminum atom and an element corresponding to the p-type impurity such as carbon corresponding to an aluminum atom may be co-implanted.
  • the shallow first p + -type region 3b and the deep first p + -type region 3a are combined to form the first p + -type base region 3.
  • the dose at the time of ion implantation for forming the shallow first p + -type region 3b may be set so that, for example, the impurity concentration is about 5.0 ⁇ 10 18 / cm 3 .
  • n-type impurities such as nitrogen atoms are ion-implanted by ion implantation. Accordingly, a depth of, for example, 0.5 ⁇ m is formed on a part of the surface layer of the second n-type drift layer 2b so as to be in contact with the deep first p + -type region 3a, the second p + -type base region 4 and the first n-type epitaxial layer 5a.
  • a second n-type epitaxial layer (second region of the first conductivity type) 5b is formed.
  • the dose amount at the time of ion implantation for providing the second n-type epitaxial layer 5b may be set so that the impurity concentration is, for example, about 1 ⁇ 10 17 / cm 3 .
  • the second n-type epitaxial layer 5b and the first n-type epitaxial layer 5a are combined to form an n-type epitaxial layer 5. The state up to here is shown in FIG.
  • a p-type base layer (second layer) is doped while doping p-type impurities, for example, aluminum atoms.
  • the conductive type wide band gap semiconductor layer 6 is epitaxially grown to a thickness of, for example, about 0.9 to 1.3 ⁇ m.
  • the epitaxial growth conditions for forming the p-type base layer 6 may be set so that the impurity concentration is about 2 ⁇ 10 17 / cm 3 which is lower than the impurity concentration of the first p + -type base region 3, for example.
  • a mask (not shown) having a desired opening is formed on the surface of the p-type base layer 6 by, for example, an oxide film by a photolithography technique.
  • an n-type impurity such as phosphorus is ion-implanted by ion implantation using this oxide film as a mask.
  • an n + type source region (first conductivity type source region) 7 is formed in a part of the surface layer of the p type base layer 6.
  • the dose at the time of ion implantation for forming the n + type source region 7 may be set such that the impurity concentration is higher than that of the first p + type region 3, for example.
  • a mask (not shown) having a desired opening is formed by, for example, an oxide film on the surface of the p-type base layer 6 by photolithography, and the p-type is formed on the surface of the p-type base layer 6 using this oxide film as a mask.
  • An impurity such as aluminum is ion-implanted.
  • a p ++ type contact region 8 is formed in a part of the surface region of the p type base layer 6.
  • the dose amount at the time of ion implantation for forming the p ++ type contact region 8 may be set so that the impurity concentration is higher than that of the second p + type region 4, for example. Subsequently, the mask used at the time of ion implantation for forming the p ++ type contact region 8 is removed. The order of ion implantation for forming the n + -type source region 7 and ion implantation for forming the p ++ -type contact region 8 may be switched. The state up to this point is shown in FIG.
  • heat treatment is performed to activate, for example, the deep first p + type region 3a, the shallow first p + type region 3b, the n + type source region 7 and the p ++ type contact region 8.
  • the temperature of the heat treatment may be about 1700 ° C., for example.
  • the heat treatment time may be, for example, about 2 minutes.
  • the respective ion implantation regions may be activated collectively by one heat treatment, or may be activated by performing heat treatment every time ion implantation is performed.
  • a mask (not shown) having a desired opening is formed with an oxide film, for example, by photolithography. Form. Then, using this oxide film as a mask, a trench 16 that penetrates the n + type source region 7 and the p type base layer 6 and reaches the n type epitaxial layer 5 is formed by dry etching or the like. The bottom of the trench 16, the 2p + -type region 4 may be reached, may be located in the p-type base layer 6 and the 2p + -type region 4 sandwiched by n-type epitaxial layer 5. Subsequently, the mask used to form the trench 16 is removed. The state up to this point is shown in FIG.
  • a gate insulating film 9 is formed along the surfaces of the n + type source region 7 and the p ++ type contact region 8 and the bottom and side walls of the trench 16.
  • the gate insulating film 9 may be formed by thermal oxidation by heat treatment at a temperature of about 1000 ° C. in an oxygen atmosphere. Further, the gate insulating film 9 may be formed by a method of depositing by a chemical reaction such as high temperature oxidation (HTO).
  • HTO high temperature oxidation
  • a polycrystalline silicon layer doped with, for example, phosphorus atoms is formed on the gate insulating film 9.
  • This polycrystalline silicon layer is formed so as to fill the trench 16.
  • the gate electrode 10 is formed. A part of the gate electrode 10 may protrude from the upper side of the trench 16 (source electrode pad 15 side) to the source electrode pad 15 side.
  • phosphor glass is formed to a thickness of about 1 ⁇ m so as to cover the gate insulating film 9 and the gate electrode 10 to form an interlayer insulating film 11.
  • a contact hole is formed, and the n + type source region 7 and the p ++ type contact region 8 are exposed.
  • heat treatment is performed to planarize the interlayer insulating film 11. The state up to this point is shown in FIG.
  • a conductive film to be the source electrode 12 is formed in the contact hole and on the interlayer insulating film 11.
  • the conductive film is selectively removed to leave the source electrode 12 only in the contact hole, for example.
  • a drain electrode 13 made of, for example, a nickel (Ni) film is formed on the second main surface of the n + -type silicon carbide substrate 1. Thereafter, heat treatment is performed at a temperature of about 970 ° C., for example, to form ohmic contact between n + -type silicon carbide substrate 1 and drain electrode 13.
  • an aluminum film is provided so as to cover the source electrode 12 and the interlayer insulating film 11 so as to cover the source electrode 12 and the interlayer insulating film 11, for example, by a sputtering method. Thereafter, the aluminum film is selectively removed and left so as to cover the active portion of the entire device, thereby forming the source electrode pad 14.
  • the drain electrode pad 15 is formed on the surface of the drain electrode 13 by sequentially laminating, for example, titanium (Ti), nickel, and gold (Au). As described above, the semiconductor device shown in FIG. 1 is completed.
  • the element corresponding to the p-type impurity is implanted at a predetermined ratio in the deep first p + -type region.
  • the element driven out by the p-type impurity is combined with the element corresponding to the p-type impurity, and can be crystallized into silicon carbide.
  • the silicon carbide semiconductor device according to the embodiment suppresses high voltage leakage.
  • an element corresponding to the p-type impurity may be implanted into the shallow first p + -type region at a predetermined ratio.
  • the silicon carbide semiconductor device according to the embodiment can further suppress high voltage leakage.
  • the impurity concentration of the first p + -type region is the same as that of the existing silicon carbide semiconductor device. For this reason, the first p + -type region increases the withstand voltage, relaxes the application of a high electric field to the gate insulating film, and efficiently generates the hole current generated when avalanche breakdown occurs. A function of retracting to the source electrode can be provided.
  • the case where the first main surface of the silicon carbide substrate made of silicon carbide is the (0001) plane and the MOS gate structure is formed on the (0001) plane has been described as an example.
  • Various types of wide band gap semiconductors for example, gallium nitride (GaN)
  • GaN gallium nitride
  • the first conductivity type is n-type and the second conductivity type is p-type.
  • the first conductivity type is p-type and the second conductivity type is n-type. The same holds true.
  • the semiconductor substrate according to the present invention is useful for a semiconductor substrate of a high voltage semiconductor device used for a power conversion device, a power supply device such as various industrial machines, and the like.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素半導体装置は、ｎ+型炭化珪素基板（１）のおもて面に設けられた、ｎ+型ドリフト層（２）を有し、ｎ+型ドリフト層（２）の表面層に第１ｐ+型領域（３）が設けられ、ｎ+型炭化珪素基板（１）のおもて面側には、トレンチ（１６）が形成される。第１ｐ+型領域（３）は、トレンチ（１６）の底部より深い位置にある深い第１ｐ+型領域（３ａ）とトレンチ（１６）の底部より浅い位置にある浅い第１ｐ+型領域（３ｂ）からなり、深い第１ｐ+型領域（３ａ）は、第１１ｐ+型領域（３）の導電型を決定する不純物に追い出された元素と結合する他の元素が所定の割合で注入されている。

Description

半導体装置および半導体装置の製造方法
　この発明は、半導体装置および半導体装置の製造方法に関する。
　従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造を有する縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ　Ｏｘｉｅｄ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）が作製（製造）されている。縦型ＭＯＳＦＥＴでは、チャネルが基板表面に対して平行に形成されるプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
　しかしながら、縦型ＭＯＳＦＥＴにトレンチ構造を形成するとチャネルを垂直方向に形成するためにトレンチ内壁全域をゲート絶縁膜で覆う構造となり、ゲート絶縁膜のトレンチ底部の部分がドレイン電極に近づくため、ゲート絶縁膜のトレンチ底部の部分に高電界が印加されやすい。特に、ワイドバンドギャップ半導体（シリコンよりもバンドギャップが広い半導体、例えば、炭化珪素（ＳｉＣ））では超高耐圧素子を作製するため、トレンチ底部のゲート絶縁膜への悪影響は、信頼性を大きく低下させる。
　このような問題を解消する方法として、トレンチ構造の縦型ＭＯＳＦＥＴにおいて、トレンチとトレンチの間、トレンチと平行にｐ+型領域を設ける技術が提案されている（例えば、下記特許文献１参照）。
　図９は、従来の縦型ＭＯＳＦＥＴの構成を示す断面図である。ｎ+型炭化珪素基板１のおもて面にｎ型ドリフト層２が堆積される。ｎ型ドリフト層２のｎ+型炭化珪素基板１側に対して反対側の表面側には、ｎ型エピタキシャル層５が設けられている。また、ｎ型ドリフト層２のｎ+型炭化珪素基板１側に対して反対側の表面層には、第１ｐ+型領域３が選択的に設けられている。
　また、従来の縦型ＭＯＳＦＥＴには、さらにｐ型ベース層６、ｎ+型ソース領域７、ｐ++型コンタクト領域８、ゲート絶縁膜９、ゲート電極１０、裏面電極１３およびトレンチ１６が設けられている。
　図９の構成の縦型ＭＯＳＦＥＴにおいて、第１ｐ+型領域３とｎ型エピタキシャル層５とのｐｎ接合がトレンチ１６よりも深い位置にあるため、第１ｐ+型領域３とｎ型エピタキシャル層５との境界に電界が集中し、トレンチ１６の底部の電界集中を緩和することが可能となる。
特開２００９－２６０２５３号公報
　しかしながら、従来のトレンチ型炭化珪素半導体装置では、電圧に依存して増えるドレイン－ソース間のリーク電流により、高電圧領域で大きなリーク電流が生じる。図１０は、従来のトレンチ型炭化珪素半導体装置の高電圧リークを示すグラフである。図１０において、縦軸はドレイン飽和電流を示し、単位はＡである。また、横軸はドレイン－ソース間電圧を示し、単位はＶである。図１０に示すように、半導体装置において、高電圧では、１μＡ程度の漏れ電流が生じている。
　この発明は、高電圧リークを抑制することが可能な半導体装置および半導体装置の製造方法を提供することを目的とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置は、次の特徴を有する。半導体装置は、シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層が設けられている。また、前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に第２導電型の第１ベース領域が選択的に設けられている。また、前記第１導電型のワイドバンドギャップ半導体層の内部に第２導電型の第２ベース領域が選択的に設けられている。また、前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層が設けられている。また、前記第２導電型のワイドバンドギャップ半導体層の内部に第１導電型のソース領域が選択的に設けられている。また、前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチが設けられている。また、前記トレンチの内部にゲート絶縁膜を介してゲート電極が設けられている。また、半導体装置は、前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極と、前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、を備える。前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を有し、前記深い第１ベース領域は、前記第１ベース領域の導電型を決定する不純物に追い出された元素と結合する他の元素が所定の割合で注入されている。
　また、この発明にかかる半導体装置は、上述した発明において、前記浅い第１ベース領域は、前記元素が所定の割合で注入されていることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記不純物がシリコンサイトに入る不純物である場合、前記元素は炭素であり、前記不純物がカーボンサイトに入る不純物である場合、前記元素は珪素であることを特徴とする。
　また、この発明にかかる半導体装置は、上述した発明において、前記不純物がアルミニウムであり、前記元素が炭素であることを特徴とする。
　上述した課題を解決し、本発明の目的を達成するため、この発明にかかる半導体装置の製造方法は、次の特徴を有する。半導体装置の製造方法は、まず、シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層を形成する。次に、前記第１導電型のワイドバンドギャップ半導体層の表面層に、第２導電型の第１ベース領域を選択的に形成する。次に、前記第１導電型のワイドバンドギャップ半導体層の内部に、第２導電型の第２ベース領域を選択的に形成する。次に、前記第１導電型のワイドバンドギャップ半導体層の表面に、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層を形成する。次に、前記第２導電型のワイドバンドギャップ半導体層の内部に第１導電型のソース領域を選択的に形成する。次に、前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチを形成する。次に、前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する。次に、前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接するソース電極を形成する。次に、前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する。前記第１ベース領域を選択的に形成することは、前記第１ベース領域の内、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域を、前記第１ベース領域の導電型を決定する不純物と、前記不純物に追い出された元素と結合する他の元素とを共注入することにより形成する。
　また、この発明にかかる半導体装置の製造方法は、上述した発明において、前記第１ベース領域を選択的に形成することは、前記第１ベース領域の内、前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を、前記不純物と、前記元素とを共注入することにより形成することを特徴とする。
　上述した発明によれば、深い第１ｐ+型領域では、ｐ型の不純物に対応した元素が所定の割合で注入されている。これにより、ｐ型の不純物により追い出された元素が、ｐ型の不純物に対応した元素と結合され、炭化珪素に結晶化させることができる。これにより、ｐ型の不純物により追い出された元素が欠陥になることを減少できる。このため、本発明の半導体装置は、高電圧リークが抑制される。
　また、浅い第１ｐ+型領域に、ｐ型の不純物に対応した元素が所定の割合で注入されてもよい。この場合、浅い第１ｐ+型領域でも、ｐ型の不純物により追い出された元素が欠陥になることを減少できる。このため、本発明の半導体装置は、高電圧リークをさらに抑制することができる。
　本発明にかかる半導体装置および半導体装置の製造方法によれば、高電圧リークを抑制することできるという効果を奏する。
図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。 図２は、実施の形態にかかる炭化珪素半導体装置の各領域におけるドレイン電圧に対する漏れ電流と抵抗を示すグラフである。 図３は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その１）。 図４は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その２）。 図５は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その３）。 図６は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その４）。 図７は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その５）。 図８は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である（その６）。 図９は、従来の縦型ＭＯＳＦＥＴの構成を示す断面図である。 図１０は、従来のトレンチ型炭化珪素半導体装置の高電圧リークを示すグラフである。
　以下に添付図面を参照して、この発明にかかる半導体装置および半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。＋および－を含めたｎやｐの表記が同じ場合は近い濃度であることを示し濃度が同等とは限らない。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。
（実施の形態）
　図１は、実施の形態にかかる炭化珪素半導体装置の構成を示す断面図である。図１に示すように、実施の形態にかかる炭化珪素半導体装置は、ｎ+型炭化珪素基板（第１導電型のワイドバンドギャップ半導体基板）１の第１主面（おもて面）、例えば（０００１）面（Ｓｉ面）に、ｎ型ドリフト層（第１導電型の第１ワイドバンドギャップ半導体層）２が堆積されている。
　ｎ+型炭化珪素基板１は、炭化珪素単結晶基板である。ｎ型ドリフト層２は、ｎ+型炭化珪素基板１よりも低い不純物濃度で、例えば低濃度ｎ型ドリフト層である。ｎ型ドリフト層２の、ｎ+型炭化珪素基板１側に対して反対側の表面には、ｎ型エピタキシャル層５が設けられている。ｎ型エピタキシャル層５は、ｎ+型炭化珪素基板１よりも低くｎ型ドリフト層２よりも高い不純物濃度の高濃度ｎ型ドリフト層である。
　ｎ型ドリフト層２の、ｎ+型炭化珪素基板１側に対して反対側の表面側には、ｐ型ベース層（第２導電型のワイドバンドギャップ半導体層）６が設けられている。ｐ型ベース層６は、後述する第１ｐ+型領域３に接する。以下、ｎ+型炭化珪素基板１とｎ型ドリフト層２とｐ型ベース層６とを併せて炭化珪素半導体基体とする。
　ｎ+型炭化珪素基板１の第２主面（裏面、すなわち炭化珪素半導体基体の裏面）には、裏面電極（ドレイン電極）１３が設けられている。裏面電極１３は、ドレイン電極を構成する。裏面電極１３の表面には、ドレイン電極パッド１５が設けられている。
　炭化珪素半導体基体の第１主面側（ｐ型ベース層６側）には、トレンチ構造が形成されている。具体的には、トレンチ１６は、ｐ型ベース層６のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面からｐ型ベース層６を貫通してｎ型エピタキシャル層５に達する。トレンチ１６の内壁に沿って、トレンチ１６の底部および側壁にゲート絶縁膜９が形成されており、トレンチ１６内のゲート絶縁膜９の内側にゲート電極１０が形成されている。ゲート絶縁膜９によりゲート電極１０が、ｎ型ドリフト層２およびｐ型ベース層６と絶縁されている。ゲート電極１０の一部は、トレンチ１６の上方（ソース電極パッド１４が設けられている側）からソース電極パッド１４側に突出していてもよい。
　ｎ型ドリフト層２のｎ+型炭化珪素基板１側に対して反対側（炭化珪素半導体基体の第１主面側）の表面には、第１ｐ+型領域（第２導電型の第１ベース領域）３と第２ｐ+型領域（第２導電型の第２ベース領域）４が選択的に設けられている。第１ｐ+型領域３の下端部（ドレイン側端部）は、トレンチ１６の底部よりもドレイン側に位置する。第１ｐ+型領域３は、トレンチ１６の底部よりもドレイン側（ｚ軸の負の方向）に深い位置にある深い第１ｐ+型ベース領域（深い第１ベース領域）３ａおよびトレンチ１６の底部よりもソース側（ｚ軸の正の方向）に近い位置にある浅い第１ｐ+型ベース領域（浅い第１ベース領域）３ｂから構成される。第２ｐ+型ベース領域４の下端部は、トレンチ１６の底部よりもドレイン側に位置する。第２ｐ+型ベース領域４は、トレンチ１６の底部と深さ方向に対向する位置に形成される。第２ｐ+型ベース領域４の幅は、トレンチ１６の幅よりも広い。トレンチ１６の底部は、第２ｐ+型ベース領域４に達してもよいし、ｐ型ベース層６と第２ｐ+型ベース領域４に挟まれたｎ型エピタキシャル層５内に位置し、第２ｐ+型ベース領域４と接触していなくてもよい。
　深い第１ｐ+型ベース領域３ａおよび第２ｐ+型領域４を設けることで、トレンチ１６の底部と深さ方向（ｚ軸の負の方向）に近い位置に、深い第１ｐ+型ベース領域３ａとｎ型エピタキシャル層５とのｐｎ接合、および第２ｐ+型ベース領域４とｎ型エピタキシャル層５とのｐｎ接合を形成することができる。このように、ｐｎ接合を形成することで、トレンチ１６の底部のゲート絶縁膜９に高電界が印加されることを防止することができる。このため、ワイドバンドギャップ半導体を半導体材料として用いた場合においても高耐電圧化が可能となる。また、トレンチ幅よりも幅の広い第２ｐ+型ベース領域４を設けることで、トレンチ１６の底部の電界が集中するコーナー部の電界を緩和させることができるため、さらに耐電圧を高くすることができる。
　図１では、２つのトレンチＭＯＳ構造のみを図示しているが、さらに多くのトレンチ構造のＭＯＳゲート（金属－酸化膜－半導体からなる絶縁ゲート）構造が並列に配置されていてもよい。
　ここで、発明者らは、炭化珪素半導体装置の漏れ電流を減少させるため、炭化珪素半導体装置の各領域のライフタイム（欠陥量）を変えたときの漏れ電流の推移をシミュレーションした。図２は、実施の形態にかかる炭化珪素半導体装置の各領域におけるドレイン電圧に対する漏れ電流と抵抗を示すグラフである。図２において、ｎ型ドリフト層２、第１ｐ+型領域３およびｐ型ベース層６において、欠陥量をそれぞれ２．５×１０-6／ｃｍ3と２．５×１０-10／ｃｍ3にして、漏れ電流をシミュレーションした。
　図２において、横軸はドレイン電圧を示し、単位はＶである。縦軸は漏れ電流を示し単位はμＡである。また、標準の線は、ｎ型ドリフト層２、第１ｐ+型領域３およびｐ型ベース層６の欠陥量が２．５×１０-6／ｃｍ3でのシミュレーション結果であり、Ｐｅｐｉの線は、ｐ型ベース層６の欠陥量が２．５×１０-10／ｃｍ3でのシミュレーション結果であり、Ｄｒｉｆｔの線は、ｎ型ドリフト層２の欠陥量が２．５×１０-10／ｃｍ3でのシミュレーション結果であり、Ｄｅｅｐ　Ｐの線は、第１ｐ+型領域３の欠陥量が２．５×１０-10／ｃｍ3でのシミュレーション結果である。この結果より、第１ｐ+型領域３の欠陥量が多いと、漏れ電流が増加することが分かった。
　第１ｐ+型領域３の欠陥は、第１ｐ+型領域３を形成するためのイオン注入により、形成されていることを示す報告がある（例えば、下記参考文献１参照）。
　（参考文献１）　タケシ　ミタニ（Ｔａｋｅｓｈｉ　Ｍｉｔａｎｉ）他、「Ｄｅｐｔｈ　Ｐｒｏｆｉｌｉｎｇ　ｏｆ　Ｉｏｎ－Ｉｍｐｌａｎｔａｔｉｏｎ　Ｄａｍａｇｅ　ｉｎ　ＳｉＣ　Ｃｒｙｓｔａｌｓ　ｂｙ　Ｃａｔｈｏｄｏｌｕｍｉｎｅｓｃｅｎｃｅ　Ｓｐｅｃｔｒｏｓｃｏｐｙ」、（米国）、Ｍａｔｅｒｉａｌｓ　Ｓｃｉｅｎｃｅ　Ｆｏｒｕｍ　Ｖｏｌｓ．６００－６０３（２００９）ｐｐ６１５－６１８
　この第１ｐ+型領域３は、ｐ型の不純物、例えば、アルミニウム（Ａｌ）をイオン注入することにより形成される。アルミニウムは、イオン注入でシリコンサイトに入る元素であるため、アルミニウムは、炭化珪素の結晶の中で珪素の近くに配置される。このため、アルミニウムにより珪素（Ｓｉ）が追い出され、この追い出された珪素が欠陥になる。
　実施の形態の炭化珪素半導体装置では、第１ｐ+型領域３を、深い第１ｐ+型領域３ａと浅い第１ｐ+型領域３ｂと２層化している。第１ｐ+型領域３の中で、深い第１ｐ+型領域３ａとｎ型エピタキシャル５との間のｐｎ接合の部分が、耐電圧を高くすることに最も効果がある部分である。従って、深い第１ｐ+型領域３ａの欠陥による漏れ電流を抑えることで、耐電圧が低くなることを効果的に防止することができる。
　深い第１ｐ+型領域３ａの欠陥を減少させるため、実施の形態では、ｐ型の不純物に対応した元素、例えば炭素（Ｃ）を所定の割合で注入している。これにより、注入された炭素と追い出された珪素を結合させ、炭化珪素と結晶化させ、珪素が欠陥になることを防止している。ここで、所定の割合とは、アルミニウムを注入することにより追い出される珪素と結合するために必要な量である。具体的には、炭素のドープ量（ＤC）は、アルミニウムのドープ量（ＤAl）に対し０．７≦ＤC／ＤAl≦１．３を満たす量である。
　また、第１ｐ+型領域３は、アルミニウム以外のｐ型の不純物、例えば、ホウ素（Ｂ）をイオン注入することにより形成されることもできる。この場合、ｐ型の不純物に対応した元素が、深い第１ｐ+型領域３ａに所定の割合で注入される。例えば、ｐ型の不純物がシリコンサイトに入る元素である場合、ｐ型の不純物に対応した元素は炭素であり、アルミニウムと同様に深い第１ｐ+型領域３ａに、炭素が所定の割合で注入される。一方、ｐ型の不純物がカーボンサイトに入る元素である場合、ｐ型の不純物に対応した元素は珪素であり、アルミニウムと逆に深い第１ｐ+型領域３ａに、珪素が所定の割合で注入される。これにより、ｐ型の不純物により追い出された炭素と、注入された珪素とが結合され、炭化珪素と結晶化させ、炭素が欠陥になることを防止している。
　また、浅い第１ｐ+型領域３ｂに対しても、ｐ型の不純物に対応した元素を所定の割合で注入することもできる。深い第１ｐ+型領域３ａの場合と同様に、ｐ型の不純物がシリコンサイトに入る元素である場合、炭素が所定の割合で注入され、ｐ型の不純物がカーボンサイトに入る元素である場合、珪素が所定の割合で注入される。
　また、実施の形態では、ｎ+型炭化珪素基板１の場合を示したが、ｐ+型炭化珪素基板の場合でも同様にして欠陥を防ぐことができる。この場合、第１ｐ+型領域３がｎ型の第１ｎ+型領域となり、深い第１ｐ+型領域３ａがｎ型の深い第１ｎ+型領域になる。例えば、第１ｎ+型領域の不純物が、窒素である場合、窒素はカーボンサイトに入る元素であるため、珪素が所定の割合で注入される。また、第１ｎ+型領域の不純物が、リン（ｐ）である場合、リンはシリコンサイトに入る元素であるため、炭素が所定の割合で注入される。
（実施の形態にかかる炭化珪素半導体装置の製造方法）
　次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図３～図８は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を模式的に示す断面図である。
　まず、ｎ型の炭化珪素でできたｎ+型炭化珪素基板１を用意する。そして、このｎ+型炭化珪素基板１の第１主面上に、ｎ型の不純物、例えば窒素原子（Ｎ）をドーピングしながら炭化珪素でできた第１ｎ型ドリフト層（第１導電型の第１ワイドバンドギャップ半導体層）２ａを、例えば３０μｍ程度の厚さまでエピタキシャル成長させる。この第１ｎ型ドリフト層２ａは、ｎ型ドリフト層２となる。ここまでの状態が図３に示されている。
　次に、第１ｎ型ドリフト層２ａの表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム原子と、ｐ型の不純物に対応した元素、例えばアルミニウム原子と対応した炭素を共注入する。それによって、第１ｎ型ドリフト層２ａの表面領域の一部に、例えば深さ０．５μｍ程度の深い第１ｐ+型領域（第２導電型の第１ベース領域）３ａと第２ｐ+型領域（第２導電型の第２ベース領域）４が、例えば隣り合う深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４との間の距離が１．０μｍ程度となるように、形成される。
　この際、第２ｐ+型ベース領域４にも、ｐ型の不純物に対応した元素が注入されるが、特に問題はない。また、共注入する際、ｐ型の不純物をイオン注入し、同じマスクを用いて連続的にｐ型の不純物に対応した元素をイオン注入する。また、逆に、共注入する際、ｐ型の不純物に対応した元素をイオン注入し、同じマスクを用いて連続的にｐ型の不純物をイオン注入してもよい。深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４を形成するためのイオン注入時のドーズ量を、例えば不純物濃度が５×１０18／ｃｍ3程度となるように設定してもよい。次に、深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４を形成するためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入する。それによって、第１ｎ型ドリフト層２ａの表面層の、深い第１ｐ+型領域３ａと第２ｐ+型ベース領域４との間に、例えば深さ０．５μｍ以下程度の第１ｎ型エピタキシャル層５ａが形成される。第１ｎ型エピタキシャル層５ａを形成するためのイオン注入時のドーズ量を、例えば不純物濃度が１×１０17／ｃｍ3程度となるように設定してもよい。ここまでの状態が図４に示されている。
　次に、第１ｎ型ドリフト層２ａの表面上に、ｎ型の不純物、例えば窒素原子をドーピングしながら第２ｎ型ドリフト層（第１導電型の第２ワイドバンドギャップ半導体層）２ｂを、例えば０．５μｍ程度の厚さまでエピタキシャル成長させる。この第２ｎ型ドリフト層２ｂと第１ｎ型ドリフト層２ａを合わせてｎ型ドリフト層２となる。第２ｎ型ドリフト層２ｂを形成するためのエピタキシャル成長の条件を、例えば第２ｎ型ドリフト層２ｂの不純物濃度が３×１０15／ｃｍ3程度となるように設定してもよい。
　次に、ｎ型ドリフト層２の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを、例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｐ型の不純物、例えばアルミニウム原子をイオン注入する。この際、ｐ型の不純物、例えばアルミニウム原子と、ｐ型の不純物に対応した元素、例えばアルミニウム原子と対応した炭素を共注入しても良い。それによって、ｎ型ドリフト層２の表面領域の一部に、例えば深さ０．５μｍ程度の浅い第１ｐ+型領域（第２導電型の第１ベース領域）３ｂが、例えば深い第１ｐ+型領域３ａの上部に重なるように形成される。この浅い第１ｐ+型領域３ｂと深い第１ｐ+型領域３ａを合わせて第１ｐ+型ベース領域３となる。浅い第１ｐ+型領域３ｂを形成するためのイオン注入時のドーズ量を、例えば不純物濃度が５．０×１０18／ｃｍ3程度となるように設定してもよい。次に、浅い第１ｐ+型領域３ｂを形成するためのイオン注入時に用いたマスクを除去する。そして、イオン注入法によってｎ型の不純物、例えば窒素原子をイオン注入する。それによって、第２ｎ型ドリフト層２ｂの表面層の一部に、深い第１ｐ+型領域３ａ、第２ｐ+型ベース領域４、第１ｎ型エピタキシャル層５ａに接するように、例えば深さ０．５μｍ程度の第２ｎ型エピタキシャル層（第１導電型の第２領域）５ｂが形成される。第２ｎ型エピタキシャル層５ｂを設けるためのイオン注入時のドーズ量を、例えば不純物濃度が１×１０17／ｃｍ3程度となるように設定してもよい。この第２ｎ型エピタキシャル層５ｂと第１ｎ型エピタキシャル層５ａを合わせてｎ型エピタキシャル層５となる。ここまでの状態が図５に示されている。
　次に、ｎ型ドリフト層２の表面（すなわち第１ｐ+型領域３および第２ｎ型エピタキシャル層５ｂの表面）上に、ｐ型の不純物、例えばアルミニウム原子をドーピングしながらｐ型ベース層（第２導電型のワイドバンドギャップ半導体層）６を、例えば０．９～１．３μｍ程度の厚さまでエピタキシャル成長させる。ｐ型ベース層６を形成するためのエピタキシャル成長の条件を、例えば不純物濃度が第１ｐ+型ベース領域３の不純物濃度以下の２×１０17／ｃｍ3程度となるように設定してもよい。ここまでの工程により、ｎ+型炭化珪素基板１上にｎ型ドリフト層２およびｐ型ベース層６を積層してなる炭化珪素半導体基体が形成される。
　次に、ｐ型ベース層６の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、この酸化膜をマスクとしてイオン注入法によってｎ型の不純物、例えばリンをイオン注入する。それによって、ｐ型ベース層６の表面層の一部にｎ+型ソース領域（第１導電型のソース領域）７が形成される。ｎ+型ソース領域７を形成するためのイオン注入時のドーズ量を、例えば第１ｐ+型領域３よりも不純物濃度が高くなるように設定してもよい。次に、ｎ+型ソース領域７を形成するためのイオン注入時に用いたマスクを除去する。そして、ｐ型ベース層６の表面上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成し、この酸化膜をマスクとしてｐ型ベース層６の表面上にｐ型の不純物、例えばアルミニウムをイオン注入する。それによって、ｐ型ベース層６の表面領域の一部にｐ++型コンタクト領域８が形成される。ｐ++型コンタクト領域８を形成するためのイオン注入時のドーズ量を、例えば第２ｐ+型領域４よりも不純物濃度が高くなるように設定してもよい。続いて、ｐ++型コンタクト領域８を形成するためのイオン注入時に用いたマスクを除去する。ｎ+型ソース領域７を形成するためのイオン注入と、ｐ++型コンタクト領域８を形成するためのイオン注入と、の順序を入れ替えてもよい。ここまでの状態が図６に示されている。
　次に、熱処理（アニール）を行って、例えば深い第１ｐ+型領域３ａ、浅い第１ｐ+型領域３ｂ、ｎ+型ソース領域７、ｐ++型コンタクト領域８を活性化させる。熱処理の温度は、例えば１７００℃程度であってもよい。熱処理の時間は、例えば２分程度であってもよい。なお、上述したように１回の熱処理によって各イオン注入領域をまとめて活性化させてもよいし、イオン注入を行うたびに熱処理を行って活性化させてもよい。
　次に、ｐ型ベース層６の表面（すなわちｎ+型ソース領域７およびｐ++型コンタクト領域８の表面）上に、フォトリソグラフィ技術によって所望の開口部を有する図示しないマスクを例えば酸化膜で形成する。そして、この酸化膜をマスクとしてドライエッチング等によってｎ+型ソース領域７およびｐ型ベース層６を貫通してｎ型エピタキシャル層５に達するトレンチ１６を形成する。トレンチ１６の底部は、第２ｐ+型領域４に達してもよいし、ｐ型ベース層６と第２ｐ+型領域４に挟まれたｎ型エピタキシャル層５内に位置していてもよい。続いて、トレンチ１６を形成するために用いたマスクを除去する。ここまでの状態が図７に示されている。
　次に、ｎ+型ソース領域７およびｐ++型コンタクト領域８の表面と、トレンチ１６の底部および側壁と、に沿ってゲート絶縁膜９を形成する。このゲート絶縁膜９は、酸素雰囲気中において１０００℃程度の温度の熱処理によって熱酸化によって形成してもよい。また、このゲート絶縁膜９は高温酸化（Ｈｉｇｈ　Ｔｅｍｐｅｒａｔｕｒｅ　Ｏｘｉｄｅ：ＨＴＯ）等のような化学反応によって堆積する方法で形成してもよい。
　次に、ゲート絶縁膜９上に、例えばリン原子がドーピングされた多結晶シリコン層を形成する。この多結晶シリコン層はトレンチ１６内を埋めるように形成する。この多結晶シリコン層をパターニングして、トレンチ１６内部に残すことによって、ゲート電極１０が形成される。ゲート電極１０の一部は、トレンチ１６の上方（ソース電極パッド１５側）からソース電極パッド１５側に突出していてもよい。
　次に、ゲート絶縁膜９およびゲート電極１０を覆うように、例えばリンガラスを１μｍ程度の厚さで成膜し、層間絶縁膜１１を形成する。層間絶縁膜１１およびゲート絶縁膜９をパターニングして選択的に除去することによって、コンタクトホールを形成し、ｎ+型ソース領域７およびｐ++型コンタクト領域８を露出させる。その後、熱処理（リフロー）を行って層間絶縁膜１１を平坦化する。ここまでの状態が図８に示されている。
　次いで、コンタクトホール内および層間絶縁膜１１の上にソース電極１２となる導電性の膜を形成する。この導電性の膜を選択的に除去して、例えばコンタクトホール内にのみソース電極１２を残す。
　次いで、ｎ+型炭化珪素基板１の第２主面上に、例えばニッケル（Ｎｉ）膜でできたドレイン電極１３を形成する。その後、例えば９７０℃程度の温度で熱処理を行って、ｎ+型炭化珪素基板１とドレイン電極１３とをオーミック接合する。
　次に、例えばスパッタ法によって、ソース電極１２および層間絶縁膜１１を覆うように、例えばアルミニウム膜を、厚さが例えば５μｍ程度になるように、設ける。その後、アルミニウム膜を選択的に除去して、素子全体の活性部を覆うように残すことによって、ソース電極パッド１４を形成する。
　次に、ドレイン電極１３の表面に、例えばチタン（Ｔｉ）、ニッケルおよび金（Ａｕ）を順に積層することによって、ドレイン電極パッド１５を形成する。以上のようにして、図１に示す半導体装置が完成する。
　以上、説明したように、実施の形態にかかる炭化珪素半導体装置によれば、深い第１ｐ+型領域では、ｐ型の不純物に対応した元素が所定の割合で注入されている。これにより、ｐ型の不純物により追い出された元素が、ｐ型の不純物に対応した元素と結合され、炭化珪素に結晶化させることができる。これにより、ｐ型の不純物により追い出された元素が欠陥になることを減少できる。このため、実施の形態にかかる炭化珪素半導体装置は、高電圧リークが抑制される。
　また、浅い第１ｐ+型領域に、ｐ型の不純物に対応した元素が所定の割合で注入されてもよい。この場合、浅い第１ｐ+型領域でも、ｐ型の不純物により追い出された元素が欠陥になることを減少できる。このため、実施の形態にかかる炭化珪素半導体装置は、高電圧リークをさらに抑制することができる。
　実施の形態にかかる炭化珪素半導体装置では、第１ｐ+型領域の不純物濃度は、既存の炭化珪素半導体装置と変わらない。このため、第１ｐ+型領域は、耐電圧を高くし、かつ、ゲート絶縁膜に高電界が印加されることを緩和する機能、および、アバランシェ降伏が起こったときに発生するホール電流を効率よくソース電極に退避させる機能を有することができる。
　以上において本発明では、炭化珪素でできた炭化珪素基板の第１主面を（０００１）面とし当該（０００１）面上にＭＯＳゲート構造を構成した場合を例に説明したが、これに限らず、ワイドバンドギャップ半導体の種類（例えば窒化ガリウム（ＧａＮ）など）、基板主面の面方位などを種々変更可能である。また、本発明では、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
　以上のように、本発明にかかる半導体基板は、電力変換装置や種々の産業用機械などの電源装置などに使用される高耐圧半導体装置の半導体基板に有用である。
　１　ｎ+型炭化珪素基板
　２　ｎ型ドリフト層
　２ａ　第１ｎ型ドリフト層
　２ｂ　第２ｎ型ドリフト層
　３　第１ｐ+型領域
　３ａ　深い第１ｐ+型領域
　３ｂ　浅い第１ｐ+型領域
　４　第２ｐ+型領域
　５　ｎ型エピタキシャル層
　５ａ　第１ｎ型エピタキシャル層
　５ｂ　第２ｎ型エピタキシャル層
　６　ｐ型ベース層
　７　ｎ+型ソース領域
　８　ｐ++型コンタクト領域
　９　ゲート絶縁膜
　１０　ゲート電極
　１１　層間絶縁膜
　１２　ソース電極
　１３　裏面電極
　１４　ソース電極バッド
　１５　ドレイン電極パッド
　１６　トレンチ

Claims (6)

  1. 　シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板と、
    　前記ワイドバンドギャップ半導体基板のおもて面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層と、
    　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板側に対して反対側の表面層に選択的に設けられた第２導電型の第１ベース領域と、
    　前記第１導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第２導電型の第２ベース領域と、
    　前記第１導電型のワイドバンドギャップ半導体層の前記ワイドバンドギャップ半導体基板に対して反対側の表面に設けられた、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層と、
    　前記第２導電型のワイドバンドギャップ半導体層の内部に選択的に設けられた第１導電型のソース領域と、
    　前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチと、
    　前記トレンチの内部にゲート絶縁膜を介して設けられたゲート電極と、
    　前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接触するソース電極と、
    　前記ワイドバンドギャップ半導体基板の裏面に設けられたドレイン電極と、
    　を備え、
    　前記第１ベース領域は、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域および前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を有し、
    　前記深い第１ベース領域は、前記第１ベース領域の導電型を決定する不純物に追い出された元素と結合する他の元素が所定の割合で注入されていることを特徴とする半導体装置。
  2. 　前記浅い第１ベース領域は、前記元素が所定の割合で注入されていることを特徴とする請求項１に記載の半導体装置。
  3. 　前記不純物がシリコンサイトに入る不純物である場合、前記元素は炭素であり、
    　前記不純物がカーボンサイトに入る不純物である場合、前記元素は珪素であることを特徴とする請求項１または２に記載の半導体装置。
  4. 　前記不純物がアルミニウムであり、前記元素が炭素であることを特徴とする請求項１または２に記載の半導体装置。
  5. 　シリコンよりもバンドギャップが広い半導体からなる第１導電型のワイドバンドギャップ半導体基板のおもて面に、シリコンよりもバンドギャップが広い半導体からなる、前記ワイドバンドギャップ半導体基板より低不純物濃度の第１導電型のワイドバンドギャップ半導体層を形成する工程と、
    　前記第１導電型のワイドバンドギャップ半導体層の表面層に、第２導電型の第１ベース領域を選択的に形成する工程と、
    　前記第１導電型のワイドバンドギャップ半導体層の内部に、第２導電型の第２ベース領域を選択的に形成する工程と、
    　前記第１導電型のワイドバンドギャップ半導体層の表面に、シリコンよりもバンドギャップが広い半導体からなる、第２導電型のワイドバンドギャップ半導体層を形成する工程と、
    　前記第２導電型のワイドバンドギャップ半導体層の内部に第１導電型のソース領域を選択的に形成する工程と、
    　前記ソース領域および前記第２導電型のワイドバンドギャップ半導体層を貫通して前記第１導電型のワイドバンドギャップ半導体層に達するトレンチを形成する工程と、
    　前記トレンチの内部にゲート絶縁膜を介してゲート電極を形成する工程と、
    　前記第２導電型のワイドバンドギャップ半導体層および前記ソース領域に接するソース電極を形成する工程と、
    　前記ワイドバンドギャップ半導体基板の裏面にドレイン電極を形成する工程と、
    　を含み、
    　前記第１ベース領域を選択的に形成する工程は、前記第１ベース領域の内、前記トレンチの底部よりも前記ドレイン電極側に深い位置にある深い第１ベース領域を、前記第１ベース領域の導電型を決定する不純物と、前記不純物に追い出された元素と結合する他の元素とを共注入することにより形成することを特徴とする半導体装置の製造方法。
  6. 　前記第１ベース領域を選択的に形成する工程は、前記第１ベース領域の内、前記トレンチの底部よりも前記ソース領域側に近い位置にある浅い第１ベース領域を、前記不純物と、前記元素とを共注入することにより形成することを特徴とする請求項５に記載の半導体装置の製造方法。
PCT/JP2017/045405 2016-12-19 2017-12-18 半導体装置および半導体装置の製造方法 WO2018117061A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE112017002379.3T DE112017002379T5 (de) 2016-12-19 2017-12-18 Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
JP2018557981A JPWO2018117061A1 (ja) 2016-12-19 2017-12-18 半導体装置および半導体装置の製造方法
CN201780033746.4A CN109196655A (zh) 2016-12-19 2017-12-18 半导体装置及半导体装置的制造方法
US16/199,508 US20190096999A1 (en) 2016-12-19 2018-11-26 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-245155 2016-12-19
JP2016245155 2016-12-19

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/199,508 Continuation US20190096999A1 (en) 2016-12-19 2018-11-26 Semiconductor device and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
WO2018117061A1 true WO2018117061A1 (ja) 2018-06-28

Family

ID=62626428

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/045405 WO2018117061A1 (ja) 2016-12-19 2017-12-18 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20190096999A1 (ja)
JP (1) JPWO2018117061A1 (ja)
CN (1) CN109196655A (ja)
DE (1) DE112017002379T5 (ja)
WO (1) WO2018117061A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020119945A (ja) * 2019-01-21 2020-08-06 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6737401B2 (ja) * 2017-12-19 2020-08-05 三菱電機株式会社 炭化珪素半導体装置および電力変換装置
CN109768091B (zh) * 2019-03-13 2022-05-20 中国科学院微电子研究所 一种双沟槽SS-SiC MOSFET结构
CN114023806A (zh) * 2021-10-22 2022-02-08 华虹半导体(无锡)有限公司 超结沟槽栅mosfet和其制造方法
CN114496785B (zh) * 2022-04-18 2022-08-02 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068225A (ja) * 1998-08-26 2000-03-03 Japan Atom Energy Res Inst 炭化珪素半導体へのイオン注入方法
JP2006173584A (ja) * 2004-11-16 2006-06-29 Toshiba Corp 半導体装置
JP2010258386A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
WO2015049838A1 (ja) * 2013-10-02 2015-04-09 株式会社デンソー 炭化珪素半導体装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015072210A1 (ja) * 2013-11-13 2015-05-21 三菱電機株式会社 半導体装置の製造方法
JP6363541B2 (ja) * 2015-03-16 2018-07-25 株式会社東芝 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000068225A (ja) * 1998-08-26 2000-03-03 Japan Atom Energy Res Inst 炭化珪素半導体へのイオン注入方法
JP2006173584A (ja) * 2004-11-16 2006-06-29 Toshiba Corp 半導体装置
JP2010258386A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
WO2015049838A1 (ja) * 2013-10-02 2015-04-09 株式会社デンソー 炭化珪素半導体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KIMOTO, TSUNENOBU, FUNDAMENTAL LECTURE, vol. 74, no. 3, March 2005 (2005-03-01), pages 371 - 375 *
MIYAMOTO, NAO ET AL.: "Formation and Reverse Characteristics of Deep 4H-SiC PN Junctions Using 3a-R-6 MeV Level A1", PROCEEDINGS OF THE 60TH JSAP AUTUMN MEETING, 1 September 1999 (1999-09-01), pages 333 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020119945A (ja) * 2019-01-21 2020-08-06 富士電機株式会社 半導体装置および半導体装置の製造方法
JP7290028B2 (ja) 2019-01-21 2023-06-13 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
US20190096999A1 (en) 2019-03-28
JPWO2018117061A1 (ja) 2019-04-18
DE112017002379T5 (de) 2019-01-24
CN109196655A (zh) 2019-01-11

Similar Documents

Publication Publication Date Title
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
JP6759563B2 (ja) 半導体装置および半導体装置の製造方法
US10403749B2 (en) Method of manufacturing semiconductor device
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP5884617B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
WO2018117061A1 (ja) 半導体装置および半導体装置の製造方法
WO2020110514A1 (ja) 超接合炭化珪素半導体装置および超接合炭化珪素半導体装置の製造方法
CN111149213B (zh) 碳化硅半导体装置及其制造方法
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP6848382B2 (ja) 半導体装置および半導体装置の製造方法
JP2019004078A (ja) 半導体装置および半導体装置の製造方法
US20180366549A1 (en) Semiconductor device and method of manufacturing a semiconductor device
JP6844228B2 (ja) 半導体装置および半導体装置の製造方法
JP2018026562A (ja) 半導体装置および半導体装置の製造方法
JP2018116986A (ja) 半導体装置および半導体装置の製造方法
JP2012234908A (ja) 炭化珪素半導体装置
JP2019029501A (ja) 半導体装置および半導体装置の製造方法
JP6648852B1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2018206872A (ja) 半導体装置
JP7106882B2 (ja) 半導体装置および半導体装置の製造方法
JP6822088B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018557981

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17884602

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17884602

Country of ref document: EP

Kind code of ref document: A1