CN114023806A - 超结沟槽栅mosfet和其制造方法 - Google Patents
超结沟槽栅mosfet和其制造方法 Download PDFInfo
- Publication number
- CN114023806A CN114023806A CN202111231164.1A CN202111231164A CN114023806A CN 114023806 A CN114023806 A CN 114023806A CN 202111231164 A CN202111231164 A CN 202111231164A CN 114023806 A CN114023806 A CN 114023806A
- Authority
- CN
- China
- Prior art keywords
- drift region
- manufacturing
- region
- type
- gate mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 65
- 210000000746 body region Anatomy 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 38
- 230000008569 process Effects 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000002347 injection Methods 0.000 claims abstract description 7
- 239000007924 injection Substances 0.000 claims abstract description 7
- 238000002513 implantation Methods 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 7
- 239000003292 glue Substances 0.000 claims description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical group [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 45
- 230000015556 catabolic process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- 239000002184 metal Substances 0.000 description 6
- 238000002360 preparation method Methods 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000007943 implant Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种超结沟槽栅MOSFET和其制造方法，其中制造方法包括以下步骤：在衬底上方制作形成第一漂移区、第二漂移区、柱体区；第一漂移区设置于衬底的上方，第二漂移区设置于第一漂移区的上方，柱体区的至少一部分延伸至第二漂移区的内部，柱体区的下端接近第一漂移区的上表面；第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度。由于设置了第二漂移区，而局部注入的柱体区的底端只需要尽可能靠近净掺杂浓度较高的第二漂移区的下表面/第一漂移区的上表面即可，所以柱体区的注入能量可以降低，从而降低了工艺难度。
Description
技术领域
本发明涉及MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)器件制造技术领域，特别涉及一种超结沟槽栅MOSFET和其制造方法。
背景技术
沟槽栅MOSFET器件广泛用于功率转换电路，常用于功率开关器件。沟槽栅的导通电阻Rsp和击穿电压BV是其重要的参数指标之一，获得更高的击穿电压BV、更低的导通电阻Rsp可以提高产品的竞争力。为了改善中高压(50～200V(伏))沟槽栅的导通电阻，超结-沟槽栅概念被提出。
图1示出了一种N型超结沟槽栅MOSFET，其包括N型衬底101、N型外延层102、P型柱体区103、沟槽栅介质层104、沟槽栅极多晶硅105、P型体区106、第一P型区107、第一N型区108、接触孔109、绝缘介质层110、源端-体区端金属层111、漏端金属层112。其中，N型衬底101为N型高掺杂区；N型外延层102作为N型漂移区，掺杂浓度为5e15～1e17cm-3；第一P型注入区103作为辅助N型漂移区耗尽的P型注入区，其形成P型柱体区(P-pillar)，注入能量为大于2500KeV(千电子伏))；第一P型区107为P型重掺杂注入区；第一N型区108为N型重掺杂注入区。
以N沟道沟槽栅为例，为了改善超结-沟槽栅器件的特性，用于辅助漂移区耗尽的P型柱体区(P-pillar)，即P型柱体区103的底端会尽可能靠近N型衬底101，以便使得整个N型外延层102的浓度提高。但是，通过注入形成的P型柱体区，由于Boron(硼)注入能量的限制，使得Boron注入能量大于3000KeV的工艺条件受到了限制。特别对于击穿电压BV>80V以上的要求(Epi厚度>5um；Epi：外延层；um：微米)，Boron注入能量需大于2500KeV才能使得P型柱体区103的底端尽可能的靠近N型衬底101。因此，现有技术中，为了制作P型柱体区，工艺难度较高。尤其在击穿电压BV>80V的中高压超结沟槽栅器件的制造中，工艺难度更高。
发明内容
本发明要解决的技术问题是为了克服现有技术的超结沟槽栅MOSFET制造工艺难度高的缺陷，提供一种超结沟槽栅MOSFET和其制造方法。
本发明是通过下述技术方案来解决上述技术问题：
本发明提供一种超结沟槽栅MOSFET的制造方法，包括以下步骤：
在衬底上方制作形成第一漂移区、第二漂移区、柱体区；
第一漂移区设置于衬底的上方，第二漂移区设置于第一漂移区的上方，柱体区的至少一部分延伸至第二漂移区的内部，柱体区的下端接近第一漂移区的上表面；
第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度。
较佳地，在衬底上方制作形成第一漂移区、第二漂移区包括：
S1、在衬底上方制作形成外延层；
S2、在外延层内注入杂质以形成第二漂移区，其中，外延层的处于第二漂移区下方的部分作为第一漂移区。
较佳地，超结沟槽栅MOSFET为N型超结沟槽栅MOSFET；
在外延层内注入杂质以形成第二漂移区包括：
多次高能N型注入以形成第二漂移区。
较佳地，高能N型注入的条件包括：杂质的成分为磷，注入能量的范围为400～4000KeV，注入剂量的范围为5.0e11～5.0e12cm-3。
较佳地，在外延层内注入杂质以形成第二漂移区包括：
以全局注入方式在外延层内注入杂质以形成第二漂移区。
较佳地，第二漂移区的掺杂浓度范围为5e15～1e17cm-3。
较佳地，柱体区包括P型柱体区；
在步骤S1和步骤S2之间，制造方法还包括以下步骤：
S11、制作形成沟槽、沟槽栅介质层、沟槽栅多晶硅层、P型体区；
或，在步骤S1和步骤S2之间，制造方法还包括以下步骤：
S12、制作形成沟槽、沟槽栅介质层、沟槽栅多晶硅层、P型体区；制作第一N型区，并经热过程将杂质激活；然后制作形成P型柱体区。
较佳地，柱体区包括P型柱体区；
在步骤S2之后，制造方法还包括以下步骤：
S3、制作形成沟槽、沟槽栅介质层、沟槽栅多晶硅层、P型体区；制作第一N型区，并经热过程将杂质激活；然后制作形成P型柱体区；
S4、进行接触孔刻蚀以形成接触孔，然后，不去除胶，带胶进行P型重掺杂注入并经热扩散形成第一P型区，同时激活P型柱体区中的杂质。
本发明还提供一种超结沟槽栅MOSFET，包括第一漂移区、第二漂移区、柱体区；
第一漂移区设置于衬底的上方，第二漂移区设置于第一漂移区的上方，柱体区的至少一部分延伸至第二漂移区的内部，柱体区的下端接近第一漂移区的上表面；
第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度。
较佳地，超结沟槽栅MOSFET采用本发明的超结沟槽栅MOSFET的制造方法制造形成。
本发明的积极进步效果在于：由于设置了第二漂移区，而局部注入的柱体区的底端只需要尽可能靠近净掺杂浓度较高的第二漂移区的下表面/第一漂移区的上表面即可，所以柱体区的注入能量可以降低，从而降低了工艺难度。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
图1为现有技术中的一种N型超结沟槽栅MOSFET的结构示意图。
图2为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的流程图。
图3为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成衬底的示意图。
图4为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成外延层的示意图。
图5为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成第二漂移区的示意图。
图6为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成P型体区的示意图。
图7为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成第一N型区的示意图。
图8为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成第一P型区的示意图。
图9为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的制备形成金属层的示意图。
图10为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的漏电流IdLin对比曲线。
图11为本发明的一较佳实施例的超结沟槽栅MOSFET的制造方法的击穿电压对比曲线。
具体实施方式
下面举一较佳实施例，并结合附图来更清楚完整地说明本发明。
本实施例提供一种超结沟槽栅MOSFET的制造方法。参照图2，该制造方法至少包括以下步骤：
步骤S11、制备衬底。
步骤S12、在衬底的上方制作形成第一漂移区、第二漂移区、柱体区。第一漂移区设置于衬底的上方，第二漂移区设置于第一漂移区的上方，第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度。柱体区的下表面接近第一漂移区的上表面。
具体实施时，图3-图9示出了根据本实施例的超结沟槽栅MOSFET的制造方法制造N型超结沟槽栅MOSFET的过程。
首先，参照图3，根据步骤S11，制备N型衬底101。N型衬底101为N型重掺杂区。
然后，参照图4，在步骤S12中，在N型衬底101的上方外延形成N型外延层102。作为一种可选的实施方式，N型外延层102的掺杂浓度范围为5e14～5e15cm-3。
接下来，在一种可选的实施方式中，参照图5，进行热氧化形成注入氧化层，然后进行多次高能N型(Phosphorus，磷)注入形成第二漂移区113，使得外延层在纵向上的掺杂分布为表面(102)轻掺杂(浓度范围：5e14～5e15cm-3)、中间(113)较重掺杂(浓度范围：5e15～1e17cm-3)、下端(102)轻掺杂(浓度范围：5e14～5e15cm-3)分布的N型漂移区。第二漂移区113和处于第二漂移区113下方的N型外延层102部分(本实施中成为第一漂移区)构成该N型超结沟槽栅MOSFET的漂移区。通过注入形成的第二漂移区113，可使得N型外延层102表面的N型掺杂浓度较低，降低了P-Body(P型体区)注入的剂量，使得其工艺与现有的沟槽栅MOSFET尽可能的兼容。多次高能N型注入的条件为：能量范围400～4000KeV，剂量范围5.0e11～5.0e12cm-3。
由于第二漂移区113是全局注入，无需光刻胶，后续工艺中也可以进行高能注入。
然后，参照图6，依次形成沟槽、沟槽栅介质层104、及沟槽栅多晶硅层105，注入形成P型体区106。形成沟槽、沟槽栅介质层104、及沟槽栅多晶硅层105和P型体区106的过程可参照现有技术实现，此处不再赘述。由于第二漂移区113在N型外延层102的体内，因此减小了第二漂移区113对沟道区P型体区106的影响。在其他可选的实施方式中，先制作形成沟槽、沟槽栅介质层104、及沟槽栅多晶硅层105和P型体区106，再制作第二漂移区113。
然后，参照图7，进行N型重掺杂注入形成第一N型区108，并经热过程将杂质激活。然后以光刻胶/硬质介质层为阻挡层选择性注入形成P型柱体区103，避免第一N型区108的激活热过程对P型柱体区103进行推进。P型柱体区103的下表面接近第一漂移区的上表面。在其他可选的实施方式中，先制作形成沟槽、沟槽栅介质层104、及沟槽栅多晶硅层105和P型体区106；制作第一N型区108，并经热过程将杂质激活，形成P型柱体区103，在完成以上工艺后，再进行注入以形成第二漂移区113。在后续的热过程中激活第二漂移区113。
接下来，参照图8，进行接触孔刻蚀形成接触孔109。接触孔刻蚀形成接触孔109后，不去除胶，带胶进行P型重掺杂注入并经热扩散形成第一P型区107，同时激活P型柱体区103中的杂质。
然后，参照图9，沉积层间介质层形成绝缘介质层110，沉积金属层，依次形成源端-体区端金属层111、漏端金属层112。
至此，该N型超结沟槽栅MOSFET即制作形成。
图10示出了漏电流IdLin对比曲线。其中，横轴表征栅极电压Vg，单位为V；纵轴表征电流Id，单位为A/um。曲线L1表征根据本实施例的超结沟槽栅MOSFET的制造方法制造形成的超结沟槽栅MOSFET的漏电流IdLin(对应漏极电压Vd为0.1V)曲线；曲线L2表征根据现有技术采用二次Epi(即采用两次不同浓度的外延工艺方法)工艺制造形成的超结沟槽栅MOSFET的漏电流IdLin(对应漏极电压Vd为0.1V)曲线；曲线L3表征根据现有技术的沟槽栅MOSFET的漏电流IdLin(对应漏极电压Vd为0.1V)曲线。
图11示出了击穿电压(Breakdown Voltage)对比曲线。其中，横轴表征漏极电压Vd，单位为V；纵轴表征电流Id，单位为A/um。曲线L4表征根据本实施例的超结沟槽栅MOSFET的制造方法制造形成的超结沟槽栅MOSFET的击穿电压曲线；曲线L5表征根据现有技术采用二次Epi(即采用两次不同浓度的外延工艺方法)工艺制造形成的超结沟槽栅MOSFET的击穿电压曲线；曲线L6表征根据现有技术的沟槽栅MOSFET的击穿电压曲线。
对比可见，相比于传统的沟槽栅MOSFET结构，根据本实施例的超结沟槽栅MOSFET的制造方法制造形成的超结沟槽栅MOSFET虽然击穿电压BV降低了6V，但是Rsp/IdLin降低了49％(对应于Vg＝10V)，因此极大地改善了器件的综合性能，同时由于P型柱体注入能量的降低，大大降低了制造工艺的难度。
根据本实施例的超结沟槽栅MOSFET的制造方法制造形成的超结沟槽栅MOSFET与两次不同浓度的外延工艺方法相比，击穿电压BV、导通电阻Rsp等特性相当，由于只需要单次外延，降低了工艺成本。
根据本实施例的超结沟槽栅MOSFET的制造方法，在一些制造过程中，可以不采用多次Epi工艺，而是采用低掺杂浓度(5e14～5e15 cm-3)的单次Epi工艺，降低工艺成本。而且，在一些可选的实施方式中，更高掺杂浓度的第二漂移区113可通过多次高能N型(Phosphorus，能量400～4000KeV，剂量5.0e11～5.0e12 cm-3)全局注入(即整片Wafer(晶圆)都注入，无需光刻胶)，使得其净掺杂浓度在N型外延层102的基础上增加至目标值。
本实施例的超结沟槽栅MOSFET的制造方法，进行多次高能N型(Phosphorus)注入形成第二漂移区113后，参照图5，使得外延层在纵向上的掺杂分布为表面(102)轻掺杂(浓度范围：5e14～5e15cm-3)、中间(113)较重掺杂(浓度范围：5e15～1e17cm-3)、下端(102)轻掺杂(浓度范围：5e14～5e15cm-3)分布的N型漂移区。
现有技术中，由于外延在P型体区106的位置也形成较大浓度的掺杂，因此需通过更大剂量的P型注入将其反型成P型掺杂。而根据本实施例的超结沟槽栅MOSFET的制造方法，由于第二漂移区113是掺杂浓度较大的漂移区(5e15～1e17cm-3)，通过注入形成的第二漂移区113可以避免由于外延在P型体区106的位置也形成较大浓度的掺杂、最后需通过更大剂量的P型注入将其反型成P型掺杂的复杂工艺。另外，由于P型柱体区的能量的大大降低，还可以进一步提高该工艺的微缩能力。
根据P型超结沟槽栅MOSFET与N型超结沟槽栅MOSFET相对应的特性，根据上述说明，本领域技术人员能够基于本实施例的超结沟槽栅MOSFET的制造方法实现P型超结沟槽栅MOSFET的制造，具体实现过程，此处不再赘述。
本实施例还提供一种超结沟槽栅MOSFET。超结沟槽栅MOSFET包括第一漂移区、第二漂移区、柱体区；第一漂移区设置于衬底的上方，第二漂移区设置于第一漂移区的上方，柱体区的至少一部分延伸至第二漂移区的内部，柱体区的下端接近第一漂移区的上表面；第二漂移区的掺杂浓度大于第一漂移区的掺杂浓度。
图9示出了本实施例的超结沟槽栅MOSFET的一种N型超结沟槽栅MOSFET的结构。该N型超结沟槽栅MOSFET采用本实施例的超结沟槽栅MOSFET的制造方法制造形成。
P型超结沟槽栅MOSFET的结构与N型超结沟槽栅MOSFET相对应，根据上述说明，本领域技术人员能够基于本实施例的超结沟槽栅MOSFET的P型超结沟槽栅MOSFET的结构，此处不再赘述。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (10)
1.一种超结沟槽栅MOSFET的制造方法，其特征在于，包括以下步骤：
在衬底上方制作形成第一漂移区、第二漂移区、柱体区；
所述第一漂移区设置于所述衬底的上方，所述第二漂移区设置于所述第一漂移区的上方，所述柱体区的至少一部分延伸至所述第二漂移区的内部，所述柱体区的下端接近所述第一漂移区的上表面；
所述第二漂移区的掺杂浓度大于所述第一漂移区的掺杂浓度。
2.如权利要求1所述的超结沟槽栅MOSFET的制造方法，其特征在于，
所述在衬底上方制作形成第一漂移区、第二漂移区包括：
S1、所述在衬底上方制作形成外延层；
S2、在所述外延层内注入杂质以形成所述第二漂移区，其中，所述外延层的处于所述第二漂移区下方的部分作为所述第一漂移区。
3.如权利要求2所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述超结沟槽栅MOSFET为N型超结沟槽栅MOSFET；
所述在所述外延层内注入杂质以形成所述第二漂移区包括：
多次高能N型注入以形成所述第二漂移区。
4.如权利要求3所述的超结沟槽栅MOSFET的制造方法，其特征在于，
所述高能N型注入的条件包括：所述杂质的成分为磷，注入能量的范围为400～4000KeV，注入剂量的范围为5.0e11～5.0e12cm-3。
5.如权利要求2所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述在所述外延层内注入杂质以形成所述第二漂移区包括：
以全局注入方式在所述外延层内注入杂质以形成所述第二漂移区。
6.如权利要求4所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述第二漂移区的掺杂浓度范围为5e15～1e17cm-3。
7.如权利要求3所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述柱体区包括P型柱体区；
在步骤S1和步骤S2之间，所述制造方法还包括以下步骤：
S11、制作形成沟槽、沟槽栅介质层、沟槽栅多晶硅层、P型体区；
或，在步骤S1和步骤S2之间，所述制造方法还包括以下步骤：
S12、制作形成沟槽、沟槽栅介质层、沟槽栅多晶硅层、P型体区；制作第一N型区，并经热过程将杂质激活；然后制作形成所述P型柱体区。
8.如权利要求3所述的超结沟槽栅MOSFET的制造方法，其特征在于，所述柱体区包括P型柱体区；
在步骤S2之后，所述制造方法还包括以下步骤：
S3、制作形成沟槽、沟槽栅介质层、沟槽栅多晶硅层、P型体区；制作第一N型区，并经热过程将杂质激活；然后制作形成所述P型柱体区；
S4、进行接触孔刻蚀以形成接触孔，然后，不去除胶，带胶进行P型重掺杂注入并经热扩散形成第一P型区，同时激活所述P型柱体区中的杂质。
9.一种超结沟槽栅MOSFET，其特征在于，包括第一漂移区、第二漂移区、柱体区；
所述第一漂移区设置于衬底的上方，所述第二漂移区设置于所述第一漂移区的上方，所述柱体区的至少一部分延伸至所述第二漂移区的内部，所述柱体区的下端接近所述第一漂移区的上表面；
所述第二漂移区的掺杂浓度大于所述第一漂移区的掺杂浓度。
10.如权利要求9所述的超结沟槽栅MOSFET，其特征在于，所述超结沟槽栅MOSFET采用如权利要求1～8中任意一项所述的超结沟槽栅MOSFET的制造方法制造形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111231164.1A CN114023806A (zh) | 2021-10-22 | 2021-10-22 | 超结沟槽栅mosfet和其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111231164.1A CN114023806A (zh) | 2021-10-22 | 2021-10-22 | 超结沟槽栅mosfet和其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114023806A true CN114023806A (zh) | 2022-02-08 |
Family
ID=80057012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111231164.1A Pending CN114023806A (zh) | 2021-10-22 | 2021-10-22 | 超结沟槽栅mosfet和其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114023806A (zh) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140124851A1 (en) * | 2012-11-08 | 2014-05-08 | Infineon Technologies Austria Ag | Radiation-Hardened Power Semiconductor Devices and Methods of Forming Them |
| CN104779295A (zh) * | 2015-04-24 | 2015-07-15 | 无锡同方微电子有限公司 | 一种半超结mosfet结构及其制作方法 |
| CN106129105A (zh) * | 2016-06-28 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及制造方法 |
| WO2017211105A1 (zh) * | 2016-06-08 | 2017-12-14 | 深圳尚阳通科技有限公司 | 一种超结器件、芯片及其制造方法 |
| CN108538918A (zh) * | 2018-04-27 | 2018-09-14 | 电子科技大学 | 一种耗尽型超结mosfet器件及其制造方法 |
| US20190096999A1 (en) * | 2016-12-19 | 2019-03-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| KR20210114569A (ko) * | 2020-03-10 | 2021-09-24 | 극동대학교 산학협력단 | 900v급 초접합 모스펫 및 그 제조방법 |
| KR20210122946A (ko) * | 2020-04-01 | 2021-10-13 | 극동대학교 산학협력단 | 초접합 파워 mosfet |
-
2021
- 2021-10-22 CN CN202111231164.1A patent/CN114023806A/zh active Pending
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140124851A1 (en) * | 2012-11-08 | 2014-05-08 | Infineon Technologies Austria Ag | Radiation-Hardened Power Semiconductor Devices and Methods of Forming Them |
| CN104779295A (zh) * | 2015-04-24 | 2015-07-15 | 无锡同方微电子有限公司 | 一种半超结mosfet结构及其制作方法 |
| WO2017211105A1 (zh) * | 2016-06-08 | 2017-12-14 | 深圳尚阳通科技有限公司 | 一种超结器件、芯片及其制造方法 |
| CN106129105A (zh) * | 2016-06-28 | 2016-11-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅功率mosfet及制造方法 |
| US20190096999A1 (en) * | 2016-12-19 | 2019-03-28 | Fuji Electric Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| CN108538918A (zh) * | 2018-04-27 | 2018-09-14 | 电子科技大学 | 一种耗尽型超结mosfet器件及其制造方法 |
| KR20210114569A (ko) * | 2020-03-10 | 2021-09-24 | 극동대학교 산학협력단 | 900v급 초접합 모스펫 및 그 제조방법 |
| KR20210122946A (ko) * | 2020-04-01 | 2021-10-13 | 극동대학교 산학협력단 | 초접합 파워 mosfet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8354711B2 (en) | Power MOSFET and its edge termination | |
| CN107482061B (zh) | 超结器件及其制造方法 | |
| US9735254B2 (en) | Trench-gate RESURF semiconductor device and manufacturing method | |
| US11545545B2 (en) | Superjunction device with oxygen inserted Si-layers | |
| US9412811B2 (en) | Semiconductor device having localized charge balance structure and method | |
| CN111987166B (zh) | 横向双扩散晶体管的制造方法 | |
| JP2008516451A (ja) | 低ミラーキャパシタンスのｍｏｓゲート構造トランジスタ | |
| CN104637821B (zh) | 超级结器件的制造方法 | |
| CN107093622B (zh) | 一种具有半绝缘多晶硅层的纵向超结双扩散金属氧化物半导体场效应管 | |
| CN109686781B (zh) | 一种多次外延的超结器件制作方法 | |
| WO2011035331A2 (en) | Devices, structures, and methods using self-aligned resistive source extensions | |
| CN106206735A (zh) | Mosfet及其制造方法 | |
| CN112397567A (zh) | 一种具有p型横向变掺杂区的高压resurf ldmos器件 | |
| US20030214011A1 (en) | Short channel trench power MOSFET with low threshold voltage | |
| CN109713029B (zh) | 一种改善反向恢复特性的多次外延超结器件制作方法 | |
| CN108074963B (zh) | 超结器件及其制造方法 | |
| CN106887451B (zh) | 超结器件及其制造方法 | |
| CN113488389B (zh) | 一种沟槽栅双层超结vdmosfet半导体器件及其制备方法 | |
| CN110047930A (zh) | Vdmos器件 | |
| CN110212026B (zh) | 超结mos器件结构及其制备方法 | |
| CN104681438A (zh) | 一种半导体器件的形成方法 | |
| CN114023806A (zh) | 超结沟槽栅mosfet和其制造方法 | |
| CN106803516B (zh) | 超结器件及其制造方法 | |
| CN112420804A (zh) | 一种具有p型双重补偿结构的高压resurf ldmos器件 | |
| CN116153967B (zh) | 超结器件及其制作方法和电子器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |