JP2012234908A - 炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置 Download PDF

Info

Publication number
JP2012234908A
JP2012234908A JP2011101207A JP2011101207A JP2012234908A JP 2012234908 A JP2012234908 A JP 2012234908A JP 2011101207 A JP2011101207 A JP 2011101207A JP 2011101207 A JP2011101207 A JP 2011101207A JP 2012234908 A JP2012234908 A JP 2012234908A
Authority
JP
Japan
Prior art keywords
trench
type
gate
oxide film
longitudinal direction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011101207A
Other languages
English (en)
Other versions
JP5817204B2 (ja
Inventor
Hiroki Watanabe
弘紀 渡辺
Shinichiro Miyahara
真一朗 宮原
Hideshi Takatani
秀史 高谷
Masahiro Sugimoto
雅裕 杉本
Yukihiko Watanabe
行彦 渡辺
Shigemasa Soejima
成雅 副島
Takeshi Ishikawa
剛 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2011101207A priority Critical patent/JP5817204B2/ja
Priority to DE102012205879.6A priority patent/DE102012205879B4/de
Priority to US13/450,639 priority patent/US8525223B2/en
Priority to CN201210128717.5A priority patent/CN102760768B/zh
Publication of JP2012234908A publication Critical patent/JP2012234908A/ja
Application granted granted Critical
Publication of JP5817204B2 publication Critical patent/JP5817204B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66053Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095Body region, i.e. base region, of DMOS transistors or IGBTs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチの側面や底面の凹凸を抑制し、ゲート絶縁膜の絶縁耐圧、寿命の低下を抑制できるようにする。
【解決手段】SiC半導体基板のオフ方向である<11−20>方向に対して垂直な方向である<1−100>方向を長手方向としてトレンチ6を形成する。これにより、ステップバンチングSBがトレンチ6を横切らないようにでき、トレンチ6の側面や底面にステップバンチングSBによる凹凸がほぼ形成されないようにできる。したがって、トレンチ6の側壁および底面上に形成されるゲート酸化膜8についても、凹凸が無い面上に形成されることになり、ゲート酸化膜8の絶縁耐圧、寿命の低下を抑制することが可能となる。
【選択図】図3

Description

本発明は、トレンチゲート構造のMOSFETを有する炭化珪素(以下、SiCという)半導体装置に関する。
SiC半導体装置において、より大電流を流すには、チャネル密度を高くすることが有効である。このため、シリコントランジスタにおいて、トレンチゲート構造のMOSFETが採用され実用化されている。このトレンチゲート構造はSiC半導体装置にも適用できる構造であり、SiCに応用されたトレンチゲート構造の縦型MOSFETなどが提案されている(例えば、特許文献1〜3参照)。
特開2008−177538号公報 特開2008−294210号公報 特開2009−289987号公報 特開2000−294777号公報 特開2009−65112号公報
しかしながら、トレンチゲート構造の縦型MOSFETなどを形成すると、トレンチの側面や底面に凹凸が発生し、その上に形成されるゲート絶縁膜の絶縁耐圧、寿命を低下させるという問題があることが確認された。SiC半導体装置では、SiCの破壊電界強度がシリコンの10倍あることから、シリコンデバイスの10倍近い電圧をかけた状態で使用される。このため、ゲート絶縁膜にもシリコンデバイスの10倍の強度の電界がかかり、ゲート絶縁膜の絶縁耐圧、寿命が特に問題になる。
本発明者らが上記のようにトレンチの側面や底面に凹凸が発生する要因について検討したところ、SiC半導体基板の表面のステップバンチングに起因していることを確認した。これについて、図8を参照して説明する。
図8(a)は、トレンチを形成したときのSiC半導体基板の上面レイアウト図、図8(b)は、図8(a)のF−F’断面図である。
SiCでは、基板表面へのSiCのエピタキシャル成長が行えるようにするためにオフ角を有するオフ基板がSiC半導体基板J1として用いられる。SiC半導体基板J1は、図8(a)に示すように一方向をオフ方向としており、このオフ方向に平行方向がトレンチJ2の長手方向とされている。
トレンチゲート構造の縦型MOSFETなどを有するSiC半導体装置では、不純物層を形成するためにイオン注入、活性化アニールなどの工程を行ったり、トレンチ形成のために酸化膜形成、現像、酸化膜パターニングによるマスク形成、酸化膜マスクを用いたトレンチエッチングなどの工程を行っている。図9は、これら各工程を示した斜視断面図である。図9(a)に示すようにn-型ドリフト層J3が備えられたSiC半導体基板J1の表層部にイオン注入することでp型ベース領域J4やn+型ソース領域J5を形成し、その後、図9(b)に示すように活性化アニールを行う。続いて、図9(c)に示すように酸化膜J6およびレジストJ7を配置したのち、図9(d)に示すように現像処理によってレジストJ7をパターニングする。そして、レジストJ7をマスクとして図9(e)に示すように酸化膜J6をエッチングしたのち、図9(f)に示すように酸化膜J6をマスクとしてトレンチJ2を形成する。
このようにしてトレンチJ2を形成しているが、図9(b)に示すようにトレンチJ2を形成する前に行っている活性化アニール時に、SiC半導体基板J1の表面、つまりオフ基板の表面に元々形成されていた原子のステップが崩れて大きくなり、ステップバンチングSBが形成される。このステップバンチングSBがトレンチエッチング用のマスクとなる酸化膜J6にも引き継がれ、トレンチエッチングを行った際にトレンチJ2の側面や底面にも凹凸が形成されるのである。ステップバンチングSBの底や角ではプラズマ粒子等のエッチングガス分子が集中し、エッチング速度が大きくなる。トレンチ側面においてもステップバンチングSBの底や角が過度にエッチングされ凹凸ができ、それが基点となってトレンチ底に向かって凹凸が引き継がれる。
ステップバンチングSBの影響の低減としては、プレーナ型のMOSFETにおいて、ステップバンチングSBの長手方向と平行方向にキャリアが移動するようにチャネルを配置するというものがあるが(特許文献4参照)、チャネル移動度の向上が図れるだけであり、ゲート絶縁膜の絶縁耐圧、寿命を向上させることはできない。
また、ステップバンチングSBを低減する方法として、CVD法によりカーボン膜を基板表面全面に形成し、活性化熱処理を行うという方法が提案されているが(特許文献5参照)、十分にステップバンチングを低減することはできないし、製造工程が増加するという問題も発生させる。
本発明は上記点に鑑みて、トレンチの側面や底面の凹凸を抑制し、ゲート絶縁膜の絶縁耐圧、寿命の低下を抑制できる構造のSiC半導体装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、第1または第2導電型層の上に第1導電型のドリフト層(2)を備え、主表面がオフ角を有する炭化珪素半導体基板(1、2)に形成され、炭化珪素半導体基板(1、2)におけるドリフト層(2)の表面に形成された一方向を長手方向とするトレンチ(6)の両側面をチャネル形成面として、トレンチ(6)内にゲート絶縁膜(8)を介して形成されたゲート電極(9)に対するゲート電圧の印加に基づいてトレンチ(6)の側面を通じて電流を流すように構成されたトレンチゲート構造の縦型半導体素子を有する炭化珪素半導体装置であって、炭化珪素半導体基板(1)のオフ方向に対する垂直方向がトレンチ(6)の長手方向とされていることを特徴としている。
例えば、請求項2に記載したように、主表面をSi面とし、オフ方向を<11−20>方向、トレンチ(6)の長手方向を<1−100>方向とすることができる。トレンチ(6)の長手方向を<1−100>方向とする場合、トレンチ(6)の側面、つまりチャネル形成面が(11−20)面となる。この面は、チャネル移動度が高く、オン抵抗低減を図る上で好ましい。また、請求項3に記載したように、主表面をSi面とし、オフ方向を<1−100>方向、トレンチ(6)の長手方向を<11−20>方向とすることもできる。
また、請求項4に記載したように、主表面をC面とし、オフ方向を<11−20>方向、トレンチ(6)の長手方向を<1−100>方向とすることもできる。SiC半導体基板(1、2)としてオフ基板が用いられていることから、トレンチ(6)を形成したときに、その側面が目標とする面からオフ角分ずれることになり、チャネル移動度の低下に繋がる。しかしながら、C面を主表面とする場合には、オフ角分ずれたときのチャネル移動度の低下率がSi面を主表面とする場合と比較して小さくできる。このため、主表面をC面とするSiC半導体基板を用いると、よりチャネル移動度の低下を抑制することが可能となる。
また、請求項5に記載したように、主表面をC面とし、オフ方向を<1−100>方向、トレンチ(6)の長手方向を<11−20>方向とすることもできる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
本発明の第1実施形態にかかる反転型のトレンチゲート構造のMOSFETの斜視断面図である。 図1のA−A断面図である。 図1のB−B断面図である。 図1のC−C断面図である。 図1のD−D断面図である。 (a)は、トレンチを形成したときのSiC半導体基板の上面レイアウト図、(b)は、(a)のE−E’断面図である。 図1に示すトレンチゲート構造のMOSFETの製造工程を示した断面図である。 図4に続くトレンチゲート構造のMOSFETの製造工程を示した断面図である。 図5(a)、(b)で説明した各工程の斜視断面図である。 トレンチを形成したときのSiC半導体基板の上面レイアウト図である。 (a)は、トレンチを形成したときのSiC半導体基板の上面レイアウト図、(b)は、(a)のF−F’断面図である。 トレンチゲート構造の縦型MOSFETを形成する際の一部の工程を示した斜視断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の第1実施形態について説明する。ここではSiC半導体装置に備えられる素子として反転型のトレンチゲート構造のMOSFETについて説明する。
図1は、本実施形態にかかるトレンチゲート構造のMOSFETの斜視断面図である。この図は、MOSFETの1セル分を抽出したものに相当する。本図ではMOSFETの1セル分しか記載していないが、図1に示すMOSFETと同様の構造のMOSFETが複数列隣り合うように配置されている。また、図2(a)〜図2(d)は、図1のMOSFETの断面図である。図2(a)は、図1中のA−A線においてxz平面と平行に切断したときの断面、図2(b)は、図1中のB−B線においてxz平面と平行に切断したときの断面、図2(c)は、図1中のC−C線においてyz平面と平行に切断したときの断面、図2(d)は、図1中のD−D線においてyz平面と平行に切断したときの断面である。
図1および図2(a)〜図2(d)に示すMOSFETは、SiCからなるn+型基板1が半導体基板として用いられている。n+型基板1は、リン等のn型不純物濃度が例えば1.0×1019/cm3とされ、厚さが300μm程度とされている。n+型基板1は、主表面がSi面とされ、オフ角を有するオフ基板によって構成され、オフ方向が<11−20>方向を向けられている。
このn+型基板1の表面には、リン等のn型不純物濃度が例えば3.0〜7.0×1015/cm3で厚さ10〜15μm程度のSiCからなるn-型ドリフト層2が形成されている。このn-型ドリフト層2は、エピタキシャル成長によって形成されており、n+型基板1の表面の結晶構造が引き継がれているため、n-型ドリフト層2の表面も<11−20>方向をオフ方向とするオフ角を有している。このn-型ドリフト層2の不純物濃度は深さ方向において一定であっても良いが、濃度分布に傾斜を付け、n-型ドリフト層2のうちn+型基板1側の方がn+型基板1から離れる側よりも高濃度となるようにすると好ましい。例えば、n-型ドリフト層2のうちn+型基板1の表面から3〜5μm程度の部分の不純物濃度が2.0×1015/cm3程度他の部分よりも高くなるようにすると良い。このようにすると、n-型ドリフト層2の内部抵抗を低減できるため、オン抵抗を低減することが可能となる。
このn-型ドリフト層2の表層部にはp型ベース領域3が形成されており、さらに、p型ベース領域3の上層部分にはn+型ソース領域4およびp+型コンタクト層5が形成されている。本実施形態の場合、n+型基板1およびn-型ドリフト層2をSiC半導体基板として、このSiC半導体基板の表層部に対して、不純物のイオン注入を行ったのち活性化アニールを行うことで、p型ベース領域3、n+型ソース領域4およびp+型コンタクト層5などの不純物層を形成してある。
p型ベース領域3は、ボロンもしくはアルミニウム等のp型不純物濃度が例えば5.0×1016〜2.0×1019/cm3、厚さ2.0μm程度で構成されている。n+型ソース領域4は、表層部におけるリン等のn型不純物濃度(表面濃度)が例えば1.0×1021/cm3、厚さ0.3μm程度で構成されている。p+型コンタクト層5は、例えば表層部におけるボロンもしくはアルミニウム等のp型不純物濃度(表面濃度)が例えば1.0×1021/cm3、厚さ0.3μm程度で構成されている。n+型ソース領域4は、後述するトレンチゲート構造の両側に配置されており、p+型コンタクト層5は、n+型ソース領域4を挟んでトレンチゲート構造と反対側に備えられている。これらn+型ソース領域4およびp+型コンタクト層5は、共に、図1中のY方向を長手方向として延設されている。
また、p型ベース領域3およびn+型ソース領域4を貫通してn-型ドリフト層2に達するように、例えば幅が1.4〜2.0μm、深さが2.0μm以上(例えば2.4μm)のトレンチ6が形成されている。このトレンチ6の側面と接するように上述したp型ベース領域3およびn+型ソース領域4が配置されている。
さらに、トレンチ6の内壁面はゲート絶縁膜としてのゲート酸化膜8にて覆われており、ゲート酸化膜8の表面に形成されたドープトPoly−Siにて構成されたゲート電極9により、トレンチ6内が埋め尽くされている。ゲート酸化膜8は、トレンチ6の内壁面を熱酸化することで形成されており、ゲート酸化膜8の厚みはトレンチ6の側面側と底部側共に100nm程度となっている。
このようにして、トレンチゲート構造が構成されている。このトレンチゲート構造は、図1中のy方向を長手方向として延設されている。すなわち、SiC半導体基板のオフ方向である<11−20>方向に対して垂直な方向である<1−100>方向を長手方向としてトレンチ6を形成しており、この方向が図1中のy方向とされている。トレンチ6の長手方向を<1−100>方向とする場合、トレンチ6の側面、つまりチャネル形成面が(11−20)面となる。この面は、チャネル移動度が高く、オン抵抗低減を図る上で好ましい。そして、複数のトレンチゲート構造が図1中のx方向に平行に並べられることでストライプ状とされている。また、上述したn+型ソース領域4およびp+型コンタクト層5もトレンチゲート構造の長手方向に沿って延設された構造とされている。
さらに、n-型ドリフト層2のうちp型ベース領域3よりも下方位置において、トレンチゲート構造に対して交差する方向に延設されたp型ディープ層10が形成されている。本実施形態の場合、p型ディープ層10は、トレンチゲート構造におけるトレンチ6の側面のうちチャネル領域が構成される部分に対する法線方向(図1中のx方向)、つまりトレンチ6の長手方向に対する垂直方向に延設され、それがトレンチ6の長手方向において複数本並べられて配置されている。このp型ディープ層10は、トレンチ6の底部よりも深く形成されており、p型ベース領域3の表面からの深さが例えば2.6〜3.0μm程度(p型ベース領域3の底部からの深さが例えば0.6〜1.0μm)とされている。また、p型ディープ層10は、ゲート酸化膜8内での電界集中を緩和して絶縁破壊を防止できるように耐圧を見込んでボロンもしくはアルミニウム等のp型不純物濃度が設定されており、例えば1.0×1017/cm3〜1.0×1019/cm3とされている。このp型ディープ層10は、p型ベース領域3と接することでp型ベース領域3と同電位に固定される。
また、n+型ソース領域4およびp+型コンタクト層5の表面やゲート電極9の表面には、ソース電極11やゲート配線(図示せず)が形成されている。ソース電極11およびゲート配線は、複数の金属(例えばNi/Al等)にて構成されており、少なくともn型SiC(具体的にはn+型ソース領域4やnドープの場合のゲート電極9)と接触する部分はn型SiCとオーミック接触可能な金属で構成され、少なくともp型SiC(具体的にはp+型コンタクト層5やpドープの場合のゲート電極9)と接触する部分はp型SiCとオーミック接触可能な金属で構成されている。なお、これらソース電極11およびゲート配線は、層間絶縁膜12上に形成されることで電気的に絶縁されており、層間絶縁膜12に形成されたコンタクトホールを通じてソース電極11はn+型ソース領域4およびp+型コンタクト層5と電気的に接触させられ、ゲート配線はゲート電極9と電気的に接触させられている。
そして、n+型基板1の裏面側にはn+型基板1と電気的に接続されたドレイン電極13が形成されている。このような構造により、nチャネルタイプの反転型のトレンチゲート構造のMOSFETが構成されている。
このような構造により、本実施形態にかかる反転型のトレンチゲート構造のMOSFETが構成されている。このような構造の場合、トレンチゲート構造の長手方向をオフ方向である<11−20>方向に垂直な<1−100>方向としていることから、トレンチ6の側壁および底面にほぼステップバンチングによる凹凸が存在しないものにできる。この理由について、図3を参照して説明する。
図3(a)は、トレンチ6を形成したときのSiC半導体基板の上面レイアウト図、図3(b)は、図3(a)のE−E’断面図である。この図に示されるように、SiC半導体装置の製造段階ではSiC半導体基板はウェハ状態となっており、そのオフ方向が<11−20>方向とされている。これに対してステップバンチングSBは、オフ方向である<11−20>方向の垂直な方向に形成され、トレンチ6の長手方向と平行になる。このため、ステップバンチングSBがトレンチ6内を交差せず、ほぼn+型ソース領域4などのSiC半導体基板の表面にのみ形成され、トレンチ6内にはほぼ形成されていない状態となる。よって、本実施形態のように、トレンチ6の長手方向をオフ方向である<11−20>方向に垂直な<1−100>方向とすることにより、トレンチ6の側面および底面にステップバンチングSBがほとんど形成されていない構造とすることができるのである。
したがって、トレンチ6の側壁および底面上に形成されるゲート酸化膜8についても、凹凸が無い面上に形成されることになり、ゲート酸化膜8の絶縁耐圧、寿命の低下を抑制することが可能となる。
このように構成された反転型のトレンチゲート構造のMOSFETは、以下のように動作する。
まず、ゲート電極9にゲート電圧を印加する前の状態では、p型ベース領域3およびp型ディープ層10に反転層が形成されない。したがって、ドレイン電極13に正の電圧を加えたとしても、n+型ソース領域4から電子はp型ベース領域3内に到達することはできず、ソース電極11とドレイン電極13との間に電流が流れない。
次に、オフ時(ゲート電圧=0V、ドレイン電圧=650V、ソース電圧=0V)には、ドレイン電極13に電圧を加えても逆バイアスになるため、p型ベース領域3とn-型ドリフト層2の間より空乏層が広がる。このとき、p型ベース領域3の濃度がn-型ドリフト層2より高いので、空乏層はほとんどn-型ドリフト層2側に広がる。例えば、p型ベース領域3の不純物濃度をn-型ドリフト層2の不純物濃度の10倍とした場合、p型ベース領域3側に約0.7μm伸び、n-型ドリフト層2側に約7.0μm伸びるが、p型ベース領域3の厚みを2.0μmと空乏層の伸び量よりも大きくしてあるため、パンチスルーしないようにできる。そして、ドレイン0Vの場合より空乏層が広がっているため、絶縁体として振舞う領域は更に広がっているので、ソース電極11とドレイン電極13との間に電流が流れない。
また、ゲート電圧が0Vになっているため、ドレイン−ゲート間にも電界がかかる。このため、ゲート酸化膜8の底部にも電界集中が発生し得る。しかしながら、トレンチ6よりも深いp型ディープ層10を備えた構造としているため、p型ディープ層10とn-型ドリフト層2とのPN接合部での空乏層がn-型ドリフト層2側に大きく伸びることになり、ドレイン電圧の影響による高電圧がゲート酸化膜8に入り込み難くなる。これにより、ゲート酸化膜8内での電界集中、特にゲート酸化膜8のうちのトレンチ6の底部での電界集中を緩和することが可能となり、ゲート酸化膜8が破壊されることを防止することが可能となる。特に、本実施形態のようにトレンチ6の側面や底面にステップバンチングSBによる凹凸がほとんど無い状態とされていれば、凹凸部分においてゲート酸化膜8に局所的な電界集中が発生することを防止でき、ゲート酸化膜8の絶縁耐圧、寿命低下を抑制することが可能となる。
一方、オン時(ゲート電圧=20V、ドレイン電圧=1V、ソース電圧=0V)には、ゲート電極9にゲート電圧として20Vが印加されるため、p型ベース領域3のうちトレンチ6に接している表面にチャネルが形成される。このため、ソース電極11から注入された電子はn+型ソース領域4からp型ベース領域3に形成されたチャネルを通った後、n-型ドリフト層2に到達する。これにより、ソース電極11とドレイン電極13との間に電流を流すことができる。
次に、図1に示すトレンチゲート構造のMOSFETの製造方法について説明する。図4〜図5は、図1に示すトレンチゲート構造のMOSFETの製造工程を示した断面図である。図4および図5中、左側に図1中のB−B線においてxz平面と平行に切断した断面図(図2(b)と対応する場所)を示してあり、右側に図1中のD−D線においてyz平面と平行に切断した断面図(図2(d)と対応する場所)を示してある。以下、これらの図を参照して説明する。
〔図4(a)に示す工程〕
まず、窒素等のn型不純物濃度が例えば1.0×1019/cm3で厚さ300μm程度のn+型基板1を用意する。このn+型基板1の表面に窒素等のn型不純物濃度が例えば3.0×1015〜2.0×1016/cm3で厚さ15μm程度のSiCからなるn-型ドリフト層2をエピタキシャル成長させる。
〔図4(b)に示す工程〕
-型ドリフト層2の表面にLTOなどで構成されるマスク20を形成したのち、フォトリソグラフィ工程を経て、p型ディープ層10の形成予定領域においてマスク20を開口させる。そして、マスク20上からp型不純物(例えばボロンやアルミニウム)のイオン注入および活性化を行うことで、p型ディープ層10を形成する。例えばボロンもしくはアルミニウム濃度が1.0×1016〜1.0×1019/cm3となるようにイオン注入を行っている。
〔図4(c)に示す工程〕
p型ディープ層10およびn-型ドリフト層2の表面に、ボロンもしくはアルミニウム等のp型不純物濃度が例えば1.0×1015〜2.0×1019/cm3、厚さ2.0μm程度となるp型不純物層をエピタキシャル成長させることにより、p型ベース領域3を形成する。
〔図5(a)に示す工程〕
続いて、p型ベース領域3の上に、例えばLTO等で構成されるマスク(図示せず)を成膜したのち、フォトリソグラフィ工程を経て、n+型ソース領域4の形成予定領域上においてマスクを開口させる。その後、n型不純物(例えば窒素)をイオン注入する。
さらに、先程使用したマスクを除去した後、再びマスク(図示せず)を成膜し、フォトリソグラフィ工程を経て、p+型コンタクト層5の形成予定領域上においてマスクを開口させる。その後、p型不純物(例えばボロンやアルミニウム)をイオン注入する。
そして、注入されたイオンを活性化することで、窒素等のn型不純物濃度(表面濃度)が例えば1.0×1021/cm3、厚さ0.3μm程度のn+型ソース領域4を形成すると共に、ボロンもしくはアルミニウム等のp型不純物濃度(表面濃度)が例えば1.0×1021/cm3、厚さ0.3μm程度のp+型コンタクト層5を形成する。その後、マスクを除去する。
〔図5(b)に示す工程〕
p型ベース領域3、n+型ソース領域4およびp+型コンタクト層5の上に、エッチングマスクとなる酸化膜21を成膜したのち、トレンチ6の形成予定領域において酸化膜21を開口させる。そして、酸化膜21をエッチングマスクとして用いたエッチングを行ったのち、必要に応じて犠牲酸化工程を行うことで、トレンチ6を形成する。この後、エッチングマスクとして用いた酸化膜21を除去する。
〔図5(c)に示す工程〕
ゲート酸化膜形成工程を行うことにより、トレンチ6内を含む基板表面全面にゲート酸化膜8を形成する。具体的には、ウェット雰囲気を用いたパイロジェニック法によるゲート酸化(熱酸化)によりゲート酸化膜8を形成する。続いて、ゲート酸化膜8の表面にn型不純物をドーピングしたポリシリコン層を例えば600℃の温度下で440nm程度成膜したのち、エッチバック工程等を行うことにより、トレンチ6内にゲート酸化膜8およびゲート電極9を残す。
この後の工程に関しては、従来と同様であるため図示しないが、層間絶縁膜12を成膜したのち、層間絶縁膜12をパターニングしてn+型ソース領域4やp+型コンタクト層5に繋がるコンタクトホールを形成すると共に、ゲート電極9に繋がるコンタクトホールを別断面に形成する。続いて、コンタクトホール内を埋め込むように電極材料を成膜したのち、これをパターニングすることでソース電極11やゲート配線を形成する。また、n+型基板1の裏面側にドレイン電極13を形成する。
このような製造方法によって図1に示したトレンチゲート構造のMOSFETを製造することができるが、上記図5(a)、(b)に示す工程において、不純物層を形成するためにイオン注入、活性化アニールなどの工程を行ったり、トレンチ形成のために酸化膜形成、現像、酸化膜パターニングによるマスク形成、酸化膜マスクを用いたトレンチエッチングなどの工程を行っている。このとき、上記したように、本実施形態では、トレンチゲート構造の長手方向をオフ方向である<11−20>方向に垂直な<1−100>方向としていることから、トレンチ6の側壁および底面にほぼステップバンチングによる凹凸が存在しないものにできる。
図6は、上記図5(a)、(b)で説明した各工程を更に詳細に示したときの斜視断面図である。図6(a)に示すようにn-型ドリフト層2の上のp型ベース領域3にn型不純物をイオン注入してn+型ソース領域4を形成したり、図示しないがp型不純物をイオン注入してp+型コンタクト層5を形成したのち、活性化アニールを行っている。この活性化アニールによって、図6(b)に示すようなステップバンチングSBが形成される。続いて、図6(c)に示すように酸化膜21およびレジスト22を配置するが、これらにステップバンチングSBによる凹凸が引き継がれる。そして、図6(d)に示すように現像処理によってレジスト22をパターニングしたのち、レジスト22をマスクとして図6(e)に示すように酸化膜21をエッチングし、さらに図6(f)に示すように酸化膜21をマスクとしてトレンチ6を形成している。
このとき、ステップバンチングSBによる凹凸が引き継がれた酸化膜21をエッチングマスクとして用いてトレンチ6を形成することになる。しかしながら、本実施形態では、トレンチゲート構造の長手方向をオフ方向である<11−20>方向に垂直な<1−100>方向としており、トレンチ6の長手方向とステップバンチングSBの長手方向が平行になるため、ステップバンチングSBがトレンチ6を横切らないようにできる。このため、上記したように、トレンチ6の側面や底面にステップバンチングSBによる凹凸がほぼ形成されないようにできるのである。
以上説明したように、本実施形態では、SiC半導体基板のオフ方向である<11−20>方向に対して垂直な方向である<1−100>方向を長手方向としてトレンチ6を形成するようにしている。これにより、ステップバンチングSBがトレンチ6を横切らないようにでき、トレンチ6の側面や底面にステップバンチングSBによる凹凸がほぼ形成されないようにできる。したがって、トレンチ6の側壁および底面上に形成されるゲート酸化膜8についても、凹凸が無い面上に形成されることになり、ゲート酸化膜8の絶縁耐圧、寿命の低下を抑制することが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してオフ方向とトレンチ6の長手方向を変更したものであり、その他に関しては第1実施形態と同様であるため、第1実施形態と異なる部分についてのみ説明する。
図7は、トレンチ6を形成したときのSiC半導体基板の上面レイアウト図である。この図に示されるように、SiC半導体基板のオフ方向を<1−100>方向とすることもできる。この場合には、トレンチ6の長手方向をオフ方向である<1−100>方向に対する垂直方向である<11−20>方向とすればよい。
このように、オフ方向を<1−100>、トレンチ6の長手方向を<11−20>方向とするようにしても、第1実施形態と同様の効果を得ることができる。
(他の実施形態)
(1)上記第1、第2実施形態では、Si面のSiC半導体基板を用いる場合において、オフ方向を<11−20>方向、トレンチ6の長手方向を<1−100>方向とする場合と、オフ方向を<1−100>方向、トレンチ6の長手方向を<11−20>方向とする場合について説明した。しかしながら、これらは単なる一例を示したに過ぎず、基本的にはオフ方向とトレンチ6の長手方向とが垂直になるようにトレンチ6を形成すれば良い。また、Si面ではなくC面のSiC半導体基板を用いる場合にも、同様の構成とすることができる。例えば、C面のSiC半導体基板を用いる場合において、オフ方向を<11−20>方向、トレンチ6の長手方向を<1−100>方向とすることもできるし、オフ方向を<1−100>方向、トレンチ6の長手方向を<11−20>方向とすることもできる。SiC半導体基板1、2としてオフ基板が用いられていることから、トレンチ6を形成したときに、その側面が目標とする面からオフ角分ずれることになり、チャネル移動度の低下に繋がる。しかしながら、C面を主表面とする場合には、オフ角分ずれたときのチャネル移動度の低下率がSi面を主表面とする場合と比較して小さくできる。このため、主表面をC面とするSiC半導体基板を用いると、よりチャネル移動度の低下を抑制することが可能となる。
(2)上記各実施形態では、第1導電型をn型、第2導電型をp型としたnチャネルタイプのMOSFETを例に挙げて説明したが、各構成要素の導電型を反転させたpチャネルタイプのMOSFETに対しても本発明を適用することができる。また、上記説明では、トレンチゲート構造のMOSFETを例に挙げて説明したが、同様のトレンチゲート構造のIGBTに対しても本発明を適用することができる。IGBTは、上記各実施形態に対して基板1の導電型をn型からp型に変更するだけであり、その他の構造や製造方法に関しては上記各実施形態と同様である。
(3)上記各実施形態では、ゲート絶縁膜として熱酸化によるゲート酸化膜8を例に挙げて説明したが熱酸化によらない酸化膜もしくは窒化膜などを含むものであっても構わない。
(4)なお、結晶の方位を示す場合、本来ならば所望の数字の上にバー(−)を付すべきであるが、電子出願に基づく表現上の制限が存在するため、本明細書においては、所望の数字の前にバーを付すものとする。
1 n+型基板
2 n-型ドリフト層
3 p型ベース領域
4 n+型ソース領域
5 p+型コンタクト層
6 トレンチ
8 ゲート酸化膜
9 ゲート電極
10 p型ディープ層
11 ソース電極
12 層間絶縁膜
13 ドレイン電極
20 マスク
21 酸化膜
22 レジスト

Claims (5)

  1. 第1または第2導電型層の上に第1導電型のドリフト層(2)を備え、主表面がオフ角を有する炭化珪素半導体基板(1、2)に形成され、前記炭化珪素半導体基板(1、2)における前記ドリフト層(2)の表面に形成された一方向を長手方向とするトレンチ(6)の両側面をチャネル形成面として、前記トレンチ(6)内にゲート絶縁膜(8)を介して形成されたゲート電極(9)に対するゲート電圧の印加に基づいて前記トレンチ(6)の側面を通じて電流を流すように構成されたトレンチゲート構造の縦型半導体素子を有する炭化珪素半導体装置であって、
    前記炭化珪素半導体基板(1)のオフ方向に対する垂直方向が前記トレンチ(6)の長手方向とされていることを特徴とする炭化珪素半導体装置。
  2. 前記主表面がSi面とされ、前記オフ方向は<11−20>方向とされていると共に、前記トレンチ(6)の長手方向が<1−100>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。
  3. 前記主表面がSi面とされ、前記オフ方向は<1−100>方向とされていると共に、前記トレンチ(6)の長手方向が<11−20>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。
  4. 前記主表面がC面とされ、前記オフ方向は<11−20>方向とされていると共に、前記トレンチ(6)の長手方向が<1−100>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。
  5. 前記主表面がC面とされ、前記オフ方向は<1−100>方向とされていると共に、前記トレンチ(6)の長手方向が<11−20>方向とされていることを特徴とする請求項1に記載の炭化珪素半導体装置。
JP2011101207A 2011-04-28 2011-04-28 炭化珪素半導体装置 Active JP5817204B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011101207A JP5817204B2 (ja) 2011-04-28 2011-04-28 炭化珪素半導体装置
DE102012205879.6A DE102012205879B4 (de) 2011-04-28 2012-04-11 Siliciumcarbid-Halbleitervorrichtung
US13/450,639 US8525223B2 (en) 2011-04-28 2012-04-19 Silicon carbide semiconductor device
CN201210128717.5A CN102760768B (zh) 2011-04-28 2012-04-27 碳化硅半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011101207A JP5817204B2 (ja) 2011-04-28 2011-04-28 炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2012234908A true JP2012234908A (ja) 2012-11-29
JP5817204B2 JP5817204B2 (ja) 2015-11-18

Family

ID=47007863

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011101207A Active JP5817204B2 (ja) 2011-04-28 2011-04-28 炭化珪素半導体装置

Country Status (4)

Country Link
US (1) US8525223B2 (ja)
JP (1) JP5817204B2 (ja)
CN (1) CN102760768B (ja)
DE (1) DE102012205879B4 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016082099A (ja) * 2014-10-17 2016-05-16 トヨタ自動車株式会社 トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法
WO2016194280A1 (ja) * 2015-05-29 2016-12-08 株式会社デンソー 半導体装置およびその製造方法
JP2017135424A (ja) * 2013-02-05 2017-08-03 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
US10418477B2 (en) 2016-12-28 2019-09-17 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111129109A (zh) * 2019-12-04 2020-05-08 深圳第三代半导体研究院 一种碳化硅高压mos器件及其制造方法
CN111276545B (zh) * 2020-02-12 2023-03-14 重庆伟特森电子科技有限公司 一种新型沟槽碳化硅晶体管器件及其制作方法
US11563101B2 (en) * 2020-07-07 2023-01-24 Wolfspeed, Inc. Power semiconductor devices having multilayer gate dielectric layers that include an etch stop/field control layer and methods of forming such devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP2010258385A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
US20110017998A1 (en) * 2009-07-21 2011-01-27 Rohm Co., Ltd. Semiconductor device

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5736753A (en) * 1994-09-12 1998-04-07 Hitachi, Ltd. Semiconductor device for improved power conversion having a hexagonal-system single-crystal silicon carbide
JP2000294777A (ja) 1999-04-08 2000-10-20 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2003303967A (ja) * 2002-04-09 2003-10-24 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法
JP4110875B2 (ja) * 2002-08-09 2008-07-02 株式会社デンソー 炭化珪素半導体装置
US7652326B2 (en) * 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
JP4194890B2 (ja) * 2003-06-24 2008-12-10 株式会社豊田中央研究所 半導体装置とその製造方法
US6906356B1 (en) * 2004-09-27 2005-06-14 Rockwell Scientific Licensing, Llc High voltage switch
US7135740B2 (en) * 2004-09-27 2006-11-14 Teledyne Licensing, Llc High voltage FET switch with conductivity modulation
JP4899405B2 (ja) * 2004-11-08 2012-03-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US20070012983A1 (en) * 2005-07-15 2007-01-18 Yang Robert K Terminations for semiconductor devices with floating vertical series capacitive structures
US7633120B2 (en) * 2006-08-08 2009-12-15 Alph & Omega Semiconductor, Ltd. Inverted-trench grounded-source field effect transistor (FET) structure using highly conductive substrates
JP5509520B2 (ja) 2006-12-21 2014-06-04 富士電機株式会社 炭化珪素半導体装置の製造方法
JP5135885B2 (ja) 2007-05-24 2013-02-06 富士電機株式会社 炭化珪素半導体装置の製造方法
US7820534B2 (en) 2007-08-10 2010-10-26 Mitsubishi Electric Corporation Method of manufacturing silicon carbide semiconductor device
JP4412411B2 (ja) 2007-08-10 2010-02-10 三菱電機株式会社 炭化珪素半導体装置の製造方法
JP4640436B2 (ja) * 2008-04-14 2011-03-02 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5589263B2 (ja) 2008-05-29 2014-09-17 富士電機株式会社 炭化珪素半導体基板のトレンチ形成方法
JP2010184833A (ja) * 2009-02-12 2010-08-26 Denso Corp 炭化珪素単結晶基板および炭化珪素単結晶エピタキシャルウェハ
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP2012146921A (ja) * 2011-01-14 2012-08-02 Denso Corp 炭化珪素半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183943A (ja) * 2003-11-25 2005-07-07 Matsushita Electric Ind Co Ltd 半導体素子
JP2010258385A (ja) * 2009-04-28 2010-11-11 Fuji Electric Systems Co Ltd 炭化珪素半導体装置およびその製造方法
US20110017998A1 (en) * 2009-07-21 2011-01-27 Rohm Co., Ltd. Semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135424A (ja) * 2013-02-05 2017-08-03 三菱電機株式会社 絶縁ゲート型炭化珪素半導体装置及びその製造方法
CN109755321A (zh) * 2013-02-05 2019-05-14 三菱电机株式会社 绝缘栅型碳化硅半导体装置及其制造方法
US10510843B2 (en) 2013-02-05 2019-12-17 Mitsubishi Electric Corporation Insulated gate silicon carbide semiconductor device and method for manufacturing same
JP2016082099A (ja) * 2014-10-17 2016-05-16 トヨタ自動車株式会社 トレンチゲート電極を有する絶縁ゲート型スイッチング素子の製造方法
WO2016194280A1 (ja) * 2015-05-29 2016-12-08 株式会社デンソー 半導体装置およびその製造方法
JP2016225455A (ja) * 2015-05-29 2016-12-28 株式会社デンソー 半導体装置およびその製造方法
CN107615492A (zh) * 2015-05-29 2018-01-19 株式会社电装 半导体装置及其制造方法
CN107615492B (zh) * 2015-05-29 2020-09-29 株式会社电装 半导体装置及其制造方法
US10418477B2 (en) 2016-12-28 2019-09-17 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
JP5817204B2 (ja) 2015-11-18
US20120273801A1 (en) 2012-11-01
US8525223B2 (en) 2013-09-03
CN102760768B (zh) 2016-01-13
CN102760768A (zh) 2012-10-31
DE102012205879B4 (de) 2016-05-12
DE102012205879A1 (de) 2012-10-31

Similar Documents

Publication Publication Date Title
JP6572423B2 (ja) 半導体装置および半導体装置の製造方法
JP5884617B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5776610B2 (ja) 炭化珪素半導体装置およびその製造方法
EP2863417B1 (en) Silicon carbide semiconductor device and method for producing same
US8354715B2 (en) Semiconductor device and method of fabricating the same
JP6729523B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2017092368A (ja) 半導体装置および半導体装置の製造方法
JP5817204B2 (ja) 炭化珪素半導体装置
CN111149213B (zh) 碳化硅半导体装置及其制造方法
US20060057796A1 (en) Silicon carbide semiconductor device and its method of manufacturing method
US20110018004A1 (en) Semiconductor device with large blocking voltage and manufacturing method thereof
JP2012169385A (ja) 炭化珪素半導体装置
JP6988175B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2009302436A (ja) 炭化珪素半導体装置の製造方法
US20210384343A1 (en) Silicon carbide semiconductor device and method for manufacturing same
JP6766512B2 (ja) 半導体装置および半導体装置の製造方法
JP6109444B1 (ja) 半導体装置
WO2014024469A1 (ja) 炭化珪素半導体装置およびその製造方法
JP2010021175A (ja) 炭化珪素半導体装置およびその製造方法
JP2012243966A (ja) 半導体装置
WO2018117061A1 (ja) 半導体装置および半導体装置の製造方法
JP2017152489A (ja) 化合物半導体装置およびその製造方法
WO2012172988A1 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
JP6207627B2 (ja) 半導体装置
WO2015076020A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140804

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20141114

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150331

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20150612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150615

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150914

R151 Written notification of patent or utility model registration

Ref document number: 5817204

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151