JP5135885B2

JP5135885B2 - 炭化珪素半導体装置の製造方法

Info

Publication number: JP5135885B2
Application number: JP2007137900A
Authority: JP
Inventors: 泰之河田
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2007-05-24
Filing date: 2007-05-24
Publication date: 2013-02-06
Anticipated expiration: 2027-05-24
Also published as: JP2008294210A

Description

本発明は、高耐圧、大電流用炭化珪素（以下、ＳｉＣ）半導体装置の製造方法にかかり、詳しくはトレンチゲート構造を備える炭化珪素半導体装置の製造方法にかかる。

インバータや交流電力制御などに用いられるシリコン（以下Ｓｉ）半導体パワーデバイス（パワー半導体装置と同義）としてはパワーＭＯＳＦＥＴやＩＧＢＴなどが周知であり、広く用いられている。しかしながら、半導体材料としてのＳｉは、パワーデバイスの半導体特性に関しては、もはや、その材料の物性的限界に近い使われ方が多く見られるようになった。そこで、物性的限界が半導体Ｓｉよりさらに高い材料である、半導体ＳｉＣが着目されるようになってきている。この半導体ＳｉＣ（特に４Ｈ−ＳｉＣの結晶形態のもの）材料はその絶縁破壊電界が半導体Ｓｉに比べ一桁高く、さらにバンドギャップは２．９倍、熱伝導率は３．２倍、真性半導体となる温度が３〜４倍とそれぞれＳｉより高いことを特長とする。このため、特にパワーデバイス用の基板材料として用いた場合に、Ｓｉより物性的限界に優れた性能が大いに発揮される。この結果、このＳｉＣ半導体基板を用いたパワーデバイスでは、半導体Ｓｉデバイスではトレードオフ関係にあって難しいとされる高耐圧特性と低オン抵抗特性との併有を期待できるので、近年製品化へのアプローチが多く試みられるようになった。しかし、パワーデバイスとして実用化または製品化するための実際の製造プロセスには、まだまだ解決すべき課題も多い。

一方、近年、半導体Ｓｉを用いたパワーＭＯＳＦＥＴやＩＧＢＴのオン抵抗またはオン電圧を低減するために開発された高密度パターン化技術の一つとしてトレンチゲート構造がある。このトレンチゲート構造を備えたＭＯＳＦＥＴのユニット部分の要部断面図を図１２に示す。このトレンチＭＯＳＦＥＴは、ｎ型基板１０１の一方の主面に形成されるｎ型高抵抗層１０２とｐウエル層１０３とこのｐウエル層１０３の表面層に形成されるｎエミッタ領域１０４と、このｎエミッタ領域１０４の表面からｎ型高抵抗層１０２に達する深さにエッチング形成されたトレンチ１０５と、このトレンチ１０５内表面に形成されるゲート酸化膜１０６およびゲート酸化膜１０６を挟んでトレンチ１０５内に埋め込まれる導電性ポリシリコンゲート電極１０７などを主要な構成要素として備えるデバイスである。その製造に際しては、特に、トレンチ１０５の幅、深さ、内表面性状などを精密に制御するためのエッチング工程は、その半導体特性にも密接に関係するので、非常に重要である。また、トレンチ１０５に必要な深さは耐圧等によって異なるが数百Ｖの耐圧で数μｍの深さが少なくとも必要である。このように高耐圧デバイスを作成する際に必要とされる深いトレンチ１０５の形成を可能にするエッチング技術および好ましいトレンチ１０５内表面性状に制御するためのエッチングプロセス技術はＳｉ半導体基板では既にほぼ確立されている。

しかしながら、本発明にかかるＳｉＣ半導体基板材料は、ウエットエッチングを可能とする実用的なエッチング溶液すら未だ発見されていないほど難エッチング材料の一つであるため、前述のＳｉ半導体基板のようにはエッチング制御技術が充分に確立されていない。一応、ＳｉＣ半導体基板のエッチング方法としては、反応性イオンエッチング（ＲＩＥ）などのドライエッチングによれば、可能であることは知られている（特許文献１〜５）が、このＲＩＥドライエッチング技術ではＳｉＣ半導体基板に対するエッチングレートが低い（ＣＦ_４およびＯ_２との混合ガスを用いたエッチングレートで、５０ｎｍ／分程度）上にマスクとなる材料とのエッチング選択性も小さいため、マスクを用いた選択エッチングが必要なトレンチ形成、その中でも特に、深いトレンチエッチング形成が難しいという問題がある。たとえば、数μｍ程度の深さのトレンチでさえ、容易とはいえないレベルである。

一方、エッチングレートを稼ぐためには、ＩＣＰ（ＩｎｄｕｃｔｉｖｅＣｏｕｐｌｅｄＰｌａｓｍａ：誘導結合プラズマ）方式などによる高密度プラズマを用いたドライエッチングが有効であることも知られているが、それでも前述の数μｍ程度の深さのトレンチを形成するには長時間を要する。さらに、エッチング選択性を有するアルミニウム（Ａｌ）膜またはニッケル膜をマスクとしてＣＦ_４およびＯ_２との混合ガスを用いたＩＣＰ方式によるエッチングレートは１００ｎｍ／分以上にすることができるが、マスク金属による汚染やエッチング表面に付着したマイクロマスクによるエッチング面の非平滑性が問題となる。

前述のＩＣＰドライエッチングでは、エッチングマスクとしてＳｉＯ_２膜を用いれば、金属マスクの場合のような問題は生じないが、化学的および物理的にも、ＳｉＣ半導体基板とのエッチング選択比が十分高くないと、ＳｉＣ半導体基板に形成されるトレンチが目標とするエッチング深さに到達する前に、ＳｉＯ_２膜などのマスクがエッチングされて無くなるという問題が発生する。現在知られているＩＣＰドライエッチングでは、具体的には、厚さが２μｍのＳｉＯ_２膜をマスクとしてＳｉＣ半導体基板をエッチングすると選択比は３程度であるので、ＳｉＣ基板が６μｍ程度エッチングされたところでマスクのＳｉＯ_２膜が消失し、それ以上のトレンチ形成ができなくなる。また、マスクの膜厚を２μｍより厚くしようとしても、ＳｉＯ_２膜の成膜に時間がかかる上に、厚くなったマスク材に対する良好な精度のパターニングが難しくなるという問題が新たに生じるので、ＳｉＯ_２膜の膜厚を厚くすれば前記問題点の解消は容易と単純には言えない。従って、現在のＳｉＣ基板に対するＩＣＰドライエッチングでは、可能なトレンチの深さの実用的なレベルは約３μｍ程度である。

さらに、前記ＩＣＰ高密度プラズマを用いたドライエッチングによりＳｉＣ基板１１０に形成された深いトレンチの底部には、図１３に示すようなトレンチ１１１の底部に鋭角を有する凹凸形状になったマイクロトレンチ（サブトレンチ）１１２が形成されることが知られている。トレンチ１１１底部にマイクロトレンチ１１２を有するトレンチゲート構造を備えるＭＯＳデバイスを動作させると、電界がマイクロトレンチ１１２の鋭角部に集中して絶縁破壊がおき、設計した耐圧が得られなくなるので、大きな問題となる（特許文献６）。従って、マイクロトレンチができないようにトレンチを形成することが望ましい。数μｍ以上の深さの深いトレンチでマイクロトレンチのないトレンチを形成することは難しく、その上、さらにトレンチ内表面形状を良く、たとえば、その底部をＵ字型に丸める形状にすることはなお難しい。

さらに、前記特許文献６には、ＳｉＣ基板に対して、Ａｌ膜をマスクとして、ＣＦ_４とＯ_２との混合ガスを用いた第一のＩＣＰドライエッチングによりトレンチの形成を行い、Ａｌマスクを除去後、再度第二のＩＣＰドライエッチングを基板の全面に行うことにより、前記第一のドライエッチングにより形成されたトレンチ底部のマイクロトレンチを緩和することの記載もある。

またさらに、炭化珪素基板の{０００１}面を低オフ角で機械鏡面加工された面を洗浄後、表面ダメージ層をエッチングにより除去した後、ＳｉＣエピタキシャル成長層を形成する炭化珪素基板の製造方法において、前記表面ダメージ層をエッチングとして、ＣＦ_４ガスと酸素ガスの混合ガスを用いた反応性イオンエッチング（ＲＩＥ）を行った後、前記ＲＩＥ工程で生じたフッ化炭素ポリマーなどの異物を除去するクリーニング工程として、ハロゲンを含まない、プラズマ励起酸素に暴露する工程を行うことが知られている（特許文献７）。

さらに、同一発明者により、ＳＦ_６とＯ_２とＡｒの混合ガスを用いて誘導結合プラズマ方式の第一エッチングを行い、その後、ＳＦ_６とＯ_２の混合ガスで同様に第二エッチングを行うことにより、エッチングで形成したトレンチ底部に、電界集中を起こして耐圧低下させる程度の鋭角を有するマイクロトレンチが生じることを抑制する炭化珪素半導体装置の製造方法の発明が出願されている（特願２００６−１５５６２４号）。
特許第２９９２５９６号公報特許第２６６１３９０号公報特許第３５９３１９５号公報特許第３７６１５４６号公報特公平８−１２２８６号公報特開２００５−５６８６８号公報特開２００６−３２６５５号公報（要約、第一実施形態）

しかしながら、前記特許文献１〜５の記載には、ＳｉＣ基板とのエッチング選択性の大きいマスクを用いて３μｍ以上の深いトレンチを形成する方法は無いし、また、前記文献１〜５に記載のエッチング方法ではエッチングレートが小さいので、ＳｉＣ基板に深いトレンチを形成するには時間がかかり過ぎて実用性が低い。さらに、トレンチゲート構造を備えたＭＯＳ半導体デバイスの耐圧特性に悪影響を及ぼさない程度に、トレンチ底部を鋭角の凹凸無く平坦に整形されるようにエッチングすることについては全く示唆すらない。

また、前記特許文献６の記載によるトレンチの深さは３μｍ程度であり、それ以上の深さのトレンチを形成した場合についても第二のＩＣＰドライエッチングによりマイクロエッチングが耐圧特性に影響のない程度にまで改善されるとは説明されていない。また、単にエッチング時間を長くすれば、３μｍ以上の深さに問題のない形状にエッチングできるものでもない。さらに、前記特許文献６の記載では、エッチングマスクとして、アルミニウムやニッケルの金属マスクを用いているので、トレンチ内表面への金属汚染が避けられない。できれば、金属マスクを避けることが望ましい。

本発明はそのような問題点に鑑みてなされたものであり、ＳｉＣ半導体基板に１０μｍを超える深いトレンチエッチングを実用性の高いプロセスにすると共に、トレンチ底部を、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状を形成することなく、平坦に整形することのできるドライエッチング工程を含む炭化珪素半導体装置の製造方法を提供することである。

本発明は、１０μｍ以上の深いトレンチをマイクロトレンチがない形状で、かつ底部をＵ字型に丸めて形成する方法として、第一ドライエッチングの条件では、誘導結合プラズマ（ＩＣＰ）を用い、高いエッチングレートで高速にある深さまでエッチングして、第二ドライエッチングの条件で形状を整えながら酸素プラズマによるエッチングをするＳｉＣ基板のドライエッチング方法を特徴とする。この方法とすれば、ＳｉＯ_２膜マスクとＳｉＣ基板のエッチング選択比を改善し、深いトレンチを形成できることと、ＳｉＣ基板のドライエッチングを２つの異なる条件での２段階にエッチングすることでマイクロトレンチのない底部が丸まった深いトレンチ形状を実現することができる。

また、上記課題を解決するために、特許請求の範囲の請求項１記載の発明によれば、炭化珪素半導体基板表面に所要のパターンを有するＳｉＯ_２膜マスクを形成し、該基板表面に高密度誘導結合プラズマを用いたドライエッチングにより１０μｍ以上の深いトレンチを形成するドライエッチング工程が、エッチング条件の異なる第一ドライエッチングと第二ドライエッチングとをこの順に備える炭化珪素半導体装置の製造方法において、第一ドライエッチングのエッチング条件はエッチングガスにＳＦ_６、Ｏ_２、Ａｒの混合ガスを用い、該混合ガス中、Ａｒは５０％から８０％の流量であり、ＳＦ_６とＯ_２の流量比はＳＦ_６がＯ_２に対して５０％から７０％の流量比であって、エッチング時の前記炭化珪素半導体基板の温度を７０℃〜１００℃に加熱しながら０．５Ｐａ以下の雰囲気圧力でエッチングを行ない、第二ドライエッチングのエッチング条件はＡｒ、Ｏ_２の混合ガスを用い、該混合ガス中Ａｒは５０％から８０％の流量であって、前記炭化珪素半導体基板の温度を７０℃〜１００℃に加熱しながら０．５Ｐａ以下の雰囲気圧力で酸素プラズマ処理を行う炭化珪素半導体装置の製造方法とする。

特許請求の範囲の請求項２記載の発明によれば、前記ＳｉＯ_２膜マスクの膜厚を２．０μｍ乃至３μｍとし、前記第一エッチングを行った後、真空を維持したまま、または一旦大気に開放して再度真空にしてから前記第二エッチングを行う特許請求の範囲の請求項１記載の炭化珪素半導体装置の製造方法とすることができる。

本発明によれば、ＳｉＣ半導体基板に１０μｍを超える深いトレンチエッチングを実用性の高いプロセスにすると共に、トレンチ底部を、電界集中を引き起こして耐圧特性に影響を及ぼす程度の鋭角を有する凹凸形状を形成することなく、平坦に整形することのできるドライエッチング工程を含む炭化珪素半導体装置の製造方法を提供することができる。
その結果、前述の本発明にかかるトレンチエッチング工程を適用して製造することにより、たとえば、トレンチＭＯＳゲート構造を備える炭化珪素半導体装置のゲート・エミッタ間耐圧を向上させた炭化珪素半導体装置の製造方法を提供することができる。

以下、本発明にかかる炭化珪素半導体装置の製造方法について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１は本発明の炭化珪素半導体装置の製造方法にかかる炭化珪素半導体基板のＳｉＯ_２膜上にエッチングマスクを形成するためにフォトレジストをパターニングした段階のＳｉＣ半導体基板の要部断面図である。図２は本発明にかかる炭化珪素半導体基板のＳｉＯ_２膜をエッチングマスクパターンにフォトエッチングした段階のＳｉＣ半導体基板の要部断面図である。図３は本発明にかかる炭化珪素半導体基板のＳｉＯ_２膜をエッチングマスクパターンに形成してフォトレジストを除去した段階のＳｉＣ半導体基板の要部断面図である。図４は本発明にかかるドライエッチングについての、Ａｒ添加量とＳｉＣ／ＳｉＯ_２の選択比とサブトレンチ量との関係図である。図５は本発明にかかる第一ドライエッチング後トレンチ形状の断面図である。図６は本発明にかかる第一ドライエッチング後に第二ドライエッチングを加えた場合のトレンチの断面図である。図７〜図１０はそれぞれ本発明にかかる第二ドライエッチングの処理時間を順の長くした場合のトレンチ形状の変化を示す断面図である。図１１は本発明の製造方法により作製したトレンチゲート構造を備えるＭＯＳ半導体装置の要部断面図である。

このＭＯＳ半導体装置の製造方法のうち、本発明にかかるトレンチエッチング工程以外の工程については、従来の製造方法に準じるので、詳細な製造条件等は示さず簡略記載とする。図１１に示すＳｉＣ積層基板１０はｎ型のＳｉＣ基板１上に高抵抗ｎ型のＳｉＣ層２をエピタキシャル成長により堆積させ、この膜上にｐ型のＳｉＣ薄膜３をエピタキシャル成長により堆積またはｐ型不純物のイオン注入技術により形成される。ここで、前記ｐ型ＳｉＣエピタキシャル層はｐウエル層３となる。次に、ＳｉＯ_２膜フォトエッチング工程を示す図１、２、３に示すように、前述の半導体層２、３等が形成されたＳｉＣ積層基板１０上にトレンチエッチング用のマスクとなるＳｉＯ_２膜４をＣＶＤ法などにより堆積した後にフォトレジスト１４を形成し（図１）、フォトリソグラフィでトレンチ用ＳｉＯ_２膜パターン４を形成する（図２）。フォトレジスト１４を除去し（図３）、形成されたＳｉＯ_２膜パターン４をマスクとして表面から前記ｐウエル３直下の高抵抗ｎ型のＳｉＣエピタキシャル層２までドライエッチングし、図１１に示すような深さ１０μｍ程度のトレンチ（溝）５を形成する。このトレンチエッチング工程の詳細については、後で詳述する。その後、図１１に示すように、形成したトレンチ５内を洗浄し、エッチングによるダメージ層（図示せず）を除去するためのソフトエッチングと犠牲酸化膜（図示せず）形成を行った後、前記犠牲酸化膜とマスクＳｉＯ_２膜４を除去する。次にゲート酸化膜６とポリシリコンゲート電極７を順に形成する。ゲート電極７は、基板１０表面にリンドープされたポリシリコンを堆積してトレンチ５に埋め込み、基板１０表面部のポリシリコンをエッチバックして作製する。さらに、ｎ^＋エミッタ領域８およびｐウエル３表面にｐ^＋コンタクト領域１２を設けるためのパターニングを行い、ｎ型およびｐ型のドーパントをそれぞれイオン注入し、熱処理し活性化する。基板１０表面にゲート電極７とエミッタ電極１１との間を絶縁するための層間絶縁膜９を堆積し、パターニングした後に、エミッタ電極１１とゲート電極パッド部を形成するためにアルミニウム膜を蒸着させ、パターニングし、裏面側にドレイン電極（図示せず）をスパッタなどにより形成すると、図１１に示す本発明の製造方法にかかるトレンチゲート構造を備えるＳｉＣ−ＭＯＳ半導体装置ができる。

本発明にかかるトレンチゲート構造を備えるＭＯＳ炭化珪素半導体装置の製造方法では、特にトレンチエッチングに特徴があるので、この点について以下特に詳しく説明する。図１は、ＳｉＣ積層基板１０にＳｉＯ_２膜４とフォトレジスト１４が積層されたＳｉＣ積層基板１０の断面を示す。
まず、ＳｉＣ積層基板１０上に２．２μｍ厚のＳｉＯ_２膜４をＣＶＤ法などにより堆積形成した後、フォトレジスト１４をＳｉＯ_２膜４上にスピンコート法により全面塗布する。その後、クリーンオーブンに８５℃で３０分投入し、フォトレジスト１４をベークする。ベーク後、紫外線を用いた露光装置で所定のパターンを有するフォトマスクを用いて初期露光を行う。初期露光後、１１５℃で１５分のベークを行い、その後、マスクを用いないで基板全体を全面露光する。全面露光後、現像処理により、所望のトレンチマスクパターン以外の不要なフォトレジストを除去し、図１のような断面を有するフォトレジスト１４のパターンを形成する。このときのフォトレジストの膜厚は約３μｍである。

フォトレジスト１４のパターン形成後、図示しないＩＣＰ−ドライエッチング装置でフォトレジスト１４をマスクとしてＳｉＯ_２膜４をドライエッチングする。エッチングの条件はＣＨＦ_３ガスを１５ｓｃｃｍとＣＦ_４ガス１ｓｃｃｍ導入し、０．５Ｐａの圧力でＩＣＰ電力１３５Ｗ、ＳｉＣ基板側へのバイアス電力１５Ｗでエッチングする。パターニングされた線幅は本実施例では２．３μｍ幅である。図２に、以上のフォトプロセスで得られたＳｉＯ_２膜マスク４の構成を示す。図２のＳｉＯ_２膜４のドライエッチング後に、７０℃のレジスト剥離液に浸し、残ったフォトレジスト１４を剥離して図３のようにＳｉＣ基板上にＳｉＯ_２膜４がパターニングされたＳｉＣ積層基板１０を作成する。

次にＳｉＣ積層基板（またはＳｉＣ膜）１０の表面からＩＣＰドライエッチングを行う。本発明ではＳｉＣ積層基板１０のドライエッチングは２段階に条件を変化させて行うことを特徴とする。第一のドライエッチングにおけるエッチング条件で、深さ１０μｍを超える深いエッチングを行う場合は、ＳｉＯ_２膜マスク４とＳｉＣ積層基板１０のエッチング選択比（以下選択比）ができるだけ大きいことが望ましい。

まず、エッチング選択比の大きいエッチング条件を調べた。下記表１に、本発明にかかるドライエッチングに用いるガス種、ガス流量、ＩＣＰ電力、バイアス電力、エッチング装置内の圧力（気圧）および温度を変化させた場合のエッチング選択比（ＳｉＣ基板エッチング量／ＳｉＯ_２膜エッチング量の比）を示す。

表１に示す条件１と条件２とを見ると、ＳＦ_６／Ｏ_２ガスにＡｒを添加すると選択比が２．６から３．６に向上することが分かる。条件２と条件３からは、圧力を３Ｐａから１Ｐａに低くすると選択比が３．６から４．１にさらに向上することが分かる。

条件３と条件４からＡｒ添加量を２０ｓｃｃｍから３０ｓｃｃｍに増加すると選択比が４．１から４．６にまたさらに向上することが分かる。
条件４と条件５からＳＦ_６流量を１０ｓｃｃｍから６ｓｃｃｍに下げてＳＦ_６＜Ｏ_２の流量比にすると選択比が４．６から５．２にいっそうさらに向上することが分かる。
条件５と条件６からＳＦ_６＜Ｏ_２の流量比でエッチング時の温度を３０℃から８０℃に上げると選択比が５．２から５．８にまたまたさらに向上することが分かる。

条件６と条件７からＳＦ_６＜Ｏ_２の流量比、温度８０℃でさらにＡｒ添加量を増加すると選択比が５．８から７．６にその上さらに向上することが分かる。
条件８は条件７のガス混合比率をあまり変えないまま、総ガス流量を低減させると選択比が７．６から８．７にさらにまたその上に向上することが分かる。
条件９は条件７のガス混合比率を変えないまま、総ガス流量を条件８よりさらに低減させ、圧力を０．４Ｐａに低減すると、選択比が１０．４に向上することが分かる。

以上のようにＳＦ_６／Ｏ_２ガスにＡｒを添加し、圧力を１Ｐａ、好ましくは０．５Ｐａ以下にしてＡｒ添加量を適切にして、ＳＦ_６＜Ｏ_２の流量比になるようにし、エッチングを基板温度８０℃で行い、ガス総流量を制御すると格段に選択比を改善でき、その結果、２μｍ厚のＳｉＯ_２膜マスクでもＳｉＣ基板に１０μｍ以上の深いエッチングが実用的に可能となることが判明した。ＳｉＯ_２膜マスクの膜厚の上限は厚いほど好ましいが、実用的には３μｍ程度である。

図４に、ＳＦ_６／Ｏ_２のガス流量比６／１０ｓｃｃｍを一定とし、Ａｒ添加量を変えたときのエッチング選択比とマイクロトレンチ（サブトレンチ）大きさ（μｍ）との関係を示す。図４に示すように、Ａｒ流量をおおよそ４０ｓｃｃｍにしたとき、エッチング選択比が最大になり、一方、マイクロトレンチ（サブトレンチ）量（大きさ、μｍ）はＡｒ流量が３０ｓｃｃｍ以上にすると、３０ｓｃｃｍ未満に比べて小さくなることが分かる。

前記図４に示す結果を踏まえ、本実施例では第一ドライエッチングは、ＳＦ_６ガスとＯ_２ガスとＡｒガスの混合ガスでＳＦ_６流量４．２ｓｃｃｍ、Ｏ_２流量７ｓｃｃｍ、Ａｒ流量２８ｓｃｃｍを導入して、０．４Ｐａの圧力でＩＣＰ電力４００Ｗ、ＳｉＣ基板側に印加するバイアス電力を１５Ｗ、さらにＳｉＣ基板をヒーターで８０℃に加熱した条件で、３０分間エッチングし、深さ約１０μｍのトレンチを形成した。この第一のドライエッチングが終わった段階でのトレンチ部分のエッチング形状を図５の断面図に示す。

前記第一のドライエッチング条件でエッチングするとエッチング速度０．６μｍ／ｍｉｎ程度である。従来の０．０５μｍ／ｍｉｎに比べて高速にエッチングできるが、そのトレンチ５の断面形状はエッチング底部が少し細くなり、底部にマイクロトレンチ１３が発生している。
図５に示したようにマイクロトレンチ１３が形成されているトレンチ５の底部をオージェ電子分光法で分析領域を２００ｎｍΦの小範囲に絞って、ＳｉとＣの組成分析を行った。マイクロトレンチの底部部分１３とトレンチ底部中心凸部分１４を４点ずつ分析した。その結果、下記表１に示すように分析した領域によって、それぞれＳｉ／Ｃ比が異なることがわかった。

表２に示すようにトレンチ底部の中心凸部１４はマイクロトレンチ底部１３より炭素（Ｃ）成分の多いことがわかった。故に、炭素（Ｃ）成分は酸素プラズマでドライエッチングすればＣＯ_２として除去することができると考えられる。

マイクロトレンチ１３のように、ゲート耐圧特性にとって好ましくないトレンチ形状を改善する目的で、図５で示した第一ドライエッチング終了後の試料基板に、の高密度誘導結合プラズマ（ＩＣＰ）方式の第二ドライエッチングを次の条件で行う。試料基板を８０℃に加熱し、ＩＣＰ電力４００Ｗ、バイアス電力１５Ｗ、Ｏ_２／Ａｒガス流量を５／１５ｓｃｃｍ、圧力０．４Ｐａでエッチング処理時間５分間とした。図６に第一ドライエッチングと第二ドライエッチングによる２段階に処理したＳｉＣ基板のトレンチ部分の断面図を示す。図６によれば、トレンチ底部中心の凸部分５が削れてトレンチ底部が平坦に改善されているのがわかる。このようにＯ_２とＡｒの混合ガスによる酸素プラズマで表面処理（以下酸素プラズマ処理）することでトレンチ側壁や底部に付着した炭素（Ｃ）のエッチング残渣を取り除くことができた結果、トレンチ底部が平坦になったと考えられる。

次に、この第二のドライエッチングである酸素プラズマ処理の前記処理時間（５分）を決めるために行った、表２に示す実験について説明する。

図７〜図１０は、第二ドライエッチングの処理時間とトレンチ底部形状との関係を示すためのトレンチ断面図である。深さ約１０μｍのトレンチを形成する第一ドライエッチング後に、第二のドライエッチング（酸素プラズマ処理）を行なう場合、前述のように、前記第一ドライエッチングによるマイクロトレンチ形状が改善されて平坦な底部になる。このようにトレンチ底部の形状が平坦に改善されるメカニズムを明らかにするために、第二ドライエッチング（酸素プラズマ）の処理時間とトレンチ形状の変化を調べ、その結果を前記図７〜図１０に示す。これらの図および表３によれば、処理時間を長くしても、トレンチ深さは１０μｍから１２μｍとあまり変わらず、底部６だけが処理時間とともに６ａ、６ｂ、６ｃ、６ｄのように尖った形状になっていくことが分かる。しかし、パワーデバイスへの応用という点ではトレンチ底はＵ字型のように滑らかな形状の方が絶縁破壊電界が大きくなるので、この観点で、第二ドライエッチングの処理時間をあまり長くし過ぎないように、図７の場合の試料２の３分〜５分程度とすることが望ましい。このように第二のドライエッチング（酸素プラズマ処理）は、第一のドライエッチングでトレンチ底部にマイクロトレンチのような形状不良が生じても、トレンチの深さをあまり変えることなく、トレンチ底部の形状不良のみを改善する機能を有することが分かる。

以上述べたように、ＳＦ_６／Ｏ_２／Ａｒガスで行う第一のドライエッチングだけで、１０μｍ以上の所定の深さまでのトレンチエッチングを行うと、トレンチ形状が左右非対称の形状になったり、特に底部に凸部分ができたり、マイクロトレンチ（サブトレンチ）が形成されるというように不安定なエッチング形状になることが多いが、本発明のように、第一のドライエッチング終了後に、Ａｒ／Ｏ_２ガスによる酸素プラズマで行う第二のドライエッチングを行うと、深さをあまり変えずにトレンチ側面の形状不具合、底部の細かい凹凸・サブトレンチを除去することができる。この酸素プラズマ処理は、ＳｉＣ基板そのものは原則エッチングしないで、第一ドライエッチング中に再堆積したあるいはエッチング残渣として残った炭素（Ｃ）のみを除去することができるので、エッチング深さをあまり変化させずに、第一ドライエッチングに起因する形状不良だけの改善が計れるのである。

このように、２段階のエッチング条件を用いてトレンチを形成することにより、ゲート耐圧低下となるトレンチ底部の形状不良をなくし、Ｕ字型のトレンチ形状を実現できる。その結果トレンチＭＯＳＦＥＴ作製工程に本発明を適用することでのゲート・ソース間耐圧を向上させることができ、ＳｉＣ基板を用いたパワー半導体の特性を向上させることが可能となる。

本発明の炭化珪素半導体装置の製造方法にかかる炭化珪素半導体積層基板上にエッチングマスクを形成した段階の半導体積層基板の要部断面図である。本発明にかかるエッチングマスクを形成する前にフォトレジストパターンを形成した段階の半導体積層基板の要部断面図である。本発明の炭化珪素半導体装置の製造方法にかかる炭化珪素半導体積層基板上にエッチングマスクを形成した段階の半導体積層基板の要部断面図である。本発明にかかる第一ドライエッチングにおけるＡｒ量と選択比およびサブトレンチ量との関係図である。本発明にかかる第一ドライエッチング後のトレンチ形状の断面図である。本発明にかかる第一ドライエッチングと第二ドライエッチング後のトレンチ形状の断面図である。第二のドライエッチング（酸素プラズマ処理）の処理時間を変えた場合のトレンチの断面図である（その１）。第二のドライエッチング（酸素プラズマ処理）の処理時間を変えた場合のトレンチの断面図である（その２）。第二のドライエッチング（酸素プラズマ処理）の処理時間を変えた場合のトレンチの断面図である（その３）。第二のドライエッチング（酸素プラズマ処理）の処理時間を変えた場合のトレンチの断面図である（その４）。本発明の製造方法により作製したトレンチゲート構造を備えるＭＯＳ半導体装置の要部断面図である。Ｓｉ半導体基板を用いた、トレンチゲート構造を備えたＭＯＳ半導体装置のユニット部分の要部断面図である。ＳiＣ半導体基板に形成されるトレンチとトレンチ底部のマイクロトレンチを示す断面図である。

符号の説明

１炭化珪素（ＳｉＣ）基板
２ｎ型高抵抗層
３ｐウエル層
４ＳｉＯ_２膜パターン
５トレンチ
６ゲート酸化膜
７ゲート電極
８ｎ^＋エミッタ領域
９層間絶縁膜
１０ＳｉＣ積層基板
１１エミッタ電極
１２ p^＋コンタクト領域
１３マイクロトレンチ
１４フォトレジスト
１５トレンチ中央底部
１６a〜１６d トレンチ底部。

Claims

炭化珪素半導体基板表面に所要のパターンを有するＳｉＯ_２膜マスクを形成し、該基板表面に高密度誘導結合プラズマを用いたドライエッチングにより１０μｍ以上の深いトレンチを形成するドライエッチング工程が、エッチング条件の異なる第一ドライエッチングと第二ドライエッチングとをこの順に備える炭化珪素半導体装置の製造方法において、第一ドライエッチングのエッチング条件はエッチングガスにＳＦ_６、Ｏ_２、Ａｒの混合ガスを用い、該混合ガス中、Ａｒは５０％から８０％の流量であり、ＳＦ_６とＯ_２の流量比はＳＦ_６がＯ_２に対して５０％から７０％の流量比であって、エッチング時の前記炭化珪素半導体基板の温度を７０℃〜１００℃に加熱しながら０．５Ｐａ以下の雰囲気圧力でエッチングを行ない、第二ドライエッチングのエッチング条件はＡｒ、Ｏ_２の混合ガスを用い、該混合ガス中Ａｒは５０％から８０％の流量であって、前記炭化珪素半導体基板の温度を７０℃〜１００℃に加熱しながら０．５Ｐａ以下の雰囲気圧力で酸素プラズマ処理を行うことを特徴とする炭化珪素半導体装置の製造方法。
前記ＳｉＯ_２膜マスクの膜厚を２．０μｍ乃至３μｍとし、前記第一エッチングを行った後、真空を維持したまま、または一旦大気に開放して再度真空にしてから前記第二エッチングを行うことを特徴とする請求項１記載の炭化珪素半導体装置の製造方法。