JP5309587B2 - 炭化珪素半導体基板のトレンチエッチング方法 - Google Patents
炭化珪素半導体基板のトレンチエッチング方法 Download PDFInfo
- Publication number
- JP5309587B2 JP5309587B2 JP2008027188A JP2008027188A JP5309587B2 JP 5309587 B2 JP5309587 B2 JP 5309587B2 JP 2008027188 A JP2008027188 A JP 2008027188A JP 2008027188 A JP2008027188 A JP 2008027188A JP 5309587 B2 JP5309587 B2 JP 5309587B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- etching
- silicon carbide
- carbide semiconductor
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
Description
SiC(4H−SiC)は絶縁破壊電界がSiに比べ1桁高く、バンドギャップが2.9倍、熱伝導率は3.2倍、真性半導体となる温度が3〜4倍とパワーデバイス材料として極めて優れた物性を示す。またSiC基板を用いたパワーデバイスは高耐圧ながら低オン抵抗を実現できるデバイスとして期待され、近年多くの製品化へのアプローチがなされている。
SiC基板を用いてパワーデバイスを作製する際、トレンチゲートやメサ形のpn接合終端部表面を形成するためのエッチング加工における特徴は、SiC基板が極めて難エッチング材料であり、未だに、ウエットエッチングを可能にする公知のエッチング液が知られていないほどである。そこで、通常、SiC基板のエッチング加工にはドライエッチング法が用いられる。このドライエッチングによってSiC基板を所望のエッチング形状に加工するには、ドライエッチングに用いられるガス種やドライエッチングの諸条件(プラズマ生成電力・RFバイアス電力・ガス圧力・ガス流量など)を適切に制御することが重要である。なぜならば、SiC基板をドライエッチングによってトレンチ加工する際には、エッチング中にマスク材の再付着によるエッチング形状不良(マイクロマスク)やトレンチの底部が平坦にならず、底両端に小さなマイクロトレンチが発生し易いからである。
SiC製MOSFETのトレンチエッチングにおいて、エッチングガスの流量比を制御することにより、トレンチ角を変化させることができるという記述がある(特許文献1)。
SiC製MOSFETの溝エッチングにおいて、エッチング液としてのSF6+O2のうちO2の比率を変えることにより、溝の側面の底面に対する角度を105度とする記載がある(特許文献2)。
ここで、[0001]面のSiC基板に4°から8°のオフ角があることと、電子移動度に結晶の面方位依存性があることとから、SiC結晶層にトレンチを形成する場合の側壁の角度を垂直近くに制御することが極めて重要となる。このような理由から、SiC結晶層の表面からトレンチをドライエッチングによって形成する場合、トレンチの形状を、エッチング条件を適切に制御することにより、トレンチ側壁の角度を垂直に近い形状にできるプロセスを確立することが望まれる。
特許請求の範囲の請求項2記載の発明によれば、前記シリコン酸化膜マスク/前記炭化珪素半導体(SiC)基板のエッチング選択比が2.9乃至6.0である特許請求の範囲の請求項1記載の炭化珪素半導体(SiC)基板のトレンチエッチング方法とすることが好ましい。
特許請求の範囲の請求項4記載の発明によれば、トレンチ角度が81°以上であることを特徴とする特許請求の範囲の請求項3記載の炭化珪素半導体(SiC)基板のトレンチエッチング方法とすることが望ましい。
特許請求の範囲の請求項5記載の発明によれば、トレンチ角度が85°以上であることを特徴とする特許請求の範囲の請求項4記載の炭化珪素半導体(SiC)基板のトレンチエッチング方法とすることがより望ましい。
図1はシリコン酸化膜マスクパターンの断面図である。図2〜図17は、それぞれこの順に対応する条件1〜条件16でエッチングしたトレンチの電子顕微鏡写真断面図である。図18はベスト条件18に近い条件19でエッチングしたトレンチの電子顕微鏡写真断面図である。図19は本発明にかかる方法を用いて作製されたトレンチ型MOSFETの要部断面図である。
次に、形成したSiO2膜マスク2を用いて{0001}面を主面とするn + 型4H−SiC基板(またはSiC単結晶層付基板)1のドライエッチングを行いトレンチを形成する。このドライエッチングはICPプラズマ(Inductively Coupled Plasma:誘導結合プラズマ)を生成するドライエッチング装置で、SF6+O2+Arの混合ガスを用いてエッチングを行う。下記表1にエッチング時間を一定(265秒)にした場合で、エッチング条件(圧力、ICP電力、RFバイアス電力、ガス流量)を変化させた場合のエッチングレート(μm/分)、選択比(SiC基板エッチング深さ/SiO2膜マスクのエッチング量(厚さ)の比)、マイクロトレンチ発生量(深さ、単位、μm)トレンチ側壁の角度(基板の表面に対する角度)を示す。図2から図17の順に、下記表1に示す条件1から条件16でそれぞれSiC基板にエッチングして形成したトレンチ断面の拡大顕微鏡写真図を示す。トレンチの深さ、SiO2膜マスクのエッチング量(厚さ)、マイクロトレンチ形状(深さ)、トレンチ側壁角度は前記図2〜図17から実測した。図2において、符号1はSiC基板、2はシリコン酸化膜のエッチング後の残膜厚、4はトレンチ、5はマイクロトレンチ量(深さ)、6はトレンチ角度、7はトレンチ深さである。他の図3から図19についても同様である。
条件1から条件3はエッチング時の圧力以外の条件を一定にして、圧力を変化させた場合である。対応する図2から図4に示すように2.5Paより低圧にしても高圧にしてもマイクロトレンチの発生量が増加する。つまり、圧力が2.5Paのとき(条件2、図3)にもっともマイクロトレンチが小さい。
条件4と条件5は圧力を前記2.5Paにして、RFバイアス電力を15Wから低バイアスにした場合と高バイアスに変えた場合である。対応する図5と図6に示すように、23Wの高バイアスにするとマイクロトレンチ発生量が多くなり(条件5、図6)、9Wの低バイアスにするとマイクロトレンチは非常に少なくなり、0.05μmのように実質的に無いに等しい(条件4、図5)。条件4は本発明の目的を達成する。
条件6と7は、9Wの低バイアスで、ICP電力を条件1〜3の500Wから低電力(400W−条件6)にした場合と高電力(600W−条件7)に変えた場合である。対応する図7と図8に示すようにICP電力を低くするとエッチングレートが遅くなるうえに、マイクロトレンチが少し発生する(図7)。ICP電力を高くするとマイクロトレンチは発生せず、また、トレンチ角度も81°と高いので好ましい(図8)。条件7は本発明の目的を達成する。ここまでの検討でマイクロトレンチを発生させないようにするにはICP電力600W、バイアス電力9WにしてICP電力に対してバイアス電力を1.5%以下にし、圧力は2.5Paにすることが必要であることがわかる。
条件12と13はSF6流量を10sccmから低流量(5sccm)と高流量(15sccm)に変えた場合である。対応する図13と図14に示すようにSF6流量を低流量にするとエッチレートは下がり、トレンチ角度も78°に低下する。高流量にするとエッチレートは早くなり、トレンチ角度も83°と高く、マイクロトレンチがわずかに発生する(0.05μm)が、実質的に無しと言えるので、条件13は本発明の目的を達成する。
条件14から条件16はO2流量を3.3sccmから低流量(0sccmおよび1sccm))と高流量(7sccm)にした場合である。対応する図15から図17に示すようにO2流量を低流量(0sccm)にするとトレンチ角度は垂直に近くなり、高流量になると角度は低下することがわかる。エッチング条件14、15(図15、図16)のエッチング条件にするとトレンチ角度が87°と85°以上であってマイクロトレンチの発生も無く、優れていることを示している。条件14、15は本発明の目的を達成する。
次に、表1の条件1から条件16の結果をもとに、マイクロトレンチの発生が無く、且つエッチングレートが0.7μm/分以下になるように条件を調整しながら、トレンチ角度をできるだけ高角度にする条件範囲を調べるために、条件17では最もトレンチ角度が低角度になるような条件でエッチングし、条件18では最も角度が垂直になるようにエッチングした。
前述のような観点で、エッチング条件を絞り込んだエッチング条件17、18、19について、それぞれエッチングレート(μm/分)、選択比(SiC基板エッチング深さ/SiO2膜マスクのエッチング減厚分の比)、マイクロトレンチ量(深さμm)、トレンチ角度(°)との関係を下記表2にまとめた。
次に、トレンチ側壁角度はチャネルの電子移動度に影響を与えるので、前記表1と表2に示すエッチング条件からトレンチ側壁角度が75°、81°、86°となる条件(順に条件17、条件7、条件19)を選んで作製したトレンチ型MOSFETについて、そのチャネルの電子移動度を測定した結果を下記表3に示す。
これらのエッチング条件4、7、10、11、13、14、15、18、19から、エッチング条件をまとめると、ICP生成電力を500Wから600W、このICP電力に対してRFバイアス電力を1.5%以下にして、圧力を2.5Paから2.7Paの範囲内でSF6とO2とArの流量比をSF6ガスの流量に対してO2ガス量を0%から33%までの範囲、ArをSF6流量の2.5倍から5.0倍の流量の範囲となる。この範囲にエッチング条件を制御することで、エッチングレートが高速でエッチングすることができ、マイクロトレンチの発生が無く、トレンチ角度を81°以上に制御することができる。
また、前記エッチング条件のうち、特にエッチング条件14、15、18、19ではトレンチ角度を85°以上に高くすることができ、チャネル移動度をより大きくすることができるので好ましい。また、選択比が通常のSiO2膜マスクを用いた場合(従来の選択比2から3)より同等以上に高い2.9から6.0の選択比にできる。また、前記エッチング条件についても、0.61μm/分乃至0.84μm/分のエッチングレートを得ることができる。
トレンチ44は、n+型ソースコンタクト領域48とp型ボディー層45とn型電流広
がり層52を貫通してn型耐圧層42に達している。トレンチ44の側壁面および底面はゲート酸化膜51により覆われている。トレンチ44内の、ゲート酸化膜51の内側には、ゲート電極43が埋め込まれている。ゲート電極43の上側は、層間絶縁膜50により覆われている。ソース電極47はn+型ソースコンタクト領域48とp+型ボディーコンタクト領域46の両方にオーミック接触している。n+型4H−SiC基板40の他方の主面にはドレイン電極49がオーミック接触している。
なお、n型フィールドストッピング層41とn型電流広がり層52はなくてもよい。
次に、図19に示すデバイスの作製手順を説明する。まず、(000−1)C8度オフ面と(0001)Si8度オフ面(ドナー密度:1×1018cm-3以上、オフ方向:[11−20]方向)を主面とするn+型4H−SiC基板40を用意する。
ピング層41(ドナー密度:0.5〜10×1017cm-3)、約10μmの厚さのn型耐圧層42(ドナー密度:約1×1016cm-3)、約0.4μmの厚さのn型電流広がり層52(ドナー密度:約1×1017cm-3)および約2μmの厚さのp型ボディー層45(アクセプタ密度:2×1017cm-3)を順次エピタキシャル成長させ、さらにその上にp+型ボディーコンタクト領域46となるp+型半導体層(アクセプタ密度:5×1019cm-3以上)を約0.3μmの厚さにエピタキシャル成長させる。
ここで、上述した各層の厚さおよびドーピング密度は一例であり、それらの値は、耐圧などの特性および許容すべきプロセス誤差に基づいて、適切に設計される。また、いずれの層も均一なドーピング密度である必要はなく、成膜方向に沿ってドーピング密度が変化していてもよい。
上述した各層のエピタキシャル成長に続いて、TEOS(Tetra EtylOxy Silicate)を原料ガスに用いてプラズマCVDを行い、SiO2を例えば約3.5μmの厚さに堆積する。次いで、フォトリソグラフィ工程を行ってフォトレジストマスクパターンを形成し、CHF3を原料ガスとするCCPプラズマエッチングを行ってSiO2のマスクパターンを形成する。そして、O2プラズマにより、SiO2のエッチング中に生成された堆積物とフォトレジストを除去して、イオン注入用のSiO2マスクとする。その後、例えば1200℃のウェット雰囲気で30分間の熱酸化を行い、スクリーン酸化膜を形成する。
次いで、トレンチ44を形成する。トレンチエッチングの条件は前記エッチング条件18を用いた。すなわち、ICPプラズマを生成する電力を600W、RFバイアス電力を9Wとし、エッチングガス流量はSF6を10sccm、O2を無し、Arを43sccmで圧力を2.7Paの条件で、プラズマエッチングし、図18に示すようなトレンチ深さ3.2μm、トレンチ幅は3.4μm、トレンチ角は88度のトレンチ44を形成した。
続いて、SiO2膜からなるプラズマエッチング用のマスクを除去する。その後、ゲート酸化膜51を形成する。ゲート酸化膜51の形成に続いて、例えば高濃度にリンドープしたポリシリコンを堆積する。そして、トレンチ44の外側のポリシリコンをエッチバックして除去することによって、ゲート電極43を形成する。続いて、熱CVD法等によりおもて面の全面にSiO2膜を堆積して層間絶縁膜50とする。
続いて、おもて面に例えばNiをスパッタにより成膜してパターニングする。その後、裏面およびおもて面に対して同時に、例えばAr雰囲気中で1000℃、30分間のアニールを行って、ドレイン電極49およびソース電極47とする。
次いで、フォトリソグラフィ工程によりゲートコンタクトホール形成用のマスクを形成し、バッファードフッ酸によりゲートコンタクトホールを形成する。そして、たとえば、おもて面にAlをスパッタにより成膜してパターニングし、Ar雰囲気中で450℃、5分間のアニールを行って、ゲート取り出し電極とすると、本発明の実施例2にかかる縦型トレンチMOSFETが完成する。
2 SiO2膜マスク
3 SiO2膜マスクのエッチング角度
4 トレンチ
5 マイクロトレンチ量(深さ)
6 トレンチ角度
7 トレンチ深さ
40 SiC基板
41 フィールドストッピング層
42 n型耐圧層
43 ゲート電極
44 トレンチ
45 p型ボディー層
46 p+型ボディーコンタクト領域
47 ソース電極
48 n+型ソースコンタクト領域
49 ドレイン電極
50 層間絶縁膜
51 ゲート酸化膜
52 n型電流広がり層。
Claims (5)
- シリコン酸化膜をマスクとして用い、エッチングガスとしてSF6、O2、Arの混合ガスから生成される誘導結合プラズマを用いて炭化珪素半導体基板の表面からトレンチを形成する炭化珪素半導体基板のトレンチエッチング方法において、前記炭化珪素半導体基板が{0001}面を主面とする4H−炭化珪素半導体基板であり、前記O 2 ガス流量を前記SF 6 ガス流量に対して0%から33%までの範囲、前記Arガス流量を前記SF6 ガス流量の2.5倍から5倍の範囲、圧力条件を2.5Paから2.7Paの範囲から選ばれる混合ガスに対して、誘導結合プラズマ生成電力を500Wから600W、RFバイアス電力を前記誘導結合プラズマ生成電力の1.5%以下の条件で生成させる誘導結合プラズマを用いてトレンチエッチングすることを特徴とする炭化珪素半導体基板のトレンチエッチング方法。
- 前記シリコン酸化膜マスク/前記炭化珪素半導体基板のエッチング選択比が2.9乃至6.0であることを特徴とする請求項1記載の炭化珪素半導体基板のトレンチエッチング方法。
- 前記炭化珪素半導体基板のエッチングレートが0.61μm/分乃至0.84μm/分であることを特徴とする請求項2記載の炭化珪素半導体基板のトレンチエッチング方法。
- トレンチ角度が81°以上であることを特徴とする請求項3記載の炭化珪素半導体基板のトレンチエッチング方法。
- トレンチ角度が85°以上であることを特徴とする請求項4記載の炭化珪素半導体基板のトレンチエッチング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027188A JP5309587B2 (ja) | 2008-02-07 | 2008-02-07 | 炭化珪素半導体基板のトレンチエッチング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027188A JP5309587B2 (ja) | 2008-02-07 | 2008-02-07 | 炭化珪素半導体基板のトレンチエッチング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009188221A JP2009188221A (ja) | 2009-08-20 |
JP5309587B2 true JP5309587B2 (ja) | 2013-10-09 |
Family
ID=41071170
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008027188A Expired - Fee Related JP5309587B2 (ja) | 2008-02-07 | 2008-02-07 | 炭化珪素半導体基板のトレンチエッチング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5309587B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5179455B2 (ja) | 2009-10-27 | 2013-04-10 | Sppテクノロジーズ株式会社 | プラズマエッチング方法 |
JP5510309B2 (ja) | 2010-12-22 | 2014-06-04 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
JP5673393B2 (ja) * | 2011-06-29 | 2015-02-18 | 株式会社デンソー | 炭化珪素半導体装置 |
JP5806600B2 (ja) | 2011-11-21 | 2015-11-10 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
JP2012054616A (ja) * | 2011-12-14 | 2012-03-15 | Sumitomo Precision Prod Co Ltd | プラズマエッチング方法 |
JP2013219161A (ja) * | 2012-04-09 | 2013-10-24 | Mitsubishi Electric Corp | 半導体装置および半導体装置の製造方法 |
US9293558B2 (en) | 2012-11-26 | 2016-03-22 | Infineon Technologies Austria Ag | Semiconductor device |
JP5889368B2 (ja) * | 2013-09-05 | 2016-03-22 | Sppテクノロジーズ株式会社 | プラズマエッチング方法 |
JP6130313B2 (ja) * | 2014-02-26 | 2017-05-17 | Sppテクノロジーズ株式会社 | プラズマエッチング方法 |
JP6308067B2 (ja) * | 2014-07-29 | 2018-04-11 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP6453634B2 (ja) * | 2014-12-10 | 2019-01-16 | トヨタ自動車株式会社 | 半導体装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10331526A1 (de) * | 2003-07-11 | 2005-02-03 | Infineon Technologies Ag | Verfahren zum anisotropen Ätzen einer Ausnehmung in ein Siliziumsubstrat und Verwendung einer Plasmaätzanlage |
JP5061506B2 (ja) * | 2006-06-05 | 2012-10-31 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
-
2008
- 2008-02-07 JP JP2008027188A patent/JP5309587B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009188221A (ja) | 2009-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5309587B2 (ja) | 炭化珪素半導体基板のトレンチエッチング方法 | |
JP6702330B2 (ja) | 半導体装置 | |
JP5589263B2 (ja) | 炭化珪素半導体基板のトレンチ形成方法 | |
JP5135879B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US8742501B2 (en) | Power semiconductor devices and methods for manufacturing the same | |
JP5061506B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5774261B2 (ja) | 炭化シリコン自己整合エピタキシャルmosfetおよびその製造方法 | |
JP6189045B2 (ja) | 半導体素子の製造方法 | |
JP7476947B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US10186575B2 (en) | Silicon carbide semiconductor device and a method of manufacturing a silicon carbide semiconductor device | |
US8951898B2 (en) | Method for manufacturing a silicon carbide DIMOSFET | |
JP2005039257A (ja) | 半導体装置及びその製造方法 | |
US20130137254A1 (en) | Method for manufacturing semiconductor device | |
CN116013989A (zh) | 具有SiO2阻挡层的垂直结构Ga2O3晶体管及制备方法 | |
JP2005056868A (ja) | 炭化珪素半導体装置の製造方法 | |
JP6035763B2 (ja) | ゲート酸化膜の形成方法及び炭化珪素半導体装置の製造方法 | |
TW201237960A (en) | Production method for semiconductor device | |
JP4048856B2 (ja) | 半導体装置の製造方法 | |
JP2010212440A (ja) | 半導体装置の製造方法 | |
JP5687078B2 (ja) | 炭化珪素半導体装置の製造方法 | |
KR20190035331A (ko) | 둥근 트렌치 코너를 갖는 트렌치 게이트형 모스펫 제조방법 | |
JP2006019610A (ja) | 半導体ウエハの製造方法 | |
CN108922851A (zh) | 一种带有超结结构的沟槽型vdmos器件及其制作方法 | |
JP2009272324A (ja) | 半導体装置の製造方法 | |
JP2013021219A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20110117 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130604 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130617 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5309587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |