JP3018517B2 - ドライエッチング方法 - Google Patents
ドライエッチング方法Info
- Publication number
- JP3018517B2 JP3018517B2 JP3025568A JP2556891A JP3018517B2 JP 3018517 B2 JP3018517 B2 JP 3018517B2 JP 3025568 A JP3025568 A JP 3025568A JP 2556891 A JP2556891 A JP 2556891A JP 3018517 B2 JP3018517 B2 JP 3018517B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- interlayer insulating
- deposited
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 45
- 238000001312 dry etching Methods 0.000 title claims description 12
- 238000005530 etching Methods 0.000 claims description 78
- 239000000758 substrate Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 claims description 12
- 229910052717 sulfur Inorganic materials 0.000 claims description 12
- 239000011593 sulfur Substances 0.000 claims description 12
- 238000001816 cooling Methods 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 58
- 239000010408 film Substances 0.000 description 48
- 239000007789 gas Substances 0.000 description 37
- 239000011229 interlayer Substances 0.000 description 33
- 235000012431 wafers Nutrition 0.000 description 27
- 230000008021 deposition Effects 0.000 description 18
- 239000000460 chlorine Substances 0.000 description 17
- 230000008569 process Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 13
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 13
- 238000009499 grossing Methods 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 9
- 239000002245 particle Substances 0.000 description 8
- 229920000642 polymer Polymers 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000011109 contamination Methods 0.000 description 7
- 238000010494 dissociation reaction Methods 0.000 description 7
- 230000005593 dissociations Effects 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052799 carbon Inorganic materials 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 238000000859 sublimation Methods 0.000 description 4
- 230000008022 sublimation Effects 0.000 description 4
- 230000005856 abnormality Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- QTJXVIKNLHZIKL-UHFFFAOYSA-N sulfur difluoride Chemical class FSF QTJXVIKNLHZIKL-UHFFFAOYSA-N 0.000 description 3
- DQRXJTQZENKXNW-UHFFFAOYSA-N 3-chloroprop-1-enylbenzene;styrene Chemical compound C=CC1=CC=CC=C1.ClCC=CC1=CC=CC=C1 DQRXJTQZENKXNW-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 230000000996 additive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000004132 cross linking Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- DWSWCPPGLRSPIT-UHFFFAOYSA-N benzo[c][2,1]benzoxaphosphinin-6-ium 6-oxide Chemical compound C1=CC=C2[P+](=O)OC3=CC=CC=C3C2=C1 DWSWCPPGLRSPIT-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- PXJJSXABGXMUSU-UHFFFAOYSA-N disulfur dichloride Chemical compound ClSSCl PXJJSXABGXMUSU-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- OJCDKHXKHLJDOT-UHFFFAOYSA-N fluoro hypofluorite;silicon Chemical compound [Si].FOF OJCDKHXKHLJDOT-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 125000004434 sulfur atom Chemical group 0.000 description 1
- FWMUJAIKEJWSSY-UHFFFAOYSA-N sulfur dichloride Chemical class ClSCl FWMUJAIKEJWSSY-UHFFFAOYSA-N 0.000 description 1
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 1
- 229960000909 sulfur hexafluoride Drugs 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- WRECIMRULFAWHA-UHFFFAOYSA-N trimethyl borate Chemical compound COB(OC)OC WRECIMRULFAWHA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
シリコン系材料もくしは酸化シリコン系材料の表面に発
生する微細な凹凸や段差を平坦化する方法に関する。
において適用されるドライエッチング方法に関し、特に
シリコン系材料もくしは酸化シリコン系材料の表面に発
生する微細な凹凸や段差を平坦化する方法に関する。
【０００２】
【従来の技術】近年のＶＬＳＩ，ＵＬＳＩ等にみられる
ように半導体装置の高集積化および高性能化が進展する
に伴い、各種プロセスに対する技術的要求も年々厳しさ
を増している。特にドライエッチングの分野において
は、従来のデザイン・ルールの下では生じ得なかったよ
うな様々な効果が顕在化したり、また従来では議論の対
象とならなかったような微小な表面凹凸や段差までがプ
ロセスに悪影響を及ぼすようになっている。たとえば、
コンタクト・ホールやトレンチの底部に発生する形状異
常、各種材料層の表面モホロジーの劣化、多層配線プロ
セスにおいて必須となる層間絶縁膜の平坦性等につい
て、新たな問題が生じている。これらを順を追って説明
する。
ように半導体装置の高集積化および高性能化が進展する
に伴い、各種プロセスに対する技術的要求も年々厳しさ
を増している。特にドライエッチングの分野において
は、従来のデザイン・ルールの下では生じ得なかったよ
うな様々な効果が顕在化したり、また従来では議論の対
象とならなかったような微小な表面凹凸や段差までがプ
ロセスに悪影響を及ぼすようになっている。たとえば、
コンタクト・ホールやトレンチの底部に発生する形状異
常、各種材料層の表面モホロジーの劣化、多層配線プロ
セスにおいて必須となる層間絶縁膜の平坦性等につい
て、新たな問題が生じている。これらを順を追って説明
する。
【０００３】第１の問題点であるコンタクト・ホールや
トレンチの底部に発生する形状異常は、マイクロローデ
ィング効果の防止対策の反動として現れてきた問題であ
る。マイクロローディング効果とは、基体上に開口径の
異なる複数の開口部が存在する場合、小さい開口部にお
いて大幅にエッチング速度が低下する現象である。これ
を低減させるためには、エッチング時のガス圧を低下さ
せることが一般に行われている。これは、イオンの平均
自由行程を延長させて入射イオン・エネルギーを高める
と共に、垂直入射成分を増大させることにより、エッチ
ング速度の開口径への依存性を低下させることを意図し
ている。しかし、このような低ガス圧下でのエッチング
によると、いわゆるトレンチング（ｔｒｅｎｃｈｉｎ
ｇ）と呼ばれる断面形状の異常が発生しやすい。これ
は、たとえば図６（ａ）に示されるように、酸化シリコ
ン層からなるエッチング・マスク１２を介して単結晶シ
リコン基板１１のエッチングを行ってトレンチ１３ａを
形成する場合に、該トレンチ１３ａのコーナー部に切れ
込み部１３ｂが形成される現象である。トレンチングの
発生機構は必ずしも明らかではないが、イオンによるス
パッタ作用で後退したマスクの端部で散乱されて斜めに
入射するイオンが存在すること、エッチングの際に副生
する堆積物がトレンチ１３ａ底面の中央部付近に厚く堆
積すること、しかも低ガス圧下では活性種の垂直入射成
分が多いため堆積物の少ない側壁部付近でエッチング速
度が速くなり易いこと等が原因であると考えられてい
る。この状態のまま、素子分離や容量素子の形成を行う
ための各種プロセスへ移行すると、熱処理過程で単結晶
シリコン基板１１内に格子欠陥を誘発する等の不都合が
生ずる。同様のトレンチングは、単結晶シリコン基板を
下地とする酸化シリコン層間絶縁膜のエッチングにより
コンタクト・ホールを形成する場合にも現れる。この状
態でオーバーエッチングを行うと、コンタクト・ホール
に形成された切れ込み部の形状が下地の単結晶シリコン
基板にも反映され、やはり格子欠陥等を誘発する原因と
なる。
トレンチの底部に発生する形状異常は、マイクロローデ
ィング効果の防止対策の反動として現れてきた問題であ
る。マイクロローディング効果とは、基体上に開口径の
異なる複数の開口部が存在する場合、小さい開口部にお
いて大幅にエッチング速度が低下する現象である。これ
を低減させるためには、エッチング時のガス圧を低下さ
せることが一般に行われている。これは、イオンの平均
自由行程を延長させて入射イオン・エネルギーを高める
と共に、垂直入射成分を増大させることにより、エッチ
ング速度の開口径への依存性を低下させることを意図し
ている。しかし、このような低ガス圧下でのエッチング
によると、いわゆるトレンチング（ｔｒｅｎｃｈｉｎ
ｇ）と呼ばれる断面形状の異常が発生しやすい。これ
は、たとえば図６（ａ）に示されるように、酸化シリコ
ン層からなるエッチング・マスク１２を介して単結晶シ
リコン基板１１のエッチングを行ってトレンチ１３ａを
形成する場合に、該トレンチ１３ａのコーナー部に切れ
込み部１３ｂが形成される現象である。トレンチングの
発生機構は必ずしも明らかではないが、イオンによるス
パッタ作用で後退したマスクの端部で散乱されて斜めに
入射するイオンが存在すること、エッチングの際に副生
する堆積物がトレンチ１３ａ底面の中央部付近に厚く堆
積すること、しかも低ガス圧下では活性種の垂直入射成
分が多いため堆積物の少ない側壁部付近でエッチング速
度が速くなり易いこと等が原因であると考えられてい
る。この状態のまま、素子分離や容量素子の形成を行う
ための各種プロセスへ移行すると、熱処理過程で単結晶
シリコン基板１１内に格子欠陥を誘発する等の不都合が
生ずる。同様のトレンチングは、単結晶シリコン基板を
下地とする酸化シリコン層間絶縁膜のエッチングにより
コンタクト・ホールを形成する場合にも現れる。この状
態でオーバーエッチングを行うと、コンタクト・ホール
に形成された切れ込み部の形状が下地の単結晶シリコン
基板にも反映され、やはり格子欠陥等を誘発する原因と
なる。
【０００４】本願出願人は、かかるトレンチングを整形
するための技術をこれまでに提案している。まずシリコ
ン・トレンチ・エッチングについては、特開昭６３−４
９１号公報において、たとえばＣｌ2 等の塩素系ガスを
用いてシリコン基板を所望の深さの若干手前までエッチ
ングした後、該塩素系ガスにＣＨ2 Ｆ2 等の堆積性ガス
を添加して残りのエッチングを行う技術を開示してい
る。この技術によれば、切れ込み部が炭素系ポリマーで
保護されながら競合的にエッチングが進行するので、ト
レンチの底面が平坦化される。またコンタクト・ホール
のエッチングについては、特願平２−１１０５０７号明
細書において、Ｃ3 Ｆ8 等のイオン・モードが主体とな
るガスを使用して下地が露出する手前まで酸化シリコン
層間絶縁膜をエッチングした後、ＣＨ2 Ｆ2 等の堆積性
ガスを使用して切れ込み部に炭素系ポリマーを堆積さ
せ、さらにＣＨＦ3 を使用して上記炭素系ポリマーと酸
化シリコン層間絶縁膜の残余部とをエッチングする技術
を開示している。あるいは、条件を若干変更すれば、始
めからＣＨＦ3 を単独で使用しても炭素系ポリマーの堆
積と酸化シリコン層間絶縁膜のエッチングとを競合的に
行わせることができる。
するための技術をこれまでに提案している。まずシリコ
ン・トレンチ・エッチングについては、特開昭６３−４
９１号公報において、たとえばＣｌ2 等の塩素系ガスを
用いてシリコン基板を所望の深さの若干手前までエッチ
ングした後、該塩素系ガスにＣＨ2 Ｆ2 等の堆積性ガス
を添加して残りのエッチングを行う技術を開示してい
る。この技術によれば、切れ込み部が炭素系ポリマーで
保護されながら競合的にエッチングが進行するので、ト
レンチの底面が平坦化される。またコンタクト・ホール
のエッチングについては、特願平２−１１０５０７号明
細書において、Ｃ3 Ｆ8 等のイオン・モードが主体とな
るガスを使用して下地が露出する手前まで酸化シリコン
層間絶縁膜をエッチングした後、ＣＨ2 Ｆ2 等の堆積性
ガスを使用して切れ込み部に炭素系ポリマーを堆積さ
せ、さらにＣＨＦ3 を使用して上記炭素系ポリマーと酸
化シリコン層間絶縁膜の残余部とをエッチングする技術
を開示している。あるいは、条件を若干変更すれば、始
めからＣＨＦ3 を単独で使用しても炭素系ポリマーの堆
積と酸化シリコン層間絶縁膜のエッチングとを競合的に
行わせることができる。
【０００５】第２の問題点は、各種材料層の表面モホロ
ジーの劣化である。これは、たとえば高融点金属シリサ
イド層を高温ＣＶＤにより成膜する際に問題となる。高
融点金属シリサイド層は、ＭＯＳトランジスタ動作を高
速化する観点から、ＤＯＰＯＳ（ｄｏｐｅｄ ｐｏｌｙ
ｓｉｌｉｃｏｎ）層との積層構造により近年ゲート電極
材料として広く用いられるようになっている材料層であ
る。中でも、高融点金属としてタングステンを使用した
タングステン・シリサイド（ＷＳｉx ）層がその代表例
である。ＷＳｉx 層の形成方法には、大別して低温ＣＶ
Ｄ法と高温ＣＶＤ法とがある。低温ＣＶＤ法は、ウェハ
温度を３６０℃程度に維持しながらたとえばＳｉＨ4 と
ＷＦ6 との混合ガスによりＷＳｉx を堆積させる技術で
ある。また、高温ＣＶＤ法とは、ウェハ温度を６００℃
程度に維持しながらたとえばＳｉＨ2 Ｃｌ2 とＷＦ6 と
の混合ガスによりＷＳｉx を堆積させる技術である。こ
のうち、高温ＣＶＤ法は低温ＣＶＤ法に比べて形成され
るＷＳｉx 層のフッ素含有量が少なく、下地のＤＯＰＯ
Ｓ層に対する密着性が高く、段差被覆性に優れ、内部応
力の温度依存性が少ない等の利点を有している。
ジーの劣化である。これは、たとえば高融点金属シリサ
イド層を高温ＣＶＤにより成膜する際に問題となる。高
融点金属シリサイド層は、ＭＯＳトランジスタ動作を高
速化する観点から、ＤＯＰＯＳ（ｄｏｐｅｄ ｐｏｌｙ
ｓｉｌｉｃｏｎ）層との積層構造により近年ゲート電極
材料として広く用いられるようになっている材料層であ
る。中でも、高融点金属としてタングステンを使用した
タングステン・シリサイド（ＷＳｉx ）層がその代表例
である。ＷＳｉx 層の形成方法には、大別して低温ＣＶ
Ｄ法と高温ＣＶＤ法とがある。低温ＣＶＤ法は、ウェハ
温度を３６０℃程度に維持しながらたとえばＳｉＨ4 と
ＷＦ6 との混合ガスによりＷＳｉx を堆積させる技術で
ある。また、高温ＣＶＤ法とは、ウェハ温度を６００℃
程度に維持しながらたとえばＳｉＨ2 Ｃｌ2 とＷＦ6 と
の混合ガスによりＷＳｉx を堆積させる技術である。こ
のうち、高温ＣＶＤ法は低温ＣＶＤ法に比べて形成され
るＷＳｉx 層のフッ素含有量が少なく、下地のＤＯＰＯ
Ｓ層に対する密着性が高く、段差被覆性に優れ、内部応
力の温度依存性が少ない等の利点を有している。
【０００６】しかしながら、上記高温ＣＶＤ法により得
られるＷＳｉx 層は、図７（ａ）を参照しながら後述す
るごとく、比較的大きな表面凹凸を有している。高温Ｃ
ＶＤのプロセス中には、当然のことながらフォトマスク
の位置合わせに使用されるアライメント・マークの上に
もＷＳｉx が堆積するため、反射光の検出が困難とな
る。また、かかるＷＳｉx 層の上ではフォトレジスト層
の厚さも不均一となり、フォトリソグラフィの精度を低
下させる虞れがある。また、このように大きな表面凹凸
を残したままＷＳｉx 層をエッチングすると、下地の表
面にも同様の凹凸が転写される等、後工程への影響も大
きい。
られるＷＳｉx 層は、図７（ａ）を参照しながら後述す
るごとく、比較的大きな表面凹凸を有している。高温Ｃ
ＶＤのプロセス中には、当然のことながらフォトマスク
の位置合わせに使用されるアライメント・マークの上に
もＷＳｉx が堆積するため、反射光の検出が困難とな
る。また、かかるＷＳｉx 層の上ではフォトレジスト層
の厚さも不均一となり、フォトリソグラフィの精度を低
下させる虞れがある。また、このように大きな表面凹凸
を残したままＷＳｉx 層をエッチングすると、下地の表
面にも同様の凹凸が転写される等、後工程への影響も大
きい。
【０００７】表面モホロジーの劣化は、上述のような高
温ＣＶＤ法により成膜されるＷＳｉx 層に限らず、たと
えば容量素子を形成するためのトレンチの側壁部や、Ｓ
ＲＡＭの負荷抵抗素子となるＰＭＯＳトランジスタのゲ
ート電極を形成するための多結晶シリコン層においても
問題となっている。これらの場合には、表面凹凸を放置
しておくとその上に形成される酸化膜の膜厚が不均一と
なり、いずれも耐圧性が低下する原因となる。このよう
に、半導体装置の製造分野においてはあらゆる材料層に
ついて平滑化が要望されており、これに応える技術も幾
つか提案されている。
温ＣＶＤ法により成膜されるＷＳｉx 層に限らず、たと
えば容量素子を形成するためのトレンチの側壁部や、Ｓ
ＲＡＭの負荷抵抗素子となるＰＭＯＳトランジスタのゲ
ート電極を形成するための多結晶シリコン層においても
問題となっている。これらの場合には、表面凹凸を放置
しておくとその上に形成される酸化膜の膜厚が不均一と
なり、いずれも耐圧性が低下する原因となる。このよう
に、半導体装置の製造分野においてはあらゆる材料層に
ついて平滑化が要望されており、これに応える技術も幾
つか提案されている。
【０００８】たとえば、第３５回応用物理学関係連合講
演会（１９８８年春季年会）講演予稿集４９８ページ，
演題番号２８ｐ−Ｇ−２には、予めトレンチの形成され
たシリコン基板に対してダウンフロー型ケミカル・ドラ
イエッチング装置内でＣＦ4 とＯ2 の混合ガスによるエ
ッチングを施すことにより、トレンチのコーナー部を丸
めると共に側壁荒れを平滑化し、酸化膜の耐圧を向上さ
せる技術が報告されている。また、第３６回応用物理学
関係連合講演会（１９８９年春季年会）講演予稿集５７
２ページ，演題番号１ｐ−Ｌ−８には、同様のガス系に
より多結晶シリコン層を平滑化した技術が報告されてい
る。この場合にも、上記多結晶シリコンの表面酸化によ
り形成される酸化膜の耐圧が著しく向上する。いずれの
技術も、ＣＦ4 に対してＯ2 を過剰に使用することによ
り、シリコン・オキシフッ化物Ｓｉx Ｆy Ｏz を生成さ
せ、該Ｓｉx Ｆy Ｏzの堆積とシリコン基板もしくは多
結晶シリコン層のエッチングとを競合させることにより
平滑化を図るものである。この平滑化は、トレンチのコ
ーナー部、あるいは表面凹部のような負の曲率面では上
記Ｓｉx Ｆy Ｏz の蒸気圧が低く堆積が優先するのでエ
ッチングが抑制され、逆に表面凸部のような正の曲率面
ではＳｉx Ｆy Ｏz の蒸気圧が高く堆積よりもエッチン
グが優先するといった機構にもとづくものと考えられて
いる。
演会（１９８８年春季年会）講演予稿集４９８ページ，
演題番号２８ｐ−Ｇ−２には、予めトレンチの形成され
たシリコン基板に対してダウンフロー型ケミカル・ドラ
イエッチング装置内でＣＦ4 とＯ2 の混合ガスによるエ
ッチングを施すことにより、トレンチのコーナー部を丸
めると共に側壁荒れを平滑化し、酸化膜の耐圧を向上さ
せる技術が報告されている。また、第３６回応用物理学
関係連合講演会（１９８９年春季年会）講演予稿集５７
２ページ，演題番号１ｐ−Ｌ−８には、同様のガス系に
より多結晶シリコン層を平滑化した技術が報告されてい
る。この場合にも、上記多結晶シリコンの表面酸化によ
り形成される酸化膜の耐圧が著しく向上する。いずれの
技術も、ＣＦ4 に対してＯ2 を過剰に使用することによ
り、シリコン・オキシフッ化物Ｓｉx Ｆy Ｏz を生成さ
せ、該Ｓｉx Ｆy Ｏzの堆積とシリコン基板もしくは多
結晶シリコン層のエッチングとを競合させることにより
平滑化を図るものである。この平滑化は、トレンチのコ
ーナー部、あるいは表面凹部のような負の曲率面では上
記Ｓｉx Ｆy Ｏz の蒸気圧が低く堆積が優先するのでエ
ッチングが抑制され、逆に表面凸部のような正の曲率面
ではＳｉx Ｆy Ｏz の蒸気圧が高く堆積よりもエッチン
グが優先するといった機構にもとづくものと考えられて
いる。
【０００９】第３の問題点は、層間絶縁膜の平坦性の不
足である。近年のように半導体装置の高集積化，高密度
化が急速に進行する状況下では、デバイス・チップ上で
配線部分の占める面積が増大する傾向にあり、これによ
るチップ面積の大型化を防止するために配線の多層化が
必須となっている。したがって、後工程における配線材
料層の段差被覆性や加工精度等を維持するために、層間
絶縁膜の平坦化が従来にも増して重要となってきてい
る。
足である。近年のように半導体装置の高集積化，高密度
化が急速に進行する状況下では、デバイス・チップ上で
配線部分の占める面積が増大する傾向にあり、これによ
るチップ面積の大型化を防止するために配線の多層化が
必須となっている。したがって、後工程における配線材
料層の段差被覆性や加工精度等を維持するために、層間
絶縁膜の平坦化が従来にも増して重要となってきてい
る。
【００１０】層間絶縁膜を平坦化する方法としては、層
間絶縁膜の表面にレジスト材料層を平坦に形成した後、
該レジスト材料層と該層間絶縁膜とを等速でエッチバッ
クする方法が最も一般的なものである。また、１９８９
年ＶＬＳＩマルチレベル・インターコネクション・コン
ファレンス（Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ）抄録集８９〜
９８ページには、Ｂ2 Ｏ3 からなる平坦化膜により基体
表面を平坦化した後、等速エッチバックを行う方法が発
表されている。上記平坦化膜は、室温で液状物質である
ホウ酸トリメチルＢ（ＯＣＨ3 ）3 をＯ2 と共にプラズ
マＣＶＤ装置内に導入し、基体（ウェハ）温度を３９０
〜４８０℃としてその表面でＢ2 Ｏ3 の析出と流動を同
時に進行させることにより、極めて平坦に形成される。
あるいは、層間絶縁膜上にスチレン−クロルメチルスチ
レンの低分子重合体の溶液を塗布して基体表面を平坦化
し、乾燥，架橋工程を経て等速エッチバックを行う技術
も提案されている。
間絶縁膜の表面にレジスト材料層を平坦に形成した後、
該レジスト材料層と該層間絶縁膜とを等速でエッチバッ
クする方法が最も一般的なものである。また、１９８９
年ＶＬＳＩマルチレベル・インターコネクション・コン
ファレンス（Ｍｕｌｔｉｌｅｖｅｌ Ｉｎｔｅｒｃｏｎ
ｎｅｃｔｉｏｎ Ｃｏｎｆｅｒｅｎｃｅ）抄録集８９〜
９８ページには、Ｂ2 Ｏ3 からなる平坦化膜により基体
表面を平坦化した後、等速エッチバックを行う方法が発
表されている。上記平坦化膜は、室温で液状物質である
ホウ酸トリメチルＢ（ＯＣＨ3 ）3 をＯ2 と共にプラズ
マＣＶＤ装置内に導入し、基体（ウェハ）温度を３９０
〜４８０℃としてその表面でＢ2 Ｏ3 の析出と流動を同
時に進行させることにより、極めて平坦に形成される。
あるいは、層間絶縁膜上にスチレン−クロルメチルスチ
レンの低分子重合体の溶液を塗布して基体表面を平坦化
し、乾燥，架橋工程を経て等速エッチバックを行う技術
も提案されている。
【００１１】
【発明が解決しようとする課題】このように、半導体装
置の製造分野ではあらゆる種類の平坦化や平滑化が要望
されているが、従来の技術はそれぞれ解決すべき点を有
している。まず、トレンチングの整形に関して炭素系ポ
リマーの堆積を利用する技術では、該炭素系ポリマーが
基体上に堆積すると同時にエッチング・チャンバ内のあ
らゆる部材上にも堆積するので、パーティクル汚染の機
会を増大させ易いという問題がある。特に、複数のウェ
ハに対して枚葉処理を行う場合には、処理回数を重ねる
ごとにパーティクル・レベルが悪化してしまう。表面モ
ホロジーを改良するためにＳｉx Ｆy Ｏz の堆積を利用
する技術についても、同様にパーティクル汚染の問題は
免れない。さらに、層間絶縁膜の平坦化をＢ2 Ｏ3 で行
う方法に関しては、該Ｂ2 Ｏ3 の吸湿性が高いこと、お
よびその軟化点が約４６０℃と高いこと等の理由によ
り、装置内の雰囲気の制御に細心の注意が要し、操作が
煩雑となる。特に、金属配線がアルミニウムにより形成
されている場合には、該金属配線を劣化させる虞れがあ
る。また、スチレン−クロルメチルスチレン重合体を利
用する方法では、乾燥，架橋等の工程で汚染が生じ易
く、またスループットが低下するという問題がある。そ
こで本発明は上述の諸問題を解決し、クリーンな条件下
で各種材料層の表面に発生する微小な表面凹凸や段差を
除去し、高度な平滑化もしくは平坦化を可能とするドラ
イエッチング方法を提供することを目的とする。
置の製造分野ではあらゆる種類の平坦化や平滑化が要望
されているが、従来の技術はそれぞれ解決すべき点を有
している。まず、トレンチングの整形に関して炭素系ポ
リマーの堆積を利用する技術では、該炭素系ポリマーが
基体上に堆積すると同時にエッチング・チャンバ内のあ
らゆる部材上にも堆積するので、パーティクル汚染の機
会を増大させ易いという問題がある。特に、複数のウェ
ハに対して枚葉処理を行う場合には、処理回数を重ねる
ごとにパーティクル・レベルが悪化してしまう。表面モ
ホロジーを改良するためにＳｉx Ｆy Ｏz の堆積を利用
する技術についても、同様にパーティクル汚染の問題は
免れない。さらに、層間絶縁膜の平坦化をＢ2 Ｏ3 で行
う方法に関しては、該Ｂ2 Ｏ3 の吸湿性が高いこと、お
よびその軟化点が約４６０℃と高いこと等の理由によ
り、装置内の雰囲気の制御に細心の注意が要し、操作が
煩雑となる。特に、金属配線がアルミニウムにより形成
されている場合には、該金属配線を劣化させる虞れがあ
る。また、スチレン−クロルメチルスチレン重合体を利
用する方法では、乾燥，架橋等の工程で汚染が生じ易
く、またスループットが低下するという問題がある。そ
こで本発明は上述の諸問題を解決し、クリーンな条件下
で各種材料層の表面に発生する微小な表面凹凸や段差を
除去し、高度な平滑化もしくは平坦化を可能とするドラ
イエッチング方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】本発明のドライエッチン
グ方法は、上述の目的を達成するために提案されるもの
である。すなわち、本願の第１の発明にかかるドライエ
ッチング方法は、Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ
2 Ｆ10，Ｓ3 Ｃｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 から選ばれ
るいずれか１種のガスを含むエッチング・ガスを用い、
表面凹部と表面凸部を有するシリコン系材料もしくは酸
化シリコン系材料からなる被処理基板を０℃以下に冷却
しながら、少なくとも前記表面凹部にイオウを堆積させ
る過程と、前記表面凸部と堆積した前記イオウとを同時
に除去する過程とを競合させ得る条件で前記被処理基板
をエッチングすることを特徴とするものである。
グ方法は、上述の目的を達成するために提案されるもの
である。すなわち、本願の第１の発明にかかるドライエ
ッチング方法は、Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ
2 Ｆ10，Ｓ3 Ｃｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 から選ばれ
るいずれか１種のガスを含むエッチング・ガスを用い、
表面凹部と表面凸部を有するシリコン系材料もしくは酸
化シリコン系材料からなる被処理基板を０℃以下に冷却
しながら、少なくとも前記表面凹部にイオウを堆積させ
る過程と、前記表面凸部と堆積した前記イオウとを同時
に除去する過程とを競合させ得る条件で前記被処理基板
をエッチングすることを特徴とするものである。
【００１３】本願の第２の発明にかかるドライエッチン
グ方法は、Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ2 Ｆ10，Ｓ3
Ｃｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 から選ばれるいずれか１
種のガスを含むエッチング・ガスを用い、表面凹部と表
面凸部を有するシリコン系材料もしくは酸化シリコン系
材料からなる被処理基板を０℃以下に冷却しながら前記
表面凹部にイオウを堆積させる工程と、前記表面凸部と
堆積した前記イオウとを同時に除去する工程とを有する
ことを特徴とするものである。
グ方法は、Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ2 Ｆ10，Ｓ3
Ｃｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 から選ばれるいずれか１
種のガスを含むエッチング・ガスを用い、表面凹部と表
面凸部を有するシリコン系材料もしくは酸化シリコン系
材料からなる被処理基板を０℃以下に冷却しながら前記
表面凹部にイオウを堆積させる工程と、前記表面凸部と
堆積した前記イオウとを同時に除去する工程とを有する
ことを特徴とするものである。
【００１４】
【作用】本発明者らは、従来の平滑化技術もしくは平坦
化技術においてパーティクル汚染が最大の障害になって
いる点を考慮し、パーティクル源とならない物質を堆積
させることを考え、比較的低温域での加熱により容易に
昇華除去することが可能なイオウ（Ｓ）に着目した。こ
の場合、エッチング・ガスとしては、被エッチング材料
層に対するエッチャントを生成し得る元素とイオウとを
含んでいる必要がある。かかる観点から提案した実用性
が高いと考えられる物質が上述の４種類のフッ化イオ
ウ、および３種類の塩化イオウである。上記フッ化イオ
ウには上記の４種類の他にＳＦ6 が安定な化合物として
良く知られており、既にドライエッチング用のガスとし
て実用化されているが、Ｆ／Ｓ比（１分子中のフッ素原
子数とイオウ原子数の比）が大きいため多量のＦ* を発
生させる上、放電解離によってもＳをほとんど生成しな
いことが確認されており、本発明の目的には適さない。
化技術においてパーティクル汚染が最大の障害になって
いる点を考慮し、パーティクル源とならない物質を堆積
させることを考え、比較的低温域での加熱により容易に
昇華除去することが可能なイオウ（Ｓ）に着目した。こ
の場合、エッチング・ガスとしては、被エッチング材料
層に対するエッチャントを生成し得る元素とイオウとを
含んでいる必要がある。かかる観点から提案した実用性
が高いと考えられる物質が上述の４種類のフッ化イオ
ウ、および３種類の塩化イオウである。上記フッ化イオ
ウには上記の４種類の他にＳＦ6 が安定な化合物として
良く知られており、既にドライエッチング用のガスとし
て実用化されているが、Ｆ／Ｓ比（１分子中のフッ素原
子数とイオウ原子数の比）が大きいため多量のＦ* を発
生させる上、放電解離によってもＳをほとんど生成しな
いことが確認されており、本発明の目的には適さない。
【００１５】上記フッ化イオウおよび塩化イオウは、い
ずれも放電解離によりプラズマ中にＳを生成させること
ができる。生成したＳは被処理基板が低温冷却されてい
ることにより容易にその表面へ析出する。ここで、コン
タクト・ホールやトレンチのコーナー部に生じた切れ込
み部、もしくは負の曲率面を有する表面凹部ではエッチ
ングよりもＳの堆積が優先し、逆にコンタクト・ホール
やトレンチの底部中央、あるいは正の曲率面を有する表
面凸部ではＳの堆積よりもエッチングが優先する。かか
る機構により、被エッチング面の全面においてエッチン
グ速度が平均化され、平滑化もしくは平坦化が可能とな
るのである。
ずれも放電解離によりプラズマ中にＳを生成させること
ができる。生成したＳは被処理基板が低温冷却されてい
ることにより容易にその表面へ析出する。ここで、コン
タクト・ホールやトレンチのコーナー部に生じた切れ込
み部、もしくは負の曲率面を有する表面凹部ではエッチ
ングよりもＳの堆積が優先し、逆にコンタクト・ホール
やトレンチの底部中央、あるいは正の曲率面を有する表
面凸部ではＳの堆積よりもエッチングが優先する。かか
る機構により、被エッチング面の全面においてエッチン
グ速度が平均化され、平滑化もしくは平坦化が可能とな
るのである。
【００１６】以上の機構は、本願の第１の発明および第
２の発明に共通である。両発明の相違点は、Ｓの堆積と
被エッチング材料層のエッチングとが単一の条件下で競
合的に行われるか、あるいは異なる条件下で独立に行わ
れるかである。本願の第１の発明では、Ｓが表面凹部に
優先的に堆積する過程と、被エッチング材料層の表面凸
部がエッチング除去される過程とが同時に進行する。こ
こで、表面凸部にもＳの吸着はもちろん生ずるが、該表
面凸部はエッチング種の入射効率が高いために吸着され
たＳが直ちに除去され、堆積するには至らない。したが
って、表面凹部が保護されながら、被エッチング面全体
としては平均化された速度でエッチングが進行するわけ
である。一方、第２の発明では、第１の工程でＳを堆積
させて基体を一旦平坦化もしくは平滑化してから、第２
の工程で表面凸部と堆積した前記イオウとのエッチング
速度が等しくなる条件でエッチングを行う。いずれの発
明においても、エッチング終了後に被処理基板を加熱す
るか、もしくはプラズマ処理を行うことにより残留する
Ｓの堆積物を容易に昇華除去することができるので、何
らパーティクル汚染を惹起させる虞れはない。
２の発明に共通である。両発明の相違点は、Ｓの堆積と
被エッチング材料層のエッチングとが単一の条件下で競
合的に行われるか、あるいは異なる条件下で独立に行わ
れるかである。本願の第１の発明では、Ｓが表面凹部に
優先的に堆積する過程と、被エッチング材料層の表面凸
部がエッチング除去される過程とが同時に進行する。こ
こで、表面凸部にもＳの吸着はもちろん生ずるが、該表
面凸部はエッチング種の入射効率が高いために吸着され
たＳが直ちに除去され、堆積するには至らない。したが
って、表面凹部が保護されながら、被エッチング面全体
としては平均化された速度でエッチングが進行するわけ
である。一方、第２の発明では、第１の工程でＳを堆積
させて基体を一旦平坦化もしくは平滑化してから、第２
の工程で表面凸部と堆積した前記イオウとのエッチング
速度が等しくなる条件でエッチングを行う。いずれの発
明においても、エッチング終了後に被処理基板を加熱す
るか、もしくはプラズマ処理を行うことにより残留する
Ｓの堆積物を容易に昇華除去することができるので、何
らパーティクル汚染を惹起させる虞れはない。
【００１７】
【実施例】以下、本発明の具体的な実施例について、図
面を参照しながら説明する。
面を参照しながら説明する。
【００１８】実施例１ 本実施例は、本願の第１の発明をコンタクト・ホール加
工に適用し、酸化シリコンからなる層間絶縁膜のエッチ
ングにより生じたトレンチングを、Ｓ2 Ｆ2 を使用して
Ｓの堆積と層間絶縁膜のエッチングとを同時に進行させ
ながら整形した例である。この工程を図１〜図５を参照
しながら説明する。
工に適用し、酸化シリコンからなる層間絶縁膜のエッチ
ングにより生じたトレンチングを、Ｓ2 Ｆ2 を使用して
Ｓの堆積と層間絶縁膜のエッチングとを同時に進行させ
ながら整形した例である。この工程を図１〜図５を参照
しながら説明する。
【００１９】まず、一例として図１に示されるように、
単結晶シリコン基板１上に酸化シリコンからなる層間絶
縁膜２がＣＶＤ等により被着形成され、さらにレジスト
・マスク３が形成された被処理基板（ウェハ）を用意し
た。上記レジスト・マスク３は、エキシマ・レーザー・
リソグラフィおよび現像により０．３５μｍ径の開口部
４が形成されてなるものである。
単結晶シリコン基板１上に酸化シリコンからなる層間絶
縁膜２がＣＶＤ等により被着形成され、さらにレジスト
・マスク３が形成された被処理基板（ウェハ）を用意し
た。上記レジスト・マスク３は、エキシマ・レーザー・
リソグラフィおよび現像により０．３５μｍ径の開口部
４が形成されてなるものである。
【００２０】次に、このウェハを有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、Ｃ3 Ｆ8 流量５０Ｓ
ＣＣＭ，ガス圧０．６７Ｐａ（５ｍＴｏｒｒ）、マイク
ロ波パワー８５０Ｗ，ＲＦバイアス・パワー２００Ｗ
（１３．５６ＭＨｚ）の条件で上記層間絶縁膜２のエッ
チングを膜厚の９０％程度まで行った。上記のエッチン
グ条件は、Ｃ3 Ｆ8 の放電解離によりプラズマ中にＣＦ
x + を主エッチング種として発生させ、低ガス圧下で高
バイアスを印加することにより高異方性を達成すること
を意図したものである。エッチング反応は主としてイオ
ン・アシスト反応にもとづいて進行し、図２に示される
ようにほぼ垂直な側壁部を有するコンタクト・ホール４
ａが途中まで形成されたが、そのコーナー部には切れ込
み部４ｂが形成されており、いわゆるトレンチングが発
生した状態となっていた。このトレンチングは、イオン
照射により後退したレジスト・マスク３の端部における
イオンの散乱等が原因となって生ずるものである。ここ
で、エッチング深さを膜厚の９０％程度としているのは
かかるトレンチングの発生を予想し、切れ込み部４ｂの
先端を下地の単結晶シリコン基板１へ到達させないため
である。また、これに伴って底面の中央部には底面凸部
４ｃが形成された。
ズマ・エッチング装置にセットし、Ｃ3 Ｆ8 流量５０Ｓ
ＣＣＭ，ガス圧０．６７Ｐａ（５ｍＴｏｒｒ）、マイク
ロ波パワー８５０Ｗ，ＲＦバイアス・パワー２００Ｗ
（１３．５６ＭＨｚ）の条件で上記層間絶縁膜２のエッ
チングを膜厚の９０％程度まで行った。上記のエッチン
グ条件は、Ｃ3 Ｆ8 の放電解離によりプラズマ中にＣＦ
x + を主エッチング種として発生させ、低ガス圧下で高
バイアスを印加することにより高異方性を達成すること
を意図したものである。エッチング反応は主としてイオ
ン・アシスト反応にもとづいて進行し、図２に示される
ようにほぼ垂直な側壁部を有するコンタクト・ホール４
ａが途中まで形成されたが、そのコーナー部には切れ込
み部４ｂが形成されており、いわゆるトレンチングが発
生した状態となっていた。このトレンチングは、イオン
照射により後退したレジスト・マスク３の端部における
イオンの散乱等が原因となって生ずるものである。ここ
で、エッチング深さを膜厚の９０％程度としているのは
かかるトレンチングの発生を予想し、切れ込み部４ｂの
先端を下地の単結晶シリコン基板１へ到達させないため
である。また、これに伴って底面の中央部には底面凸部
４ｃが形成された。
【００２１】次に、トレンチングを生じたコンタクト・
ホール４ａの底部の形状を整形するため、ウェハ載置電
極に内蔵された冷却配管にエタノール等の冷媒を循環さ
せることにより該ウェハを約−７０℃に冷却し、Ｓ2 Ｆ
2流量５ＳＣＣＭ，Ｈ2 流量３０ＳＣＣＭ，ガス圧１．
３Ｐａ（１０ｍＴｏｒｒ），マイクロ波パワー８５０
Ｗ，ＲＦバイアス・パワー３００Ｗ（４００ｋＨｚ）の
条件で残りのエッチングを行った。この条件では、Ｓ2
Ｆ2 から放電解離によりプラズマ中に生成したＳが冷却
されたウェハの表面に吸着するが、同じコンタクト・ホ
ール４ａの底部でも中央部の底面凸部４ｃ上では、活性
種の入射が多いために吸着されたＳは直ちにＳＦx + や
Ｆ* 等の作用により除去されてしまう。一方、周辺部で
はいわゆるシャドー効果により活性種の入射が少なくな
るため、切れ込み部３ｂにはＳの堆積層５が形成され
る。この結果、図３に示されるように、コンタクト・ホ
ール４ａの底部では常に平坦面が維持されながらエッチ
ングが進行した。さらにエッチングの終点付近では、図
４に示されるようにコンタクト・ホール４ａの底面にＳ
の堆積層５が形成された。
ホール４ａの底部の形状を整形するため、ウェハ載置電
極に内蔵された冷却配管にエタノール等の冷媒を循環さ
せることにより該ウェハを約−７０℃に冷却し、Ｓ2 Ｆ
2流量５ＳＣＣＭ，Ｈ2 流量３０ＳＣＣＭ，ガス圧１．
３Ｐａ（１０ｍＴｏｒｒ），マイクロ波パワー８５０
Ｗ，ＲＦバイアス・パワー３００Ｗ（４００ｋＨｚ）の
条件で残りのエッチングを行った。この条件では、Ｓ2
Ｆ2 から放電解離によりプラズマ中に生成したＳが冷却
されたウェハの表面に吸着するが、同じコンタクト・ホ
ール４ａの底部でも中央部の底面凸部４ｃ上では、活性
種の入射が多いために吸着されたＳは直ちにＳＦx + や
Ｆ* 等の作用により除去されてしまう。一方、周辺部で
はいわゆるシャドー効果により活性種の入射が少なくな
るため、切れ込み部３ｂにはＳの堆積層５が形成され
る。この結果、図３に示されるように、コンタクト・ホ
ール４ａの底部では常に平坦面が維持されながらエッチ
ングが進行した。さらにエッチングの終点付近では、図
４に示されるようにコンタクト・ホール４ａの底面にＳ
の堆積層５が形成された。
【００２２】上記Ｓの堆積層５は、エッチング終了後に
ウェハを約９０℃に加熱することにより容易に昇華除去
され、何らエッチング・チャンバ内にパーティクル汚染
を惹起させることはなかった。この際の加熱は、Ｓの昇
華除去だけを目的として特別に行われたものではなく、
低温エッチング後にウェハ上への結露防止を目的とする
加熱を兼ねたものである。なお、かかる加熱のみでも実
用上十分なレベルで堆積層５の除去は可能となるが、こ
の後にレジスト・マスク３を除去するための酸素プラズ
マ・アッシングが行われるので、クリーンなプロセスを
遂行する上では万全の体制と言える。最終的には図５に
示されるように、良好な断面形状を有するコンタクト・
ホール３ａが形成された。
ウェハを約９０℃に加熱することにより容易に昇華除去
され、何らエッチング・チャンバ内にパーティクル汚染
を惹起させることはなかった。この際の加熱は、Ｓの昇
華除去だけを目的として特別に行われたものではなく、
低温エッチング後にウェハ上への結露防止を目的とする
加熱を兼ねたものである。なお、かかる加熱のみでも実
用上十分なレベルで堆積層５の除去は可能となるが、こ
の後にレジスト・マスク３を除去するための酸素プラズ
マ・アッシングが行われるので、クリーンなプロセスを
遂行する上では万全の体制と言える。最終的には図５に
示されるように、良好な断面形状を有するコンタクト・
ホール３ａが形成された。
【００２３】なお、上述の条件でＨ2 が添加されている
のは、Ｓを効果的に堆積させ、単結晶シリコン基板１に
対する選択性を高めるためである。Ｓ2 Ｆ2 はＦ* を発
生させるため、条件によっては対下地選択性を劣化させ
易いガスであるが、フッ化イオウの中では最もＦ／Ｓ比
が小さく、単独ガスとしてはこれ以上Ｆ／Ｓ比を下げる
ことはできない。そこで、Ｈ2 を添加してプラズマ中に
Ｈ* を発生させ、これで過剰なＦ* を捕捉してＨＦ（フ
ッ酸）の形で系外へ除去することにより、見掛け上のＦ
／Ｓ比を低下させ、Ｓが堆積し易い条件を作り出してい
るのである。したがって、過剰なＦ* を捕捉し得る化学
種を発生させるものであれば、上記Ｈ2 以外にもＨ2 Ｓ
やシラン系ガス等を添加ガスとして使用することができ
る。Ｈ2 Ｓを使用する場合には、添加ガスからもＳが供
給されるため、Ｆ／Ｓ比の低減効果は極めて大きくな
る。また、シラン系ガスを使用する場合には、シリコン
系活性種も過剰なＦ* を捕捉しＳｉＦx の形で系外へ除
去する効果を有するため、やはりＦ／Ｓ比の低減効果が
大きくなる。また、本発明で使用されるエッチング・ガ
スには、スパッタリング効果，冷却効果，希釈効果等を
期待する意味で、Ｈｅ，Ａｒ等の希ガスが適宜添加され
ていても良い。
のは、Ｓを効果的に堆積させ、単結晶シリコン基板１に
対する選択性を高めるためである。Ｓ2 Ｆ2 はＦ* を発
生させるため、条件によっては対下地選択性を劣化させ
易いガスであるが、フッ化イオウの中では最もＦ／Ｓ比
が小さく、単独ガスとしてはこれ以上Ｆ／Ｓ比を下げる
ことはできない。そこで、Ｈ2 を添加してプラズマ中に
Ｈ* を発生させ、これで過剰なＦ* を捕捉してＨＦ（フ
ッ酸）の形で系外へ除去することにより、見掛け上のＦ
／Ｓ比を低下させ、Ｓが堆積し易い条件を作り出してい
るのである。したがって、過剰なＦ* を捕捉し得る化学
種を発生させるものであれば、上記Ｈ2 以外にもＨ2 Ｓ
やシラン系ガス等を添加ガスとして使用することができ
る。Ｈ2 Ｓを使用する場合には、添加ガスからもＳが供
給されるため、Ｆ／Ｓ比の低減効果は極めて大きくな
る。また、シラン系ガスを使用する場合には、シリコン
系活性種も過剰なＦ* を捕捉しＳｉＦx の形で系外へ除
去する効果を有するため、やはりＦ／Ｓ比の低減効果が
大きくなる。また、本発明で使用されるエッチング・ガ
スには、スパッタリング効果，冷却効果，希釈効果等を
期待する意味で、Ｈｅ，Ａｒ等の希ガスが適宜添加され
ていても良い。
【００２４】実施例２ 本実施例は本願の第２の発明をトレンチ加工に適用し、
単結晶シリコン基板のエッチングにより生じたトレンチ
ングを、まず最初の工程でＳ2 Ｃｌ2 を使用してＳを堆
積させ、次の工程でＳＦ6 を使用して単結晶シリコン基
板をエッチングするという２段階工程で整形した例であ
る。この工程を図６（ａ）〜（ｃ）を参照しながら説明
する。
単結晶シリコン基板のエッチングにより生じたトレンチ
ングを、まず最初の工程でＳ2 Ｃｌ2 を使用してＳを堆
積させ、次の工程でＳＦ6 を使用して単結晶シリコン基
板をエッチングするという２段階工程で整形した例であ
る。この工程を図６（ａ）〜（ｃ）を参照しながら説明
する。
【００２５】まず、一例として図６（ａ）に示されるよ
うに、単結晶シリコン基板１１上に酸化シリコンからな
るエッチング・マスク１２を形成した後、該エッチング
・マスク１２に開口された０．５μｍ径の開口部１３を
介して単結晶シリコン基板１１のエッチングを途中まで
行った。このときの条件は、たとえば有磁場マイクロ波
プラズマ・エッチング装置を使用し、Ｃｌ2 流量４０Ｓ
ＣＣＭ，Ｎ2 流量２０ＳＣＣＭ，ガス圧１．３Ｐａ（１
０ｍＴｏｒｒ），マイクロ波パワー８５０Ｗ，ＲＦバイ
アス・パワー２００Ｗ（１３．５６ＭＨｚ）とした。こ
のエッチング過程では、Ｃｌ+ ，Ｃｌ2 + 等によるイオ
ン・アシスト反応を主体として単結晶シリコン基板１１
のエッチングが進行し、垂直壁を有するトレンチ１３ａ
が途中まで形成された。しかし、そのコーナー部には切
れ込み部１３ｂが発生していた。これは、エッチング反
応生成物であるＳｉＣｌx の一部がエッチング・ガス中
に添加されているＮ2 と反応してＳｉＣｌx Ｎy ，Ｓｉ
Ｎx 等を生成し、これらがトレンチ底面の中央部に厚く
堆積する結果、コーナー部におけるエッチング速度が相
対的に上昇して生じたものと考えられる。これに伴っ
て、底面の中央部には底面凸部１３ｃが形成された。
うに、単結晶シリコン基板１１上に酸化シリコンからな
るエッチング・マスク１２を形成した後、該エッチング
・マスク１２に開口された０．５μｍ径の開口部１３を
介して単結晶シリコン基板１１のエッチングを途中まで
行った。このときの条件は、たとえば有磁場マイクロ波
プラズマ・エッチング装置を使用し、Ｃｌ2 流量４０Ｓ
ＣＣＭ，Ｎ2 流量２０ＳＣＣＭ，ガス圧１．３Ｐａ（１
０ｍＴｏｒｒ），マイクロ波パワー８５０Ｗ，ＲＦバイ
アス・パワー２００Ｗ（１３．５６ＭＨｚ）とした。こ
のエッチング過程では、Ｃｌ+ ，Ｃｌ2 + 等によるイオ
ン・アシスト反応を主体として単結晶シリコン基板１１
のエッチングが進行し、垂直壁を有するトレンチ１３ａ
が途中まで形成された。しかし、そのコーナー部には切
れ込み部１３ｂが発生していた。これは、エッチング反
応生成物であるＳｉＣｌx の一部がエッチング・ガス中
に添加されているＮ2 と反応してＳｉＣｌx Ｎy ，Ｓｉ
Ｎx 等を生成し、これらがトレンチ底面の中央部に厚く
堆積する結果、コーナー部におけるエッチング速度が相
対的に上昇して生じたものと考えられる。これに伴っ
て、底面の中央部には底面凸部１３ｃが形成された。
【００２６】次に、上記切れ込み部１３ｂにＳを堆積さ
せるため、上記ウェハを約−７０℃に冷却し、Ｓ2 Ｃｌ
2 流量５ＳＣＣＭ，Ｈ2 流量３０ＳＣＣＭ，ガス圧１．
３Ｐａ（１０ｍＴｏｒｒ）、マイクロ波パワー８５０
Ｗ，ＲＦバイアス・パワー０Ｗの条件でマイクロ波放電
を行った。この条件は、Ｈ2 の添加によりエッチング系
の見掛け上のＦ／Ｓ比を低減し、かつＲＦバイアスを無
印加としてイオンによるスパッタリングを抑制すること
によりＳの効果的な堆積を可能とするものである。この
結果、放電解離によりＳ2 Ｃｌ2 から生成したＳが切れ
込み部１３ｂに堆積層１４を形成し、図６（ｂ）に示さ
れるように、トレンチ１３ａの底面がほぼ平坦化され
た。なお、上述の例では、Ｓの堆積層１４を形成する工
程にＳ2 Ｃｌ2 を使用したが、これに替えてたとえばＳ
2 Ｆ2 を同じ条件で使用しても、同様の結果を得ること
ができる。
せるため、上記ウェハを約−７０℃に冷却し、Ｓ2 Ｃｌ
2 流量５ＳＣＣＭ，Ｈ2 流量３０ＳＣＣＭ，ガス圧１．
３Ｐａ（１０ｍＴｏｒｒ）、マイクロ波パワー８５０
Ｗ，ＲＦバイアス・パワー０Ｗの条件でマイクロ波放電
を行った。この条件は、Ｈ2 の添加によりエッチング系
の見掛け上のＦ／Ｓ比を低減し、かつＲＦバイアスを無
印加としてイオンによるスパッタリングを抑制すること
によりＳの効果的な堆積を可能とするものである。この
結果、放電解離によりＳ2 Ｃｌ2 から生成したＳが切れ
込み部１３ｂに堆積層１４を形成し、図６（ｂ）に示さ
れるように、トレンチ１３ａの底面がほぼ平坦化され
た。なお、上述の例では、Ｓの堆積層１４を形成する工
程にＳ2 Ｃｌ2 を使用したが、これに替えてたとえばＳ
2 Ｆ2 を同じ条件で使用しても、同様の結果を得ること
ができる。
【００２７】次に、トレンチ１３ａの整形を行うため、
ＳＦ6 流量１０ＳＣＣＭ，Ａｒ流量４０ＳＣＣＭ，ガス
圧１．３Ｐａ（１０ｍＴｏｒｒ），マイクロ波パワー８
５０Ｗ，ＲＦバイアス・パワー３０Ｗ（１３．５６ＭＨ
ｚ）の条件で残りのエッチングを行った。この過程で
は、ＳＦ6 から生成したＦ* がＡｒ+ にアシストされる
形で底面凸部１３ｃのエッチングが進行する一方、コー
ナー部ではＳの堆積層１４が存在すること、およびシャ
ドー効果が働くこと等の理由によりエッチング速度が相
対的に遅くなり、図６（ｃ）に示されるように、コーナ
ー部が丸められた形状を有するトレンチ１３ａが形成さ
れた。このように底部が丸められることは、上記トレン
チ１３ａを使用して容量素子を形成する場合、表面に被
着形成されるゲート酸化膜の被覆性の改善につながるた
め、耐圧を向上させる観点から有利である。
ＳＦ6 流量１０ＳＣＣＭ，Ａｒ流量４０ＳＣＣＭ，ガス
圧１．３Ｐａ（１０ｍＴｏｒｒ），マイクロ波パワー８
５０Ｗ，ＲＦバイアス・パワー３０Ｗ（１３．５６ＭＨ
ｚ）の条件で残りのエッチングを行った。この過程で
は、ＳＦ6 から生成したＦ* がＡｒ+ にアシストされる
形で底面凸部１３ｃのエッチングが進行する一方、コー
ナー部ではＳの堆積層１４が存在すること、およびシャ
ドー効果が働くこと等の理由によりエッチング速度が相
対的に遅くなり、図６（ｃ）に示されるように、コーナ
ー部が丸められた形状を有するトレンチ１３ａが形成さ
れた。このように底部が丸められることは、上記トレン
チ１３ａを使用して容量素子を形成する場合、表面に被
着形成されるゲート酸化膜の被覆性の改善につながるた
め、耐圧を向上させる観点から有利である。
【００２８】実施例３ 本実施例は、本発明の第１の発明を適用し、高温ＣＶＤ
により成膜されたＷＳｉx 層の表面を、Ｓ2 Ｆ2 を使用
してＳの堆積とＷＳｉx 層のエッチングとを同時に進行
させながら平滑化した例である。この工程を図７（ａ）
〜（ｄ）を参照しながら説明する。
により成膜されたＷＳｉx 層の表面を、Ｓ2 Ｆ2 を使用
してＳの堆積とＷＳｉx 層のエッチングとを同時に進行
させながら平滑化した例である。この工程を図７（ａ）
〜（ｄ）を参照しながら説明する。
【００２９】まず、一例として図７（ａ）に示されるよ
うに、ｎ型不純物を含有する約０．１μｍ厚のＤＯＰＯ
Ｓ層２１の上に高温ＣＶＤにより約０．１μｍ厚のＷＳ
ｉx 層２２が成膜されてなるウェハを用意した。これ
は、ポリサイド・ゲート電極の形成を前提とした構成で
あり、上記ＤＯＰＯＳ２１層のさらに下側には図示され
ない１００Å厚程度の薄いゲート酸化膜が形成されてい
る。ここで、上記高温ＣＶＤは、たとえば減圧ＣＶＤ装
置を使用してウェハ温度６８０℃，ＳｉＨ2 Ｃｌ2 流量
５５ＳＣＣＭ，ＷＦ6 流量１．２ＳＣＣＭ，ガス圧４０
Ｐａ（３００ｍＴｏｒｒ）の条件で行われる。得られる
ＷＳｉx 層２２の表面には、表面凸部２２ａと表面凹部
２２ｂが存在している。ただし、この図は表面凹凸を強
調して極めて模式的に描かれたものである。
うに、ｎ型不純物を含有する約０．１μｍ厚のＤＯＰＯ
Ｓ層２１の上に高温ＣＶＤにより約０．１μｍ厚のＷＳ
ｉx 層２２が成膜されてなるウェハを用意した。これ
は、ポリサイド・ゲート電極の形成を前提とした構成で
あり、上記ＤＯＰＯＳ２１層のさらに下側には図示され
ない１００Å厚程度の薄いゲート酸化膜が形成されてい
る。ここで、上記高温ＣＶＤは、たとえば減圧ＣＶＤ装
置を使用してウェハ温度６８０℃，ＳｉＨ2 Ｃｌ2 流量
５５ＳＣＣＭ，ＷＦ6 流量１．２ＳＣＣＭ，ガス圧４０
Ｐａ（３００ｍＴｏｒｒ）の条件で行われる。得られる
ＷＳｉx 層２２の表面には、表面凸部２２ａと表面凹部
２２ｂが存在している。ただし、この図は表面凹凸を強
調して極めて模式的に描かれたものである。
【００３０】次に、このウェハをマイクロ波周波数２．
４５ＧＨｚのダウンフロー型ケミカル・ドライエッチン
グ装置にセットし、Ｓ2 Ｆ2 流量５０ＳＣＣＭ，ガス圧
１００Ｐａ，ウェハ温度−７０℃の条件で表面の平滑化
を行った。この装置では、荷電粒子がウェハに入射する
ことがないため、極めて穏やかなエッチングを行うこと
ができる。上述の条件によれば、Ｓ2 Ｆ2 の放電解離に
より生成したＳが表面凹部２２ｂに堆積層２３を形成す
る過程と、表面凸部２２ａがＦ* の作用により除去され
る過程とが競合し、図７（ｂ）に示されるように、基体
の表面は常にほぼ平坦化された状態でエッチングが進行
した。初期の表面凹凸がほぼ除去された段階では、図７
（ｃ）に示されるように、ＷＳｉx 層２２の全面がＳの
堆積層２３に被覆された状態となった。
４５ＧＨｚのダウンフロー型ケミカル・ドライエッチン
グ装置にセットし、Ｓ2 Ｆ2 流量５０ＳＣＣＭ，ガス圧
１００Ｐａ，ウェハ温度−７０℃の条件で表面の平滑化
を行った。この装置では、荷電粒子がウェハに入射する
ことがないため、極めて穏やかなエッチングを行うこと
ができる。上述の条件によれば、Ｓ2 Ｆ2 の放電解離に
より生成したＳが表面凹部２２ｂに堆積層２３を形成す
る過程と、表面凸部２２ａがＦ* の作用により除去され
る過程とが競合し、図７（ｂ）に示されるように、基体
の表面は常にほぼ平坦化された状態でエッチングが進行
した。初期の表面凹凸がほぼ除去された段階では、図７
（ｃ）に示されるように、ＷＳｉx 層２２の全面がＳの
堆積層２３に被覆された状態となった。
【００３１】上記堆積層２３は、エッチング終了後にウ
ェハを約９０℃に加熱することにより昇華除去され、最
終的には図７（ｄ）に示されるように、表面凹凸が大幅
に緩和され平滑面に近づいたＷＳｉx 層２２を得ること
ができた。近年では、ＭＯＳトランジスタ動作の高速化
を図るためにゲート酸化膜（図示せず。）が極めて薄膜
化される傾向にあり、ポリサイド膜（すなわち上記ＷＳ
ｉx 層２２とＤＯＰＯＳ層２１）のエッチングもこの薄
いゲート酸化膜に対して高い選択比を保った条件で行わ
れることが必要となっている。したがって、図７（ａ）
に示されるような大きな表面凹凸を残したままエッチン
グを行うと、オーバーエッチング時にゲート酸化膜に損
傷を与える虞れが大きい。しかし、上述のようにＷＳｉ
x 層２２の表面が平滑化されれば、このような弊害は生
じない。
ェハを約９０℃に加熱することにより昇華除去され、最
終的には図７（ｄ）に示されるように、表面凹凸が大幅
に緩和され平滑面に近づいたＷＳｉx 層２２を得ること
ができた。近年では、ＭＯＳトランジスタ動作の高速化
を図るためにゲート酸化膜（図示せず。）が極めて薄膜
化される傾向にあり、ポリサイド膜（すなわち上記ＷＳ
ｉx 層２２とＤＯＰＯＳ層２１）のエッチングもこの薄
いゲート酸化膜に対して高い選択比を保った条件で行わ
れることが必要となっている。したがって、図７（ａ）
に示されるような大きな表面凹凸を残したままエッチン
グを行うと、オーバーエッチング時にゲート酸化膜に損
傷を与える虞れが大きい。しかし、上述のようにＷＳｉ
x 層２２の表面が平滑化されれば、このような弊害は生
じない。
【００３２】実施例４ 本実施例は、本発明の第２の発明を適用し、上層配線を
被覆する層間絶縁膜の表面に形成された段差を、まず最
初の工程でＳ2 Ｆ2 を使用してＳを堆積させ、次の工程
で同じくＳ2 Ｆ2 を使用して異なる条件にて層間絶縁膜
をエッチングするという２段階工程で平坦化した例であ
る。この工程を図８（ａ）〜（ｄ）を参照しながら説明
する。
被覆する層間絶縁膜の表面に形成された段差を、まず最
初の工程でＳ2 Ｆ2 を使用してＳを堆積させ、次の工程
で同じくＳ2 Ｆ2 を使用して異なる条件にて層間絶縁膜
をエッチングするという２段階工程で平坦化した例であ
る。この工程を図８（ａ）〜（ｄ）を参照しながら説明
する。
【００３３】まず、一例として図８（ａ）に示されるよ
うに、アルミニウムからなる下層配線３１上に酸化シリ
コンからなる第１の層間絶縁膜３２を介してアルミニウ
ムからなる上層配線３３が形成され、さらに該上層配線
３３を被覆して第２の層間絶縁膜３４が形成されたウェ
ハを用意した。ここで、上記層間絶縁膜３４は図示され
ない有機平坦化膜と共に一旦エッチバックを経てある程
度は平坦化されたものであるが、かかる方法で達成し得
る平坦度には限度があり、その表面には図示されるよう
に段差凸部３４ａと段差凹部３４ｂとが残されている。
うに、アルミニウムからなる下層配線３１上に酸化シリ
コンからなる第１の層間絶縁膜３２を介してアルミニウ
ムからなる上層配線３３が形成され、さらに該上層配線
３３を被覆して第２の層間絶縁膜３４が形成されたウェ
ハを用意した。ここで、上記層間絶縁膜３４は図示され
ない有機平坦化膜と共に一旦エッチバックを経てある程
度は平坦化されたものであるが、かかる方法で達成し得
る平坦度には限度があり、その表面には図示されるよう
に段差凸部３４ａと段差凹部３４ｂとが残されている。
【００３４】そこで、上記段差凹部３４ｂにＳを堆積さ
せるため、上記ウェハをマイクロ波周波数２．４５ＧＨ
ｚのダウンフロー型ケミカル・ドライエッチング装置に
セットし、Ｓ2 Ｆ2 流量５０ＳＣＣＭ，ガス圧１００Ｐ
ａ，ウェハ温度−７０℃の条件でマイクロ波放電を行っ
た。この結果、Ｓ2 Ｆ2 の放電解離により生成したＳが
段差凹部３４ｂに堆積して堆積層３５が形成され、図８
（ｂ）に示されるように、基体の表面がほぼ平坦化され
た。このとき、段差凸部３４ａのエッチングはほとんど
起こらない。なぜなら、酸化シリコンのエッチングは主
としてイオン・モードで進行するものであり、上述のよ
うな装置でエッチング・チャンバ内へ引き出せるＦ* 等
の中性活性種のみではエッチング速度が極めて遅くなる
からである。
せるため、上記ウェハをマイクロ波周波数２．４５ＧＨ
ｚのダウンフロー型ケミカル・ドライエッチング装置に
セットし、Ｓ2 Ｆ2 流量５０ＳＣＣＭ，ガス圧１００Ｐ
ａ，ウェハ温度−７０℃の条件でマイクロ波放電を行っ
た。この結果、Ｓ2 Ｆ2 の放電解離により生成したＳが
段差凹部３４ｂに堆積して堆積層３５が形成され、図８
（ｂ）に示されるように、基体の表面がほぼ平坦化され
た。このとき、段差凸部３４ａのエッチングはほとんど
起こらない。なぜなら、酸化シリコンのエッチングは主
としてイオン・モードで進行するものであり、上述のよ
うな装置でエッチング・チャンバ内へ引き出せるＦ* 等
の中性活性種のみではエッチング速度が極めて遅くなる
からである。
【００３５】次に、上記第２の層間絶縁膜３４を平坦化
するため、上記ウェハを平行平板型ＲＩＥ装置に移送
し、Ｓ2 Ｆ2 流量２０ＳＣＣＭ，ガス圧１．３Ｐａ，マ
イクロ波パワー８５０Ｗ，ＲＦパワー５０Ｗ（２ＭＨ
ｚ）の条件でエッチングを行った。この条件では、
Ｓ+ ，Ｓ2 + ，ＳＦx + ，Ｆ* 等の作用により段差凸部
３４ａと堆積層３５とが同時にエッチングされ、図８
（ｃ）に示されるように、第２の層間絶縁膜３４の表面
がほぼ平坦化された。
するため、上記ウェハを平行平板型ＲＩＥ装置に移送
し、Ｓ2 Ｆ2 流量２０ＳＣＣＭ，ガス圧１．３Ｐａ，マ
イクロ波パワー８５０Ｗ，ＲＦパワー５０Ｗ（２ＭＨ
ｚ）の条件でエッチングを行った。この条件では、
Ｓ+ ，Ｓ2 + ，ＳＦx + ，Ｆ* 等の作用により段差凸部
３４ａと堆積層３５とが同時にエッチングされ、図８
（ｃ）に示されるように、第２の層間絶縁膜３４の表面
がほぼ平坦化された。
【００３６】この後、第２の層間絶縁膜３４の表面に残
留するＳの堆積物（図示せず。）をウェハの加熱により
昇華除去した。さらに、薄くなった第２の層間絶縁膜３
４の膜厚を補うため、図８（ｄ）に示されるように、必
要に応じて酸化シリコンからなる第３の層間絶縁膜３６
を所望の膜厚となるように形成した。
留するＳの堆積物（図示せず。）をウェハの加熱により
昇華除去した。さらに、薄くなった第２の層間絶縁膜３
４の膜厚を補うため、図８（ｄ）に示されるように、必
要に応じて酸化シリコンからなる第３の層間絶縁膜３６
を所望の膜厚となるように形成した。
【００３７】
【発明の効果】以上の説明からも明らかなように、本発
明を適用すれば真空薄膜形成技術により成膜される材料
層表面の微小な凹凸から、層間絶縁膜の表面に発生する
段差に至るまで、あらゆる種類の表面凹凸を平滑化もし
くは平坦化することが可能となる。これらを可能として
いるのは表面凹部へのＳの堆積であり、堆積物が汚染源
とならないところが本発明の最大の特徴である。したが
って、本発明は微細なデザイン・ルールにもとづき高集
積度および高性能を有する半導体装置の製造に極めて有
用である。
明を適用すれば真空薄膜形成技術により成膜される材料
層表面の微小な凹凸から、層間絶縁膜の表面に発生する
段差に至るまで、あらゆる種類の表面凹凸を平滑化もし
くは平坦化することが可能となる。これらを可能として
いるのは表面凹部へのＳの堆積であり、堆積物が汚染源
とならないところが本発明の最大の特徴である。したが
って、本発明は微細なデザイン・ルールにもとづき高集
積度および高性能を有する半導体装置の製造に極めて有
用である。
【図１】本願の第１の発明をコンタクト・ホール加工に
適用した一例において、エッチング前のウェハの状態を
示す概略断面図である。
適用した一例において、エッチング前のウェハの状態を
示す概略断面図である。
【図２】前述の図１に示される状態に続き、コンタクト
・ホールの形成の途中状態においてトレンチングが発生
した状態を示す概略断面図である。
・ホールの形成の途中状態においてトレンチングが発生
した状態を示す概略断面図である。
【図３】前述の図２に示される状態に続き、切れ込み部
にＳが堆積した状態を示す概略断面図である。
にＳが堆積した状態を示す概略断面図である。
【図４】前述の図３に示される状態に続き、エッチング
終点付近においてコンタクト・ホール底面にＳが堆積し
た状態を示す概略断面図である。
終点付近においてコンタクト・ホール底面にＳが堆積し
た状態を示す概略断面図である。
【図５】前述の図４に示される状態に続き、コンタクト
・ホール底面に堆積したＳが除去された状態を示す概略
断面図である。
・ホール底面に堆積したＳが除去された状態を示す概略
断面図である。
【図６】本願の第２の発明をトレンチ加工に適用した一
例をその工程順にしたがって示す概略断面図であり、
（ａ）はトレンチ形成の途中段階において底部にトレン
チングが発生した状態、（ｂ）は切れ込み部にＳが堆積
した状態、（ｃ）はトレンチの底部の形状が整形された
状態をそれぞれ示す。
例をその工程順にしたがって示す概略断面図であり、
（ａ）はトレンチ形成の途中段階において底部にトレン
チングが発生した状態、（ｂ）は切れ込み部にＳが堆積
した状態、（ｃ）はトレンチの底部の形状が整形された
状態をそれぞれ示す。
【図７】本願の第１の発明をＷＳｉx 層の表面凹凸の平
滑化に適用した一例をその工程順にしたがって示す概略
断面図であり、（ａ）はエッチング前のウェハの状態、
（ｂ）は表面凹部へのＳの堆積と表面凸部のエッチング
除去とが同時に進行している状態、（ｃ）はエッチング
の終点付近においてＷＳｉx 層の全面にＳが堆積した状
態、（ｄ）はＳの堆積物が昇華除去された状態をそれぞ
れ示す。
滑化に適用した一例をその工程順にしたがって示す概略
断面図であり、（ａ）はエッチング前のウェハの状態、
（ｂ）は表面凹部へのＳの堆積と表面凸部のエッチング
除去とが同時に進行している状態、（ｃ）はエッチング
の終点付近においてＷＳｉx 層の全面にＳが堆積した状
態、（ｄ）はＳの堆積物が昇華除去された状態をそれぞ
れ示す。
【図８】本願の第２の発明を層間絶縁膜の表面段差の平
坦化に適用した一例をその工程順にしたがって示す概略
断面図であり、（ａ）はエッチング前のウェハの状態、
（ｂ）は段差凹部にＳが堆積した状態、（ｃ）は第２の
層間絶縁膜が平坦化された状態、（ｄ）は第３の層間絶
縁膜が積層された状態をそれぞれ示す。
坦化に適用した一例をその工程順にしたがって示す概略
断面図であり、（ａ）はエッチング前のウェハの状態、
（ｂ）は段差凹部にＳが堆積した状態、（ｃ）は第２の
層間絶縁膜が平坦化された状態、（ｄ）は第３の層間絶
縁膜が積層された状態をそれぞれ示す。
１，１１ ・・・単結晶シリコン基板 ２ ・・・層間絶縁膜 ４ａ ・・・コンタクト・ホール ４ｂ，１３ｂ ・・・切れ込み部 ４ｃ，１３ｃ ・・・底面凸部 ５，１４，２３，３５・・・（Ｓの）堆積層 １３ａ ・・・トレンチ ２１ ・・・ＤＯＰＯＳ層 ２２ ・・・ＷＳｉx 層 ２２ａ ・・・表面凸部 ２２ｂ ・・・表面凹部 ３３ ・・・上層配線 ３４ ・・・第２の層間絶縁膜 ３４ａ ・・・段差凸部 ３４ｂ ・・・段差凹部
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−491（ＪＰ，Ａ) 特開 平４−17331（ＪＰ，Ａ) 特開 平４−10534（ＪＰ，Ａ) 特開 平２−224240（ＪＰ，Ａ) 特開 昭63−110726（ＪＰ，Ａ) 特開 平１−251719（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065
Claims (2)
- 【請求項１】 Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ2 Ｆ10，
Ｓ3 Ｃｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 から選ばれるいずれ
か１種のガスを含むエッチング・ガスを用い、表面凹部
と表面凸部を有するシリコン系材料もしくは酸化シリコ
ン系材料からなる被処理基板を０℃以下に冷却しなが
ら、少なくとも前記表面凹部にイオウを堆積させる過程
と、前記表面凸部と堆積した前記イオウとを同時に除去
する過程とを競合させ得る条件で前記被処理基板をエッ
チングすることを特徴とするドライエッチング方法。 - 【請求項２】 Ｓ2 Ｆ2 ，ＳＦ2 ，ＳＦ4 ，Ｓ2 Ｆ10，
Ｓ3 Ｃｌ2 ，Ｓ2 Ｃｌ2 ，ＳＣｌ2 から選ばれるいずれ
か１種のガスを含むエッチング・ガスを用い、表面凹部
と表面凸部を有するシリコン系材料もしくは酸化シリコ
ン系材料からなる被処理基板を０℃以下に冷却しながら
前記表面凹部にイオウを堆積させる工程と、前記表面凸
部と堆積した前記イオウとを同時に除去する工程とを有
することを特徴とするドライエッチング方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025568A JP3018517B2 (ja) | 1991-01-25 | 1991-01-25 | ドライエッチング方法 |
| US07/825,279 US5320708A (en) | 1991-01-25 | 1992-01-24 | Dry etching method |
| KR1019920001062A KR920015474A (ko) | 1991-01-25 | 1992-01-25 | 드라이 에칭 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3025568A JP3018517B2 (ja) | 1991-01-25 | 1991-01-25 | ドライエッチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04250623A JPH04250623A (ja) | 1992-09-07 |
| JP3018517B2 true JP3018517B2 (ja) | 2000-03-13 |
Family
ID=12169533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3025568A Expired - Fee Related JP3018517B2 (ja) | 1991-01-25 | 1991-01-25 | ドライエッチング方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5320708A (ja) |
| JP (1) | JP3018517B2 (ja) |
| KR (1) | KR920015474A (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5702567A (en) * | 1995-06-01 | 1997-12-30 | Kabushiki Kaisha Toshiba | Plurality of photolithographic alignment marks with shape, size and spacing based on circuit pattern features |
| US6979632B1 (en) * | 1995-07-13 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method for thin-film semiconductor |
| US5795829A (en) * | 1996-06-03 | 1998-08-18 | Advanced Micro Devices, Inc. | Method of high density plasma metal etching |
| US5766971A (en) * | 1996-12-13 | 1998-06-16 | International Business Machines Corporation | Oxide strip that improves planarity |
| US6399506B2 (en) * | 1999-04-07 | 2002-06-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for planarizing an oxide layer |
| US20030015496A1 (en) * | 1999-07-22 | 2003-01-23 | Sujit Sharan | Plasma etching process |
| TWI226059B (en) * | 2001-06-11 | 2005-01-01 | Sony Corp | Method for manufacturing master disk for optical recording medium having pits and projections, stamper, and optical recording medium |
| US6555166B2 (en) * | 2001-06-29 | 2003-04-29 | International Business Machines | Method for reducing the microloading effect in a chemical vapor deposition reactor |
| JP4628605B2 (ja) * | 2001-07-27 | 2011-02-09 | 株式会社日立製作所 | デュアルダマシン用のエッチング処理方法 |
| US6503848B1 (en) * | 2001-11-20 | 2003-01-07 | Taiwan Semiconductor Manufacturing Company | Method of forming a smooth polysilicon surface using a soft etch to enlarge the photo lithography window |
| US20070123051A1 (en) * | 2004-02-26 | 2007-05-31 | Reza Arghavani | Oxide etch with nh4-nf3 chemistry |
| JP5061506B2 (ja) * | 2006-06-05 | 2012-10-31 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5135885B2 (ja) * | 2007-05-24 | 2013-02-06 | 富士電機株式会社 | 炭化珪素半導体装置の製造方法 |
| CN102041508B (zh) * | 2009-10-23 | 2012-07-25 | 中芯国际集成电路制造(上海)有限公司 | 刻蚀沟槽的方法 |
| US8946812B2 (en) * | 2011-07-21 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| CN102779780B (zh) * | 2012-07-25 | 2014-10-29 | 上海华力微电子有限公司 | 一种形成无负载效应大尺寸沟槽的方法 |
| DE102015106441B4 (de) * | 2015-04-27 | 2022-01-27 | Infineon Technologies Ag | Verfahren zum Planarisieren eines Halbleiterwafers |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62293619A (ja) * | 1986-06-12 | 1987-12-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS6350021A (ja) * | 1986-08-19 | 1988-03-02 | Nec Corp | エツチング方法およびその装置 |
| JPS6432627A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Low-temperature dry etching method |
| JPH01292841A (ja) * | 1988-05-20 | 1989-11-27 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP2918892B2 (ja) * | 1988-10-14 | 1999-07-12 | 株式会社日立製作所 | プラズマエッチング処理方法 |
| US4992137A (en) * | 1990-07-18 | 1991-02-12 | Micron Technology, Inc. | Dry etching method and method for prevention of low temperature post etch deposit |
-
1991
- 1991-01-25 JP JP3025568A patent/JP3018517B2/ja not_active Expired - Fee Related
-
1992
- 1992-01-24 US US07/825,279 patent/US5320708A/en not_active Expired - Fee Related
- 1992-01-25 KR KR1019920001062A patent/KR920015474A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04250623A (ja) | 1992-09-07 |
| US5320708A (en) | 1994-06-14 |
| KR920015474A (ko) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3018517B2 (ja) | ドライエッチング方法 | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| KR100255405B1 (ko) | 드라이에칭방법 | |
| JP3220992B2 (ja) | ドライエッチング方法 | |
| US6309977B1 (en) | Method for the etchback of a conductive material | |
| US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
| JPH0484414A (ja) | ドライエッチング方法 | |
| JP3160961B2 (ja) | ドライエッチング方法 | |
| JP3198538B2 (ja) | ドライエッチング方法 | |
| US6960531B2 (en) | Method of manufacturing electronic device | |
| JP2687787B2 (ja) | ドライエッチング方法 | |
| JP3094470B2 (ja) | ドライエッチング方法 | |
| JP3208596B2 (ja) | ドライエッチング方法 | |
| JPH10189537A (ja) | ドライエッチング方法 | |
| JP3108929B2 (ja) | ドライエッチング方法 | |
| JP3225559B2 (ja) | ドライエッチング方法 | |
| KR100780686B1 (ko) | 반도체소자의 제조방법 | |
| JP3079656B2 (ja) | ドライエッチング方法 | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| JP3380947B2 (ja) | 低誘電率酸化シリコン系絶縁膜のプラズマエッチング方法 | |
| JPH05343366A (ja) | ドライエッチング方法 | |
| JP3111640B2 (ja) | ドライエッチング方法 | |
| JPH0521398A (ja) | ドライエツチング方法 | |
| JPH053177A (ja) | ドライエツチング方法 | |
| JP3678791B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |