CN102779780B - 一种形成无负载效应大尺寸沟槽的方法 - Google Patents
一种形成无负载效应大尺寸沟槽的方法 Download PDFInfo
- Publication number
- CN102779780B CN102779780B CN201210259010.8A CN201210259010A CN102779780B CN 102779780 B CN102779780 B CN 102779780B CN 201210259010 A CN201210259010 A CN 201210259010A CN 102779780 B CN102779780 B CN 102779780B
- Authority
- CN
- China
- Prior art keywords
- contact hole
- groove
- layer
- large scale
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体制造领域，尤其涉及一种形成无负载效应大尺寸沟槽的方法。本发明提出一种形成无负载效应大尺寸沟槽的方法，通过在金属硬掩膜刻蚀工艺之后沉积介质层充满大、小尺寸接触孔沟槽，并利用研磨工艺于大尺寸沟槽上形成碟陷区域，从而消除具有较大差别尺寸的沟槽在刻蚀时形成的负载效应，有效的避免了大尺寸沟槽内由于负载效应而造成的残留引起的连接失效，不仅提高了产品良率，还扩大了刻蚀工艺窗口，进一步提高刻蚀工艺性能。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种形成无负载效应大尺寸沟槽的方法。
背景技术
金属硬掩膜单大马士革沟槽刻蚀工艺是芯片后段铜线互联工艺中的关键步骤，当刻蚀完成的沟槽进行铜的填充和研磨后形成第一层铜线，并与下层的接触孔（contact）相连，其刻蚀主体一般为低介电常数的氧化硅或含F氧化硅（FSG）薄膜。
图1-5是本发明背景技术中金属硬掩膜单大马士革沟槽刻蚀的工艺流程结构示意图；如图1-5所示，在含F氧化硅薄膜的单大马士革沟槽刻蚀工艺中，在层间介质层（inter layer dielectric，简称ILD）11上从下至上顺序依次制备氮化硅（SiN）层12、FSG层13、金属硬掩膜层（TiN）14和氧化硅层15，旋涂光刻胶曝光、显影后去除剩余光刻胶形成光阻，并以该光阻为掩膜依次刻蚀氧化硅层15和金属硬掩膜层（TiN）14至FSG层13，去除光刻胶后，形成小关键尺寸（critical dimension，简称CD）的凹槽16和大CD的凹槽17；然后，再以剩余的金属硬掩膜层（TiN）141和氧化硅层151为掩膜依次进行主刻蚀（main etch，简称ME）工艺、过刻蚀（over etch，简称OE）工艺和阻挡层刻蚀（Liner Remove，简称LRM）工艺，最后进行刻蚀后处理（post etch treatment，简称PET）工艺，以形成最终的互联结构；其中，ME是完成FSG层13的刻蚀，而OE则是利用氮化硅层12的高刻蚀选择比，使不同沟槽尺寸的刻蚀深度基本达到一致，保证所有刻蚀区域的FSG均刻蚀干净，LRM是对氮化硅阻挡层12的刻蚀，要求其刻蚀干净，并保证一定的ILD损失；最后进行的PET是去除含F聚合物，避免其与TiN反应生成难以去除的聚合物，成为刻蚀缺陷。
但是，单大马士革沟槽刻蚀工艺会产生负载效应，其主要体现在两个方面：第一，在氧化硅沟槽刻蚀时，大尺寸刻蚀区域（如凹槽17）刻蚀剂浓度比小尺寸刻蚀区域（如凹槽16）的刻蚀剂浓度小，刻蚀速率慢，尺寸差别越大，这种差异越突出；第二，在氧化硅沟槽刻蚀时，由于使用生成聚合物较多的低氟碳比的气体来保证刻蚀侧壁形貌，如C4F8，C4F6等气体，会使大尺寸刻蚀区域由于刻蚀反应更剧烈，生成的聚合物更多，刻蚀速率变慢，加上大尺寸刻蚀区域边缘的离子反射作用从而造成大尺寸刻蚀区域形成中间高，两边低的刻蚀形貌。在这两种效应的共同作用下，使得小尺寸沟槽刻蚀速度最快，大尺寸沟槽两边刻蚀速率其次，中间刻蚀速率最慢，尺寸差别越大，这种刻蚀速率差别就越明显和难以克服。为了保证小尺寸沟槽的ILD损失不能太大，就需要控制过刻蚀的时间，为了保证大尺寸沟槽的中间氮化硅能刻蚀干净，过刻蚀的时间又必须足够，如果大小尺寸沟槽的刻蚀速率差别太大，则这种工艺调试的窗口会很小，极端情况会导致大尺寸沟槽中间的氮化硅的残留，从而引起连接失效。
如图3所示，在进行主刻蚀工艺后，形成的小尺寸通孔161的底部已经部分刻蚀至剩余的氮化硅（SiN）层121中，而大尺寸通孔171的底部还位于剩余FSG层131中，且形成中间凸起的残余FSG 18；如图4所示，继续进行过刻蚀工艺后，形成的大尺寸通孔172的底部虽然部分刻蚀至剩余的氮化硅（SiN）层122，但仍存在残留FSG 181，此时，形成的小尺寸通孔162的底部已经刻蚀至较深的剩余氮化硅（SiN）层122中；如图5所示，最后进行刻蚀阻挡层刻蚀工艺后，形成的小尺寸通孔163位于剩余的层间介质层111，而大尺寸通孔173的底部则还残留有氮化硅19，从而引起连接失效，造成产品良率的降低。
发明内容
本发明公开了一种形成无负载效应大尺寸沟槽的方法，其中，包括以下步骤：
步骤S1：在一半导体结构上，从下至上顺序依次沉积层间介质层、阻挡层、低介电常数介质层、金属硬掩膜和氧化物层后，继续光刻工艺，于所述氧化物层的上表面形成光阻；
步骤S2：以所述光阻为掩膜，依次刻蚀所述氧化物层和所述金属硬掩膜至所述低介电常数层，去除光阻后，形成小尺寸和大尺寸的接触孔凹槽；
步骤S3：沉积介质层充满所述接触孔凹槽并覆盖剩余氧化物层，采用研磨工艺去除部分所述介质层至所述剩余氧化物层的上表面，并继续研磨去除所述剩余氧化物层和部分剩余金属硬掩膜，以在具有大尺寸的接触孔凹槽内剩余的介质层的上表面形成碟陷；
步骤S4：继续单大马士革沟槽刻蚀工艺，以形成无负载效应的大尺寸沟槽。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述单大马士革沟槽刻蚀工艺依次包括主刻蚀工艺、过刻蚀工艺、阻挡层刻蚀工艺和刻蚀后处理工艺；
所述主刻蚀工艺为以研磨剩余金属硬掩膜为掩膜，依次刻蚀去除剩余的介质层、位于小尺寸接触孔凹槽下方的低介电常数介质层和部分所述金属阻挡层及部分位于大尺寸接触孔凹槽下方的低介电常数介质层，形成底部位于剩余阻挡层中的第一小尺寸接触孔凹槽和底部位于剩余低介电常数介质层中的第一大尺寸接触孔凹槽；
所述过刻蚀工艺为继续以研磨剩余金属硬掩膜为掩膜，去除位于所述第一大尺寸接触孔凹槽下方的剩余低介电常数介质层和部分位于所述第一小尺寸接触孔凹槽下方剩余的金属阻挡层，形成底部位于再次刻蚀剩余阻挡层中的第二小尺寸接触孔凹槽和底部位于再次刻蚀剩余阻挡层上表面的第二大尺寸接触孔凹槽；
所述阻挡层刻蚀工艺为继续以研磨剩余金属硬掩膜为掩膜，依次去除位于所述第二小尺寸接触孔凹槽和所述第二大尺寸接触孔凹槽下方的再次刻蚀剩余阻挡层、部分层间介质层，形成底部位于剩余层间介质层中的小尺寸接触孔和大尺寸接触孔。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述阻挡层的材质为SiN。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述低介电常数介质层的材质为含F的氧化硅。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述金属硬掩膜的材质为TiN。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述氧化物层的材质为氧化硅。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述步骤S3中采用化学气相沉积工艺进行所述介质层的沉积工艺。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述介质层的材质为含F的氧化硅。
上述的形成无负载效应大尺寸沟槽的方法，其中，所述步骤S3中采用化学机械研磨工艺去除所述剩余氧化物层和部分剩余金属硬掩膜，以在具有大尺寸的接触孔凹槽内剩余的介质层的上表面形成碟陷；其中，利用金属硬掩膜的信号来控制研磨终点，并通过调节研磨液对介质层和金属硬掩膜的研磨选择比、研磨时间控制所述碟陷的深度。
上述的形成无负载效应大尺寸沟槽的方法，其中，采用等离子干法刻蚀工艺进行单大马士革沟槽刻蚀工艺。
综上所述，由于采用了上述技术方案，本发明提出一种形成无负载效应大尺寸沟槽的方法，通过在金属硬掩膜刻蚀工艺之后沉积介质层充满大、小尺寸接触孔沟槽，并利用研磨工艺于大尺寸沟槽上形成碟陷区域，从而消除具有较大差别尺寸的沟槽在刻蚀时形成的负载效应，有效的避免了大尺寸沟槽内由于负载效应而造成的残留引起的连接失效，不仅提高了产品良率，还扩大了刻蚀工艺窗口，进一步提高刻蚀工艺性能。
附图说明
图1-5是本发明背景技术中金属硬掩膜单大马士革沟槽刻蚀的工艺流程结构示意图；
图6-12是本发明形成无负载效应大尺寸沟槽的方法的工艺流程结构示意图。
具体实施方式
下面结合附图对本发明的具体实施方式作进一步的说明：
图6-12是本发明形成无负载效应大尺寸沟槽的方法的工艺流程结构示意图；
如图6-12所示，首先，在半导体结构2上从下至上顺序依次沉积厚度为300A的层间介质层（inter layer dielectric，简称ILD）21、厚度为2500A材质为SiN的阻挡层22、厚度为400A材质为含F的氧化硅（FSG）的低介电常数介质层23、厚度为50A材质为TiN的金属硬掩膜24和材质为二氧化硅（SiO2）的氧化物层25；其中，层间介质层21覆盖半导体结构2的上表面，阻挡层22覆盖层间介质层21的上表面，低介电常数介质层23覆盖阻挡层22的上表面，金属硬掩膜24覆盖低介电常数介质层23的上表面，氧化物层25覆盖金属硬掩膜24的上表面。
其次，旋涂光刻胶覆盖氧化物层25的上表面，曝光、显影后，去除多余的光刻胶以形成光阻，以该光阻为研磨依次刻蚀氧化物层24和金属硬掩膜25至低介电常数层23的上表面，去除光阻后，形成关键尺寸（Critical Dimension，简称CD）为70nm的小尺寸的接触孔凹槽26和CD为600nm的大尺寸接触孔凹槽27。
之后，采用化学气相沉积工艺（Chemical Vapor Deposition，简称CVD）沉积厚度为500A材质为含F的氧化硅的介质层3，该介质层3充满小尺寸的接触孔凹槽26和大尺寸接触孔凹槽27，并覆盖剩余氧化物层251的上表面；采用化学机械研磨工艺去除部分介质层3至剩余氧化物层251的上表面，并继续研磨去除剩余氧化物层251及部分剩余金属硬掩膜241，以在大尺寸接触孔凹槽27内的剩余介质层31的上表面形成碟陷，即靠近研磨剩余金属硬掩膜242的介质层高于远离研磨剩余金属硬掩膜242的介质层（接触孔凹槽的中间研磨损失多，四周研磨损失少），从而形成介质层中间部位凹形的碟陷现象；其中，在对剩余介质层31进行化学机械研磨工艺时，利用剩余金属硬掩膜241信号来控制研磨终点，并通过调节研磨液对剩余介质层31和剩余金属硬掩膜241的研磨选择比、研磨时间控制形成碟陷区域的深度，使得碟陷深度达到300A左右，以符合后续的工艺需求。
然后，采用等离子干法刻蚀工艺进行后续的单大马士革沟槽刻蚀工艺，以形成无负载效应的大尺寸沟槽；其中，单大马士革沟槽刻蚀工艺依次包括主刻蚀工艺、过刻蚀工艺、阻挡层刻蚀工艺和刻蚀后处理工艺。
进一步的，上述主刻蚀工艺是采用20sccm的C4F8、180sccm的CF4和200sccm的Ar构成的混合气体，在压力为150mT、源功率为300W、偏压功率为900W及上电极温度为60℃、腔壁温度为60℃和下电极温度为20℃的环境条件下，以剩余金属硬掩膜242为掩膜，采用等离子干法刻蚀工艺依次刻蚀去除剩余介质层31、位于小尺寸接触孔凹槽下方的低介电常数介质层和部分所述金属阻挡层及部分位于大尺寸接触孔凹槽下方的低介电常数介质层，由于在氧化硅沟槽刻蚀时，大尺寸刻蚀区域的刻蚀剂浓度比小尺寸刻蚀区域的刻蚀剂浓度小，造成大尺寸刻蚀区域的刻蚀速率慢，且由于使用生成聚合物较多的低氟碳比的气体来保证刻蚀侧壁形貌如C4F8，C4F6等气体，会使大尺寸刻蚀区域由于刻蚀反应较为剧烈，生成的聚合物则更多，相应的使得刻蚀速率变慢，再加上大尺寸刻蚀区域边缘的离子反射作用从而造成大尺寸刻蚀区域中间刻蚀速率慢，周边刻蚀速率较快。在这两种效应的共同作用下，使得小尺寸沟槽刻蚀速度最快，大尺寸沟槽两边刻蚀速率其次，而大尺寸沟槽中间刻蚀速率最慢，且因为大尺寸沟槽中碟陷区域的存在，进而形成底部位于剩余阻挡层221中的第一小尺寸接触孔凹槽261和底部平整且位于剩余低介电常数介质层231中的第一大尺寸接触孔凹槽271。
进一步的，上述过刻蚀工艺是采用10sccm的C4F8和600sccm的Ar构成的混合气体，在压力为50mT、源功率为300W、偏压功率为600W及上电极温度为60℃、腔壁温度为60℃和下电极温度为20℃的环境条件下，继续以剩余金属硬掩膜242为掩膜，同样采用等离子干法刻蚀工艺去除位于第一大尺寸接触孔凹槽271下方的剩余低介电常数介质层和部分位于所述第一小尺寸接触孔凹槽下方剩余的金属阻挡层，形成底部位于再次刻蚀剩余阻挡层222中的第二小尺寸接触孔凹槽262和底部位于再次刻蚀剩余阻挡层222上表面的第二大尺寸接触孔凹槽272。
进一步的，上述阻挡层刻蚀工艺为采用10sccm的O2、40sccm的CHF3和400sccm的Ar构成的混合气体，在压力为30mT、源功率为800W、偏压功率为200W及上电极温度为60℃、腔壁温度为60℃和下电极温度为20℃的环境条件下，继续以剩余金属硬掩膜242为掩膜，同样采用等离子干法刻蚀工艺依次去除位于所述第二小尺寸接触孔凹槽262和所述第二大尺寸接触孔凹槽272下方的再次刻蚀剩余阻挡层、部分层间介质层，并采用100sccm的CO和350sccm的N2构成的混合气体，在压力为200mT、源功率为400WW及上电极温度为60℃、腔壁温度为60℃和下电极温度为20℃的环境条件下，继续刻蚀后处理工艺后，在层间介质层损失小于300A的情况下，形成底部位于剩余层间介质层211中的小尺寸接触孔263和大尺寸接触孔273。
综上所述，由于采用了上述技术方案，本发明实施例提出一种形成无负载效应大尺寸沟槽的方法，通过在金属硬掩膜刻蚀工艺之后沉积介质层充满大、小尺寸接触孔沟槽，并利用研磨工艺于大尺寸沟槽上形成碟陷区域，从而消除具有较大差别尺寸的沟槽在刻蚀时形成的负载效应，有效的避免了大尺寸沟槽内由于负载效应而造成的残留引起的连接失效，不仅提高了产品良率，还扩大了刻蚀工艺窗口，进一步提高刻蚀工艺性能。
通过说明和附图，给出了具体实施方式的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
Claims (9)
1.一种形成无负载效应大尺寸沟槽的方法，其特征在于，包括以下步骤：
步骤S1：在一半导体结构上，从下至上顺序依次沉积层间介质层、阻挡层、低介电常数介质层、金属硬掩膜和氧化物层后，继续光刻工艺，于所述氧化物层的上表面形成光阻；
步骤S2：以所述光阻为掩膜，依次刻蚀所述氧化物层和所述金属硬掩膜至所述低介电常数介质层，去除光阻后，形成小尺寸和大尺寸的接触孔凹槽；
步骤S3：沉积介质层充满所述接触孔凹槽并覆盖剩余氧化物层，采用研磨工艺去除部分所述介质层至所述剩余氧化物层的上表面，并继续研磨去除所述剩余氧化物层和部分剩余金属硬掩膜，以在具有大尺寸的接触孔凹槽内剩余的介质层的上表面形成碟陷；
步骤S4：继续单大马士革沟槽刻蚀工艺，以形成无负载效应的大尺寸沟槽；其中，所述单大马士革沟槽刻蚀工艺依次包括主刻蚀工艺、过刻蚀工艺、阻挡层刻蚀工艺和刻蚀后处理工艺；
所述主刻蚀工艺为以研磨剩余金属硬掩膜为掩膜，依次刻蚀去除剩余的介质层、位于小尺寸接触孔凹槽下方的低介电常数介质层和部分阻挡层及部分位于大尺寸接触孔凹槽下方的低介电常数介质层，形成底部位于剩余阻挡层中的第一小尺寸接触孔凹槽和底部位于剩余低介电常数介质层中的第一大尺寸接触孔凹槽；
所述过刻蚀工艺为继续以研磨剩余金属硬掩膜为掩膜，去除位于所述第一大尺寸接触孔凹槽下方的剩余低介电常数介质层和部分位于所述第一小尺寸接触孔凹槽下方剩余的阻挡层，形成底部位于再次刻蚀剩余阻挡层中的第二小尺寸接触孔凹槽和底部位于再次刻蚀剩余阻挡层上表面的第二大尺寸接触孔凹槽；
所述阻挡层刻蚀工艺为继续以研磨剩余金属硬掩膜为掩膜，依次去除位于所述第二小尺寸接触孔凹槽和所述第二大尺寸接触孔凹槽下方的再次刻蚀剩余阻挡层、部分层间介质层，形成底部位于剩余层间介质层中的小尺寸接触孔和大尺寸接触孔。
2.根据权利要求1所述的形成无负载效应大尺寸沟槽的方法，其特征在于，所述阻挡层的材质为SiN。
3.根据权利要求1所述的形成无负载效应大尺寸沟槽的方法，其特征在于，所述低介电常数介质层的材质为含F的氧化硅。
4.根据权利要求1所述的形成无负载效应大尺寸沟槽的方法，其特征在于，所述金属硬掩膜的材质为TiN。
5.根据权利要求1所述的形成无负载效应大尺寸沟槽的方法，其特征在于，所述氧化物层的材质为氧化硅。
6.根据权利要求1所述的形成无负载效应大尺寸沟槽的方法，其特征在于，所述步骤S3中采用化学气相沉积工艺进行所述介质层的沉积工艺。
7.根据权利要求6所述的形成无负载效应大尺寸沟槽的方法，其特征在于，所述介质层的材质为含F的氧化硅。
8.根据权利要求1所述的形成无负载效应大尺寸沟槽的方法，其特征在于，所述步骤S3中采用化学机械研磨工艺去除所述剩余氧化物层和部分剩余金属硬掩膜，以在具有大尺寸的接触孔凹槽内剩余的介质层的上表面形成碟陷；其中，利用金属硬掩膜的信号来控制研磨终点，并通过调节研磨液对介质层和金属硬掩膜的研磨选择比、研磨时间控制所述碟陷的深度。
9.根据权利要求1所述的形成无负载效应大尺寸沟槽的方法，其特征在于，采用等离子干法刻蚀工艺进行单大马士革沟槽刻蚀工艺。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210259010.8A CN102779780B (zh) | 2012-07-25 | 2012-07-25 | 一种形成无负载效应大尺寸沟槽的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210259010.8A CN102779780B (zh) | 2012-07-25 | 2012-07-25 | 一种形成无负载效应大尺寸沟槽的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102779780A CN102779780A (zh) | 2012-11-14 |
| CN102779780B true CN102779780B (zh) | 2014-10-29 |
Family
ID=47124645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210259010.8A Active CN102779780B (zh) | 2012-07-25 | 2012-07-25 | 一种形成无负载效应大尺寸沟槽的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102779780B (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103151300A (zh) * | 2013-02-20 | 2013-06-12 | 上海华力微电子有限公司 | 一种去除硬质掩膜结构中缺陷的方法 |
| CN104952707B (zh) * | 2014-03-31 | 2018-07-20 | 中芯国际集成电路制造(上海)有限公司 | TiN复合硬掩膜、用于形成互连层结构的硬掩及互连层的制作方法 |
| CN105810556B (zh) * | 2014-12-31 | 2019-03-15 | 无锡华润上华科技有限公司 | 用于沟槽刻蚀的光刻版及沟槽的刻蚀方法 |
| CN105206621B (zh) * | 2015-08-31 | 2019-01-18 | 京东方科技集团股份有限公司 | 一种构图方法、阵列基板及显示装置 |
| CN107416761B (zh) * | 2016-05-23 | 2019-06-28 | 中芯国际集成电路制造(北京)有限公司 | 一种半导体器件及其制造方法和电子装置 |
| CN107731841A (zh) * | 2017-08-29 | 2018-02-23 | 长江存储科技有限责任公司 | 一种改善3d nand闪存seg生长质量的方法 |
| CN109110726B (zh) * | 2018-07-03 | 2021-06-29 | 北京大学 | 一种提高高深宽比钨合金刻蚀均匀性的方法 |
| CN117219506B (zh) * | 2023-11-09 | 2024-03-12 | 深圳基本半导体有限公司 | 一种消除刻蚀负载效应的方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5320708A (en) * | 1991-01-25 | 1994-06-14 | Sony Corporation | Dry etching method |
| CN1698194A (zh) * | 2003-04-08 | 2005-11-16 | 松下电器产业株式会社 | 电子装置及其制造方法 |
| CN102237272A (zh) * | 2010-05-07 | 2011-11-09 | 瑞萨电子株式会社 | 半导体装置和半导体装置制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000079586A1 (fr) * | 1999-06-24 | 2000-12-28 | Hitachi, Ltd. | Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur |
| JP3403372B2 (ja) * | 2000-05-26 | 2003-05-06 | 松下電器産業株式会社 | 有機膜のエッチング方法、半導体装置の製造方法及びパターンの形成方法 |
| KR20100082170A (ko) * | 2009-01-08 | 2010-07-16 | 삼성전자주식회사 | 실리콘 산화막 패턴 및 소자 분리막 형성 방법 |
-
2012
- 2012-07-25 CN CN201210259010.8A patent/CN102779780B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5320708A (en) * | 1991-01-25 | 1994-06-14 | Sony Corporation | Dry etching method |
| CN1698194A (zh) * | 2003-04-08 | 2005-11-16 | 松下电器产业株式会社 | 电子装置及其制造方法 |
| CN102237272A (zh) * | 2010-05-07 | 2011-11-09 | 瑞萨电子株式会社 | 半导体装置和半导体装置制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102779780A (zh) | 2012-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102779780B (zh) | 一种形成无负载效应大尺寸沟槽的方法 | |
| US5989997A (en) | Method for forming dual damascene structure | |
| CN104752363B (zh) | 快闪存储器的形成方法 | |
| CN102543714B (zh) | 提高打开多晶栅顶化学机械平坦化工艺均匀性的方法 | |
| CN104465386A (zh) | 半导体结构的形成方法 | |
| CN102689265B (zh) | 化学机械抛光的方法 | |
| CN102543700B (zh) | 铝金属栅极的形成方法 | |
| TW201916255A (zh) | 半導體裝置的形成方法 | |
| CN101414573A (zh) | 一种可改善微笑效应的沟槽隔离结构制作方法 | |
| CN111489972B (zh) | 半导体结构及其形成方法 | |
| CN100483675C (zh) | 双镶嵌结构的形成方法 | |
| CN102543699B (zh) | 一种金属栅极的形成方法 | |
| CN101452873B (zh) | 浅沟槽隔离工艺方法 | |
| Kim et al. | Development of novel multi-selective slurry with mechanically driven etching for through silicon via chemical mechanical polishing | |
| US6743725B1 (en) | High selectivity SiC etch in integrated circuit fabrication | |
| CN105336585B (zh) | 刻蚀方法和互连结构的形成方法 | |
| US20030224609A1 (en) | Method of rounding a top corner of trench | |
| CN105304474A (zh) | 一种多重图形化掩膜层的形成方法 | |
| CN100453487C (zh) | 增强氟硅玻璃层稳定性的方法 | |
| CN105742229A (zh) | 半导体结构的形成方法 | |
| CN209045526U (zh) | 沟槽隔离结构 | |
| CN105097491A (zh) | 一种基于氮氧化硅抗反射层的化学机械平坦化工艺 | |
| CN102420124B (zh) | 一种介质层刻蚀方法 | |
| CN106033719A (zh) | 半导体结构的形成方法 | |
| CN105336676B (zh) | 接触插塞的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |