CN114446788A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN114446788A
CN114446788A CN202011190865.0A CN202011190865A CN114446788A CN 114446788 A CN114446788 A CN 114446788A CN 202011190865 A CN202011190865 A CN 202011190865A CN 114446788 A CN114446788 A CN 114446788A
Authority
CN
China
Prior art keywords
layer
dummy gate
interlayer dielectric
hard mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011190865.0A
Other languages
English (en)
Inventor
姜春磊
李敏
林先军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202011190865.0A priority Critical patent/CN114446788A/zh
Publication of CN114446788A publication Critical patent/CN114446788A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构的形成方法，包括：对所述第一介质材料层进行第一平坦化处理，直至暴露出所述硬掩膜层顶部表面，形成初始层间介质层，所述初始层间介质层表面最低处高于或齐平于所述第一伪栅极顶部表面和所述第二伪栅极顶部表面；去除所述硬掩膜层后，刻蚀所述初始层间介质层，直至去除所述第一区上高于所述第一伪栅极顶部表面的初始层间介质层，形成过渡层间介质层；在所述第一伪栅极、所述第二伪栅极和所述过渡层间介质层顶部表面形成第二介质材料层；采用第二平坦化处理所述第二介质材料层和所述过渡层间介质层，直到暴露出所述第一伪栅极、所述第二伪栅极顶部表面，最终形成具有平坦表面的层间介质层，提高了器件的性能。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展，为了达到更快的运算速度、更大的数据存储量以及更多的功能，集成电路芯片朝向更高的器件密度、更高的集成度方向发展。随着器件的特征尺寸不断缩小到纳米级，多晶硅栅工艺不能满足现有技术的要求，半导体业界利用金属栅(Metal Gate，MG)取代多晶硅栅电极以解决阈值电压漂移、多晶硅栅耗尽效应、过高的栅电阻和费米能级的钉扎等现象。
在金属替代栅极工艺中，需要采用机械化学研磨(CMP)工艺将多晶栅顶部的氧化硅和氮化硅隔离层磨掉，并在露出多晶栅顶部后停止研磨，此CMP过程将影响后续形成的金属栅极，从而影响器件的性能，因此所述CMP技术有待进一步改善。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法，以提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在所述第一区上形成多个第一伪栅极，在所述第二区上形成多个第二伪栅极，相邻的所述第一伪栅极之间的距离小于相邻的所述第二伪栅极之间的距离，所述第一伪栅极顶部表面和所述第二伪栅极顶部表面均具有硬掩膜层；在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极侧壁、所述第二伪栅极侧壁、所述硬掩膜层侧壁和顶部表面；对所述第一介质材料层进行第一平坦化处理，直至暴露出所述硬掩膜层顶部表面，形成初始层间介质层，所述初始层间介质层表面最低处高于或齐平于所述第一伪栅极顶部表面和所述第二伪栅极顶部表面；形成所述初始层间介质层后，去除所述硬掩膜层；去除所述硬掩膜层后，刻蚀所述初始层间介质层，直至去除所述第一区上高于所述第一伪栅极顶部表面的初始层间介质层，形成过渡层间介质层；在形成所述过渡层间介质层后，在所述第一伪栅极、所述第二伪栅极和所述过渡层间介质层顶部表面形成第二介质材料层；采用第二平坦化处理所述第二介质材料层和所述过渡层间介质层，直到暴露出所述第一伪栅极、所述第二伪栅极顶部表面。
可选的，所述硬掩膜层的厚度大于550埃。
可选的，在形成所述第一介质材料层前，还包括：在所述第一伪栅极和所述第二伪栅极侧壁形成侧墙。
可选的，所述侧墙的材料与所述硬掩膜层的材料不同；所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，去除所述硬掩膜层后，形成所述过渡层间介质层前，还包括：去除高于所述第一伪栅极和所述第二伪栅极顶部表面的侧墙。
可选的，去除高于所述第一伪栅极和所述第二伪栅极顶部表面的侧墙的工艺为第三刻蚀工艺；所述第三刻蚀工艺对所述侧墙和所述过渡层间介质层的选择比范围为大于10:1。
可选的，在形成所述硬掩膜层前，还包括：在所述第一伪栅极和所述第二伪栅极顶部表面形成黏附层。
可选的，所述黏附层的材料包括氧化物。
可选的，刻蚀所述初始层间介质层的同时，还包括：去除所述黏附层。
可选的，在形成所述初始层间介质层后，去除所述硬掩膜层前，还包括：对所述硬掩膜层表面进行第四刻蚀处理，去除所述硬掩膜层表面残留的第一介质材料层。
可选的，所述第四刻蚀处理对所述硬掩膜层和所述初始层间介质层的选择比范围为0.9至1.1。
可选的，所述第一伪栅极的材料包括硅；所述第二伪栅极的材料包括硅。
可选的，所述第一平坦化处理工艺为机械化学研磨工艺；所述第二平坦化处理工艺为机械化学研磨工艺。
可选的，所述第一介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，所述硬掩膜层的材料与所述第一介质材料层的材料不同；所述硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
可选的，去除所述硬掩膜层的工艺为第一刻蚀工艺；所述第一刻蚀工艺对所述硬掩膜层和所述初始层间介质层的选择比为范围为大于25:1。
可选的，包括：刻蚀所述初始层间介质层的工艺为第二刻蚀工艺；在所述第二刻蚀工艺中，对所述初始层间介质层和所述第一伪栅极的刻蚀选择比大于25:1；所述第二刻蚀工艺对所述初始层间介质层和所述第二伪栅极的刻蚀选择比也大于25:1。
可选的，所述第二介质材料层的厚度大于200埃。
与现有技术相比，本发明实施例的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，对所述第一介质材料层进行第一平坦化处理，可通过调整所述硬掩膜层的厚度、所述第一平坦化处理工艺等，使所述初始层间介质层表面最低处高于或齐平于所述第一伪栅极和所述第二伪栅极顶部表面。由于所述第一区上所述第一伪栅极之间的初始层间介质层相比所述第二区上所述第二伪栅极之间的初始层间介质层体积较小，因此，所述第一区上高于所述第一伪栅极顶部表面的初始层间介质层更容易去除，而所述第二区上高于所述第二伪栅极顶部表面的初始层间介质层由外侧边缘向内刻蚀，当所述第一区上高于所述第一伪栅极顶部表面的初始层间介质层被去除后，位于所述第二区上高于所述第二伪栅极顶部表面的初始层间介质层还有部分保留，且使所述第二区上的初始层间介质层表面的“凹陷”形成凸起，使形成的所述第二区上的所述过渡层间介质层表面呈现中部凸出的结构。在所述第一伪栅极、所述第二伪栅极和所述过渡层间介质层顶部表面形成第二介质材料层采用第二平坦化处理所述第二介质材料层和所述过渡层间介质层时，即使相邻的所述第二伪栅极之间的距离较大，也不容易在所述第二区上的所述过渡层间介质层表面中部出现凹陷，最终形成具有平坦表面的层间介质层，在后续的金属替代栅极工艺中，所述层间介质层表面不易形成异常区，提高了所形成的器件的性能。
进一步，所述硬掩膜层的厚度范围为550埃至750埃，由于所述硬掩膜层厚度较大，使所述初始层间介质层表面“凹陷”缺陷的深度低于所述硬掩膜层的厚度，从而使所述初始层间介质层表面最低处不低于所述第一伪栅极和所述第二伪栅极顶部表面所处的平面。
进一步，所述第二介质材料层的厚度大于200埃，所述第二介质材料层在采用第二平坦化处理的过程中，用于保护所述第一伪栅极和所述第二伪栅极，以提高后续形成的栅极结构的性能。
附图说明
图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图；
图5至图12是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，采用现有的CMP技术有待进一步提高。现结合一种半导体结构的形成方法进行说明分析。
图1至图4是一种现有半导体结构的形成方法各步骤的结构示意图。
请参考图1，提供衬底101，所述衬底101第一区Ⅰ和第二区Ⅱ，所述衬底还包括基底102，以及位于部分所述基底102上的伪栅极103。
请参考图2，在所述伪栅极103顶部表面形成硬掩膜层104；在所述伪栅极103侧壁形成侧墙105；在所述衬底101表面形成层间介质材料层106，所述层间介质材料层106还位于所述硬掩膜层104表面和所述侧墙105表面。
请参考图3，采用第一CMP工艺平坦化所述层间介质材料层106，形成过渡层间介质层107；对所述硬掩膜层104表面进行刻蚀，去除所述硬掩膜层104表面残余的层间介质材料层106。
请参考图4，采用第二CMP工艺平坦化所述过渡层间介质层107、所述硬掩膜层104、所述侧墙105，直到暴露出所述伪栅极103顶部表面，形成层间介质层108。
上述方法中，所述第一区Ⅰ用于形成短沟道器件，所述第二区Ⅱ用于形成长沟道器件，所述第一区Ⅰ的伪栅极103之间的距离远小于所述第二区Ⅱ的伪栅极103之间的距离。形成的层间介质材料层106具有“台阶”状结构，即位于相邻伪栅极103之间的层间介质层表面相对于位于伪栅极103上方的层间介质层表面较低，形成凹坑X(如图2所示)。在机械化学研磨过程中，对大尺寸的图案，其中间部分容易过磨产生“凹陷”缺陷，被研磨区的尺寸越大，在机械化学研磨过程中越容易产生“凹陷”缺陷，且“凹陷”缺陷越深。采用第一CMP工艺平坦化所述层间介质材料层106后，由于位于第一区Ⅰ上的所述伪栅极102之间的层间介质材料层106的横向尺寸较小，故平坦化后所述第一区Ⅰ上层间介质材料层106不容易产生“凹陷”缺陷，而位于所述第二区Ⅱ上的所述伪栅极102之间的层间介质材料层106的横向尺寸较大，容易产生“凹陷”缺陷，在所述第二区Ⅱ上的过渡层间介质层107表面形成第一凹陷Y(如图3所示)，且所述凹坑X也进一步加深了所述第一凹陷Y的深度。在对所述硬掩膜层104表面进行刻蚀时，所述第一凹陷Y的深度也会加深。在采用第二CMP工艺平坦化所述过渡层间介质层107时，同产生第一凹陷Y的原因一样，所述第一凹陷Y的深度进一步加深形成第二凹陷Z(如图4所示)。所述第二凹陷Z在后续的金属替代栅极工艺中，将被填充金属材料，形成不易去除的异常区，所述异常区将导致器件漏电，甚至短路现象，严重影响了形成的器件的性能。
为了解决上述问题，本发明提供一种半导体结构的形成方法，其中，对所述第一介质材料层进行第一平坦化处理，可通过调整所述硬掩膜层的厚度、所述第一平坦化处理工艺等，使所述初始层间介质层表面最低处高于或齐平于所述第一伪栅极和所述第二伪栅极顶部表面。由于所述第一区上所述第一伪栅极之间的初始层间介质层相比所述第二区上所述第二伪栅极之间的初始层间介质层体积较小，因此，所述第一区上高于所述第一伪栅极顶部表面的初始层间介质层更容易去除，而所述第二区上高于所述第二伪栅极顶部表面的初始层间介质层由外侧边缘向内刻蚀，当所述第一区上高于所述第一伪栅极顶部表面的初始层间介质层被去除后，位于所述第二区上高于所述第二伪栅极顶部表面的初始层间介质层还有部分保留，且使所述第二区上的初始层间介质层表面的“凹陷”形成凸起，使形成的所述第二区上的所述过渡层间介质层表面呈现中部凸出的结构。在形成所述过渡层间介质层后，在所述第一伪栅极、所述第二伪栅极和所述过渡层间介质层顶部表面形成第二介质材料层，采用第二平坦化处理所述第二介质材料层和所述过渡层间介质层时，即使相邻的所述第二伪栅极之间的距离较大，也不容易在所述第二区上的所述过渡层间介质层表面中部出现凹陷，最终形成具有平坦表面的层间介质层，在后续的金属替代栅极工艺中，所述层间介质层表面不易形成异常区，提高了所形成的器件的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图12是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图5，提供衬底201，所述衬底201包括第一区Ι和第二区Ⅱ。
所述衬底201可以是单晶硅，多晶硅或非晶硅，也可以是锗、锗化硅、砷化镓等半导体材料，还可以为绝缘体上半导体结构。所述衬底201可以是平面结构，也可以为非平面结构，如所述衬底内形成有鳍部等。本实施例中，所述衬底201为单晶硅，且为平面结构。
所述第一区用于形成短沟道器件；所述第二区用于形成长沟道器件。
请参考图6，在所述第一区Ι上形成多个第一伪栅极202，在所述第二区Ⅱ上形成多个第二伪栅极203，相邻的所述第一伪栅极202之间的距离小于相邻的所述第二伪栅极203之间的距离，所述第一伪栅极202顶部表面和所述第二伪栅极203顶部表面均具有硬掩膜层204。
所述第一伪栅极202的材料包括硅；所述第二伪栅极203的材料包括硅。本实施例中，所述第一伪栅极202的材料为硅，所述第二伪栅极203的材料为硅。其他实施例中，所述第一伪栅极的材料可以为多晶硅、无定型碳等；所述第二伪栅极的材料可以为多晶硅、无定型碳等。
所述硬掩膜层204的厚度范围为大于550埃。所述硬掩膜层204的厚度指垂直于衬底方向的尺寸。
本实施例中，所述硬掩膜层204的厚度为600埃。后续在所述衬底201表面形成第一介质材料层，对所述第一介质材料层进行第一平坦化处理，直至暴露出所述硬掩膜层顶部表面，形成初始层间介质层。选取的所述硬掩膜层204厚度范围的意义在于：所述第一平坦化处理工艺后，由于所述硬掩膜层204厚度较大，使所述初始层间介质层表面最低处高于或齐平于所述第一伪栅极202和所述第二伪栅极203顶部表面；另外，所述硬掩膜层204用于在后续的刻蚀过程中，保护所述第一伪栅极202和所述第二伪栅极203。
所述硬掩膜层204的材料与所述第一介质材料层的材料不同；所述硬掩膜层204的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述硬掩膜层204的材料为氮化硅。所述硬掩膜层204的材料与所述第一介质材料层的材料不同，使得后续去除所述硬掩膜层204时，可以选择所述硬掩膜层204相对于所述第一介质材料层更容易被刻蚀的条件。
本实施例中，在形成所述硬掩膜层204前，还包括：在所述第一伪栅极202和所述第二伪栅极203顶部表面形成黏附层205。所述黏附层205用于提高所述硬掩膜层204和所述第一伪栅极202、所述硬掩膜层204和所述第二伪栅极203之间的黏附力。
所述黏附层205的材料包括氧化物。本实施例中，所述黏附层205的材料为氧化硅。其他实施例中，所述黏附层205的材料可以为氮氧化硅等。
本实施例中，还包括：在所述第一伪栅极202和所述第二伪栅极203侧壁形成侧墙206。
所述侧墙206的材料与所述硬掩膜层204的材料不同；所述侧墙206的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述侧墙206的材料为氮氧化硅。所述侧墙206用于在后续的刻蚀过程中，保护第一伪栅极202和所述第二伪栅极203。
所述侧墙206的形成方法包括：在所述衬底201、所述第一伪栅极202和所述第二伪栅极203表面形成侧墙材料层(图中未标出)，回刻所述侧墙材料层，直到暴露出所述衬底201、所述第一伪栅极202和所述第二伪栅极203顶部表面，形成所述侧墙206。本实施例中，由于在回刻侧墙材料的过程中，所述第一区Ι和所述第二区Ⅱ上的侧墙材料刻蚀量存在差异，所述第二区Ⅱ上的侧墙206略低于所述第一区Ι上的侧墙206。
请参考图7，在所述衬底201表面形成第一介质材料层207，所述第一介质材料层207位于所述第一伪栅极202侧壁、所述第二伪栅极203侧壁、所述硬掩膜层204侧壁和顶部表面。
所述第一介质材料层207在所述衬底201表面沉积的同时会在所述第一伪栅极202和所述第二伪栅极203顶部表面沉积，由于所述第一伪栅极202和所述第二伪栅极203凸出于所述衬底201，因此，形成的所述第一介质材料层207具有“台阶”状结构，即位于所述第一伪栅极202和所述第二伪栅极203表面的第一介质材料层207的顶部表面，高于相邻的所述第一伪栅极202之间和相邻的所述第二伪栅极203之间的第一介质材料层207的顶部表面，第一介质材料层207表面形成凹坑A。
所述第一介质材料层207的形成工艺包括化学气相淀积工艺。本实施例中，所述第一介质材料层207的形成工艺为流体化学气相沉积工艺。流体化学气相沉积工艺可降低空隙等缺陷的产生。
所述第一介质材料层207的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第一介质材料层207的材料为氧化硅。所述第一介质材料层207用于形成不同器件之间的电绝缘。
所述第一介质材料层207用于后续形成层间介质层。
请参考图8，对所述第一介质材料层207进行第一平坦化处理，直至暴露出所述硬掩膜层204顶部表面，形成初始层间介质层208，所述初始层间介质层208表面最低处高于或齐平于所述第一伪栅极202顶部表面和所述第二伪栅极203顶部表面。
所述第一平坦化处理工艺为机械化学研磨工艺。
位于所述硬掩膜层204顶部表面以下的第一介质材料层207，被所述第一伪栅极202、所述第二伪栅极203及其顶部的硬掩膜层分成不同尺寸的区域。所述第二区Ⅱ上的初始层间介质层208由于相邻的第二伪栅极203之间的距离较大，当研磨至所述硬掩膜层204顶部表面时，由于相邻的第二伪栅极203之间的初始层间介质层208尺寸较大，所述第二区Ⅱ上的凹坑A无法被平坦化，且使相邻的第二伪栅极203之间的所述初始层间介质层208呈边缘凸出而中部凹陷的结构，形成位于使所述初始层间介质层208表面的多个凹陷B。
后续，去除所述硬掩膜层204。由于所述第一介质材料层207在所述第一平坦化处理过程中在所述硬掩膜层204表面通常会有部分残留，本实施例中，在形成所述初始层间介质层208后，去除所述硬掩膜层204前，还包括：对所述硬掩膜层204表面进行第四刻蚀处理，去除所述硬掩膜层204表面残留的第一介质材料层207。所述第四刻蚀处理对所述硬掩膜层204和所述初始层间介质层208的选择比范围为0.9至1.1。所述第四刻蚀处理中，所述硬掩膜层204的刻蚀量稍多于所述初始层间介质层208。所述第四刻蚀处理用于去除所述硬掩膜层204表面残留的第一介质材料层，利于后续采用对所述硬掩膜层204具有较大选择比的第一刻蚀工艺，去除所述硬掩膜层204。
请参考图9，形成所述初始层间介质层208后，去除所述硬掩膜层204。
去除所述硬掩膜层204的工艺为第一刻蚀工艺。
所述第一刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，所述第一刻蚀工艺为湿法刻蚀工艺，其参数包括：温度范围为155度至165度，化学药液为浓度(体积分数)为86％的热磷酸。
所述第一刻蚀工艺中，对所述硬掩膜层204和所述初始层间介质层的刻蚀选择比大于25:1。本实施例中，所述第一刻蚀工艺条件下，化学药液对氮化硅和氧化硅的选择比为50:1，即所述第一刻蚀工艺中，对所述硬掩膜层204和所述初始层间介质层208的刻蚀选择比为50:1。所述第一刻蚀工艺对所述硬掩膜层204有较大的刻蚀选择性，利于去除所述硬掩膜层204，而对所述初始层间介质层208的刻蚀量较小，减少所述凹陷B最低处进一步加深的情况。
本实施例中，去除所述硬掩膜层204后，还包括：去除高于所述第一伪栅极202和所述第二伪栅极203顶部表面的侧墙206。所述第二区Ⅱ上高于所述第二栅极203顶部表面的初始层间介质层208，形成多个边缘凸出、中部凹陷的缺陷层C，所述缺陷层C在后续的工艺中需要被去除，以形成平坦化的层间介质层表面。
去除高于所述第一伪栅极202和所述第二伪栅极203顶部表面的侧墙206的工艺为第三刻蚀工艺。
所述第三刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，所述第三刻蚀工艺为湿法刻蚀工艺，其化学药液包括0.5％(体积比)的氢氟酸、60％(体积比)的双氧水和40％(体积比)的去离子水，且所述氢氟酸浓度为49％，双氧水浓度为31％。
所述第三刻蚀工艺对所述侧墙206和所述过渡层间介质层208的选择比范围为大于10:1。本实施例中，所述第三刻蚀工艺条件下，化学药液对SiON的刻蚀速率快(大于150/min)，并具有好的刻蚀选择性，对所述侧墙206和所述过渡层间介质层208(即氮氧化硅和氧化硅)的选择比为12:1，可以在去除高于所述第一伪栅极202和所述第二伪栅极203顶部表面的侧墙206的同时，而对所述过渡层间介质层208的刻蚀量较少，可减少所述凹陷B最低处进一步加深的情况。
请参考图10，去除所述硬掩膜层204后，刻蚀所述初始层间介质层208，直至去除所述第一区Ⅰ上高于所述第一伪栅极202顶部表面的初始层间介质层208，形成过渡层间介质层209。
本实施例中，刻蚀所述初始层间介质层208的同时，还包括：去除所述黏附层205。本实施例中，所述初始层间介质层208和所述黏附层205的材料均为氧化硅，可以在同一工艺步骤中一并去除。
刻蚀所述初始层间介质层208的工艺为第二刻蚀工艺。所述第二刻蚀工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或者两者的结合。本实施例中，所述第二刻蚀工艺为湿法刻蚀工艺，其化学药液包括氢氟酸。
所述第二刻蚀工艺对所述初始层间介质层208和所述第一伪栅极202的选择比范围为大于25:1；所述第二刻蚀工艺对所述初始层间介质层208和所述第二伪栅极202的选择比范围为大于25:1。本实施例中，所述第二刻蚀工艺条件下，由于氢氟酸药液易于与氧化硅反应，而不易于和多晶硅材料发生反应，所述第二刻蚀工艺对所述初始层间介质层208相对于所述第一伪栅极202和所述第二伪栅极202具有非常高的选择比，因此所述第二刻蚀工艺不会对所述第一伪栅极202和所述第二伪栅极203造成损伤。
由于刻蚀的过程中，体积小的部分最容易被刻蚀并去除，所述第一区Ι上所述第一伪栅极202之间的初始层间介质层208(如图9所示)相比所述第二区Ⅱ上所述第二伪栅极203之间的初始层间介质层208体积较小，因此，当所述第一区Ι上高于所述第一伪栅极202顶部表面的初始层间介质层208被去除后，位于所述第二区Ⅱ上高于所述第二伪栅极203顶部表面的初始层间介质层208还有部分保留。另一方面，由于刻蚀的过程是由材料最外层向内部不断刻蚀的，所述第二区Ⅱ上高于所述第二栅极203顶部表面的初始层间介质层208，其表面具有多个边缘凸出、中部凹陷的缺陷层C，所述缺陷层C边缘部分因体积较小而被首先刻蚀掉，从而使所述第二区Ⅱ上的初始层间介质层208表面的凹陷B形成凸起D，使形成的所述第二区Ⅱ上的所述过渡层间介质层209表面呈现多个中部凸出的结构。
请参考图11，在形成所述过渡层间介质层209后，在所述第一伪栅极202、所述第二伪栅极203和所述过渡层间介质层209顶部表面形成第二介质材料层210。
所述第二介质材料层210的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。本实施例中，所述第二介质材料层210的材料为氧化硅。
所述第二介质材料层210的形成工艺包括化学气相淀积工艺。本实施例中，所述第二介质材料层210的形成工艺为流体化学气相沉积工艺。流体化学气相沉积工艺可降低空隙等缺陷的产生。
由于所述过渡层间介质层209表面呈现多个中部凸出的结构，在形成所述第二介质材料层210后，所述第二区Ⅱ上相邻第二伪栅极203之间的第二介质材料层210表面也呈现多个中部凸出的结构。因此在后续的第二平坦化处理中，即使相邻的第二伪栅极203之间的所述过渡层间介质层209(第二介质材料层210)容易产生“凹陷”缺陷，由于所述过渡层间介质层209(第二介质材料层210)中部凸出的结构，也不容易在所述第二区Ⅱ上的所述过渡层间介质层表面出现凹陷，最终形成具有平坦表面的层间介质层，在后续的金属替代栅极工艺中，所述层间介质层表面不易形成异常区，提高了所形成的器件的性能。
所述第二介质材料层210的厚度范围为大于200埃。选取所述第二介质材料层210的厚度的意义在于，所述第二介质材料层210厚度需要足够，用以保护所述第一伪栅极202和所述第二伪栅极203。
所述第二介质材料层210的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
请参考图12，采用第二平坦化处理所述第二介质材料层210和所述过渡层间介质层209，直到暴露出所述第一伪栅极202、所述第二伪栅203极顶部表面。
所述第二平坦化处理工艺为机械化学研磨工艺。
平坦化之后的层间介质层表面平整，无“凹陷”缺陷，在后续的金属替代栅极工艺中，所述层间介质层表面不易形成异常区，提高了所形成的器件的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (18)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
在所述第一区上形成多个第一伪栅极，在所述第二区上形成多个第二伪栅极，相邻的所述第一伪栅极之间的距离小于相邻的所述第二伪栅极之间的距离，所述第一伪栅极顶部表面和所述第二伪栅极顶部表面均具有硬掩膜层；
在所述衬底表面形成第一介质材料层，所述第一介质材料层位于所述第一伪栅极侧壁、所述第二伪栅极侧壁、所述硬掩膜层侧壁和顶部表面；
对所述第一介质材料层进行第一平坦化处理，直至暴露出所述硬掩膜层顶部表面，形成初始层间介质层，所述初始层间介质层表面最低处高于或齐平于所述第一伪栅极顶部表面和所述第二伪栅极顶部表面；
形成所述初始层间介质层后，去除所述硬掩膜层；
去除所述硬掩膜层后，刻蚀所述初始层间介质层，直至去除所述第一区上高于所述第一伪栅极顶部表面的初始层间介质层，形成过渡层间介质层；在形成所述过渡层间介质层后，在所述第一伪栅极、所述第二伪栅极和所述过渡层间介质层顶部表面形成第二介质材料层；
采用第二平坦化处理所述第二介质材料层和所述过渡层间介质层，直到暴露出所述第一伪栅极、所述第二伪栅极顶部表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的厚度大于550埃。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述第一介质材料层前，还包括：在所述第一伪栅极和所述第二伪栅极侧壁形成侧墙。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述侧墙的材料与所述硬掩膜层的材料不同；所述侧墙的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
5.如权利要求3所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层后，形成所述过渡层间介质层前，还包括：去除高于所述第一伪栅极和所述第二伪栅极顶部表面的侧墙。
6.如权利要求5所述的半导体结构的形成方法，其特征在于，去除高于所述第一伪栅极和所述第二伪栅极顶部表面的侧墙的工艺为第三刻蚀工艺；所述第三刻蚀工艺对所述侧墙和所述过渡层间介质层的选择比范围为大于10:1。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述硬掩膜层前，还包括：在所述第一伪栅极和所述第二伪栅极顶部表面形成黏附层。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述黏附层的材料包括氧化物。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，刻蚀所述初始层间介质层的同时，还包括：去除所述黏附层。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述初始层间介质层后，去除所述硬掩膜层前，还包括：对所述硬掩膜层表面进行第四刻蚀处理，去除所述硬掩膜层表面残留的第一介质材料层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第四刻蚀处理对所述硬掩膜层和所述初始层间介质层的选择比范围为0.9至1.1。
12.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一伪栅极的材料包括硅；所述第二伪栅极的材料包括硅。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一平坦化处理工艺为机械化学研磨工艺；所述第二平坦化处理工艺为机械化学研磨工艺。
14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种；所述第二介质材料层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述硬掩膜层的材料与所述第一介质材料层的材料不同；所述硬掩膜层的材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮化硅和碳氮氧化硅中的一种或多种。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述硬掩膜层的工艺为第一刻蚀工艺；所述第一刻蚀工艺对所述硬掩膜层和所述初始层间介质层的选择比为范围为大于25:1。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，包括：刻蚀所述初始层间介质层的工艺为第二刻蚀工艺；在所述第二刻蚀工艺中，对所述初始层间介质层和所述第一伪栅极的刻蚀选择比大于25:1，对所述初始层间介质层和所述第二伪栅极的刻蚀选择比也大于25:1。
18.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二介质材料层的厚度大于200埃。
CN202011190865.0A 2020-10-30 2020-10-30 半导体结构的形成方法 Pending CN114446788A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011190865.0A CN114446788A (zh) 2020-10-30 2020-10-30 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011190865.0A CN114446788A (zh) 2020-10-30 2020-10-30 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN114446788A true CN114446788A (zh) 2022-05-06

Family

ID=81357759

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011190865.0A Pending CN114446788A (zh) 2020-10-30 2020-10-30 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN114446788A (zh)

Similar Documents

Publication Publication Date Title
US7935602B2 (en) Semiconductor processing methods
KR20050026319A (ko) 리세스 채널을 가지는 트랜지스터 제조 방법
CN111435639B (zh) 半导体结构及其形成方法
KR100632653B1 (ko) 반도체 소자의 비트라인 형성방법
CN108573862B (zh) 半导体结构及其形成方法
CN114446788A (zh) 半导体结构的形成方法
KR100780629B1 (ko) 리세스 게이트를 갖는 반도체 소자의 제조 방법
CN107978525B (zh) 半导体结构及其形成方法
CN113871351A (zh) 半导体结构及其形成方法
KR100763102B1 (ko) 반도체 소자의 제조 방법
KR20070002945A (ko) 반도체 소자의 트렌치형 소자분리막 형성방법
KR20080084256A (ko) 반도체 소자의 ｓｔｉ 형성공정
CN116417344A (zh) 半导体结构的形成方法
CN112018034A (zh) 半导体结构及其形成方法
CN116417405A (zh) 半导体结构的形成方法
KR100912988B1 (ko) 반도체 소자의 제조 방법
CN116417342A (zh) 半导体结构的形成方法
CN109841527B (zh) 半导体结构及其形成方法
KR100511925B1 (ko) 반도체소자의 소자분리막 형성방법
KR100557533B1 (ko) 반도체 소자의 소자분리막 형성방법
CN118116869A (zh) 半导体结构的形成方法
CN113497034A (zh) 半导体结构及其形成方法
CN117476464A (zh) 半导体结构的形成方法
CN105336676A (zh) 接触插塞的形成方法
KR100629694B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination