CN105336676A - 接触插塞的形成方法 - Google Patents

Abstract

一种接触插塞的形成方法，包括：提供包括接触孔区和无接触孔区的衬底；在接触孔区形成至少一个第一MOS晶体管，在无接触孔区形成至少一个第二MOS晶体管；在衬底、第一和第二MOS晶体管上形成介质层；在无接触孔区的介质层内形成至少一个牺牲开口，牺牲开口位于第二MOS晶体管区域的上方；在接触孔区的介质层内形成至少一个接触孔，接触孔的底部分别露出第一MOS晶体管的源极、漏极和栅极结构的至少其中一个；采用导电层填充满牺牲开口和接触孔，分别形成牺牲插塞和接触插塞；去除介质层上的导电层、牺牲插塞、部分厚度的介质层及部分接触插塞，使剩余厚度的介质层顶部与接触插塞顶部齐平。采用本发明的方法能提高半导体器件的性能。

Description

接触插塞的形成方法

技术领域

本发明涉及半导体领域，尤其涉及接触插塞的形成方法。

背景技术

随着集成电路的制作向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元件数量也越来越多，这种发展使得晶圆表面无法提供足够的面积来制作所需的互连线。

为了满足元件缩小后的互连线需求，互连金属层的设计成为超大规模集成电路技术所通常采用的一种方法。目前，互连金属层之间的导通是通过导电插塞来实现的。其中，互连金属层与衬底中的CMOS等半导体器件之间的导通是通过接触插塞(contact)实现的。

现有技术中，参考图1至图4，接触插塞的形成方法包括：

参考图1，提供半导体衬底100，半导体衬底100包括接触孔区A和无接触孔区B。在接触孔区A的半导体衬底上形成至少一个栅极结构103，栅极结构103包括栅氧化层101和位于栅氧化层101上的多晶硅层102。所述栅极结构103上具有形成栅极结构103的掩膜层104。在栅极结构103周围形成侧墙105，在侧墙105两侧形成源极(图未示)和漏极(图未示)。

在无接触孔区B的半导体衬底上形成至少一个栅极结构203、栅极结构203包括栅氧化层201和位于栅氧化层201上的多晶硅层202。所述栅极结构203上具有形成栅极结构203的掩膜层204。在栅极结构203周围形成侧墙205，在侧墙205两侧形成源极(图未示)和漏极(图未示)。

接着，继续参考图1，在接触孔区A的半导体衬底、栅极结构103、源极和漏极上形成氧化层106，氧化层106同时也覆盖无接触孔区的半导体衬底B、栅极结构203、源极和漏极上。

接着，参考图2，在所述接触孔区A的氧化层106上形成至少一个接触孔107，每一个所述接触孔107的底部露出接触孔区A的源极、漏极和栅极的至少其中一个。此时，无接触孔区B的介质层内不形成接触孔。

接着，参考图3，在所述接触孔107内填充满钨层108，并且钨层108高于氧化层106。

接着，参考图4，采用化学机械研磨的方法，将高于氧化层106的钨层108去除，形成钨接触插塞109。之后，在钨接触插塞109和氧化层106上形成互连钨层。其中，图4未示意出互连钨层。

然而，采用现有技术的形成钨接触插塞的方法使后续形成的半导体器件的性能不佳。

发明内容

本发明解决的问题是采用现有技术的形成钨接触插塞的方法使后续形成的半导体器件的性能不佳。

为解决上述问题，本发明提供一种接触插塞的形成方法，包括：

提供半导体衬底，所述半导体衬底包括接触孔区和无接触孔区；

在所述接触孔区形成至少一个第一MOS晶体管，在所述无接触孔区形成至少一个第二MOS晶体管；

在所述半导体衬底、第一MOS晶体管和第二MOS晶体管上形成介质层；

在所述无接触孔区的介质层内形成至少一个牺牲开口，所述牺牲开口位于所述第二MOS晶体管区域的上方；

在所述接触孔区的介质层内形成至少一个接触孔，所述接触孔的底部分别露出第一MOS晶体管中的源极、漏极和栅极结构的至少其中一个；

采用导电层填充满所述牺牲开口和所述接触孔，分别形成牺牲插塞和接触插塞；

去除所述介质层上的导电层、所述牺牲插塞、部分厚度的介质层及部分接触插塞，使剩余厚度的介质层顶部与接触插塞顶部齐平。

可选的，所述牺牲开口位于所述第二MOS晶体管区域的上方包括：所述牺牲开口位于所述第二MOS晶体管的源极、漏极和栅极结构的至少其中一个的上方。

可选的，在所述无接触孔区的介质层上形成至少一个牺牲开口的方法包括：

在所述介质层上形成第一掩膜层，所述第一掩膜层内具有贯穿其厚度的至少一个第一开口；

沿所述第一开口刻蚀所述介质层，在所述介质层上形成至少一个牺牲开口；

形成所述牺牲开口后，去除所述第一掩膜层。

可选的，所述第一掩膜层为底层是底部抗反射层，顶层是光刻胶的双层结构。

可选的，所述第一掩膜层为多层结构，从所述介质层向上方向依次为先进图形膜层、介质抗反射层、底部抗反射层和光刻胶层。

可选的，所述牺牲开口的个数与所述接触孔区内接触孔的个数相同。

可选的，所述牺牲开口在第二MOS晶体管上方的位置与所述接触孔在第一MOS晶体管中的位置一一对应。

可选的，在所述无接触孔区的介质层上形成至少一个牺牲开口，之后，在所述接触孔区的介质层上形成至少一个接触孔。

可选的，在所述接触孔区的介质层上形成至少一个接触孔的方法包括：

采用填充层填充满所述牺牲开口，并且所述填充层高于介质层；

在所述填充层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的至少一个第二开口；

沿所述第二开口刻蚀所述填充层和介质层，在所述填充层和介质层内形成至少一个所述接触孔；

形成至少一个所述接触孔后，去除所述第二掩膜层和所述填充层。

可选的，所述填充层包括底部抗反射涂层、有机绝缘涂层或有机图形涂层。

可选的，所述第二掩膜层为底层是介质抗反射层，顶层是光刻胶的叠层结构。

可选的，所述导电层的材料为金属。

可选的，去除所述介质层上的导电层、所述牺牲插塞、部分厚度的介质层及部分接触插塞的方法为化学机械研磨。

与现有技术相比，本发明的技术方案具有以下优点：

在所述无接触孔区的介质层内形成至少一个牺牲开口，所述牺牲开口位于所述第二MOS晶体管区域的上方。采用导电层填充满所述牺牲开口和所述接触孔后，降低了第一MOS晶体管上方的、自导电层顶部至牺牲开口底部之间的介质层与第二MOS晶体管上方的、自导电层顶部至牺牲开口底部之间的介质层的去除选择比。也就是说，去除无接触孔区的第二MOS晶体管上方的介质层时，正因为有牺牲插塞的存在，可以大大降低无接触孔区的第二MOS晶体管上方的介质层的去除速度，该速度基本与接触孔区的第一MOS晶体管上方的介质层的去除速度相同。因此，可以大大减小在无接触孔区的第二MOS晶体管上方介质层的凹陷缺陷。从而使后续形成的互连金属层与第二MOS晶体管的栅极结构之间的电容不会降低太多，进而，提高了后续形成的半导体器件的性能。

附图说明

图1～图4是现有技术中的接触插塞的形成方法各步骤对应的剖面结构示意图；

图5～图12是本发明具体实施例中的接触插塞的形成方法各步骤对应的剖面结构示意图。

具体实施方式

经发现和研究，采用现有钨接触插塞的形成方法使后续形成的半导体器件的性能不佳的原因如下：

随着半导体尺寸的不断缩小，对化学机械研磨工艺的控制难度会加大。参考图4，采用现有的化学机械研磨参数对钨层108进行研磨至氧化层106的界面时，在无接触孔区B的栅极结构203的上方会出现凹陷(dishing)缺陷。具体如下：采用现有的化学机械研磨参数对钨层108进行研磨至氧化层106的界面时，化学机械研磨液对氧化层106的蚀刻速度大于对钨层108的蚀刻速度。接触孔区A中具有至少一个接触孔107，该接触孔107内填充有钨层108。而无接触孔区B中没有填充钨层108的接触孔。因此，在无接触孔区B的氧化层106被研磨速率非常快，远大于接触孔区A中的氧化层106和填充接触孔的钨层108的被研磨速度，这样，在无接触孔区B的氧化层106就出现了严重的凹陷缺陷，更进一步的，在无接触孔区B的第二栅极结构203的上方也会出现严重的凹陷缺陷。栅极结构203上方的凹陷缺陷会大大减小互连钨层与无接触孔区B的栅极结构203之间的距离，从而大大减小互连钨层与无接触孔区B的栅极结构203之间的电容，进而，影响后续形成的半导体器件的性能。

为了更好的解决上述技术问题，本发明提供了一种接触插塞的制作方法，包括：提供半导体衬底，所述半导体衬底包括接触孔区和无接触孔区；在所述接触孔区形成至少一个第一MOS晶体管，在所述无接触孔区形成至少一个第二MOS晶体管；在所述半导体衬底、第一MOS晶体管和第二MOS晶体管上形成介质层；在所述无接触孔区的介质层内形成至少一个牺牲开口，所述牺牲开口位于所述第二MOS晶体管区域的上方；在所述接触孔区的介质层内形成至少一个接触孔，所述接触孔的底部分别露出第一MOS晶体管中的源极、漏极和栅极的至少其中一个；采用导电层填充满所述牺牲开口和所述接触孔，分别形成牺牲插塞和接触插塞；去除所述介质层上的导电层、牺牲插塞、部分厚度的介质层及部分接触插塞，使剩余厚度的介质层顶部与接触插塞顶部齐平。采用本发明的方法能够提高后续半导体器件的性能。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图5，提供半导体衬底300，所述半导体衬底300包括接触孔区A和无接触孔区B。

半导体衬底300是硅衬底。其他实施例中，半导体衬底也可以为锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或金刚石衬底，或本领域技术人员公知的其他半导体材料衬底。

继续参考图5，在所述接触孔区A的半导体衬底上形成至少一个第一MOS晶体管。第一MOS晶体管包括第一栅极结构303、位于第一栅极结构303两侧的第一源极和第一漏极。在所述无接触孔区B的半导体衬底上形成至少一个第二MOS晶体管。第二MOS晶体管包括第二栅极结构403，位于第二栅极结构403两侧的第二源极和第二漏极。

接触孔区A的第一MOS晶体管的形成方法如下：

在接触孔区A的半导体衬底上依次形成第一栅介质材料层和第一栅极材料层，接着，在第一栅极材料层上形成第一掩膜层304。之后，以第一掩膜层304为掩膜，刻蚀第一栅介质材料层和第一栅极材料层，形成第一栅介质层301和第一栅极层302，第一栅介质层301的材料为氧化硅，第一栅极层302的材料为多晶硅。形成第一栅极结构303后，在第一栅极结构303的周围形成第一侧墙305。接着，以第一侧墙305为掩膜，对第一侧墙305两侧的接触孔区A的半导体衬底进行离子注入，形成接触孔区A的第一源极(图未示)和第一漏极(图未示)。

无接触孔区B的第一MOS晶体管的形成方法如下：

在无接触孔区B的半导体衬底上依次形成第二栅介质材料层和第二栅极材料层，接着，在第二栅极材料层上形成第二掩膜层404。之后，以第二掩膜层404为掩膜，刻蚀第二栅介质材料层和第二栅极材料层，形成第二栅介质层401和第二栅极层402，第二栅介质层401的材料为氧化硅，第二栅极层402的材料为多晶硅。形成第二栅极结构403后，在第二栅极结构403的周围形成第二侧墙405。接着，以第二侧墙405为掩膜，对第二侧墙405两侧的无接触孔区B的半导体衬底进行离子注入，形成无接触孔区B的第二源极(图未示)和第二漏极(图未示)。

接着，在所述半导体衬底、第一MOS晶体管和第二MOS晶体管上形成刻蚀停止层306。刻蚀停止层306的作用为：一方面，后续工艺中，刻蚀形成接触孔的过程中，防止刻蚀气体对半导体衬底产生过刻蚀，而使得半导体衬底内的器件受损。另一方面，本实施例中，接触孔的个数为至少一个，刻蚀停止层可以使得至少一个以上的接触孔具有相同深度。本实施例中，刻蚀停止层306的材料为氮化硅或氮氧化硅。

其他实施例中，不在所述半导体衬底、第一MOS晶体管和第二MOS晶体管上形成刻蚀停止层的方法，也属于本发明的保护范围。

接着，继续参考图5，本实施例中，形成刻蚀停止层306后，在刻蚀停止层306上形成介质层307。

介质层307的材料为氧化硅、碳化硅或氮氧化硅。介质层307也可以为低k材料或超低k材料，所述低k材料的介电常数小于等于3，所述超低k材料的介电常数小于等于2.7。介质层307的形成方法为沉积。具体可以为高密度等离子体(HighDensityPlasma，HDP)化学气相沉积或者是高纵深比填沟工艺(HighAspectRatioProcess，HARP)或者流动化学气相沉积(FlowableChemicalVaporDeposition，FCVD)。采用上述三种方法填充能力较强，形成的介质层307致密度比较高。当然，介质层307也可以是本领域技术人员熟知的其他沉积工艺，也属于本发明的保护范围。

需要说明的是，介质层307为氧化硅或碳化硅时，刻蚀停止层306的材料为氮化硅或氮氧化硅；介质层307为氮氧化硅时，所述刻蚀停止层306的材料为氮化硅。

接着，参考图6和图7，形成介质层307后，在介质层307上形成第一掩膜层。具体形成方法如下：

本实施例中，第一掩膜层由下至上依次为先进图形膜层(AdvancedPatterningFilm，APF)(图未示)、介质抗反射层(DielectricAnti-ReflectionCoating，DARC)(图未示)、底部抗反射层(BottomAnti-reflectionCoating，BARC)(图未示)和光刻胶层308。其中，光刻胶层308上具有贯穿其厚度至少的第一开口309。所以第一开口309定义后续在无接触孔区B上的介质层307中的牺牲开口310的大小和分布。

先进图形膜层的材料为非晶碳。形成先进图形膜层的方法为化学气相沉积。

在先进图形膜层上的介质抗反射层可以用来吸收照射到其上的光线。介质抗反射层可以改善后续在先进图形膜层中的第一开口的顶部与底部的高宽比，即，进而可以使介质层307内的牺牲开口310的侧壁保持垂直。介质抗反射层的吸光效果越好，介质层307内的牺牲开口310的侧壁垂直率越高。

介质抗反射层上的底部抗反射层为有机材料，具有很好的流动性，因此底部抗反射层具有较均匀的表面。另外，在后续对光刻胶层进行曝光的过程中，底部抗反射层起到抗反射的作用，进一步确保后续形成的光刻胶层具有较高的分辨率。

在底部抗反射层上形成光刻胶层308，光刻胶层308上具有贯穿其厚度至少的第一开口309。所以第一开口309定义后续在无接触孔区B上的介质层307中的牺牲开口310的大小和分布。

接着，继续参考图6和图7，以具有第一开口的光刻胶层308为掩膜，采用等离子体干法刻蚀的方法依次刻蚀底部抗反射层、介质抗反射层、先进图形膜层，在第一掩膜层上形成贯穿其厚度的第一开口，形成图形化的第一掩膜层。然后以图形化的第一掩膜层为掩膜刻蚀介质层307，在无接触孔区B的介质层307上形成牺牲开口310。

本实施例中，由于半导体器件的特征尺寸越来越小，光刻胶层的厚度越来越薄，直接以具有第一开口的光刻胶层为掩膜对介质层307进行刻蚀时，光刻胶层易在牺牲开口310形成之前被完全去除。本实施例中，光刻胶层308中的第一开口图形在之后的刻蚀中依次被转移到底部抗反射层、介质抗反射层和先进图形膜层，在光刻胶层和底部抗反射层被消耗完之后，由介质抗反射层做掩膜，在介质抗反射层被消耗完之后，由先进图形膜层做掩膜。

其他实施例中，在介质层上直接形成底部抗反射层和光刻胶层，其中光刻较层中具有贯穿其厚度的第一开口也属于本发明的保护范围。只是，后续在牺牲开口的精度没有上一个实施例高。

本实施例中，牺牲开口310位于第二MOS晶体管区域的上方。具体的，牺牲开口310位于所述第二MOS晶体管的第二源极、第二漏极和第二栅极结构403的至少其中一个的上方。

更具体的如下：所述牺牲开口310只与第二栅极结构403的位置相对应，或者，只与第二源极的位置相对应，或者只与第二漏极的位置相对应，或者与第二栅极结构403和第二源极的位置相对应，或者与第二栅极结构403和第二漏极的结构相对应，或者与第二源极和第二漏极的位置相对应，或者，牺牲开口310的开口尺寸很宽，能够同时与第二栅极结构403、第二源极和第二漏极的位置相对应。

接着，参考图8，采用填充层311填充满至少一个所述牺牲开口310，并且所述填充层311高于介质层307。

填充层311为有机材料。本实施例中，填充层为底部抗反射层、有机绝缘涂层(ODL)或有机图形涂层(OPL)。本实施例中，之所以选择上述三种材料作为填充层，是因为，上述三种材料呈液态，具有很好的流动性，不仅填充层能力好，也就是说，对牺牲开口310的填充效果好。而且，填充牺牲开口310后的填充层的上表面很平整，从而不影响后续在填充层311上形成的各层的平整度。

形成填充层311的方法为旋涂或喷涂。

需要说明的是，填充层311的材料不能为非晶碳。原因如下：非晶碳虽然能够填充满牺牲开口310，但是填充牺牲开口310后的非晶碳层的表面不够平整，从而影响在非晶碳层形成的各层的平整度。

接着，参考图9，在填充层311上形成第二掩膜层。

本实施例中，第二掩膜层包括介质抗反射层312和位于介质抗反射层312上的光刻胶层313。其中，光刻胶层313具有贯穿其内部的第二开口314。第二开口定义接触孔区A中的接触孔的大小和分布。

接着，继续参考图9，以光刻胶313的第二开口为掩膜，依次对介质抗反射层312、填充层311进行干法刻蚀，形成图形化的第二掩膜层，所述图形化的第二掩膜层内具有贯穿其厚度的第二开口314。然后以图形化的第二掩膜层为掩膜对介质层307进行干法刻蚀，在接触孔区A的介质层307内形成至少一个接触孔315，所述接触孔315的底部露出刻蚀停止层306，然后，采用湿法腐蚀将接触孔315底部的刻蚀停止层去除至露出接触孔区A的第一MOS晶体管中的第一源极、第一漏极和第一栅极结构303中的至少其中一个。具体为：接触孔315包括源极接触孔、漏极接触孔和栅极接触孔，源极接触孔的底部露出接触孔区A的第一源极，漏极接触孔露出接触孔区A的第一漏极，栅极接触孔的底部露出第一栅极结构303的顶部。

接着，继续参考图10，在接触孔区的介质层307内形成至少一个接触孔315后，灰化去除剩余的第二掩膜层和填充层311。

此时，接触孔区A的介质层307中至少具有一个源极接触孔，或者，至少具有一个漏极接触孔，或者，至少具有一个栅极接触孔，或者至少具有一个源极接触孔和至少具有一个漏极接触孔，或者，至少具有一个源极接触孔和至少具有一个栅极接触孔，或者至少具有一个漏极接触孔和至少具有一个栅极接触孔，或者至少具有一个栅极接触孔、至少具有一个漏极接触孔和至少具有一个源极接触孔。在接触孔区B的介质层307中还具有至少一个牺牲开口310。

其他实施例中，在介质层中，也可以先形成接触孔，然后再形成牺牲开口，也属于本发明的保护范围。只是，去除接触孔内的填充层时，由于接触孔的深度远大于牺牲开口的深度，容易在接触孔内形成填充层和第二掩膜层的残留，后续形成的半导体器件的性能略差。但是，该方法也能解决凹陷问题，总体上讲，后续形成的半导体器件的性能还是比现有技术好很多。

接着，参考图11，采用导电层316填充所述牺牲开口310和接触孔315，分别形成牺牲插塞317和接触插塞318。

本实施例中，导电层316高于介质层307、牺牲插塞317和接触插塞318。本实施例中，导电层316为金属层。例如，可以为铜或铝。

本实施例中，在牺牲开口310和接触孔315内填充导电层316的方法为沉积。

接着，参考图12，去除所述介质层307上的导电层316、牺牲插塞317、部分厚度的介质层307及部分接触插塞318，使剩余厚度的介质层307顶部与接触插塞318顶部齐平。

本实施例中，去除所述介质层307上的导电层316、牺牲插塞317、部分厚度的介质层307及部分接触插塞318的方法为化学机械研磨。去除所述介质层307上的导电层316、牺牲插塞317、部分厚度的介质层307及部分接触插塞318后，在介质层307内只剩下接触插塞318了，并且，剩余厚度的介质层307顶部与接触插塞318顶部齐平。

而且，本实施例中的化学机械研磨的参数与现有技术相同。例如，研磨时间相同，研磨厚度相同。

本实施例中，采用化学机械研磨的方法去除介质层307上的导电层316、牺牲插塞317、部分厚度的介质层307及部分接触插塞318后，在介质层307上形成互连金属层(图未示)。

采用本发明的形成接触插塞318的方法，能够提高后续形成的半导体器件的性能。原因如下：

在所述无接触孔区B的介质层307上形成至少一个牺牲开口310，所述牺牲开口310位于所述第二MOS晶体管区域的上方。参考图10和图11，采用导电层316填充满所述牺牲开口310和所述接触孔315后，降低了接触孔区A的第一MOS晶体管上方的、自导电层316顶部至牺牲开口310底部之间的介质层307与无接触孔区B的第二MOS晶体管上方的、自导电层316顶部至牺牲开口310底部之间的介质层307的研磨选择比。也就是说，采用化学机械研磨的方法研磨无接触孔区B的介质层307时，正因为有牺牲插塞317存在，可以大大降低研磨液对无接触孔区B的介质层307的研磨速度，该速度基本与对接触孔区A中介质层的研磨速度相同。因此，可以大大减小在无接触孔区B的至少一个第二MOS晶体管的上方的介质层307的凹陷缺陷。从而使后续形成的互连金属层与无接触孔区B的第二MOS晶体管的第二栅极结构403之间的电容不会降低太多，进而，提高了后续形成的半导体器件的性能。

更进一步的，为了使在接触孔区A的至少一个第一MOS晶体管上方的、自导电层316顶部至牺牲开口310底部之间的介质层307的研磨选择比，与在无接触孔区B的至少一个第二MOS晶体管上方、自导电层316顶部至牺牲开口310底部之间的介质层307的研磨选择比最大化的接近，所述牺牲开口310在第二MOS晶体管上方的位置与接触孔315在第一MOS晶体管中的位置一一对应，牺牲开口310个数与接触孔315的个数、牺牲开口310的开口尺寸与接触孔315的开口尺寸相同。

例如，本实施例的接触孔区A同时具有至少一个栅极接触孔、至少一个源极接触孔和至少一个漏极接触孔。本实施例中具有至少三个牺牲开口310，分别在第二栅极结构、第二源极和第二漏极的上方。而且，牺牲开口310的个数，牺牲开口310的开口尺寸与接触插塞317的个数、接触插塞317的开口尺寸相同。这样，可以使对接触孔区A的介质层307的研磨速度与对无接触孔区B的第二栅极结构403上的介质层307的研磨速度相同。

当然，其他实施例中，对牺牲开口的个数、牺牲开口之间的距离、牺牲开口的开口尺寸不做限定，只要能够满足下列情况就可以：使在接触孔区的至少一个第一MOS晶体管上方的、自导电层顶部至牺牲开口底部之间的介质层的研磨选择比，与在无接触孔区的至少一个第二MOS晶体管上方、自导电层顶部至牺牲开口底部之间的介质层的研磨选择比接近。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (13)

1.一种接触插塞的形成方法，其特征在于，包括：

提供半导体衬底，所述半导体衬底包括接触孔区和无接触孔区；

在所述接触孔区形成至少一个第一MOS晶体管，在所述无接触孔区形成至少一个第二MOS晶体管；

在所述半导体衬底、第一MOS晶体管和第二MOS晶体管上形成介质层；

在所述无接触孔区的介质层内形成至少一个牺牲开口，所述牺牲开口位于所述第二MOS晶体管区域的上方；

在所述接触孔区的介质层内形成至少一个接触孔，所述接触孔的底部分别露出第一MOS晶体管中的源极、漏极和栅极结构的至少其中一个；

采用导电层填充满所述牺牲开口和所述接触孔，分别形成牺牲插塞和接触插塞；

去除所述介质层上的导电层、所述牺牲插塞、部分厚度的介质层及部分接触插塞，使剩余厚度的介质层顶部与接触插塞顶部齐平。

2.如权利要求1所述的形成方法，其特征在于，所述牺牲开口位于所述第二MOS晶体管区域的上方包括：所述牺牲开口位于所述第二MOS晶体管的源极、漏极和栅极结构的至少其中一个的上方。

3.如权利要求1所述的形成方法，其特征在于，在所述无接触孔区的介质层上形成至少一个牺牲开口的方法包括：

在所述介质层上形成第一掩膜层，所述第一掩膜层内具有贯穿其厚度的至少一个第一开口；

沿所述第一开口刻蚀所述介质层，在所述介质层上形成至少一个牺牲开口；

形成所述牺牲开口后，去除所述第一掩膜层。

4.如权利要求3所述的形成方法，其特征在于，所述第一掩膜层为底层是底部抗反射层，顶层是光刻胶的双层结构。

5.如权利要求3所述的形成方法，其特征在于，所述第一掩膜层为多层结构，从所述介质层向上方向依次为先进图形膜层、介质抗反射层、底部抗反射层和光刻胶层。

6.如权利要求1所述的形成方法，其特征在于，所述牺牲开口的个数与所述接触孔区内接触孔的个数相同。

7.如权利要求1所述的形成方法，其特征在于，所述牺牲开口在第二MOS晶体管上方的位置与所述接触孔在第一MOS晶体管中的位置一一对应。

8.如权利要求1所述的形成方法，其特征在于，在所述无接触孔区的介质层上形成至少一个牺牲开口，之后，在所述接触孔区的介质层上形成至少一个接触孔。

9.如权利要求8所述的形成方法，其特征在于，在所述接触孔区的介质层上形成至少一个接触孔的方法包括：

采用填充层填充满所述牺牲开口，并且所述填充层高于介质层；

在所述填充层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的至少一个第二开口；

沿所述第二开口刻蚀所述填充层和介质层，在所述填充层和介质层内形成至少一个所述接触孔；

形成至少一个所述接触孔后，去除所述第二掩膜层和所述填充层。

10.如权利要求9所述的形成方法，其特征在于，所述填充层包括底部抗反射涂层、有机绝缘涂层或有机图形涂层。

11.如权利要求9所述的形成方法，其特征在于，所述第二掩膜层为底层是介质抗反射层，顶层是光刻胶的叠层结构。

12.如权利要求1所述的形成方法，其特征在于，所述导电层的材料为金属。

13.如权利要求1所述的形成方法，其特征在于，去除所述介质层上的导电层、所述牺牲插塞、部分厚度的介质层及部分接触插塞的方法为化学机械研磨。